DE3119669A1 - Verfahren mit fehlerkorrektur zum uebertragen von daten, eine anordnung zum durchfuehren eines derartigen verfahrens, ein mittels eines derartigen verfahrens erzeugter datentraeger, ein decoder zur verwendung bei einem derartigen verfahren und eine anordnung mit einem derartigen decoder - Google Patents
Verfahren mit fehlerkorrektur zum uebertragen von daten, eine anordnung zum durchfuehren eines derartigen verfahrens, ein mittels eines derartigen verfahrens erzeugter datentraeger, ein decoder zur verwendung bei einem derartigen verfahren und eine anordnung mit einem derartigen decoderInfo
- Publication number
- DE3119669A1 DE3119669A1 DE19813119669 DE3119669A DE3119669A1 DE 3119669 A1 DE3119669 A1 DE 3119669A1 DE 19813119669 DE19813119669 DE 19813119669 DE 3119669 A DE3119669 A DE 3119669A DE 3119669 A1 DE3119669 A1 DE 3119669A1
- Authority
- DE
- Germany
- Prior art keywords
- words
- series
- data
- parity
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1876—Interpolating methods
Description
ΪΧ Philips' 6losi!ampeniabriterÖDÄm:." X ~\ 3119669
PHQ 80 009 /Γ Cß 25.4.1981
Verfahren mit Fehlerkorrektur zum Übertragen von Daten,
eino Anordnung ^uin Durchrühren eines derartigen Verfahrens,
ein mittels eines derartigen Verfahrens erzeugter Datenträger, ein Decoder zur Verwendung bei einem derartigen
Verfahren und eine Anordnung mit einem derartigen Decoder.
Die Erfindung betrifft ein Verfahren' zum übertragen
von Daten mit einer erweiterten Möglichkeit zum
: Korrigieren von Fehlern, d.h. sowohl Fehlerhäufungen als
auch vereinzelt auftretende Fehler. Bei einem bereits früher beschriebenen Verfahren zum Übertragen von Daten
mit der Möglichkeit zur Korrektur von Fehlerhäufungen wird eine sogenannte Zweirichtungsverflechtung in der Zeitdomäne
benutzt (cross-interleave). Bei dieser Verflechtung wird ein PCM-Vort (pulscodemoduliert) eines jeden einer Anzahl
paralleler Kanäle in eine erste relative Zeitlage gebracht und einem ersten Zählerkorrekturcoder zugeführt, um daraus
eine erste Paritätswortreihe zu bilden; diese erste Reihe von Paritätswörtern und die PCM-Datenreihe der erwähnten
Kanäle wird in eine zweite relative Zeitlage umgesetzt, wobei ein einziges Wort in einer jeden der PCM-Datenreihen
der erwähnten Kanäle in der zweiten relativen Zeitlage einem zweiten Zählerkorrekturcoder zur Bildung einer zweiten
Paritätswortreihe zugeführt, so dass jede ¥orteinheit eine Doppelverflechtung (Neupositionierung) durchgeführt wird.
Die Verflechtung dient der Reduktion der Anzahl fehlerhafter Wörter in einem Fehlerkorrekturblock dadurch, dass die im
Fehlerkorrekturblock enthaltenen Paritätswörter und die PCM-Daten für die Übertragung an der Empfangsseite gestreut
und in ihre ursprüngliche Zeitlage zurückgeführt werden.
Mit anderen Worten, beim Auftreten einer Fehlerhäufung
während der Übertragung wird diese Fehlerhäufung gestreut. Wenn die erwähnte Verflechtung zweimal durchgeführt wird,
bilden die ersten und zweiten Paritätswörter je einen Fehlerkorrekturblock. Sogar wenn ein Fehler beispielsweise
durch die ersten Paritätswörter nicht korrigiert werden kann, ist diese Korrektur oft mit den zweiten Paritätswörtern
möglich und umgekehrt. Sogar wenn beim erwähnten Datenübertragungsverfahren ein Wort nur ein einziges fehler-
PHQ 80 009 J* ' 25.4.1981
haftes Bit enthält, wird das vollständige Wort als fehlerhaft
betrachtet. Deshalb schafft die erwähnte Verflechtung in der Zeitdomäne in zwei Richtungen nicht immer eine
ausreichende Korrektur von Fehlern, wenn die erhaltenen
S Daten ziemlich grosse Anzahlen einzelner Fehler enthalten.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Übertragen von Daten mit Fehlerkorrektur zu
schaffen, bei dem sowohl Fehlerhäufungen als auch Einzelfehler korrigierbar sind.
Diese Aufgabe wird erfindungsgemäss dadurch
gelöst, dass ein Verfahren mit Fehlerkorrektur zum Übertragen von Daten folgende Schritte enthält:
a) den Empfang eines Datenflusses durch den Empfang jeweils
eines einzigen Datenworts aus einer Reihe von Datenwörtern in einem jeden einer ersten Anzahl paralleler Kanäle in
einer ersten relativen Zeitlage;
b) das Übertragen eines einzigen Worts eines jeden Kanals
der erwähnten ersten Anzahl paralleler Kanäle auf einen ersten Fehlerkorrektürcoder zur Bildung einer ersten Reihe
von Paritätswörtern;
c) die Verzögerung der ersten Reihe von. Paritätswörtern
und der Wörter der Datenwortreihe nach der Übertragung auf den ersten Fehlerkorrekturcoder mit gegenseitig verschiedenen Laufzeiten zur Überführung dieser Wörter in
eine zweite relative Zeitlage;
d) die Übertragung eines einzigen Worts eines jeden Kanals
der ersten Anzahl von Kanälen und der ersten Reihe von Paritätswörtern in der zweiten relativen Zeitlage auf einen
zweiten Fehlerkorrekturcoder zur Bildung einer zweiten Reihe von Paritätswörtern;
e) die jeweilige Übertragung eines einzigen Datenworts auf
einen jeden einer Anzahl von Ausgangskanälen gleich, der ersten Anzahl sowie einer ersten Reihe von Paritätswörtern
und einer zweiten Reihe von Paritätswörtern auf einen jeden einer zweiten Anzahl von Ausgangskanälen;
f) die Erzeugung einer Reihe von k Paritätswörtern auf der Basis der nachstehenden Paritätsdetektxonsmatrix H, wobei
im ersten und zweiten Korrekturcoder jedes Wort aus m Bits
PHQ 80 000
25 Λ. 1°81
gebildet wird und eine in einem Coder gebildete Reihe von
Paritäts-wörtern den Fehlerkorrekturblock auf eine Gesamtem-1
m
N.
zahl von η Wörtern ergänzt, wobei η ^ 2
I 1 ~————
2 r 3 - , n-1
H=
oder
15 H=
-i
«c2
n-2 ^2(η-2)
at
n-1
2(n-1)
wobei *** die Wurzel F(x) = O entspricht, wobei F(x) ein
unzerlegbares und primitives Polynom des m—ten Grades in einem Galois-Körper (G-FeId) GF(2) ist. Häufig ist für
den zweiten Fehlerkorrekturcoder der Wert von η grosser
als der für den ersten Fehlerkorrekturcoder.
ICs hai, sich gezeigt, dass das Übertragungsverfahren
nach der Erfindung (der Gattung mit der Bezeichnung "adjacent codes" oder "b-adjacent code") eine erweiterte
Möglichkeit zum Korrigieren vieler Fehler bis zu zwei Wortfehlern je Block bietet. Weiter können drei
Wortfehler oder vier Wortfehler noch korrigiert werden, wenn die Lage eines Fehlers bekannt ist und die mehrfache
Verflechtung angewandt wird. Ausserdem kann ein Decoder mit einem besonders einfachen Aufbau benutzt werden, wenn
der Fehlerkorrekturcode für nur ein falsches Wort benutzt
35 wird.
Die Erfindung bezieht sich weiter auf eine Anordnung zur Durchführung des beschriebenen Verfahrens
mit ersten Mitteln zum Empl'ang eines Audiosignals und zur
PHQ 80 009 Υ Oj 23.4.1081
Bildung einer Reihe ungeradzahliger und geradzahlige^
digitalisierter Muster daraus.' mit zwei Mitteln zur Verteilung
eines jeden geradzahligen digitalisierten Musters in zwei geradzahlige Datenwörter und jedes ungeradzahligen
digitalisierten Musters in zwei ungeradzahlige Datenwörter und mit dritten Mitteln zum Darstellen der ungeradzahligen
und geradzahligen Datenwörter in der ersten Anzahl paraleller Kanäle. So ist auf vorteilhafte Weise ein einfacher
Coder erhalten.
Die Erfindung betrifft weiter einen mit Hilfe
des erwähnten Verfahrens erzeugten Datenträger, der mit einer Reihe von Blöcken versehen ist, und jeder Block eine
dritte Anzahl von Wörtern gleich der Hälfte der ersten
Anzahl und abgeleitet aus geradzahligen Datenwörtern der Reihe von Datenwörtern, eine vierte Anzahl von Wörtern
abgeleitet aus der ersten Reihe von Paritätswörtern, eine weitere dritte Anzahl von Wörtern abgeleitet aus den ungeradzahligen
Datenwörtern der Reihe von Datenwörtern und eine weitere vierte Anzahl von Wörtern enthält, die aus
der zweiten Reihe von Paritätswörtern abgeleitet wird. Auf diese Weise wird ein Träger für Datenspeicherung mit
der Möglichkeit zur Fehlerkorrektur für die Speicherung beispielsweise von Audiosignalen mit einer sehr hohen Güte
erhalten.
Die Erfindung bezieht sich weiter auf einen Decoder für die Verwendung beim beschriebenen Verfahren,
der folgende Mittel enthält:
a) Eingangsmittel zum jeweiligen Empfangen einer Reihe von Datenwörtern in einer Anzahl von Empfangskanälen gleich
der der ersten Anzahl und, parallel zu dieser Reihe, einer ersten und. einer zweiten Reihe von Paritätswörtern in
einer Anzahl von Empfangskanälen gleich der zweiten Anzahl,
b) einen ersten Decoder zum jeweiligen Erzeugen einer ersten Anzahl von Datenwörtern und einer ersten Reihe von
Paritätswörtern mittels eines darin gebildeten ersten Synriroms unter der Steuerung der zweiten Roilie von Paritätswor
Lern;
c) Verzögerungsmittel zum zeitlichen Meupositionieren der
PHQ 80 009 /f /JQ 25-^. 1981
Daterrwörter und der ersten Reihe von Paritätswörtern mittels
gegenseitig verschiedener Laufzeiten,
d) einen zweiten Decoder zum jeweiligen Erzeugen einer
ersten Anzahl von Datenwörtern mittels eines darin erzeugten zweiten Syndroms unter der Steuerung der ersten
Reihe von Paritätswörtern;
e) Ausgangsmittel zum jeweiligen Ausgeben eines Datenworts aus einer Reihe von Datenwörtern in einer Anzahl von
Ausgangskanälen gleich der ersten Anzahl von Ausgangs-
1" kanälen, wobei eine Reihe von Datenwörtern einen Daten—
fluss darstellt. Auf diese Weise ist ein vorteilhafter
und einfacher Decoder erhalten.
Die Erfindung betrifft weiter eine Anordnung mit einem Decoder nach obiger Beschreibung, die folgende
Teile enthält:
vierte Mittel zum Empfangen eines seriellen Datenflusses und zum Bilden paralleler Daten daraus für einen jeden der
betreffenden Kanäle der Eingangsmittel; einen Parallel/Serienrückumsetzer zum Serienschalten der
von den Ausgangskanälen ausgegebenen Datenwörter und einen Digital/Analogwandler zur Bildung- eines kontinuierlichen
Ausiosignals daraus. Eine derartige Anordnung kann z.B. ein HiFi-Plattenspieler hoher Güte sein.
Nachstehend wird zunächst ein Fehlerkorrektur—
code beschrieben, der sich zur Verwendung nach der Erfindung eignet. Axischliessend folgt eine Beschreibung der Erfindung
mit weiteren Einzelheiten an Hand der Zeichnung und einiger bevorzugter Ausführungsformen, ohne dass sich die Erfindung
darauf beschränkt. Es zeigen
Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels eines Fehlerkorrekturcoders nach der Erfindung,
Fig. 2 die seitliche Position bei der Übertragung, Fig. 3 ein Blockschaltbild eines Ausführungsbeispiels eines Fehlerkorrekturcoders,
3$ Fig. h und 5 Diagramme zur Erläuterung der
Wirkung eines Fehlerkorrekturcoders,
Fig. 6 ein Blockschaltbild eines zweiten Coders, Fig. 7 ein Blockschaltbild eines zweiten Decoders,
PHQ 80 009 /f'/f/l 25.4.1-981
Fig. 8 ein Blockschaltbild eines dritten Coders,
Fig. 9 ein Blockschaltbild eines dritten Decoders, Fig. 10 ein Blockschaltbild eines vierten Coders,
Fig. 11 ein Blockschaltbild eines vierten Decoders.
Für die Erläuterung des Fehlerkorrekturcodes wird eine Vektordarstellung· oder die Darstellung mit einer
zyklischen Gruppe benutzt. Zunächst wird ein unzerlegbares und primitives Polynom F(x) vom Grad m in einem Galois-Körper
GF(2) betrachtet. Die Theorie der Galois-Körper ist bekannt und wird nachstehend nicht weiter erläutert. Der
Körper GF(2) besteht nur aus den Elementen "0"· und " 1 " .
Angenommen sei, dass eine Wurzel ti· besteht, die der Gleichung
F(x) = 0 entspricht. Es lässt sicli nunmehr ein erweiterter
Körper GF(2 ) aus 2 verschiedenen Elementen
^ mittels der Grossen S. , cn
> c£ · · · ds aufbauen, die
je eine verschiedene Potenz der Wurzel ^ sind (die Gesamtheit dieser Grossen wird mit der "Basis" des Körpers GF(2 )
bezeichnet). Es sei bemerkI, dass der Körper GF(2 ) auch
das Element 0 enthält. Der erweiterte Körper GF(2 ) ist
* ein polynomischer Ring mit einem unzerlegbaren Polynom F(x)
vom Grade m im Körper GF(2) als ein Modulo. Jedes Element von GF(2 ) kann als eine lineare Kombination folgender
Gleichung ausgedrückt werden
λ0 λ' ~j Γ 7 -2 /- 2 7 r m-1 ,- m-1 η
λ0 λ' ~j Γ 7 -2 /- 2 7 r m-1 ,- m-1 η
Die allgemeine Form dieses Ausdrucks ist wie folgt:
= ao
rl ■ ' /'2 7 /— m— 17
xy + a2/.xV + .·.+ am_^ ^ £ χ J
oder
^am-1' am-2' ■-"·* a2' ai'.-a0^'
wobei a 1, a o, ... a1, an Elemente von GF(2) sind.
wobei a 1, a o, ... a1, an Elemente von GF(2) sind.
Beispielsweise wird GF(2°) herangezogen, wobei das primitive
und irreduzible Polynom F(x) beispielsweise F(x) = χ + χ + χ + χ +1 ist. A
können wie folgt ausgedrückt werden
Q U O O
F(x) = χ + χ + χ + χ +1 ist. Alle 8-Bit-Datenwörter
- 7- "- 6 5 4 3 2 .
J0 a_x + a^x + a,-x + a.x + a„x + aox + a^x + a„ oder
7 ο 5 τ- J <- 10
(a?,; a6, a5>
a^, a3, a2, alS aQ).
Auf diese Weise wird beispielsweise a7 der
MSB-Seite (bedeutsamstes Bit) und ώ. der LSB-Seite (unbe-
PHQ 80 009
4h
3113-66.9
25.4.1981
deutsamstes Bit) zugeordnet.
Da a. zu GF(2) gehört, ist dabei das Element oder 1 .
¥eiter kann aus dem Polynom F(x) folgende
Matrix T von (m χ m) gewonnen werden:
r 0 1
0 0 1
0 | a |
0 | a |
0 | a |
m-1
Auch, können die Elemente von GF(2 ) mit Hilfe einer
zyklischen Gruppe ausgedrückt werden, indem berücksichtigt wird, dass der Rest von GF(2 ) ausser dem Element Null
eine vervielfachende Gruppe vom Grade 2 bildet. ¥enn
die Elemente von GF(2 ) durch die Verwendung einer der— artigen zyklischen Gruppe ausgedrückt werden, wird folgender
Ausdruck erhalten:
_. Λ ι - _λ 2m-1 \ a. a 2 jx 3 ofv 2m- 2
Nach der vorliegenden Erfindung, in der m Bits ein Vort und η Yörter einen Block bilden, werden k Paritätswörter auf Basis nachstehender Paritätsprüfmatrix H
gebildet.
H=
Die Paritätsprüfmatrix H kann auch durch die Verwendung
der Matrix T ausgedrückt werden
PHQ 80 009
25 Λ. 1981
H=
n-1
Jc-I
(k-I)n
wobei I eine Einheitsmatrix von (m χ m) Elementen ist.
Wie bereits beschrieben, sind die Ausdrücke, die die Wurzel rC benutzen, grundsätzlich gleich denen,
die eine Matrix benutzen. In diesem Fall können alle Elemente der ersten Spalte einer jeden Matrix als 1 oder I
gewählt werden und kann die letzte Spalte einer jeden Matrix unterbleiben.
Der Fehlerkorrekturcode wird an Hand eines
Beispiels beschrieben, bei dem vier (k = 4) Paritätswörter
benutzt werden. Wenn ein einziger Block erhaltener Daten als einen Spaltenvektor V = (W1, W„, W„, ... W )genommen
wird, werden in diesem Fall an der Empfangsseite vier
gebildet entsprechend
Syndrome S1, S2,
S„ und
- H.V
S2 =
η | 1 | W. | |
i | T1W. | ||
? | η | 1 | T21W. |
i | η | 1 | T31W1 |
i | |||
y | |||
i = 1
Jeder Block enthält vier Paritätswörter
(ρ = W „, q= W , r = W , s = W ). Diese Paritätswörter werden senderseitig entsprechend folgender Gleichung
PHQ 80 009 | r + s = | ¥. | _2n-2 T r |
gebildet: | Tn-2q + | Tn-1r + | T3n-3r |
h T2n" q | + | ||
, T3n-6q | H- | ||
ρ + q + | |||
Tn"3p + | |||
T2n~6p η | |||
T3n-9p H | |||
25.4.1981
T1-W". χ
-2nc - ^T
T3ns =
p + q + r + s =
¥. χ
ρ + Tq + T2r + T3S =
p+Tq P + T3q
+ Tr + Ts =>
wobei
Π> -r· J- T1" c; —^
Xr + Xs =y
n~4 ist ^·
T2(i-n+3)¥
i
i
^3(i-n+3)
T21W1
= a
= b
= C
15 Die Paritätswörter können durch Lösung dieser
Gruppe von Gleichungen erhalten werden. Die Berechnung ist
in GF(2 ) definiert und das Ergebnis ist wie folgt:
P = Ta +
q = T5a + (T2H-T3 +T5)b + (T+T2H-T3) c + d
T2(1+T4)
r = Ta η- (T+T3H-T )b + (i+T+T3)c + d
T3 ( 1 H-T)
s = T3a + (T+T2H-T3 )b H- Q+T+T2) c + d
T3 (I H-T) O+T2) (1+T3)
P = J
q = Γτ5>^¥± + (1+T+T
;Σ-τ2(χ-η+3) ¥i
3) JI Τ1-
1 + (1+Τ2 +
Τ3).
^1W1 + (I+T2H-T3) X- T1^+4 . W1 + (1+T+T3) .
Τ"3.
s =
+ £-T3(i-n+3) ¥/j .τ"3.(!+Τ)"1.(I+T2)-1.(1+T3)
3)-1·
m.
If- *■
PHQ 80 009
/rf AT
25.4,1981
Nachstehend wird eine Fehlerkorrektur für den Fall beschrieben, bei dem die Daten einschliesslich der
auf obige Weise gebildeten Paritätswörter abgesandt und anschliessend wieder empfangen werden.
In diesem Fall sei angenommen, dass keine Anzeigegrösse benutzt wird, die eine Fehlerposition angibt.
(1) Wenn es keinen Fehler gibt, S= S=S= (
S, = O.
= ei, Sp = T1 ei,- S = T2lei
(-2) Wenn es einen einzigen Wortfehler gibt (ein Fehlermuster
wird als ei genommen), S1 = el, S„
und S14 = T3lei.
So werden folgende Gleichungen bestimmt:
"Vs1 = s2
T1S2 = S3
Jetzt ist das Syndrom S1 gleich dem Fehlermuster
ei.
(3) Wenn es 2 Wortfehler (ei und ej) gibt:
(3) Wenn es 2 Wortfehler (ei und ej) gibt:
51 = ei + ej
52 = Txei +
S = T2lei +
3l
T2Jej
Obige Gleichungen lassen sich wie folgt ändern:
TJS
+ S2 = (τ3
+ S3 = T*<
TJS,
TJ) ei
+ TJ) ei
L + TJ) ei
+ TJ) ei
L + TJ) ei
+ S4 = T~-('
. Entsprechend werden zwei Wortfehler durch die Bestimmung folgender Gleichungen bestimmt.
Ti^TJs^ +
Di« FeIiJ ermiiH l-tar wonluii wLu l'oliii uuni';<!<l rfhk (,;
S1 + T-Js2 ■ s ' - ' ■
ei = —: . ej =
1 + T u 1 + T"
(h) Wenn es drei Wortfehler (ei, ej und ek) gibt:
PHQ 80
25 Λ. 1981
S = ei + ej + ek
S2 = T1ei + TJej + Tkek
S = T2lei
T2jej
T2kek
Obige Gleichungen lassen sich, wie folgt ändern
Tk)ei
Tk) ej
= T (τ + T j ei + T (τ +
= T2^-(T1 + Tk)ei + T2J(TJ
Tk) ej + Tk) ej
ι ei +T
Entsprechend können drei Wortfehler mittels nachstehender Gleichung detektiert werden, weil die
Bedingungen S.^0,
0, S
erfüllt werden:
„k
(Tks2+s3) = TJ(Tks
2+s3) = T(Ts2 + S3)+ (A3 +
Die betreffenden Fehlermuster können wie folgt ausgedrückt werden:
(T
-J
ei =
ek
(1 + T1-J)(I + Τ1"*)
S1 + (T-k + T-i) S2 + T-k-:
(1 + TJ-1Hi + TJ~k)
S1 + (T-i+ T-J) sQ + T-i-J:
25 Wie bereits erwähnt, können alle drei Wortfehler ohne Verwendung der Anzeigeinformation korrigiert
werden.
Wenn die Anzeigeinformation benutzt wird, so dass Fehlerpositionen (i, j, k, l) bekannt sind, können
30 auch vier Wortfehler verbessert werden.
Ausserdem kann die Fehlerkorrekturkapazität durch die Vergrösserung der Anzahl von Paritätswörtern k
weiter verbessert werden.
Nachstehend wird ein Ausführungsbeispiel nach 35 der Erfindung an Hand der Zeichnung näher erläutert,
wobei die Erfindung zum Aufnehmen und Wiedergeben eines PCM-Audiosignals benutzt wird.
In Fig. 1 ist ein Fehlerkorrekturcoder darge-
PHQ 80 009 ^e? IT 25.4,.1981
stellt j der im Aufnahmesystem angeordnet ist, dem ein
PCM~Audiosignal zugeführt wird» Das PCM-Audiosignal wird
derart zugeführt, dass die linken und rechten Stereosignale mit einer Frequenz f (z.B. 44,1 KHz) abgetastet werden,
g wobei jeder abgetastete Wert in eine 16-BLt-Zahl Ln 2 Komplementdarstellung
umgesetzt wird. Entsprechend liefert der linke Audiokanal eine Reihe von i6-=Bit~PCM-Daten (LO, L1 ,
L2 „"■-..) und der rechte Audiokanal eine weitere Reihe von
i6=Blt-=PCM~Daten (RO, Rt, R2 . ..). Die PCM-Daten des linken
^q und des rechten Audiokanals werden je für sich Wort für
Wort mittels einer nicht dargestellten Anordnung verschachtelt,
d.h. zyklisch über eine jeweilige Anzahl von 6 Coderkanäleo
Auf diese Weise werden insgesamt über 12 Kanäle Sequenzen von PCM-Datenreihen dem Fehlerkorrekturcoder
zugeführt. Zu einem gegebenen oder vorgegebenen Zeitpunkt werden beispielsweise zwölf Zahlen wie L^ , R^ , L,- ,
R6n+1f L6n+2' R6n+2' L6n+3' R6n+3» L6n+4' R6n+4' L6n+5■'
R^ zugeführt» Bei diesem Beispiel wird jede 16-Bit-Zahl
in acht bedeutsamere Bits und acht weniger bedeutsame Bits verteilt. Diese 8-Bit-Gruppen werden nachstehend mit
Wörtern bezeichnet. Infolgedessen werden die zwölf Zahlen in 24 parallelen Kanälen verarbeitet. Jetzt wird eine
16-Bit-Zahl der PCM-Datenreihe mit W. bezeichnet, wobei die acht höchsten Bits mit W. und die acht niedrigsten Bits
mit W. -bezeichnet werden. Zum Beispiel wird die Zahl L^
in zwei Wörter W1- . und W1_ _ verteilt. Es sei bemerkt,
dass η bereits früher als eine Abmessung der Matrizen H
benutzt wurde.
Die PCM-Datenreihen von 24 Kanälen werden zunächst einem geradzahligen/ungeradzahligen Verflechter
zugeführt. Wenn η = O5 1 , -2 . . . , bilden die Wörter L^
( ReJd^° V12n+1 , A und'¥12n+1 ,B^
¥12i1+'(,b)'
s ¥12n+8sA
R6n+4(d·11·' ¥12n + 9sA Und ¥12n+9jB^ ¥örter mit geradzahliger
Rangordnung, während die anderen Wörter ungeradzahliger Rangordnung sind. Die PCM-Datenreihe von Wörtern geradzahliger
Rangordnung werden um ein einziges Wortintervall
PHQ 80 009 γΓ I8 25.^.1981
mittels der Laufzeitschaltungen oder Laufzeitleitungen 2A,
2B, 3A, 3B, 4a, kB, 5A, 5B, β A, 6B, 7A, 7B des geradzahligen/-ungeradzahligen
Verflechters 1 verzögert. Ausserdem wird im geradzahligen/ungeradzahligen VerfLechter 1 eine derartige
Umsetzung durchgeführt, dass 12 Datenreihen aus Yörtern
gleicher Rangordnung den ersten bis zwölften Ubertragungskanal belegen und 12 Datenreihen aus ¥örtern ungeradzahliger
Rangordnung den dreizehnten bis vierundzwanzigsten Ubertragungskanal
belegen.
Der geradzahlige/ungeradzahlxge Verflechter
soll die Situation verhindern, bei der mehr als zwei aufeinanderfolgende
Zahlen eines einzigen Audiokanals (links oder rechts) falsch sind, so dass dabei die Fehler nicht
unsichtbar gemacht werden könnten. Dies lässt sich wie
1^ folgt erläutern: drei benachbarte Zahlen L. , L., L.
werden beispielsweise herangezogen. Wenn die Zahl L. fehlerhaft und nicht korrigierbar ist, muss die Zahl L. 1 oder
L. , oder müssen beide einwandfrei sein. Auf diese Weise kann die fehlerhafte Zahl L. unsichtbar gemacht werden,
x
indenj sie durch die direkt vorangehende Zahl L. 1 oder die
•direkt nachfolgende Zahl L. 1 oder durch den Mittelwert
von L. und L. ersetzt wird. In vielen Fällen schafft dies eine vorteilhafte Näherung des reellen Werts von L..
Die Laufzeitleitungen 2A, 2B ... 7A, TB des geradzahligen/-25
ungeradzahligen Verflechters 1 sind für benachbarte Wörter angeordnet, die in mehrere Fehlerkorrekturblöcke aufgenommen
werden. Der Grund der Zusammenführung der Ubertragungskanäle
für eine jede der Datenreihen, bestehend aus den Wörtern gleicher Rangordnung, und der Datenreihen, bestehend
aus den Wörtern ungerader Ordnung, besteht darin, dass, wenn die Datenreihen verschachtelt werden, der Abstand
zwischen den Aufnahmepositionen der benachbarten geradzahligen und ungeradzahligen Wörter möglichst gross
gewählt wird.
Am Ausgang des Verflechters 1 - erscheinen die PCM-Datenreihen von 2k Kanälen in einer ersten relativen Zeitlage. Die um ein Wortintervall verzögerten Wörter werden durch einen Index angegeben, der am Ausgang des
Am Ausgang des Verflechters 1 - erscheinen die PCM-Datenreihen von 2k Kanälen in einer ersten relativen Zeitlage. Die um ein Wortintervall verzögerten Wörter werden durch einen Index angegeben, der am Ausgang des
PHQ 80 009 /^H 25.4.1981
. Verflechters 1 um zwölf Punkte niedriger ist. Aus den betreffenden
PCM-Datenreihen werden jeweils vier ersten Paritätswörtern Q12n, Q12n+1, Q12n+2, Q12n+3 aUS einem
Fehlerkorrekturblock von Datenwörtern gebildet« Dieser Fehlerkorrektürblock enthält deshalb die Wörter:
^ 12n-12,A' 12n-12,B' 12n+1-12,A' 12n+l-12,B'
¥12n+4-12,A' ¥12n+4-12,B' ¥12n+5-12,A' ¥12n+5-12,B'
¥12n+8-12,A' V12n+8-12,B' ¥12n+9-12,A5 ¥12n+9-12,B'
"W -- · W ·"¥ · W 'W ·
W12n+2,A' 12n+2,B' 12n+3,A' W12n+3,B' W12n+6,A'
¥12n+6,B; ¥12n+7,A' ¥12n+7,B' ¥12n+10,A' ¥12n+10,B'
¥12n+11,A5 ¥12n+11,B5 Q12n5 Q12n+1' Q12n+2' Q12n+3^*
Auf diese Weise werden im ersten Coder 8 2k Datenwörter von je acht Bits zum Erhalten von vier Paritätswörtern
codiert. Deshalb sind die festen Parameterwerte des hier benutzten Codes η = 28, m = 8, k = h.
Einem zweiten Verflechter 9 werden 24 PCM-Daten—
reihen und vier Paritätswortreihen zugeführt. In diesem Verflechter 9 werden die Positionen der Ubertragungskahäle
derart geändert, dass die Paritätswortreihen zwischen den PCM-Datenreihen liegen, die aus den Wörtern geradzahliger
und ungeradzahliger Rangordnung bestehen, und anschliessend wird der Verzögerungsvorgang für diese Verflechtung durchgeführt.
Dieser Verzögerungsvorgang ist derart, dass
27 Ubertragungskanäle, mit Ausnahme des ersten Ubertragungskanals,
mittels Laufzeitleitungen um Verzögerungen in Höhe von 1D, 2D, 3D» 4D, ... 2OD und 27D verzögert werden (wobei .
D eine Verzögerungseinheit ist).
Am Ausgang des Verflechters 9 erscheinen
28 Datenreihen in einer zweiten relativen Zeitlage. Die
Datenwörter werden eins nach dem anderen aus den betreffenden Datenreihen erhalten. Anschliessend gelangen die Wörter
an einen Coder 10, der zwei Paritätswörter P , P ,
P-„ „ -nUnd P„„ „ bildet. Nachstehend ist ein Fehlerkorrektur-1<£n+2
12n+3 .... . .
block einschliesslich der zweiten Paritätswörter, bestehend aus 32 Wörtern, angegeben. Es sei bemerkt, dass eine Verzögerung
um JD in einem Coderkanal den Wert, dos Indexe«
von W um den Betrag 12.j.D herabsetzt.
PHQ 80 009 Λ*Γ 2θ 25.4.1981
W12n-12,A' W12n-12(D+l)" ,-B;
Wir.'ii + 1- i;i(2D+i) ,A' wi;;n+i-i;i(3D+i) ,B'
,A5 W12n+4-12(5D+1),B5
¥12n+5-12(6D+i),A' ...
¥12n+9-12(i0D+i),A' ¥12n+9-12(11D+1),B'
Q12n-12(i2D)' Q12n+1-12(13D)' Q12n+2-12(14d)' Q12n+3-12(ISO)
¥12n+2-12(i6D); '''
10
10
¥12n+11-12(26D)' ¥12n+11-1
■p · "p · "P · "P ■
12n' 12n+i' 12n+2' 12n+3'*
■p · "p · "P · "P ■
12n' 12n+i' 12n+2' 12n+3'*
Weiter ist noch ein Verflechter 11 mit Laufzeitleitungen,
die eine Verzögerung eines Worts für die Ubertragungskanäle mit geradzahliger Rangordnung von 32 Datenreihen
einschliesslich der ersten und zweiten Paritätswörter schaffen, sowie Umkehr stuf en 12, 13, 1^- und 15 für
die zweite Reihe von Paritätswörtern angeordnet. Der Ver-
ZO flechter 11 soll vermeiden, dass ein Intervall mit einer
Fehlerhäufung beim Übertragen die Grenze zwischen benachbarten
Blöcken überschreiten würde und so viel Wörter in einem Fehlerkorrekturblock beeinflussen könnte, dass ihre Korrektur
ausgeschlossen wäre. Die Umkehrstufen 12, 13>
lh und 15 dienen zur Vermeidung einer derartigen fehlerhaften Wirkung,
wobei alle Daten in einem Block durch einen Ausfall während der· Übertragung "0" gemacht werden, welcher Vorgang nunmehr
vom Wiedergabesystem erkannt wird. Ein Stille—Intervall in der Audiowiedergabe würde dagegen also eine zweite Reihe
von Paritätswörtern schaffen, die sich von 0 unterscheiden und so detektiert werden kann. Die endgültig gebildeten
Codewörter sind in der letzten Spalte der Figur einschliesslich der entsprechenden entstandenen Verzögerung erwähnt.
Der endgültig gebildete Block von Zh PCM-Daten-Wörtern
und acht Paritätswörtern wird mit Hilfe eines nicht dargestellten Parallel/Serienumsetzers in Serie gebracht.
Am Anfang wird ein Synchronsignal von 16 Bits zum Erhalten
eines Ubertragungsblocks nach Fig. 2 zugesetzt, wonach
PHQ 80 009 . ' /& ·Ί 25.4. 1SJÖ1
der so gebildete Block übertragen wird. In Fig. 2 wird der
Kürze halbe:
bezeichnet.
bezeichnet.
Kürze halber ein Wort aus dem i. Ubertragungskanal mit V.
Praktische Ausführungsbeispiele des Ubertragungssystems
können magnetische Aufnahme- und ¥iedergabegeräte,
Geräte mit optischen oder magnetischen Drehscheiben usw.sein«
Der Coder 8 bezieht sich auf den Fehlerkorrekturcode, bei dem die Werte der festen Codeparameter m = 8,
η = 28 und k = k sind. Für den Coder 10 besitzen die entsprechenden
festen Codeparameter die Werte m = 8, η = 32 und k = h. Also umfasst der vollständige Block der Fig. 2:
32 χ 8 +16 = 272 Bits.
In der Decoderstation wird zunächst der Vorlauf (header) mit der Synchronisation mit Hilfe einer nicht dar-'5
gestellten Einrichtung entfernt. Die restlichen, wiedergegebenen 32 Codewörter eines jeden Ubertragungsblocks gelangen
an den Eingang eines Fehlerkorrekturcoders gemäss Fig. 3. Durch das Wiedergabeverfahren ist es möglich, dass
die wiedergegebenen Daten einen Fehler enthalten. Wenn kein Fehler vorhanden ist, sind die 32 dem Eingang des Decoders
zugeführten Wörter gleich den 32 Wörtern,· die am Ausgang
des Fehlerkorrekturcoders erschienen. Im Fehlerkorrekturdecöder
wird der Entflechtungsvorgang, der dem Verflechtungsvorgang im Coder komplementär ist, zur Wiederherstellung
der ursprünglichen Rangordnung der Daten ,durchgeführt, und
anschliessend erfolgt der Fehlerkorrekturvorgang.
Zunächst ist, wie in Fig. 3 dargestellt, ein
Entflechter 76 mit Laufzeitleitungen angebracht, die je
eine Verzögerung eines Worts für die Übertragungskanäle
mit ungeradzahliger Rangordnung schaffen, sowie Umkehrstufen
17» 18 j 19 und 20 für die zweite Reihe von Paritätswörtern
angebracht. Die Ausgangssignale des Entflechters 16 und die
Umkehrstufen 17 ··· 20 gelangen an einen ersten Decoder 21.
In diesem Decoder werden Syndrome S, S12, Sir. und S1^
aus einer Paritätsdetektormatrix H 1 über 32 Eingangswörter
V gemäss Fig. h erzeugt und anschliessend wird die Fehlerkorrektur
EiUl' Bttsi-M.doJ· iSyml roini* uxiHf.tj L'(Mir I. . I ti Fi1U-. ·'·
ist ^ ein Element von GF(2 ), das eine Wurzel des primitiven
PHQ. 80 009 ^f0T 25.*f. 1981
und unzerlegbaren Polynom vom in-Leu Grad F(x) =
Q U O O
χ + χ + χ +x + 1 ist. Aus dem Decoder 21 werden 2k PCM-Datenreihen
und vier Paritätswortreihen erhalten. Jedem Wort der Datenreihe wird Anzeigeinformation (zumindest
1 Bit) zugesetzt, die angibt, ob möglicherweise ein Fehler vorhanden ist. Das Anzeigebit oder die Anzeigebits werden
wie die weiteren Bits der Datenwörter und Paritätswörter übertragen.
Die Ausgangsdatenreihen des Decoders 21 gelangen an einen Entflechter 22, der die Auswirkungen des vom Verflechter
9 in den Fehlerkorrekturcoder durchgeführten Verzögerungsverfahrens ausgleichen muss, und in dem Laufzeitleitungen
mit verschiedenen Laufzeiten 27D, 26D, 25D5
... 2D und ID für den ersten bis 27.Ubertragungskanal angebracht
sind. Das Ausgangssignal des Entflechters 22 gelangt an einen zweiten Decoder 22, in dem Syndrome S__, ^22' ^2T
und S„. aus einer Paritätsdetektormatrix H „ über 28 Eingangswörter
V nach Fig. 5 gebildet werden, wonach die Fehlerkorrektur auf Basis der Syndrome durchgeführt wird.
Im Decoder 23 wird die Anzeigeinformation gelöscht, die
sich auf ein ¥ort bezieht, in dem ein Fehler korrigiert ist, aber die Anzeigeinformation, die sich auf ein Wort
bezieht, dessen Fehler vom Decoder 23 nicht korrigiert werden kann, wird nicht gelöscht.
Die Datenreihen, die am Ausgang des Decoders erscheinen, gelangen an einen geradzahligen/ungeradzahligen
Entflechter 2k, in dem die PCM—Datenreihen, die aus den
Wörtern mit geradzahliger Rangordnung bestehen, und die PCM-Datenreihen, die aus den Wörtern mit ungeradzahliger
Rangordnung bestehen, erneut positioniert werden, so dass sie sich'in den alternativen Ubertragungskanälen befinden
und Laufzeitleitungen mit einer Verzögerung um ein Wort
für die PCM-Datenreihen angebracht sind, die aus den Wörtern mit ungeradzahliger Rangordnung bestehen. Am Ausgang
des geradzahligen/ungeradzahligen Entflechters 2k werden die PCM-Datenreihen in der richtigen Zeitlage und in der
vorgegebenen Rangordnung von Ub er tr agungskan älen erhalten,
die genau die gleichen sind, wie sie dem Eingang des
PHQ 80 009 · *6"«3~ 25.4.1981
Fehlerkorrekturcoders zugeführt sind. Obgleich, dies in
Fig. 3 nicht dargestellt ist, ist in der folgenden Stufe des geradzahligen/ungeradzahligen Entflechters 2k zur
Durchführung eine Korrekturschaltung vorgesehen, beispielsweise zum Durchführen einer Interpolation des Mittelwerts,
so dass meistens der Fehler unsichtbar gemacht wird, wenn
er von den Decodern 21 und 23 nicht korrigiert ist.
Im Fehlerkorrekturdecoder nach Fig. 3 werden die Fehlerkorrektur mittels der ersten Paritätswörter P10,
^ Ρίο -ι» P-.O ο und P„o o und die Fehlerkorrektur mittels
12n+1 12n+2 12n+3
der zweiten Paritätswörter Q12n, Q12n+1, Q12n+2 ™d Q12n+3
einmal durchgeführt. Durch die mehr als zweimalige Durchführung der Fehlerkorrekturen vergrössert sich die Fehlerkorrekturmöglichkeit
und werden weniger Fehler unkorrigiert bleiben.
Im beschriebenen Ausführungsbeispiel unterscheiden sich die Verzögerungsintervalle in den aufeinanderfolgenden
Kanälen im Verflechter 9 um den jeweiligen Betrag
D, aber es ist auch möglich, eine unregelmässige Variation
der Verzögerung statt der regelmässigen Aufeinanderfolge
zu verwenden. Wie die zweiten Paritätswörter P., die berechnet werden, in dem nicht nur die PCM-Daten, sondern
auch die ersten Paritätswörter Q. benutzt werden, können auch die ersten Paritätswörter Q. mit von den den zweiten
Paritätswörtern P. bestimmt werden. Dies kann durch die Rückkopplung der zweiten Paritätswörter nach einem Eingang
des Coders verwirklicht werden, der die ersten Paritäts— Wörter liefert.
Mit dem genannten Fehlerkorrekturcoder können beispielsweise bis zu zwei Wortfehler korrigiert werden,
ohne dass Anzeigeinformation benutzt wird, die die Fehlerposition
angibt, und eine Fehlerhäufung wird durch die Verflechtung in zwei Richtungen gestreut, so dass sowohl
die vereinzelten Fehler als auch die Fehlerhäufungen vorteilhaft korrigiert werden können.
Ausserdem wird bei ansteigender Anzahl korrigierbarer fehlerhafter Wörter der Decodierungsalgori Lhinus
komplizierter. Wenn nur ein Wortfehler korrigierbar sein
PHQ 80 009 ■ /φ2-Τ 25.4.1981
HoLI , roLchb ein selir einfädler Aufbau des Decoders aus.
Es wird kiar sein, dass FeMerkorrekturcoder mit einer
ansteigenden Korrekturkapazität aufgebaut werden können. Die genannte Einrichtung und das erwähnte
Verfahren können auf mehrere ¥eisen geändert werden, um
spezifische Vorteile zu erreichen;
a) In Fig. 1 können die Paritätswörter Q(i2n),
Q(i2n+1), Q(i2n+2), Q(i2n+3) wie die Paritätswörter P(i2n)
... P(i2n+3) invertiert werden; der Coder 10 würde jedoch immer noch die nicht invertierten Paritätswörter Q(i2n)
... Q(i2n+3) empfangen. Auf gleiche Weise würde der Decoder
der Fig. 3 die invertierten Paritätswörter Q1? ι?Γιρτ)Ϊ***
Q1P ~ „/ \ empfangen. Diese Wörter würden beim
Eintreffen im Decoder (21 erneut invertiert werden.
b) In Fig. h kann die zweite Zeile geändert werden
von (<*32, ^31, ...·* 3, ^2, d^1) nach (dC3\<3°, ...
2 T
■J\ > ^v j 1). In Fig. 5 kann auf gleiche Weise die
zweite Zeile von (c£ , d\ , . . . O^ , cfc , <j\ nach (cC ,
.-£ , ... O^ , -ofc· , 1) geändert werden.
Ausserdem kann in Fig. k und 5 die Vorderseite
und die Rückseite der Matrix in oO1 umgekehrt werden. Die
zweite bis vierte Zeile fangen dabei mit niedrigeren Potenzen von -^ an und enden mit hohen Potenzen von oO* .
c) Die Anordnung und das Verfahren lassen sich
vorteilhaft in einem HiFi-System verwenden. Die Codierung
wird zuerst ausgeführt. Die Daten können auf einer Ton-, scheibe, einem Tonband oder etwas derartigem gespeichert
werden. Auch können die Daten über einen Kommunikationskanal übertragen oder ausgestrahlt werden. An einer
Empfangsseite werden das Decodierungsverfahren und die
Anordnung verwendet und können mögliche Fehler korrigiert werden. Schliesslich werden die HiFi-Verstärkung und die
Wiedergabe ausgeführt.
In Fig. 6 und 7 sind Blockschaltbilder eines zweiten Coders bzw. eines zweiten Decoders dargestellt.
Der wesentliche Unterschied zwischen Fig. 1 und 6 tritt im Verflechter 30 auf, der jetzt Laufzeiten um zwei Wort-LiiLcirvuLle
hat, wie angegeben mit den Ziffern "2" .Ausserdem
PHQ 80 009 2Pr 2£ 25.4. 1981
ist die zyklische Kreuzung der Codierungskanäle anders.
An der Eingangsseite sind jeweils zwei Kanäle zusammen erneut positioniert, während nach acht Kanälen ein folgender
Zyklus startet. Ausserdem gibt es drei Zyklen mit acht
Kanälen. An der Ausgangsseite startet nach 6 Kanälen ein neuer Zyklus. Auf diese Weise gibt es vier Zyklen mit je
6 Kanälen. Ein zweiter Unterschied tritt hinsichtlich des Coders 32 auf, der halbwegs zwischen den beiden Codekanalgruppen
liegt. Auf diese Weise ist die Anzahl der Kreuzungen verringert: Das Element Jk enthält jetzt nur Verzögerungs- . :
elemente. D,- ist beispielsweise gleich 6 Wortintervallen.
Im Gegensatz zu Fig. 1 führt das Verzögerungselement 38
eine Verzögerung in die ungeradzahligen Kanäle ein. Schliesslich werden alle Paritätswörter invertiert. Fig. 7 ist
direkt aus dem Entwurf der Fig. 6 abgeleitet.
In Fig. 8 und 9 sind Blockschaltbilder eines
dritten Coders bzw. eines dritten Decoders dargestellt. Fig. 8 ist gleich Fig. 6 mit der Ausnahme des Verflechters ^jO.
Hier werden die ersten sechs Kanäle sowie die dritte Gruppe von sechs Kanälen um zwei Wortintervalle verzögert. Die
anderen Codierungskanäle werden im Verflechter 40 nicht
verzögert. Ausserdem ist die Kreuzung der Codierungskanäle
anders. An der Eingangsseite werden jeweils zwei Kanäle zusammen erneut positioniert, während der folgende Zyklus
erst nach zwölf Codierungskanälen anfängt. Also gibt es
zwei Zyklen mit zwölf Kanälen.
An der Ausgangsseite fängt nach vier Kanälen ein neuer Zyklus an. Auf diese Weise gibt es 6 Zyklen von
je vier Kanälen. Die Fig. 9 ist direkt aus der Fig. 8 abgeleitet.
In Fig. 10 und 11 sind Blockschaltbilder eines
vierten Coders bzw. eines vierten Decoders dargestellt.
Fig, 10 ist gleich Fig. 8 mit Ausnahme des Verflechters kZ.
Die Co dierungskanäle sind in drei Gruppen verteilt. Die
Codierungskanäle der ersten Gruppe werden im Verflechter nicht verzögert. Die Kanäle der zweiten Gruppe enthalten
ein Verzögerungselement für 1 Wortintervall. Die Codierungskanäle der dritten Gruppe enthalten ein Verzögerungselement
PHQ 8ü 009 --CV-- 25.4.1981
für zwei Vortintervalle. Es erfolgt keine Neupositionierung
der Kanäle. Fig. 11 ist direkt aus der Fig. 10 abgeleitet.
Auf diese Weise ist für den Übergang zwischen
. Fig. 7 j 9> 11 oder 6, 8, 10 nur eine Änderung eines Teiles
des Aufbaus notwendig. In Fig. 6 und 7 ist ein Aufbau dargestellt, der sich, am besten eignet für die Verwendung mit
zwei Tonkanälen (stereophonisclie Verwendung), in Fig. . und 9 is.t ein Aufbau dargestellt, der sich am besten für
die Verwendung mit drei Tonkanälen eignet, und Fig* und 11 zeigen einen Aufbau, der sich am besten für die
Verwendung mit vier Tonkanälen (Quadrophonie) eignet. Xu einem Joden dieser Fälle können unwiedeivtierstellbare
Tonsignale auf vorteilhafte Weise durch Interpolierung
zwischen einwandfreien Tonsignalen ersetzt werden. 15
Claims (1)
- PHQ 80 009 -β^""" 25.4.1981PATENTANSPRÜCHEΙ« Verfahren mit Fehlerkorrektur zum Übertragenvon Daten, welches Verfahren folgende Schritte enthält:a) den Empfang eines Datenflusses durch den Empfang jeweils eines Datenworts aus einer Reihe von Datenwörtern an einem jeden einer ersten Anzahl paralleler Kanäle in einer ersten relativen Zeitlage (i);b) das Zuführen eines einzigen Worts eines jeden Kanals der ersten Anzahl paralleler Kanäle an einen ersten Fehlerkorrekturcoder zur Bildung einer ersten Reihe von Paritäts-Wörtern (8) ;c) die Verzögerung der Reihe von Paritätswörtern und der Wörter der Reihe von Datenwörtern nach dem Zuführen zum ersten Fehlerkorrekturcoder mit gegenseitig verschiedenen Laufzeiten, um diese Wörter in eine zweite relative Zeitlage (9) zu bringen;d) das Zuführen eines einzigen Worts eines jeden Kanals der ersten Anzahl von Kanälen und der ersten Reihe von Paritätswörtern in der zweiten relativen Zeitlage zu einem zweiten Fehlerkorrekturcoder, um eine zweite Reihe von Paritätswörtern (io) zu bilden;e) die jeweilige Übertragung eiiies einzLyuJi Da l.iuiwor I.η aus einem jeden einer Anzahl von Ausgangskanälen, die gleich der ersten Anzahl ist, sowie einer ersten Reihe von Paritätswörtern und einer zweiten Reihe von Paritäts— Wörtern aus einem jeden einer zweiten Anzahl von Ausgangskanälen (11);f) die Erzeugung einer Reihe von k Paritätswörtern auf Basis nachstehender Paritätsdetektormatrix H, wobei im ersten und zweiten Korrekturcoder jedes Wort aus m Bits gebildet wird und eine in einem Coder gebildete Reihe von Paritätswörtern den Fehlerkorrekturblock auf eine Gesamtheit von η Wörtern ergänzt, wobei η -C 2 =;PHQ 80 009SSr I2..5.Λ. 1981H=3
6Λ η- 1.η2ηoderH=Λ.Tη-2wobei cA eine Wurzel entsprechend F(x) = 0 ist, wobei F(x)15. ein unzerlegbares und primitives Polynom des η-ten Grades über einen Galois-Körper GF(2) ist.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Reihe von Päritätswörtern vor der Übertragung invertiert wird (12, 13, 1^t-, 15).3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Reihe nach dem Zuführen zum zweiten Fehlerkorrekturcoder jedoch vor der Übertragung, invertiert wird.
k. Verfahren nach Anspruch 1, dadurch gekenn-zeichnet, dass im Schritt c) eine erste Gruppe der Reihe von Datenwörtern Laufzeiten aufweist, die in einem ersten Vorrat von Laufzeitwerten liegen, wobei die erste Reihe von Paritätswörtern Laufzeiten aufweist, die in einem zweiten Vorrat von Laufzeitwerten liegen, und wobei die weiteren Wörter, deren Anzahl gleich der Anzahl der ersten Gruppe der Reihe von Datenwörtern ist, Laufzeiten aufweisen, die in einem dritten Vorrat von Laufzeitwerten liegen, wobei jedes Element des dritten Vorrats einen Wert besitzt, der grosser ist als der eines jeden Elements·" des zweiten Vorrats und wobei jedes Element des zweiten Vorrats einen Wert besitzt, der grosser als der eines jeden Elements des ersten Vorrats ist. 5- Verfahren nach Anspruch 1, dadurch gekenn—PHQ 80 009 ßk 3 25.4.1981zeichnet, dass nach, dem Empfang, jedoch vor der Zufünrung zum ersten Korrekturcoder eine relative Verzögerung eines einzigen Wortintervalls zwischen geradzahligen Wörtern der Reihe von Datenwörtern und ungeradzahligen Wörtern der Reihe von Datenwörtern (2A ... 7B) eingeführt wird.6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor der Übertragung über die erste und zweite Anzahlen von Ausgangskanälen eine relative Verzögerung um ein Wortintervall zwischen den Daten an den gerad-1" zahligen Kanälen (2, 4 ...) und den ungeradzahligen Kanälen -(T, 3 ...) eingeführt wird (11).7° Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass nach dem Empfang, jedoch vor der Zuführung zum ersten Fehlerkorrekturcoder eine relative Verzögerung,'° zumindest gleich einem Wortintervall zwischen den Wörtern, die ein Teil der ersten Gruppe sind, und den weiteren Wörtern eingeführt wird.8„ Anordnung zum Durchführen eines Verfahrens mitFehlerkorrektur zum Datenübertragen entsprechend einer der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Anordnung folgende Mittel enthält:erste Mittel zum Empfangen eines Tonsignals und zur Bildung einer Reihe ungeradzahliger und geradzahliger digitalisierter Muster daraus;zweite Mittel zur Verteilung eines jeden geradzahligen digitalisierten Musters in zwei geradzahlige Datenwörter und eines jeden ungeradzahligen digitalisierten Musters in zwei ungeradzahlige Datenwörter, und dritte Mittel zum Darstellen der ungeradzahligen und gerad-zahligen Datenwörter an der ersten Anzahl paralleler Kanäle.-9". Anordnung nach Anspruch 8, dadurch gekennzeichnet, dass die ersten Mittel sich zum Verarbeiten eines Stereotonsignals und zum Erzeugen der Reihenfolge ungeradzahliger und geradzahliger digitalisierter Muster je Mono-signal eignen.10. Datenträger, der mittels eines Verfahrens nacheinem der Ansprüche 1 bis 7 erzeugt wird, mit einer Reihe von Blöcken, dadurch gekennzeichnet, dass jeder BlockPHQ 80 009 & V 25.4.1981folgende Ini'ormationen enthält:eine dritte Anzahl von Wörtern gleich der Hälfte der ersten Anzahl und abgeleitet aus geradzahligen Datenwörtern der Reihe von Datenwörtern,eine vierte Anzahl von Wörtern, abgeleitet aus der ersten Reihe von Paritäts-wörtern,eine weitere dritte Anzahl von Wörtern, die aus ungeradzahligen Datenwörtern der Reihe von Datenwörtern abgeleitet wird, und
eine weitere vierte Anzahl von Wörtern, die aus der zweiten Reihe von Paritätswörtern abgeleitet wird.11. Datenträger nach Anspruch 10, dadurch gekenn-zeichnet, dass jeder Block weiter einen Synchronisationsvorlauf enthält.12. Decoder zur Verwendung bei einem Verfahren mit Fehlerkorrektur für Datenübertragung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Decoder folgende Mittel enthält
a)Eingangsmittel zum jeweiligen Empfangen einer Reihe von Datenwörtern in einer Anzahl von Empfangskanälen gleich der ersten Anzahl und parallel dazu in einer Anzahl von Empfangskanälen gleich der zweiten Anzahl, in einer ersten Reihe von Paritätswörtern und einer zweiten Reihe von Paritätswörtern,b) einen ersten Decoder zum jeweiligen Darstellen einer ersten Anzahl von Datenwörtern unter der Steuerung der zweiten Reihe von Paritätswörtern und einer ersten Reihe von Paritätswörtern mittels eines darin gebildeten ersten Syndroms;c) Verzögerungsmittel zum zeitlichen Neupositionieren der Datenwörter und der ersten Reihe von Paritätswörtern mittels gegenseitig verschiedener Laufzeiten,d) einen zweiten Decoder zum jeweiligen Erzeugen einer ersten Anzahl von Datenwörtern unter der Steuerung der^5 ersten Reihe von Paritätswörtern mittels eines darin erzeugten zweiten Syndroms;e) Ausgangsmxttel zum jeweiligen Abgeben eines Datenworts aus einer Reihe von Datenwörtern in einer Anzahl vonPHQ 80 009 "*& S 25.4.1981Ausgangskanälen gleich, der ersten Anzahl, wobei eine Reihe von Datenwörtern einen Datenfluss darstellt. 13« Decoder nach Anspruch 10, insbesondere für die Verwendung bei einem Verfahren nach. Anspruch 2 oder 3i ■ dadurch gekennzeichnet, dass die Eingangsmittel erneut invertierende Mittel enthalten, die auf ankommenden invertierten Paritätswörter ansprechen.14. Decoder nach Anspruch 10, insbesondere für die Verwendung bei einem Verfahren nach Anspruch 6, dadurch.■Ο gekennzeichnet, dass die Eingangsmittel zweite Verzögerungsmittel enthalten, um die relative Verzögerung zwischen geradzahligen und ungeradzahligen Datenkanälen auszugleichen,15. Decoder nach Anspruch 12, insbesondere für die Verwendung bei einem Verfahren nach Anspruch 5> dadurch^ gekennzeichnet, dass die Ausgangsmittel dritte Verzögerungsmittel zum Ausgleichen der relativen Verzögerung zwischen geradzählügen und ungeradzahligen Datenwörtern enthalten.16. Anordnung mit einem Decoder nach einem der Ansprüche 12 bis 15» dadurch gekennzeichnet, dass sie weiter vierte Mittel für den Empfang eines seriellen Datenflusses und zur Bildung paralleler Daten daraus für einen jeden der "betreffenden Kanäle der Eingangsniittel, einen Parallel/Serienrückumsetzer zum Serienschalten der von den Ausgangskanälen abgegebenen Datenwörter und einen Digital-Analog-Wandler enthält, der daraus ein kontinuierliches Tonsignal bildet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6760880A JPS574629A (en) | 1980-05-21 | 1980-05-21 | Data transmitting method capable of correction of error |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3119669A1 true DE3119669A1 (de) | 1982-03-25 |
DE3119669C2 DE3119669C2 (de) | 1989-12-14 |
Family
ID=13349812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813119669 Granted DE3119669A1 (de) | 1980-05-21 | 1981-05-18 | Verfahren mit fehlerkorrektur zum uebertragen von daten, eine anordnung zum durchfuehren eines derartigen verfahrens, ein mittels eines derartigen verfahrens erzeugter datentraeger, ein decoder zur verwendung bei einem derartigen verfahren und eine anordnung mit einem derartigen decoder |
Country Status (30)
Country | Link |
---|---|
US (1) | US4413340A (de) |
JP (1) | JPS574629A (de) |
KR (1) | KR850001023B1 (de) |
AT (1) | AT395794B (de) |
AU (1) | AU549076B2 (de) |
BE (1) | BE888891A (de) |
BR (1) | BR8103074A (de) |
CA (1) | CA1163341A (de) |
CH (1) | CH659354A5 (de) |
CS (1) | CS375181A3 (de) |
DD (1) | DD159930A5 (de) |
DE (1) | DE3119669A1 (de) |
DK (1) | DK155399C (de) |
ES (1) | ES8301541A1 (de) |
FI (1) | FI77757C (de) |
FR (1) | FR2483148A1 (de) |
GB (1) | GB2076569B (de) |
HK (1) | HK27485A (de) |
IN (1) | IN154622B (de) |
IT (1) | IT1135849B (de) |
NL (1) | NL185123C (de) |
NO (1) | NO162000C (de) |
NZ (1) | NZ197132A (de) |
PL (1) | PL231274A1 (de) |
SE (1) | SE458080B (de) |
SG (1) | SG51984G (de) |
SU (1) | SU1271382A3 (de) |
TR (1) | TR21315A (de) |
YU (1) | YU42402B (de) |
ZA (1) | ZA813156B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0201330A2 (de) * | 1985-05-08 | 1986-11-12 | Thinking Machines Corporation | Gerät zur Speicherung digitaler Datenwörter |
EP0241081A1 (de) * | 1986-04-07 | 1987-10-14 | Koninklijke Philips Electronics N.V. | Antriebsgerät für "Compact Disc", welches speziell für die Speicherung von digitalen Daten und/oder einer Mischung von Toninformation und digitalen Daten vorgesehen ist |
EP0996231A1 (de) * | 1998-10-20 | 2000-04-26 | DIG Microcode GmbH | Verfahren und Anordnung zum Erzeugen von fehlergesicherten Datenblöcken durch Erzeugen von Paritätsworten und Datenträger mit gemäss dem Verfahren erzeugten Datenblöcken |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1161565A (en) * | 1980-06-20 | 1984-01-31 | Yoichiro Sako | Method of error correction |
CA1180451A (en) * | 1981-04-16 | 1985-01-02 | Sony Corporation | Method for coding an error correcting code |
JPS5829237A (ja) * | 1981-08-14 | 1983-02-21 | Sony Corp | エラ−訂正方法 |
AU568803B2 (en) * | 1982-01-07 | 1988-01-14 | Sony Corporation | Data error correction |
NL8200207A (nl) * | 1982-01-21 | 1983-08-16 | Philips Nv | Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur. |
US4541091A (en) * | 1982-06-11 | 1985-09-10 | Hitachi, Ltd. | Code error detection and correction method and apparatus |
JPS58219852A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | エラ−訂正回路 |
GB2122778B (en) * | 1982-06-29 | 1985-09-11 | Sony Corp | Digital audio signal processing |
JPS5961332A (ja) * | 1982-09-30 | 1984-04-07 | Nec Corp | 誤り訂正回路 |
JPS5972838A (ja) * | 1982-10-20 | 1984-04-24 | Victor Co Of Japan Ltd | リ−ド・ソロモン符号生成回路 |
GB2132393B (en) * | 1982-12-17 | 1986-05-14 | Sony Corp | Methods and apparatus for correcting errors in binary data |
NL8300249A (nl) * | 1983-01-25 | 1984-08-16 | Philips Nv | Werkwijze met foutkorrektie voor het overdragen van woordsgewijs gerangschikte data en inrichtingen voor het uitvoeren van de werkwijze. |
US4488302A (en) * | 1983-02-11 | 1984-12-11 | At&T Bell Laboratories | Burst error correction using cyclic block codes |
JPS59153346A (ja) * | 1983-02-21 | 1984-09-01 | Nec Corp | 音声符号化・復号化装置 |
DE3483460D1 (de) * | 1983-03-12 | 1990-11-29 | Sony Corp | Vorrichtung mit fehlerkorrektur. |
JPS59207413A (ja) * | 1983-05-11 | 1984-11-24 | Sony Corp | 情報記録方法 |
JPS6029073A (ja) * | 1983-06-17 | 1985-02-14 | Hitachi Ltd | ディジタル信号構成方式 |
US4677622A (en) * | 1983-06-22 | 1987-06-30 | Hitachi, Ltd. | Error correction method and system |
US4637021A (en) * | 1983-09-28 | 1987-01-13 | Pioneer Electronic Corporation | Multiple pass error correction |
JPH0812612B2 (ja) | 1983-10-31 | 1996-02-07 | 株式会社日立製作所 | 誤り訂正方法及び装置 |
DE3575646D1 (de) * | 1984-03-24 | 1990-03-01 | Philips Nv | Verfahren zur informationsuebertragung mit fehlerkorrektur fuer datenworte, ein fehlerkorrektur-dekodierverfahren fuer solche datenworte, eine anordnung zur informationsuebertragung zur verwendung mit dem verfahren, ein geraet fuer informationsdekodierung zur verwendung mit dem verfahren und eine anordnung zur verwendung mit solchem geraet. |
JPH07101543B2 (ja) * | 1984-03-24 | 1995-11-01 | ソニー株式会社 | エラー訂正符号化方法 |
JPH0687348B2 (ja) * | 1984-03-24 | 1994-11-02 | ソニー株式会社 | デイジタルデ−タ伝送方法 |
US4597083A (en) * | 1984-04-06 | 1986-06-24 | Ampex Corporation | Error detection and correction in digital communication systems |
JPH07111815B2 (ja) * | 1984-07-23 | 1995-11-29 | 株式会社日立製作所 | デイジタル信号記録方式 |
JPS61154227A (ja) * | 1984-12-26 | 1986-07-12 | Mitsubishi Electric Corp | 2段符号化方法 |
US5202979A (en) * | 1985-05-08 | 1993-04-13 | Thinking Machines Corporation | Storage system using multiple independently mechanically-driven storage units |
US4706250A (en) * | 1985-09-27 | 1987-11-10 | International Business Machines Corporation | Method and apparatus for correcting multibyte errors having improved two-level code structure |
JPS63274222A (ja) * | 1987-05-01 | 1988-11-11 | Matsushita Electric Ind Co Ltd | インタ−リ−ブ方法 |
US5237574A (en) * | 1988-04-08 | 1993-08-17 | Digital Equipment Corporation | Error-resilient information encoding |
WO1989010029A1 (en) * | 1988-04-08 | 1989-10-19 | Digital Equipment Corporation | Method and apparatus for encoding consisting of forming a codeword by combining a first code sequence with a second code sequence |
JP2829963B2 (ja) * | 1988-05-16 | 1998-12-02 | ソニー株式会社 | ディジタルデータ記録/再生装置 |
JP2832024B2 (ja) * | 1989-03-18 | 1998-12-02 | キヤノン株式会社 | 符号伝送方法 |
NL8901631A (nl) * | 1989-06-28 | 1991-01-16 | Philips Nv | Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden. |
US5140596A (en) * | 1990-02-20 | 1992-08-18 | Eastman Kodak Company | High speed encoder for non-systematic codes |
EP0523969B1 (de) * | 1991-07-18 | 1997-12-29 | Canon Kabushiki Kaisha | Kodierungs- und Dekodierungssystem zur Fehlerkorrektur |
KR100200801B1 (ko) * | 1991-08-31 | 1999-06-15 | 윤종용 | 오류정정장치 |
KR100272118B1 (ko) * | 1991-11-06 | 2000-11-15 | 이데이 노부유끼 | 디지탈 서보 제어 회로를 구비한 광디스크 플레이어 및 트래킹 서보 회로 |
US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
DE69315018T2 (de) * | 1992-08-21 | 1998-04-30 | Koninkl Philips Electronics Nv | Hardware-effizientes Verfahren und Anordnung zur Kodierung von BCH-Kodes und insbesondere Reed-Solomon-Kodes |
EP0584864B1 (de) * | 1992-08-21 | 1997-11-05 | Koninklijke Philips Electronics N.V. | Hardware-effizientes Verfahren und Anordnung zur Kodierung von BCH-Kodes und insbesondere Reed-Solomon-Kodes |
EP1139338A3 (de) * | 1994-03-19 | 2006-10-11 | Sony Corporation | Optische Platte und Verfahren und Gerät zur Aufzeichnung und Wiedergabe von dieser Platte |
EP1336963B1 (de) * | 1994-03-19 | 2006-05-31 | Sony Corporation | Optische Platte, Verfahren und Gerät zur Aufzeichnung und Wiedergabe von Informationen |
USRE38802E1 (en) * | 1994-03-19 | 2005-09-27 | Sony Corporation | Method for reproducing compressed information data from a disk using a spatial frequency less than the track pitch |
CA2190985C (en) * | 1995-04-12 | 2000-11-28 | Tadashi Kojima | Method and apparatus for generating, recording and transmitting an errorproduct code block having an improved check code arrangement |
US5757826A (en) * | 1995-07-12 | 1998-05-26 | Quantum Corporation | Word-wise processing for reed-solomon codes |
US5732093A (en) * | 1996-02-08 | 1998-03-24 | United Microelectronics Corporation | Error correction method and apparatus on optical disc system |
US5721744A (en) * | 1996-02-20 | 1998-02-24 | Sharp Microelectronics Technology, Inc. | System and method for correcting burst errors in digital information |
KR100199959B1 (ko) * | 1996-10-14 | 1999-06-15 | 김영환 | 시디엠에이 이동통신 시스템의 패리티 검사장치 및 그 방법 |
US6003151A (en) * | 1997-02-04 | 1999-12-14 | Mediatek Inc. | Error correction and detection system for mass storage controller |
EP1519376B1 (de) | 1997-05-30 | 2008-03-05 | Macrovision Europe Limited | Kopierschutzverfahren für einen Aufzeichnungsträger |
KR100579088B1 (ko) * | 1998-12-29 | 2006-11-30 | 두산인프라코어 주식회사 | 전송에러의 검출과 정정이 가능한 데이터 통신시스템 및 에러정정방법 |
CA2298919C (en) | 1999-02-19 | 2006-04-18 | Ntt Mobile Communications Network Inc. | Interleaving and turbo encoding using prime number permutations |
EA003166B1 (ru) | 1999-07-13 | 2003-02-27 | Конинклейке Филипс Электроникс Н.В. | Устройство для сканирования носителя информации, способ изготовления и носитель информации |
US6700509B1 (en) | 1999-11-12 | 2004-03-02 | Koninklijke Philips Electronics N.V. | Device and method for processing a digital information signal |
US6738942B1 (en) | 2000-06-02 | 2004-05-18 | Vitesse Semiconductor Corporation | Product code based forward error correction system |
US6694476B1 (en) | 2000-06-02 | 2004-02-17 | Vitesse Semiconductor Corporation | Reed-solomon encoder and decoder |
US6856585B2 (en) | 2000-10-12 | 2005-02-15 | Koninklijke Philips Electronics N.V. | Method and device for recording information in units |
US6907560B2 (en) * | 2001-04-02 | 2005-06-14 | Nortel Networks Limited | Forward error correction (FEC) on a link between ICs |
US7131052B2 (en) * | 2002-08-12 | 2006-10-31 | International Business Machines Corporation | Algebraic decoder and method for correcting an arbitrary mixture of burst and random errors |
US7831869B2 (en) * | 2003-01-27 | 2010-11-09 | Hewlett-Packard Development Company, L.P. | DDS logical data grouping |
GB2397666A (en) * | 2003-01-27 | 2004-07-28 | Hewlett Packard Co | Logical data grouping in digital storage system |
US20070198878A1 (en) * | 2004-06-14 | 2007-08-23 | Nec Corporation | Two-way communication method, apparatus, system, and program |
US20060016083A1 (en) * | 2004-07-23 | 2006-01-26 | Index Measuring Tape Co., Ltd. | Level laser indicator |
CN110457160B (zh) * | 2019-07-02 | 2023-11-17 | 深圳市金泰克半导体有限公司 | 一种纠错方法及装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2916102A1 (de) * | 1978-04-21 | 1979-10-31 | Sony Corp | Digitales signaluebertragungssystem |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1445439A (en) * | 1973-11-20 | 1976-08-11 | Ibm | Error correction systems for a multichannel data handling system |
US3988677A (en) * | 1975-06-23 | 1976-10-26 | Nasa | Space communication system for compressed data with a concatenated Reed-Solomon-Viterbi coding channel |
US4044328A (en) * | 1976-06-22 | 1977-08-23 | Bell & Howell Company | Data coding and error correcting methods and apparatus |
JPS5380105A (en) * | 1976-12-24 | 1978-07-15 | Sony Corp | Digital signal transmission method |
JPS5437617A (en) * | 1977-08-31 | 1979-03-20 | Sony Corp | Error correcting method |
JPS5857781B2 (ja) * | 1978-01-17 | 1983-12-21 | 三菱電機株式会社 | 符号化復号化方式 |
JPS54137204A (en) * | 1978-04-17 | 1979-10-24 | Sony Corp | Digital signal transmission method |
JPS5555412A (en) * | 1978-10-17 | 1980-04-23 | Victor Co Of Japan Ltd | Signal recording and reproducing device |
JPS5556744A (en) * | 1978-10-23 | 1980-04-25 | Sony Corp | Pcm signal transmission device |
JPS55115753A (en) * | 1979-02-27 | 1980-09-05 | Sony Corp | Pcm signal transmission method |
JPS55131860A (en) * | 1979-03-30 | 1980-10-14 | Matsushita Electric Ind Co Ltd | Error correction unit |
-
1980
- 1980-05-21 JP JP6760880A patent/JPS574629A/ja active Granted
-
1981
- 1981-05-12 ZA ZA00813156A patent/ZA813156B/xx unknown
- 1981-05-13 IN IN507/CAL/81A patent/IN154622B/en unknown
- 1981-05-14 CA CA000377619A patent/CA1163341A/en not_active Expired
- 1981-05-18 CH CH3237/81A patent/CH659354A5/de not_active IP Right Cessation
- 1981-05-18 GB GB8115163A patent/GB2076569B/en not_active Expired
- 1981-05-18 DK DK218781A patent/DK155399C/da not_active IP Right Cessation
- 1981-05-18 FI FI811526A patent/FI77757C/fi not_active IP Right Cessation
- 1981-05-18 NZ NZ197132A patent/NZ197132A/en unknown
- 1981-05-18 IT IT21784/81A patent/IT1135849B/it active
- 1981-05-18 AT AT0221581A patent/AT395794B/de not_active IP Right Cessation
- 1981-05-18 SE SE8103081A patent/SE458080B/xx not_active IP Right Cessation
- 1981-05-18 BR BR8103074A patent/BR8103074A/pt not_active IP Right Cessation
- 1981-05-18 DE DE19813119669 patent/DE3119669A1/de active Granted
- 1981-05-18 NO NO811687A patent/NO162000C/no not_active IP Right Cessation
- 1981-05-19 ES ES502320A patent/ES8301541A1/es not_active Expired
- 1981-05-19 NL NLAANVRAGE8102441,A patent/NL185123C/xx not_active IP Right Cessation
- 1981-05-19 AU AU70804/81A patent/AU549076B2/en not_active Expired
- 1981-05-20 SU SU813288050A patent/SU1271382A3/ru active
- 1981-05-20 CS CS813751A patent/CS375181A3/cs not_active IP Right Cessation
- 1981-05-20 YU YU1299/81A patent/YU42402B/xx unknown
- 1981-05-20 BE BE0/204856A patent/BE888891A/fr not_active IP Right Cessation
- 1981-05-20 PL PL23127481A patent/PL231274A1/xx unknown
- 1981-05-20 FR FR8110009A patent/FR2483148A1/fr active Granted
- 1981-05-21 TR TR21315A patent/TR21315A/xx unknown
- 1981-05-21 DD DD81230158A patent/DD159930A5/de not_active IP Right Cessation
- 1981-05-21 KR KR1019810001795A patent/KR850001023B1/ko active
- 1981-11-12 US US06/320,492 patent/US4413340A/en not_active Expired - Lifetime
-
1984
- 1984-07-20 SG SG519/84A patent/SG51984G/en unknown
-
1985
- 1985-04-04 HK HK274/85A patent/HK27485A/xx not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2916102A1 (de) * | 1978-04-21 | 1979-10-31 | Sony Corp | Digitales signaluebertragungssystem |
Non-Patent Citations (1)
Title |
---|
E.R. BERLEKAMP "Algebraic Coding Theory", McGraw-Hill Book Comp. 1968, S.347-349 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0201330A2 (de) * | 1985-05-08 | 1986-11-12 | Thinking Machines Corporation | Gerät zur Speicherung digitaler Datenwörter |
EP0201330A3 (en) * | 1985-05-08 | 1988-03-02 | Thinking Machines Corporation | Apparatus for storing digital data words |
EP0241081A1 (de) * | 1986-04-07 | 1987-10-14 | Koninklijke Philips Electronics N.V. | Antriebsgerät für "Compact Disc", welches speziell für die Speicherung von digitalen Daten und/oder einer Mischung von Toninformation und digitalen Daten vorgesehen ist |
EP0996231A1 (de) * | 1998-10-20 | 2000-04-26 | DIG Microcode GmbH | Verfahren und Anordnung zum Erzeugen von fehlergesicherten Datenblöcken durch Erzeugen von Paritätsworten und Datenträger mit gemäss dem Verfahren erzeugten Datenblöcken |
WO2000024130A1 (de) * | 1998-10-20 | 2000-04-27 | Dig Microcode Gmbh | Verfahren und anordnung zum erzeugen von fehlergesicherten datenblöcken durch erzeugen von paritätsworten und datenträger mit gemäss dem verfahren erzeugten datenblöcken |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3119669A1 (de) | Verfahren mit fehlerkorrektur zum uebertragen von daten, eine anordnung zum durchfuehren eines derartigen verfahrens, ein mittels eines derartigen verfahrens erzeugter datentraeger, ein decoder zur verwendung bei einem derartigen verfahren und eine anordnung mit einem derartigen decoder | |
AT390858B (de) | System zur uebertragung von pcm-worten | |
DE3418912C2 (de) | Verfahren zum Umgruppieren digitaler Informationsdaten für eine Fehlerermittlung und/oder -korrektur | |
DE2942825C2 (de) | ||
DE3040004C2 (de) | ||
DE2915459C2 (de) | Verfahren und Vorrichtung zur fehlerkorrigierenden Codierung serieller wortweise strukturierter Daten, Verfahren und Vorrichtung zur Decodierung derart codierter Signale sowie Aufzeichnungsträger für derart codierte Signale | |
DE3124425C2 (de) | Verfahren und Vorrichtung zu Fehlererkennung und Fehlerkorrektur | |
DE3123978C2 (de) | Verfahren zum Decodieren und zur Korrektur von blockweisen digitalen Informationsworten und Anwendung des Verfahrens | |
DE3128599C2 (de) | Verfahren und Vorrichtung zur Fehlererfassung und Fehlerkorrektur | |
DE3416047C2 (de) | Fehlerkorrekturverfahren für digitale Informationsdaten | |
DE2821305C2 (de) | ||
DE2903998A1 (de) | Anordnung zur digitalen nf-signalaufzeichnung | |
DE2510242C2 (de) | Vorrichtung zur Kombination einer Vielzahl von Eingangs-Datenbitströmen in einen einzigen Ausgangs-Bitstrom | |
DE3222658A1 (de) | Verfahren und vorrichtung zum unterdruecken von fehlerhaften daten | |
DE3231956A1 (de) | Anordnung zum uebertragen von binaerdaten ueber eine vielzahl von kanaelen mit hilfe eines faltungscodes | |
DE3131764A1 (de) | Digitalsignal-uebertragungssystem | |
DE3131741A1 (de) | Verfahren und vorrichtung zur uebertragung eines digitalsignals | |
DE2805294A1 (de) | Kodierende (daten-)uebertragungsanlage fuer faksimilesignale | |
DE2460263A1 (de) | Schaltungsanordnung zum korrigieren des schlupffehlers in datenuebertragungssystemen unter verwendung von zyklischen codes | |
DE3431777A1 (de) | Verfahren zum umsetzen von digitaldaten in ein nrzi-codiertes digitalsignal | |
EP0126375A1 (de) | Verfahren zur Übertragung von digitalen Luminanz- und Chrominanzsignalen des Fernsehens | |
DE2717882A1 (de) | Numerisches zeitmultiplexsystem | |
DE69738544T2 (de) | Wiedergabevorrichtung und Aufnahme- und Wiedergabevorrichtung | |
DE3707143C2 (de) | ||
DE69736647T2 (de) | Digitale Multiplex-Vorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8328 | Change in the person/name/address of the agent |
Free format text: EISENFUEHR, SPEISER & PARTNER, 28195 BREMEN |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N |
|
8310 | Action for declaration of annulment | ||
8314 | Invalidation rejected |