DE3147870A1 - Cmos-schaltkreis mit mindestens zwei speisespannungsquellen - Google Patents

Cmos-schaltkreis mit mindestens zwei speisespannungsquellen

Info

Publication number
DE3147870A1
DE3147870A1 DE19813147870 DE3147870A DE3147870A1 DE 3147870 A1 DE3147870 A1 DE 3147870A1 DE 19813147870 DE19813147870 DE 19813147870 DE 3147870 A DE3147870 A DE 3147870A DE 3147870 A1 DE3147870 A1 DE 3147870A1
Authority
DE
Germany
Prior art keywords
supply voltage
circuit
voltage
cmos circuit
cmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813147870
Other languages
English (en)
Other versions
DE3147870C2 (de
Inventor
Andreas Carp Ontario Demetriou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Mitel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Corp filed Critical Mitel Corp
Publication of DE3147870A1 publication Critical patent/DE3147870A1/de
Application granted granted Critical
Publication of DE3147870C2 publication Critical patent/DE3147870C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches

Description

CMOS-Schaltkreis mit mindestens zwei Speisespannunqsquellen
Die Erfindung betrifft einen CMOS-Schaltkreis mit mindestens zwei Speisespannungsquellen unterschiedlichen Potentials welche an zwei getrennten Eingangsanschlüssen anliegen.
Zahlreiche CMOS-Schaltkreise benötigen mehr als zwei Speisespannungsquellen. Bei einem typischen Potentialpegelumschaltkreis liegen beispielsweise zwei Speisespannungen von 5 Volt und 15 Volt in Bezug auf Hasse vor. Bei der Herstellung der CMOS-Schaltkreise ist es üblicherweise unvermeidlich, daß parasitäre Dioden insbesondere in Form von Thyristoren entstehen.
Sind derartige CM0S-5chaltkreise unterteilt in einen Eingangsteil und in einen Ausgangsteil , dann ist der Ausgangsteil .normalerweise an die Speisespannung höheren Potentials angeschlossen als der Eingangsteil. Die
8334/19 _3_ 1. Dezember 1981
parasitäre Diode oder Dioden sind hierbei verbunden mit dem SpeisespannungsanschluO niedrigeren Potentials
Werden die Speisespannungen an einen derartigen Schaltkreis angelegt und tritt hierbei die Spannung, welche an der Anode der parasitären Diode anliegt, zuerst auf, dann wird die Diode leitend , wodurch der CMQS-Schaltkreis beschädigt oder zerstört wird.
In der US-PS 4 209 713 ist ein Schaltkreis beschrieben, mit dem die Wirkung der Leitung von parasitären Dioden in Form von Thyristoren eliminiert werden kann. Ein Absorbtionsschaltmittel, beispielsweise in Form eines Widerstandes ist hierbei zwischen einer Quellelektrode des CMOS-Schaltkreises und einem positiven Anschluß einer externen Speisespannungsquelle geschaltet.
Bei integrierten CMOS-Schaltkreisen jedoch ist es schwierig, Widerstände herzustellen und werden solche Widerstände hergestellt, dann wachsen die Kosten für einen derartigen-integrierten Schaltkreis an. Zusätzlich begrenzen Widerstände das Anlegen der vollen Speisespannung an den CHOS-Schaltkreis.
Es besteht die Aufgabe, den CHOS-Schaltkreis so auszubilden, daß über die parasitären Dioden unter keinen Umständen ein Strom zu fließen vermag, gleichzeitig jedoch sichergestellt ist, daß die volle Speisespannung der Speisespannungsquelle an den Eingangsanschlüssen des CMOS-Schaltkreises anliegt.
Gelöst wird diese Aufgabe mit den Merkmalen des Anspruches 1. Vorteilhafte Ausgestaltungen sind den Unteransprüchen entnehmbar.
-4-
3U7870
8334/19 -4- 1. Dezember 1981
Mit dem vorliegenden Schaltkreis ist sichergestellt, daß eine Spannung an der Anode der parasitären Diode erst dann aufzutreten vermag, wenn an der Kathode der Diode eine dazu positivere Spannung auftritt. Bei dem Schaltkreis sind Widerstände nicht erforderlich.
Bevorzugt besteht der Schalter aus einem Feldeffekttransistor, dessen Quellen-Drain-Strecke zwischen der Speisespannungsquelle niedrigeren Potentials und dem zugehörigen EingangsanschluQ geschaltet ist. An der Steuerelektrode dieses Feldeffekttransistors legt die Speisespannungsquelle höheren Potentials an. Die Verwendung eines Feldeffekttransistors hat den Vorteil, daß dieser auf dem gleichen Bauteil wie der CMOS-Schaltkreis integrierbar ist.
Unter parasitären Dioden sind hierbei alle parasitären Festkörperstrukturen zu verstehen, die eine Leitfähigkeit in einer Richtung aufweisen. Hierunter sind auch parasitäre Thyristoren zu verstehen.
Unter den zwei Speisespannungsquellen unterschiedlichen Potentials sind entweder zwei unterschiedliche Speisespannungsquellen zu verstehen oder zwei unterschiedliche Abgriffe unterschiedlichen Potentials beispielsweise von einem Spannungsteiler, der an eine einzige Speisespannungsquelle angeschlossen ist.
-5-
8334/19 -5- 1. Dezember 1981
Ein Ausführungsbeispiel wird nachfolgend anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm eines Schaltkreises,
bei welchem die zu lösende Aufgabe auftritt;
Fig» 2 ein Blockdiagramm des Schaltkreises gem. der Erfindung und
Fig. 3 ein CMOS-Schaltkreis gem. der Erfindung.
Ein typischer CMOS-Schaltkreis , welcher mit unterschiedlichen Potentialen betrieben wird, besteht aus einem Eingangsschaltkreis 1 und einem Ausgangsschaltkreis Ein Eingangsanschluß A ist mit dem Eingangsschaltkreis
1 verbunden. Mit dem Ausgangsschaltkreis 2 ist verbunden die Ausgangsleitung Y. Speisespannungen V , welche beispielsweise + 5. Volt beträgt, und Vp.~„ , welche beispielsweise + 15 UoIt beträgt, sind einmal mit dem Eingangs- und einmal mit dem Ausgangsschaltkreis 1 bzw.
2 verbunden. Ein negativer oder Masseanschluß \l rc ist sowohl mit dem Eingangs- als auch mit dem Ausgangsschaltkreis verbunden.
Bei der Herstellung eines derartigen Schaltkreises bildet sich üblicherweise eine parasitäre Diode 3, deren Anode mit dem Speisespannungsanschluß für den Eingangsschaltkreis und deren Kathode mit dem Speisespannungsanschluß für den Ausgangsschaltkreis verbunden sind.
-6-
3U7870
3334/19 -6- 1. Dezember 1981
Wird Spannung an den kombinierten CMOS-Schaltkreis angelegt, dann werden beide Speisespannungen gleichzeitig eingeschaltet. Unter normalen Umständen ist die Speisespannung Vqqq positiver als die Speisespannung Vqqt y/odurch die Diode 3 entgegen ihrer Durchlassrichtung vorgespannt wird und somit die Diode keine Wirkung auf den Schaltkreis zeigt.
Es kann jedoch der Fall auftreten, daG die Speisespannung VnnT stärker positiv ansteigt als die Spannung VnnQ oder daß die Spannung VnDj zugeschaltet wird bevor die Spannung Vr^n zugeschaltet wird, wodurch sich die Spannungsverhältnisse umkehren. Unter diesen Umständen wird die Diode 3 zumindest zeitweilig in Durchlassrichtung vorgespannt , wodurch ein Strom fließt. Hierbei kann ein starker Strom fließen welcher zu Erhitzungen führt und wobei Übergangsbzw. Einschaltströme auftreten können, welche oftmals zu einer Beschädigung oder Zerstörung des Cf-lOS-Schaltkreises führen. .
Die Fig. 2 zeigt das Prinzip des erfindungsgem. Schaltkreises. Die Speisespannung, welche zuvor an der Anode der parasitären Diode 3 lag, ist nunmehr über ctLe Quellen-Drain-Strecke eines CMOS-Feldeffekttransistors 4 mit dem Speisespannungsanschluß des Eingangsschaltkreises verbunden. Die Steuerelektrode des CMOS-Feldeffekttransistors 4 ist verbunden mit der mehr positiven höheren Speisespannung, welche mit der Kathode der Diode 3 verbunden ist. Demgemäß arbeitet der Feldeffekttransistor 4 wie ein Schalter.
-7-
3U7870
8334/19 _7- 1. Dezember 1981
c h-ha
Beide Speisespannungen Vqqt und VDDn v/erden auf normale Weise dem integrierten Schaltkreis zugeführt. Da jedoch bei dem FET-Schalter 4 die Quellen-Drain-Strecke solange geöffnet ist, bis an der Steuerelektrode eine Steuerspannung anliegt \i/ird der FET-Schalter 4 erst leitend, wenn die Spannung Vqdq au^tritt, so daß erst nach Auftreten der Spannung VDDQ die Spannung Vq^t dem Eingangsschaltkreis 1 und damit der Anode der Diode 3 zugeleitet wird. Demgemäß ist der Schaltkreis davor geschützt, daß bei den vorerwähnten Spannungsverhältnissen die Diode 3 leitend wird. Tritt der Fall auf, daß die Spannung Vnp.n weniger positiv wird als die Spannung VßPjj ,dann schaltet der FET-Schalter 4 ab wodurch der Schaltkreis davor geschützt wird, daß die Anode der parasitären Diode 3 positiver wird als deren Kathode.
Der CMOS-FET-Schalter 4 ist vorzugsweise integriert in den Chip,auf welchem die übrigen CMOS-Bauteile angeordnet sind. Die Funktion des FET-Schalters 4 ist lediglich die eines Schalters. Anstelle des CHOS-FET-Schalters
4 können natürlich auch andere Schalter mitder selben Wirkungsweise verwendet werden.
Die Fig. 3 zeigt einen typischen CMOS-Pegelurnschaltkreis
5 bekannten Aufbaus. Dieser Schaltkreis umfasst einen Eingangsteil 6 und einen Ausgangsteil 7. Die Speisespannung \/ _-_.. ist mit dem Eingangsanschluß 8 des Eingangsteils verbunden. Die mehrpositive Speisespannung Vqqq ist mit dem Spannungsanschluß 9 des Ausgangsteils verbunden.
Gem. der Erfindung ist ein CMOS-FET-Schalter 4 mit seiner Quellen-Drain-Strecke zwischen dem Eingangs-
-8-
8334/19 ch-ha
1. Dezember 1981
anschluß 8 und der Speisespannungsquelle Vr1nT geschaltet. Die Steuerelektrode des FET-Schalters 4 ist verbunden mit der Speisespannungsquelle Vn,,.-.. Werden die Spannungen VnnT und VnnQ in irgendeiner Folge an den integrierten Schaltkreis angelegt, dann wird der FET-Schalter 4 erst dann leitend, wenn die Spannung ^t)DO anliegt. Die Speisespannungsquelle Vnni wird demgemäß nur dann mit dem Eingangsanschluß 8 verbunden , wenn die Speisespannung ^nnn anüe9t· Infolge des Einschaltschwellwertes des FET-Schalters 4 wird der FET-Schlater 4 nur dann leitend, wenn die Spannung
positiver ist als die Spannung VnnT. Demgemäß ist jeweils höher als die am Anschluß
höher sein sollte
die Spannung Vn.,.-.
8 anliegende Spannung. Falls VnnI als die Spannung VnnQ abzüglich der Schwellwertspannung
, dann schaltet der FET-Schalter 4 ab.
des Schalters 4
Alle parasitären Dioden, einschließlich parasitären Thyristoren, deren Anoden normalerweise verbunden sind mit dem Eiagangsspannungsanschluß 8 und deren Kathoden verbunden sind mit dem Eingangsanschluß 9 werden auf diese Weise niemals in Durchlassrichtung vorgespannt, wodurch der CMOS-Schaltkreis vor Überlastung geschützt ist.
-9-

Claims (3)

  1. Ansprüche
    .Jj CMOS-Schaltkreis mit mindestens zu/ei Speisespannungsquellen unterschiedlichen Potentials ,welche an zu/ei getrennten Eingangsanschlüssen anliegen, dadurch gekennzeichnet, daß zwischen d er Speisespannungsquelle niedrigeren Potentials und dem zugehörigen Eingangsanschluß ein Schalter geschaltet ist, dessen Steuereingang mit der Speisespannungsquelle höheren Potentials verbunden ist und dieser Schalter schließt, wenn das höhere Potential auftritt.
  2. 2. CMOS-Schaltkreis nach Anspruch 1 , dadurch g e k e η η zeichnet, daß der Schalter ein Feldeffekttransistor (4)·ist , dessen Quellen-Drain-Strecke zwischen der Speisespannungsquelle niedrigeren Potentials und dem zugehörigen Eingangsanschluß
    (8) geschaltet ist und dessen Steuerelektrode mit dem Eingangsanschluß (9) verbunden ist, an dem die Speisespannungsquelle höheren Potentials anliegt.
  3. 3. CMOS-Schaltkreis nach Anspruch 2, dadurch g e k e η η zeichnet, daß der Feldeffekttransistor (4) auf den gleichen Bauteil integriert ist wie die übrigen Bauteile des CMOS-Schaltkreises.
    -2-
DE3147870A 1981-07-17 1981-12-03 CMOS-Schaltkreis mit mindestens zwei Speisespannungsquellen Expired DE3147870C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CA000381955A CA1175503A (en) 1981-07-17 1981-07-17 Cmos turn-on circuit

Publications (2)

Publication Number Publication Date
DE3147870A1 true DE3147870A1 (de) 1983-02-03
DE3147870C2 DE3147870C2 (de) 1985-02-21

Family

ID=4120458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3147870A Expired DE3147870C2 (de) 1981-07-17 1981-12-03 CMOS-Schaltkreis mit mindestens zwei Speisespannungsquellen

Country Status (6)

Country Link
US (1) US4441035A (de)
JP (1) JPS5815321A (de)
CA (1) CA1175503A (de)
DE (1) DE3147870C2 (de)
FR (1) FR2509932A1 (de)
GB (1) GB2103897A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60694A (ja) * 1983-06-15 1985-01-05 Hitachi Ltd 半導体メモリ
JPS6033734A (ja) * 1983-08-05 1985-02-21 Nec Corp レベルシフト回路
US4717840A (en) * 1986-03-14 1988-01-05 Western Digital Corporation Voltage level sensing power-up reset circuit
US4791316A (en) * 1986-09-26 1988-12-13 Siemens Aktiengesellschaft Latch-up protection circuit for integrated circuits using complementary MOS circuit technology
US4791317A (en) * 1986-09-26 1988-12-13 Siemens Aktiengesellschaft Latch-up protection circuit for integrated circuits using complementary mos circuit technology
JPH07105448B2 (ja) * 1988-03-14 1995-11-13 日本電気株式会社 Ｍｏｓ型集積回路
CA1314946C (en) * 1989-02-01 1993-03-23 Colin Harris Protection of analog reference and bias voltage inputs
JP2778199B2 (ja) * 1990-04-27 1998-07-23 日本電気株式会社 内部降圧回路
KR920009078A (ko) * 1990-10-15 1992-05-28 김광호 이중전압원 인터페이스회로
ATE139875T1 (de) * 1992-09-16 1996-07-15 Siemens Ag Cmos-pufferschaltung
US5391940A (en) * 1993-10-20 1995-02-21 Hewlett-Packard Corporation Pad driver circuit with powered down device protection
EP0782268B1 (de) * 1995-12-29 2002-04-24 STMicroelectronics S.r.l. Schaltkreis für Betriebsspannungen
DE19603008A1 (de) * 1996-01-27 1997-07-31 Alcatel Mobile Comm Deutsch Schutzschaltung zum Einschalten verschieden großer Versorgungspannungen für eine hybride Schaltungsanordnung
FR2872630B1 (fr) * 2004-07-01 2006-12-01 St Microelectronics Sa Circuit integre tolerant au phenomene de verrouillage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801831A (en) * 1972-10-13 1974-04-02 Motorola Inc Voltage level shifting circuit
US4057844A (en) * 1976-06-24 1977-11-08 American Microsystems, Inc. MOS input protection structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US27972A (en) * 1860-04-24 Johan deckelmann axd f
JPS549040B1 (de) * 1970-11-25 1979-04-20
US3895239A (en) * 1973-12-26 1975-07-15 Motorola Inc MOS power-on reset circuit
US4209713A (en) * 1975-07-18 1980-06-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated
US4039869A (en) * 1975-11-28 1977-08-02 Rca Corporation Protection circuit
JPS5951071B2 (ja) * 1976-02-09 1984-12-12 日本電気株式会社 メモリ保護回路
CA1079804A (en) * 1977-03-14 1980-06-17 Ibm Canada Limited - Ibm Canada Limitee Voltage sequencing circuit for sequencing voltage to an electrical device
JPS54148491A (en) * 1978-05-15 1979-11-20 Nec Corp Semiconductor integrated circuit
JPS5635453A (en) * 1979-08-29 1981-04-08 Mitsubishi Electric Corp Reverse connection protecting device for mos type ic
US4366560A (en) * 1980-09-22 1982-12-28 Motorola, Inc. Power down detector
US4353105A (en) * 1980-12-08 1982-10-05 National Semiconductor Corporation CMOS Latch-up protection circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801831A (en) * 1972-10-13 1974-04-02 Motorola Inc Voltage level shifting circuit
US4057844A (en) * 1976-06-24 1977-11-08 American Microsystems, Inc. MOS input protection structure

Also Published As

Publication number Publication date
FR2509932A1 (fr) 1983-01-21
CA1175503A (en) 1984-10-02
JPS5815321A (ja) 1983-01-28
GB2103897A (en) 1983-02-23
US4441035A (en) 1984-04-03
DE3147870C2 (de) 1985-02-21

Similar Documents

Publication Publication Date Title
DE3419661C2 (de)
DE3934577A1 (de) Stromversorgungseinrichtung mit einschaltstrombegrenzungsschaltung
DE2810641A1 (de) Spannungsfolge-steuerschaltung
DE19603117A1 (de) Verpolungs-Schutzschaltung
DE3147870A1 (de) Cmos-schaltkreis mit mindestens zwei speisespannungsquellen
DE2510604C2 (de) Integrierte Digitalschaltung
DE102006041050B4 (de) Schaltkreis mit zwei Mosfets
DE1613860A1 (de) Schutzvorrichtung fuer mikroelektronische Komponenten
DE3128732A1 (de) "spannungsdifferenzdetektorschaltung"
DE2809966C2 (de) Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften
DE60122626T2 (de) Halbleiter-Überstrombegrenzer
DE3615690C2 (de) Integriertes Schutzelement, insbesondere für Eingänge in MOS-Technologie von integrierten Schaltungen
DE2934641A1 (de) Schaltungsanordnung zur steuerung der sperrvorspannung von halbleiterbauelementen
EP0135075B1 (de) MOS-Inverterschaltung
DE69532423T2 (de) Gatetreiberschaltung zur Steuerung eines Halbleiterbauelements
DE2740763A1 (de) Integrierte stromversorgungsschaltung
DE2653484A1 (de) Integrierbarer konstantwiderstand
DE2165162C3 (de) CMOS-Halbleiteranordnung als exklusive NOR-Schaltung
DE1537185A1 (de) Amplitudenfilter
DE3723579C1 (de) Laengsspannungsregler
DE4429903B4 (de) Leistungshalbleiteranordnung mit Überlastschutzschaltung
DE3637818A1 (de) Integrierte halbleiterschaltung
EP0513910B1 (de) Gleichrichterschaltung
DE2525690B2 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE1275597C2 (de) Elektronischer Schalter mit einem oberflaechenpotentialgesteuerten Transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee