DE3211053A1

DE3211053A1 - Fehlerkorrektur- und kontrollsystem fuer pcm-dekodiergeraete

Info

Publication number: DE3211053A1
Application number: DE19823211053
Authority: DE
Inventors: Yukuhiko Iwaki Fukushima Haikawa; Masayuki Nagaokakyo Kyoto Ishida; Makoto Namekawa; Ken Nishikyo Kyoto Onishi; Masakazu Osaka Shirozu; Toshikatsu Urawa Saitama Takedomi
Original assignee: Akai Electric Co Ltd; Alpine Electronics Inc; Mitsubishi Electric Corp
Current assignee: Akai Electric Co Ltd; Alpine Electronics Inc; Mitsubishi Electric Corp
Priority date: 1981-03-25
Filing date: 1982-03-25
Publication date: 1982-10-14
Also published as: US4604747A

Description

-S-

Fehlerkorrektur- und -kontrollsystem für ein PCM-Dekodiergerät

Die Erfindung bezieht sich auf ein Pulscodemodulation bzw. PCM-Dekodiergerät zur Wiedergabe eines Tonsignals nach dem PCM-System unter Verwendung eines Anwender-Kassettenvideosystems oder eines Teils desselben und betrifft insbesondere ein Fehlerkorrektur- und -kontrollsystem zur Verwendung bei einem solchen PCM-Dekodiergerät.

Bei einem Fehlerkorrektursystern für Anwender-PCM-Rekorder werden reproduzierte Analogsignale mit *einer Abtastfrequenz T abgetastet und in Digitalsignale umgesetzt, um eine Reihe von abgetasteten oder Abtastsignalworten A , V ^Br V ^A2' ^Nn' ··· V V Vr ^Bn+r ■·· ^{zu bil}~ den. Die Abtastung erfolgt dabei abwechselnd für zwei zugeordnete Kanäle A und B, wobei die Abtastzeit des Kanals B um die halbe Abtastzeit gegenüber derjenigen des Kanals A versetzt ist. Für jeden Satz mit sechs aufeinanderfolgenden abgetasteten Signalworten wird je ein Paar Fehlerkorrekturworte P und Q entsprechend den folgenden Gleichungen gebildet:

^Pn = ^An Θ B_n Θ A_n+1 0B_n+1 Θ V₂©^Bn₊2 und
Q « _T6_A © _T5_B 0 _T4 0 3 2

Darin bedeuten das Symbol (+) die Modulo-zwei-Addition bzw. -Stufe, η = ein Vielfaches von 3 und T = eine Begleitmatrix eines Polynoms 1 + X +X oder einer Q-Erzeugungsmatrix. Die so gebildeten Fehlerkorrekturworte P_n und Q_n werden zum zugeordneten (mating) Satz aus sechs Abtastsignalworten zusammen mit einem Fehlererkennungswort zwecks Bildung eines Datenblocks aus neun Worten hinzuaddiert.

Gemäß üblicher Praxis wird die in den durch das Anwender-PCM-Dekodiergerät reproduzierten Daten enthaltene Fehlergröße wie folgt berechnet: Syndrome S₁ und S-, welche die Fehlerkorrekturworte P bzw. Q enthalten, werden entsprechend den folgenden Gleichungen berechnet:

5₁ = A © B θ A ., Φ Β . _Ί © Α., Φ Β . , Φ P_1n (1) inn n+1 η+1 η+2 η+2 η

und

5₂ = T⁶A_n θ T⁵B_n © T⁴A_n+1 Φ T³B_n+1 Φ T²A_n+2 © TB_n+2 Φ Q_n (2)

Durch Einsetzen der reproduzierten Daten r.., r₂, r,, r., r₅, r₆, r₇ und r₈ für A_n, B_n, A_n+1, B A B P bzw. Q in Gleichungen (1) bzw. (2) ergibt sich:

7

S₁ - Σ ^rm
¹ m=l

und

S T⁷"^mr + r_n (4)

S₂ = Σ ^x m 8

m=l

Danach erfolgt die Modulo-zwei-Addition. Wenn nun angenommen wird, daß in einem Datenblock ein ein-

ziges Fehlerwort in einer Fehlerposition i vorhanden ist, wobei i * i < 6 gilt, so gelten die folgenden Beziehungen:

S₁ = e_± (5)

und

S₀ = T^7-^. (6)

Hierbei erhält man e.. = S-. Die in einem beliebigen Datenblock enthaltene Fehlerposition i kann im allgemeinen mittels der als "CRC" abgekürzten zyklischen Redundanzprüfung festgestellt bzw. aufgefunden werden.

Unter der Voraussetzung, daß ein Datenblock zwei Fehlerworte in den Positionen i und j enthält, wobei i< j und 1 < i < j < 6 gelten, so ergibt sich:

^Sl = ^ei © ^ej '

und

S₀ = T^7-1Si . (+) T⁷"^je. (8)

Durch Auflösen der Gleichungen (7) und (8) für e. und erhält man

e. = (I Φ T¹^r¹CS₁ θ Τ^{1 7}S₂)

tma

35

= S₁ θ e. (1°)

- 42 -

Darin bezeichnet I eine Matrixeinheit (unit matrix). Hierbei besitzt der Ausdruck M, = (I φ Τ ^) fünf Kombinationen von j und i mit k = j - i, so daß im allgemeinen fünf Ausdrücke M, in einem zugeordneten Speicher gespei-

5 chert werden.

Für 1 f- i < 6 und j = 7 erhält man

5₁ = e_± © e₇ (11)

und

5₂ = T^7-V (12)

15 Demzufolge ergibt sich

e_± = T^1-7S₂ (13)

Für 1 < i ί 6 und j = 8 erhält man ,
20

S₁ - e. (14)

und
25 _{s = T}7-i

Demzufolge ergibt sich

© e₈ (15)

e- = S₁ (16)

30 ' '

Die Technologie und die vorstehend verwendeten und im folgenden zu verwendenden Ausdrücke sind beispielsweise in "STC-007, CONSUMER USE PCM ENCODER-DECODER", Juni 1976, Electronic Industries Association of Japan, sowie in einem Artikel von A.M. Patel und S.J.Hong, "Optimal

Rectangular Code for High Density Magnetic Tapes",

J.RES. DEVLO., November 1974, IBM, S.579 - 588, beschrieben. Auf die betreffenden Teile dieser Veröffentlichungen wird hiermit Bezug genommen.
5

Bei einer bisherigen Fehlerkorrekturvorrichtung werden reproduzierte Daten einer ersten Addierschaltung und einem P-Register eingegeben, um durch Modulo-zwei-Addition zu einem Syndrom S. berechnet zu werden. Das berechnete Syndrom S₁ wird im P-Register registriert bzw. gespeichert. Eine erste Multiplizierschaltung multipliziert die reproduzierten Daten mit einem Multiplikator T , worauf eine zweite Addierschaltung, eine zweite Multiplizierschaltung und ein Q-Register, das ein Syndrom S₉

i-7

enthält, T S_ mit einer von einer Steuerschaltung zur Berechnung von Fehlerpositionen i, j und k = j - i aus den reproduzierten Daten nach dem CRC-Verfahren gelieferten Fehlerposition i berechnen. Die berechnete Größe T^x S_? wird zum Syndrom S₁ vom P-Register addiert und dann in einer dritten Multiplizierschaltung mit M, multipliziert, was zur Berechnung von Gleichung (9) führt. Weiterhin wird in einer vierten Addierschaltung das Syndrom S₁ vom P-Register zu einem Produkt von der dritten Multiplizierschaltung hinzuaddiert, worauf die Berechnung von Gleichung (10) abgeschlossen ist.

Die auf diese Weise berechnete Fehlerposition e. oder die Fehlerpositionen e. und e. wird bzw. werden zu einer bzw. mehreren zugeordneten Ausgangsklemmen geliefert, wobei eine Korrektureinrichtung ein Fehlerwort bzw. Fehlerworte korrigiert, worauf die Hinzufügung zu den reproduzierten Daten erfolgt.

Nachteilig an den bisherigen Fehlerkorrekturvorrichtungen der beschriebenen Art ist, daß ein oder mehrere Fehler

nicht erfaßt und korrigiert werden können, wenn beim CRC-Vorganq ein einziges Fehlerwort ausgelassen wurde, oder wenn bei Videoband(aufzeichnung/wiedergabe)geräten die Signalabfall- bzw. Dropout-Kompensierschaltung wirksam wird, um mehr als einen Datenblock zu ersetzen.

Auch wenn beim CRC-Vorgang nicht weniger als drei Fehler worte in einem Datenblock erfaßt werden, können diese Fehlerworte nicht korrigiert werden. Unter diesen Umstän den kann die Steuerschaltung (möglicherweise) an ihre zu geordnete Ausgangsklemme ein Steuersignal liefern, das Verdeckungsoperationen, wie Mittelwertinterpolation, Halten des vorhergehenden Worts usw., bewirkt hat. Wenn somit die Steuerschaltung ein Fehlerwort in einem Datenblock feststellt bzw. erfaßt und beim CRC-Vorgang andere Fehlerworte ausgelassen worden sind, wird das (betreffende) Fehlerwort irrtümlich korrigiert, so daß Klackgeräusche erzeugt werden.

Aufgabe der Erfindung ist damit insbesondere die Schaffung eines verbesserten und zweckmäßigen Fehlerkorrektur- und -kontrollsystems für ein PCM-Dekodiergerät, das ein oder mehrere bei der zyklischen Redundanzprüfung bzw. CRC erfaßte (s) Fehlerwort(e) sicher erfassen und korrigieren können und einen kostensparenden Aufbau besitzen soll.

Dieses Fehlerkorrektur- und -kontrollsystem für ein Videomagnetbandgerät soll dabei in der Lage sein, einen Fehler zu korrigieren, wobei eine Dropout-Kompensierschaltung mehr als einen Datenblock vollständig ersetzt.

Außerdem soll dieses System eine Steuerschaltung zur Erzeugung eines Steuersignals für eine Verdeckungsoperation

(concealing operation), wie Mittelwertinterpolation, veranlassen und das Auftreten von Klackgeräuschen (clicks) bei einer fehlerhaften Korrektur infolge des Vorhandenseins von zwei Fehlerworten, von denen das eine beim CRC-Vorgang ausgelassen wurde, verhindern können.

Diese Aufgabe wird bei einem Fehlerkorrektur- und -kontrollsystem für ein PCM-Dekodiergerät erfindungsgemäß gelöst durch eine erste Erzeugereinheit unter Verwendung von Syndromen S₁ und S_?, die Fehlerkorrekturworte P bzw. Q enthalten und den nachstehenden Gleichungen (1) und (2) entsprechen, zwecks Erzeugung von S₁ und

• "7

T¹" S„, durch eine zweite Erzeugereinheit zur Erzeugung eines Syndroms S. gemäß nachstehender Gleichung (3), durch eine erste Detektoreinheit zur Feststellung von S₁ = 0 und T^1- S₂ = 0, durch eine zweite Detektoreinheit zur Erfassung der Zahl von zyklischen Redundanzprüfungsbzw. CRC-Hinweismarken, durch eine Recheneinheit zur Berechnung von i unter Vorgabe von S. = σ und durch eine Korrektureinheit zur Durchführung einer Korrektur durch Addition des Syndroms S₁ zum i-ten Wort mit Modulo-zwei-Addition, wobei das Vorliegen eines einzigen Fehlerworts vorausgesetzt wird, wenn die Zahl der CRC-Hinweismarken Null beträgt und S₁ φ 0 sowie T¹" S₂ φ 0 für 1 * i ^ 6

gelten, wobei in den folgenden Gleichungen

- A_n θ B_n θ A_n+1 8 B_n+1 θ A_n+2 θ B_n+2 θ P_n (D

sowie

^ΤΒη₊2

S_± = S₁ Θ T^1-7S₂ · (3)

A₊₁ und A abgetastete Signalworte, die auf einem

von zwei Kanälen zu einem Abtastzeitpunkt abgetastet werden, und B , B . sowie B ₂ damit abwechselnde Signalworte bedeuten, die am anderen Kanal zu gemeinsamen Abtastzeiten (sampling times) abgetastet werden, welche von den entsprechenden Abtastzeiten für A , A .. , A ~ um die halbe Abtastzeit versetzt sind, η einer ganzen Zahl entspricht und einen Abtastzeitpunkt bezeichnet, i eine ganze Zahl darstellt und 1 < i < 6 entspricht, T eine Q-Erzeugungsmatrix bezeichnet und sich die Zahl der CRC-Hinweismarken auf die Zahl der Worte bezieht, die bei der zyklischen Redundanzprüfung (CRC) aus sechs Worten erfaßt werden.

Dieses System kann weiterhin einen ersten Impulsgenerator zur Lieferung von m Impulen, mit m £ 7, eine dritte Detektoreinheit zur Erfassung von S. = O, einen zweiten Impulsgenerator zur Lieferung von i Impulsen entsprechend (giving) S. = O aus den m Impulsen, einen Abwärtszähler zum Herabzählen der Impulse zu jedem Abtastzeitpunkt und eine vierte Detektoreinheit zur Feststellung eines Zeitpunkts, zu dem die i Impulse herabgezählt sind, um die Daten zu diesem Zeitpunkt zu korrigieren, aufweisen.

Weiterhin betrifft die Erfindung ein Fehlerkorrektur- und -kontrollsystem mit den beiden genannten Impulsgeneratoren, einer Einrichtung, die neben S₁ = O und T¹ S~ = O auch S. = O erfaßt, und einer Steuereinheit zur Erzeugung eines Steuersignals unter der Bedingung, daß nur eine einzige CRC-Hinweismarke (pointer) in einem der Sätze aus sechs abgetasteten Signalworten und Fehlerkorrekturworten P und Q entwickelt wird, in den restlichen Sätzen keine CRC-Hinweismarke entwickelt wird und die Syndrome S-, S- und S₃ jeweils nicht gleich Null sind.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild eines bisherigen Fehlerkorrektur- und -kontrollsystems,

Fig. 2 ein Blockschaltbild eines Fehlerkorrektur- und -kontrollsystems gemäß einer Ausführungsform der Erfindung,

Fig. 3 ein Blockschaltbild zur Darstellung der Einzelheiten der Steuerschaltung nach Fig. 2,

Fig. 4 eine Fig. 2 ähnelnde Darstellung einer abgewandelten Ausführungsform der Erfindung und

Fig. 5 ein detailliertes Blockschaltbild der Steuerschaltung nach Fig. 4.

Das bisherige Fehlerkorrektur- und -kontrollsystem nach Fig. 1 umfaßt eine Eingangsklemme 10, eine mit dieser verbundene erste Addierschaltung 12 und ein an letztere angeschlossenes P-Register 14, das ein Syndrom S₁ registriert bzw. speichert (to register) und dessen Ausgang zur ersten Addierschaltung 12 rückgekoppelt ist.

Die Anordnung umfaßt ferner eine mit der Eingangsklemme 10 verbundene erste Multiplizierschaltung 16, eine an diese angeschlossene zweite Addierschaltung 18, eine mit letzterer verbundene zweite Multiplizierschaltung 20 und ein mit letzterer verbundenes Q-Register 22, das zur Speicherung eines Syndroms S₂ dient und dessen Ausgang an die zweite Addierschaltung 18 rückgekoppelt ist.

Weiter vorgesehen sind eine andere Eingangsklemme 24» eine an diese angeschlossene Steuerschaltung 26 und eine mit letzterer verbundene dritte Multiplizierschaltung 28.

Das Q-Register 22 ist mit einer an die dritte Multiplizierschaltung 28 angeschlossenen dritten Addierschaltung 30 verbunden, während das P-Register 14 sowohl mit dritter als auch mit vierter Addierschaltung !0 30 bzw. 32 verbunden ist.

Ausgangsklemmen 34» 36» 38, 40 und 42 sind mit dem P-Register 14» der vierten Addierschaltung 32, dem Q-Register 22, der dritten Multiplizierschaltung 28 bzw» der Steuerschaltung 26 verbunden. Gemäß Fig. 1 ist die Steuerschaltung 26 außerdem über eine gestrichelt eingezeichnete Leitung an eine Ausgangsklemme 44 angeschlossen.

Die Anordnung nach Fig. 1 arbeitet wie folgt: Die Eingangsklemme 10 nimmt die reproduzierten Daten τ. ab_; und die erste Addierschaltung 12 sowie das P-Register 14 erzeugen ein Syndrom S-, das seinerseits im P-Register registriert bzw. gespeichert wird. Dabei bewirkt die erste Addierschaltung 12 eine Summenbildung mit Modulozwei-Addition; diese Addierschaltung besteht vorzugsweise aus einer Anzahl exklusiver ODER-Glieder.

Zur Berechnung oder Lösung von Gleichung (9) wird so-

i—7

dann zunächst T S₂ berechnet. Zu diesem Zweck multipliziert die erste Multiplizierschaltung 16 die repro-

_7 duzierten Daten r^ mit einem Multiplikator T , worauf die zweite Addierschaltung 18, die zweite Multiplizierschaltung 20 und das Q-Register 22 die Größe T^1-7S₂ mit einer Fehlerposition i berechnen» die dem Q-Register

von der Steuerschaltung 26 zugeliefert wird. Im Q-Register 22 wird ein Syndrom S₉ registriert bzw. gespei-

i—7 chert, und ein Ausgangssignal T ¹Sg vom Q-Register 22 wird mittels der dritten Addierschaltung 30 zu einem Ausgangssignal S^ des P-Registers 14 hinzuaddiert. Die dritte Multiplizierschaltung 28 multipliziert die Summe der "beiden Ausgangssignale von der dritten Addierschaltung 30 mit einem Multiplikator Mk mit k = j - i, wodurch Gleichung (9) gelöst wird.

Weiterhin addiert die vierte Addierschaltung 32 das Ausgangssignal S.. vom P-Register 14 zum Ausgangssignal der dritten Multiplizierschaltung 28 zwecks lösung von Gleichung (10).

Die Steuerschaltung 26 spricht auf ein das Ergebnis der zyklischen Redundanzprüfung (CRC) angebendes Signal an» um selektiv Fehlerpositionen i, j und k gleich i-j zu liefern. Die Fehlerpositionen i und j werden an die Ausgangsklemme 42 angelegt, während die Fehlerposition k an die dritte Multiplizierschaltung 28 angelegt wird.

Die berechnete Pehlerposition i bzw. die Fehlerpositionen i und j wird bzw. werden nach Maßgabe des jeweiligen Fehlerstatus einer Ausgangsklemme 34 oder 36 bzw. den zugeordneten Ausgangsklemmen 38 und 40 zugeliefert. Sodann korrigiert eine nicht dargestellte Korrektureinheit ein oder mehrere Fehlerworte entsprechend der (den) Fehlerposition(en), und ein korrigiertes Wort bzw. korrigierte Worte wird bzw. werden zu den reproduzierten Daten hinzuaddiert.

Das beschriebene bisherige Fehlerkorrektur- und -kontrollsystem ist insofern nachteilig, als kein Fehler erfaßt und korrigiert werden kann, wenn bei der zykli-

sehen Redundanzprüfung ein Fehlerwort ausgelassen wird oder wenn die Dropout-Kompensierschaltung so arbeitet, daß sie bei Videomagnetbandgeräten mehr als einen Datenblock vollständig ersetzt.

Wenn bei der zyklischen Redundanzprüfung nicht weniger als drei Fehlerworte in einem Datenblock festgestellt werden» können diese Fehlerworte ebenfalls nicht korrigiert werden. Die Zahl dieser Fehlerworte wird im folgenden als Zahl der CRC-Hinweismarken bezeichnet. Unter diesen Bedingungen liefert die Steuerschaltung 26 zur Ausgangsklemme 44 ein Steuersignal» das zu Verdeckungsoperationen führt» z.B. Mittelwertinterpolation, Halten des vorhergehenden Worts usw. Dies führt zu dem Nachteil, daß dann, wenn bei der zyklischen Redundanzprüfung ein Fehlerwort mit einer CRC-Hinweismarke ausgelassen wird, eine fehlerhafte Korrektur durchgeführt wird und daher Klackgeräusche auftreten.

In Fig. 2, in welcher den Teilen von Fig. 1 gleiche oder entsprechende Teile mit denselben Bezugsziffern wie vorher bezeichnet sind, ist eine Ausführungsform des erfindungsgemäßen Fehlerkorrektursystems dargestellt. Die dargestellte Anordnung unterscheidet sich von derjenigen nach Fig. 1 nur dadurch, daß drei Nulldetektorkreise 50, 52 und 54 an ihren Eingängen mit der ersten Addierschaltung 12 und dem P-Register 14, der zweiten Addierschaltung 18 und dem Q-Register 22 bzw. der dritten Addierschaltung 30 verbunden und mit ihren Ausgängen an die Steuerschaltung 26 angeschlossen sind, die von derjenigen nach Fig. 1 verschieden ist. Die Ausgangsklemme 44 und die zugeordnete Leitung sind dabei weggelassen.

Die drei Nulldetektorkreise 50, 52 und 54 stellen je-

weils fest, ob S₁* T S₂ bzw· S_± jeweils Null betragen, während die Steuerschaltung 26 die Fehlerpositionen steuert.

Es ist darauf hinzuweisen, daß S₉ = 0 gilt für T¹"*'S₉ = 0, vorausgesetzt, daß T ' φ 0 und 1 < i < 6 gilt. Der zweite Nulldetektorkreis 52 stellt somit fest, daß S₂ gleich Null ist.

!0 Für ein Fehlerwort ergeben Gleichungen (5) und (6)

S₂ = T^7-1S₁ (17)

bzw.

S₂T⁷"¹ = S₁ oder T^1-7S₂ = S₁.

Somit ergibt sich
S₁ 0 T^1-7S₉ = 0 (18).

Ersichtlicherweise entspricht die linke Seite von Gleichung (18) dem zweiten Ausdruck an der rechten Seite von Gleichung (9). Durch Erfassung des Ausgangssignals der dritten Addierschaltung 30 mittels des dritten Nulldetektorkreises 54 kann daher eine Position eines Fehlerworts festgestellt werden, und die Fehlerworte können korrigiert werden. Beim dargestellten Ausführungsbeispiel kann der Nulldetektorkreis einfach aus einem ODER-Glied mit 14 parallelen Eingängen oder aus einem D-Flip-Flop mit einem Reiheneingang und einem Anfangs-Rücksetzeingang bestehen.

Die Steuerschaltung 26 besitzt beispielsweise den Aufbau gemäß Fig. 3. Die dargestellte Anordnung umfaßt

einen ersten Dekodierer 56» der mit der Eingangsklemme 24 für das CRC-Signal zur Erzeugung von Impulsen für Fehlerpositionen i und k verbunden ist» sowie einen ersten Impulszähler 58, der zum Zählen von i Impulsen mit dem ersten Dekodierer 56 und außerdem mit einem ersten Impulsgenerator 60 zur Erzeugung von m Impulsen im Pail von m >. 7 verbunden ist. Der Impulszähler 58 ist mit einem zweiten Dekodierer 62 zur Erzeugung von bei der zyklischen Redundanzprüfung ausgelassenen i Impulsen verbunden. Der zweite Dekodierer 62 liefert zum Q-Register 22 ein Signal SH-» das benötigt wird» nachdem alle reproduzierten Daten r. in die erste Addierschaltung 12 eingegeben worden sind© Zu diesem Zweck zählt der erste Impulszähler 58 die i Impulse einmal hoch, um sie dann mit den m-Impulsen vom ersten Impulsgenerator 60 abwärts zu zählen, wobei der zweite Dekodierer 62 i Impulse erzeugt, die das Signal SH. bilden.

Der zweite Dekodierer 62 ist am Ausgang mit einem zweiten Impulsgenerator 64 zur Erzeugung der bei der zyklischen Redundanzprüfung (CRC) ausgelassenen i Impulse verbunden. Der zweite Impulsgenerator 64 weist einen Ausgang auf, der mit einem zweiten Impulszähler 66 zum Zählen der ausgelassenen i Impulse verbunden ist. Weiterhin ist der zweite Impulszähler 66 mit einem dritten Dekodierer 68 zur Erfassung eines ausgelassenen Worts verbunden. Der dritte Dekodierer 68 ist an einen Eingang einer Torschaltung 70 angeschlossen, deren Ausgang mit einem Eingang eines ODER-Glieds 72 verbunden ist, das seinerseits an die Ausgangsklemme 42 für die Fehlerposition i angeschlossen ist.

Ein vierter Dekodierer 74 ist mit einem Eingang an die Eingangsklemme 24 für das CRC-Signal und mit drei Ausgängen an einen anderen Eingang der Torschaltung 70»

ι den anderen Eingang des ODER-Glieds 72 bzw. eine Ausgangsklemme 42' für die Fehlerposition j angeschlossen.

Wenn die zyklische Redundanzprüfung "bzw. CRC Impulse ausläßt, erzeugt der zweite Dekodierer 62 die m Impulse» und der zweite Impulsgenerator 64 läßt i Impulse, die S^ = O ergeben, durch, so daß i Impulse erzeugt werden. Der zweite Impulszähler 66 zählt diese Impulse

IQ zunächst hoch und dann mit Impulsen herab, die eine Impulswiederholungsperiode T/2 entsprechend der Hälfte der Abtastzeit T besitzen und die an ihn angelegt werden, bis der dritte Dekodierer 68 ein Null-Ausgangssignal vom zweiten Impulszähler 66 erfaßt. Zu diesem

!5 Zeitpunkt spricht die Torschaltung 70 auf Eingangssignale S. Φ O und Sp Φ O, die an ihre restlichen Eingänge angelegt werden, sowie die Zahl der CRC-Hinweismarke entsprechend Null vom Dekodierer 74 an, um ein Ausgangssignal vom vierten Dekodierer 68 durchzuschalten. Das ODER-Glied 72 addiert dieses Ausgangssignal zu i aufgrund der CRC-Hinweismarke vom vierten Dekodierer 74, worauf die resultierende Fehlerposition i zur Ausgangsklemme 42 geliefert wird.

Wie erwähnt, gilt m > 7. Dies trifft deshalb zu, weil m > 7 benutzt werden kann, um Null-Ausgangssignale von den Impulszählern 58 und 66 mittels der zugeordneten Dekodierer 62 bzw. 68 zu erfassen. Die Verwendung des Ausdrucks m £ 7 ist besonders vorteilhaft, weil dabei jeder der beiden Zähl er 58 bzw. 66 nur drei Bitpositionen aufzuweisen braucht.

Aus den vorstehenden Ausführungen geht hervor, daß mit der in Fig. 2 und 3 dargestellten Ausführungsform S^ = O erfaßt werden kann, so daß ein bei der zyklischen Re-

dundanzprüfung ausgelassenes Wort mit einer kostensparenden Anordnung erfaßt werden kann.

In Pig. 4» in welcher den Teilen von J?ig. 2 entspreeilende Teile mit denselben Bezugsziffern wie vorher bezeichnet sind, ist eine abgewandelte Ausführungsform der Erfindung dargestellt, die weiterhin eine Fehlerkontrolleinheit aufweist. Die Anordnung nach Pig. 4 unterscheidet sich von derjenigen nach Pig. 2 nur dadurch, daß eine Ausgangskiemme 44 mit der Steuerschaltung 26 verbunden ist, die ihrerseits zusätzlich zur Berechnung der Pehlerposition bzw. Positionen bestimmt, ob ein Fehler oder mehrere Fehler korrigiert werden können oder nicht.

Wie in Verbindung mit Fig. 2 beschrieben, ist beim Vorhandensein eines einzigen Fehlerworts die Gleichheit zwischen der linken Seite von Gleichung (18) und dem zweiten Ausdruck an der rechten Seite, von Gleichung (9) gegeben. Ersichtlicherweise ist somit ein Ausgangssignal vom dritten Nulldetektorkreis 54 beim Vorhandensein eines einzigen Fehlerworts stets Null. Unter der Voraussetzung, daß die sechs abgetasteten Signalworte eine CRC-Hinweismarke haben und S₁ φ 0, S₂ ^O und S^ Φ Ο gilt, erzeugt die Steuerschaltung 26 daher auch dann ein Steuersignal, wenn eine Auslassung erfolgt ist. Neben den eben genannten Bedingungen gilt diesauch unter der Bedingung, daß ein Fehlerkorrekturwort Q eine CRC-Hinweismarke enthält und S₁ Φ 0, S₂ Φ 0 und S^ Φ 0 gilt. Die oben genannten Bedingungen sind in der folgenden Tabelle zusammengefaßt.

3211Q53

	Zahl der	!TABELLE	Pehler- korrek- tur- wort Q	^S1	Syndrom	^Si
Bedin	Sechs ab getastete Signal worte		O		^S2	φο
gungen	1	CRC-Hinweismarken	O	Φ0	φο	φο
1	0	Fehler- korrek- tur- wort P	1	φο	φο	φο
2	0	0			φο
3	1
	0

Die Steuerschaltung 26 nach fig. 4 "besitzt beispielsweise den Schaltungsaufbau gemäß Pig. 5. Die dargestellte Anordnung umfaßt neben dem ersten Dekodierer 56» dem ersten Impulszähler 58t dem ersten Impulsgenerator 60 und dem zweiten Dekodißrer 62, wie sie oben beschrieben sind, drei Hinweislzähler 80, 82 und 84» d-ie an der Eingangsklemme 24 für das CRC-Signal zum Zählen der in dem Satz aus sechs abgetasteten Signalworten enthaltenen SCR-Hinweismarken, des Pehlerkorrekturworts P bzw. des Pehlerkorrekturworts Q zusammengeschaltet sind. Jeder Hinweiszähler 80, 82 und 84 ist mit einem Ausgang unmittelbar an einen Eingang eines von drei UND-Gliedern86, 88 bzw. 90 sowie über zugeordnete Umsetzer 92, 94 bzw. 96 an die anderen Eingänge der restlichen UND-Glieder angeschlossen. Beispielsweise ist der erste Hinweiszähler 80 am Ausgang mit einem Eingang des UND-Glieds 86 und über den Umsetzer 94 mit den Eingängen der UND-Glieder 88 und verbunden. Ein anderes UND-Glied 98 enthält drei Eingänge» an welche Syndrome S^, S₂ und S^ anlegbar sind,

die nicht gleich Null sind, sowie einen an die restlichen Eingänge der UND-Glieder 86, 88 und 90 angeschlossenen Ausgang. Die UND-Glieder 86, 88 und 90 sind an den Ausgängen mit den drei Eingängen eines ODER-Glieds 100 verbunden, dessen Ausgang an der Ausgangsklemme liegt.

Wenn die Hinweiszähler 80, 82 und 84 die betreffenden, durch eine der Bedingungen 1, 2 oder 5 gemäß obiger Tabelle bestimmten Zahlen der CRC-Hinweismarken zählen und gleichzeitig das UND-Glied 98 die Syndrome Von S₁ Φ 0, S₂ Φ 0 und S. Φ 0 abnimmt, liefert der eine CRC-Hinweismarke zählende Zähler ein Signal dee logischen Pegels "1". Das mit einem Eingang unmittelbar an den Zähler angeschlossene UND-Glied liefert somit den logischen Pegel "1" über das ODER-Glied 100 zur Ausgangsklemme 44 als Steuersignal für Mittelwertinterpolation usw. Wenn beispielsweise der CRC-Hinweiszähler 80 sechs abgetastete Signalworte zur lieferung der Gesamtzahl der CRC-Hinweismarken gleich 1 abnimmt, liefert er einen logischen Pegel ¹M" über das ODER-Glied 100 als Steuersignal zur Ausgangsklemme 44.

Aus den vorstehenden Ausführungen geht hervor, daß die abgewandelte Ausführungsform der Erfindung gemäß Fig. 4 und 5 S₁ = 0, S2 = 0 und S₁ = 0 zu erfassen vermag, um eine Auslassung (missing) bei der zyklischen Redundanzprüfung festzustellen und ein Steuersignal zu liefern,. Auf diese Weise kann das Auftreten von KLackgeräuschen aufgrund einer Auslassung bei der zyklischen Redundanzprüfung verhindert werden. Die dargestellte Anordnung kann außerdem einen kostensparenden Aufbau besitzen.

Obgleich vorstehend nur einige derzeit bevorzugte Aus-

ftihrungsformen der Erfindung dargestellt und beschrieben sind, sind dem Fachmann selbstverständlich innerhalb des Erfindungsrahmens zahlreiche weitere Änderungen und Abwandlungen möglich.

L θ er s

Claims

PATENTANSPRÜCHE

Fehlerkorrektur- und -kontrollsystem für ein PCM-Dekodiergerät, gekennzeichnet durch eine erste Erzeuger-

!0 einheit unter Verwendung von Syndromen S₁ und S₂, die Fehlerkorrekturworte P bzw. Q enthalten und den nachstehenden Gleichungen (1) und (2) entsprechen, zwecks Erzeugung von S₁ und T S₀, durch eine zweite Erzeugereinheit zur Erzeugung eines Syndroms S. gemäß nachstehender Gleichung (3), durch eine erste Detektoreinheit zur Feststellung von S- =0 und T¹ S₀ = 0, durch eine zweite Detektoreinheit zur Erfassung der Zahl von zyklischen Redundanzprüfungs- bzw. CRC-Hinweismarken, durch eine Recheneinheit zur Berechnung von i unter Vorgabe von S. = 0 und durch eine Korrektureinheit zur Durchführung einer Korrektur durch Addition des Syndroms S₁ zum i-ten Wort mit Modulozwei-Addition, wobei das Vorliegen eines einzigen Fehlerworts vorausgesetzt wird, wenn die Zahl der CRC-Hinweismarken Null beträgt und S ψ 0 sowie i-7

T S₀ φ 0 für 1 < i < 6 gelten, wobei in den folgenden Gleichungen

^Sl - ^An * ^Bn ® ^An₊1 ^{Θ B}n₊1 ^{Θ A}n₊2 · ^Bn₊2 ^{Θ P}n ⁽¹⁾

S₂ - T⁶A_n θ T⁵B_n θ T⁴A_n+1 Θ T³B_n+1 θ T²A_n+2 Θ TB_n+2 θ Q_n (2)

sowie
^Si - ^Sl · ^T±"^7s2

und A * abgetastete Signalworte, die auf einem von zwei Kanälen zu einem Abtastzeitpunkt abgetastet werden, und B , B , , sowie B ,„ damit abwech-

n n+1 n+ 2.

selnde Signalworte bedeuten, die am anderen Kanal zu gemeinsamen Abtastzeiten (sampling times) abgetastet werden, welche von den entsprechenden Abtastzeiten für A , A ₊₁, A ₊₂ um die halbe Abtastzeit versetzt sind, η einer ganzen Zahl entspricht und einen Abtastzeitpunkt bezeichnet, i eine ganze Zahl darstellt und ^a £ i 1 6 entspricht, T eine Q-Erzeugungsmatrix bezeichnet und sich die Zahl der CRC-Hinweismarken auf die Zahl der Worte bezieht, die bei der zyklischen Redundanzprüfung (CRC) aus sechs Worten erfaßt werden.
2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Recheneinheit einen ersten Nulldetektorkreis zur Erfassung von S. =0 aufweist.
3. System nach Anspruch 1, dadurch gekennzeichnet, daß

die Recheneinheit eine Steuerschaltung bildet, an welche CRC-Signale, ein Erfassungssignal von der ersten Detektoreinheit für S. = O und T¹" S„ = O sowie ein Erfassungssignal einer der ersten Nulldetektorschaltung für Si = O zur Lieferung eines Fehlerpositionssignels anlegbar sind.
4. System nach Anspruch 3, dadurch gekennzeichnet, daß die Steuerschaltung weiterhin die zweite Detektoreinheit zur Erfassung der Zahl der CRC-Hinweismarken aufweist.
5. System nach Anspruch 1, dadurch gekennzeichnet, daß die erste Erzeugereinheit eine S₁-Erzeugereinheit aus einer ersten Addierschaltung und einem mit dieser verbundenen P-Register aufweist und daß die erste Addier-

schaltung reproduzierte Daten r. zu einem Ausgangssignal vom P-Register hinzuaddiert und letzteres ein Ausgangssignal der ersten Addierschaltung registriert bzw. speichert (registers).
6. System nach Anspruch 1, dadurch gekennzeichnet, daß die

1—7 zweite Erzeugereinheit eine T S₂~Erzeugereinheit aus einer ersten Multiplizierschaltung, einer zweiten Addierschaltung, einer zweiten Multiplizierschaltung

IQ und einem Q-Register, die in dieser Reihenfolge in Reihe geschaltet sind, aufweist, daß die erste Multiplizierschaltung reproduzierte Daten r. mit einem Multiplikator T~ multipliziert, daß die zweite Addierschaltung ein Ausgangssignal der ersten Multiplizier-

I^ schaltung zu einem Ausgangssignal des Q-Registers hinzuaddiert, daß die zweite Multiplizierschaltung ein Ausgangssignal der zweiten Addierschaltung mit einem Multiplikator T multipliziert und daß das Q-Register ein Ausgangssignal der zweiten Multiplizierschaltung registriert bzw. speichert.
7. System nach Anspruch 1, dadurch gekennzeichnet, daß die erste Erzeugereinheit eine dritte Addierschaltung zum Addieren von S₁ zu T¹ S₂ aufweist.
8. Fehlerkorrektur- und -kontrollsystem für ein PCM-Deko-

diergerät, gekennzeichnet durch eine erste Erzeugereinheit unter Verwendung von Syndromen S^ und S-, die Fehlerkorrekturworte P bzw. Q enthalten und den nachstehenden Gleichungen (1) und (2) entsprechen, zwecks

i-7

Erzeugung von S₁ und T S₂, durch eine zweite Erzeugereinheit zur Erzeugung eines Syndroms S. gemäß nachstehender Gleichung (3), durch eine erste Detektor-

i—7 einheit zur Feststellung von S. = 0 und T S₂, durch eine zweite Detektoreinheit zur Erfassung der Zahl der

CRC-Hinweismarken, durch eine erste Impulsgeneratoreinheit zur Erzeugung von m Impulsen, wobei m > 7 gilt, durch eine dritte Detektoreinheit zur Erfassung von S. = O, durch eine zweite Impulsgeneratoreinheit zur Erzeugung von i Impulsen bei Vorgabe von Si = O aus den m Impulsen, durch eine Recheneinheit zur Berechnung von i unter Vorgabe von S. =0, durch eine Korrektureinheit zur Durchführung einer Korrektur durch Addition des Syndroms S₁ zum i-ten Wort mit Modulo-zwei-Addition, wobei das Vorliegen eines einzigen Fehlerworts vorausgesetzt wird, wenn die Zahl der CRC-Hinweismarken gleich Null ist und S. φ 0 sowie T^1- S„ ^ für 1 < i < 6 gelten, durch eine Abwärtszählereinheit zum Herabzählen eines Impulses zu jedem Abtastzeitpunkt durch eine vierte Detektoreinheit zur Erfassung eines Zeitpunkts, zu dem i Impulse herabgezählt worden sind, wodurch ein Wort zum erfaßten Zeitpunkt korrigiert wird, wobei in den folgenden Gleichungen

S, = A Φ Β © A₁, Φ B ., Φ A , © Β_., Φ Ρ_ (D

Inn η+1 η+1 η+2 η+2 η

S₀ - TA Φ TB Φ TA .. Φ TB ,. Φ T Ά,_ο Φ TB^., Φ Q_ (2) 2 η η η+1 η+1 η+2 η+2 η

bzw.
S₁ = S₁ Φ T^1-7S₂ ⁽³⁾

A , A₊. und A _{+ 2} abgetastete Signalworte, die auf einem von zwei Kanälen zu einem Abtastzeitpunkt abgetastet werden, und B , B ,₁ sowie B ,~ damit abwechselnde

η n+l η+z

Signalworte bedeuten, die am anderen Kanal zu gemeinsamen Abtastzeiten (sampling times) abgetastet werden, welche von den entsprechenden Abtastzeiten für A , A ₊₁, A um die halbe Abtastzeit versetzt sind, η eine ganze Zahl bedeutet und eine Ordnungsabtastzahl bezeichnet,

i einer ganzen Zahl entspricht und für 1 < i < 6 steht, T eine Q-Erzeugermatrix bezeichnet und sich die Zahl der CRC-Hinweismarken auf die Zahl der Worte bezieht, die bei der zyklischen Redundanzprüfung (CRC) aus sechs Worten erfaßt werden.
9. System nach Anspruch 8, dadurch gekennzeichnet, daß die erste Impulsgeneratoreinheit m Impulse erzeugt.
IQ 10. System nach Anspruch 8, dadurch gekennzeichnet, daß die zweite Impulsgeneratoreinheit einen ersten Zähler, an den mit den CRC-Signalen dekodierte i Impulse sowie ein Ausgangssignal der ersten Impulsgeneratoreinheit anlegbar sind, und einen ersten Impulsdekodierer zum Dekodieren eines Ausgangssignals des ersten Zählers aufweist.
11. System nach Anspruch 8, dadurch gekennzeichnet, daß die Recheneinheit durch eine zweite Impulsgeneratorschaltung gebildet ist, an die ein Ausgangssignal der zweiten Impulsgeneratoreinheit sowie ein Erfassungssignal von der ersten Detektoreinheit für S. = anlegbar sind und die i Impulse liefert, die bei der zyklischen Redundanzprüfung ausgelassen (missed) worden sind.
12. System nach Anspruch 8, dadurch gekennzeichnet, daß die Abwärtszählereinheit durch einen zweiten Impulszähler, an den die bei der zyklischen Redundanzprüfung ausgelassenen i Impulse von der Recheneinheit sowie periodische Signale mit einer Impulswiederholungsperiode entsprechend der halben Abtastperiode T anlegbar sind, gebildet ist und die ausgelassenen i Impulse mit dem Synchronisiersignal abwärts zählt.
13. System nach Anspruch 8, dadurch gekennzeichnet, daß die vierte Detektoreinheit ein Ausgangssignal von der Abwärtszählereinheit dekodiert.
14. System nach Anspruch 8, dadurch gekennzeichnet, daß die vierte Detektoreinheit eine vierte Dekodiererschaltung zum Dekodieren des CRC-Signals, eine mit S.^0, S₂^O und der Null entsprechenden Zahl der CRC-Hinweismarken durchschaltbare Torschaltung und ein ODER-Glied zum Mischen eines Ausgangssignals der vierten Dekodiererschaltung mit einem Ausgangssignal von der Torschaltung zur Lieferung eines Fehlerpositionsisignals i aufweist.
15. Fehlerkorrektur- und -kontrollsystem für ein PCM-Dekodiergerät, gekennzeichnet durch eine erste Erzeugereinheit unter Verwendung von Syndromen S- und S₂, die Fehlerkorrekturworte P bzw. Q enthalten und den nachstehenden Gleichungen (1) und_v (2) entsprechen, zwecks Erzeugung von S₁ und T¹" S₂, durch eine zweite Erzeugereinheit zur Erzeugung eines Syndroms S. gemäß nachstehender Gleichung (3), durch eine erste Detektoreinheit zur Feststellung von S. = 0, T^1- S₂ = 0 und S. =0, durch eine zweite Detektoreinheit zur Erfassung der Zahl von CRC-Hinweismarken und durch eine Einrichtung zur Erzeugung eines Steuersignals unter der Voraussetzung, daß eine einzige CRC-Hinweismarke in einem der abgetasteten Signalwortsätze und in den Fehlerkorrekturworten P und Q entwickelt wird, während die restlichen CRC-Hinweismarken Null entsprechen und die einzelnen Syndrome S₁, S₂ und S. nicht Null betragen, wobei in den folgenden Gleichungen

^Sl - ^An · ^Bn ^{θ A}n₊1 · ^Bn+1 · ^Anf2 · Vl ® ^Pn

= T⁶A_n θ T⁵B_n e T⁴A_n+1 θ T³B_n+1 θ T²A_n+2 φ TB_n+2 θ Q_n (2)

S₁ = S₁ θ T^1-7S₂ (3)

A_n, A₊₁ und A₊₂ abgetastete Signalworte, die auf einem von zwei Kanälen zu einem Abtastzeitpunkt abgetastet werden, und B , B sowie B ^_ damit ab-

n _n+i n+2

wechselnde Signalworte bedeuten, die am anderen Kanal zu gemeinsamen Abtastzeiten (sampling times) abgetastet werden, welche von den entsprechenden Abtastzeiten für A , A ..., A , _o um die halbe Abtastzeit η η+ι n+2

versetzt sind, η eine Ordnungsabtastzahl bezeichnet, i eine ganze Zahl bedeutet und für 1 < i < 6 steht und sich die Zahl der CRC-Hinweismarken auf die Zahl der bei der zyklischen Redundanzprüfung (CRC) erfaßten Fehler bezieht.
16. System nach Anspruch 15, dadurch gekennzeichnet, daß die zweite Detektoreinheit durch eine Steuereinheit zur Erfassung einer Auslassung bei der zyklischen Redundanzprüfung zur Lieferung des Steuersignals gebildet ist.
17. System nach Anspruch 16, dadurch gekennzeichnet, daß die Steuereinheit ein CRC-Signal und ein Erfassungssignal von der ersten Detektoreinheit für S^ =0, T^1-7S₂ = O und S₁ =

tionssignal liefert.

T ~ S_? = O und S. = O abnimmt und ein Fehlerposi-
18. System nach Anspruch 16, dadurch gekennzeichnet, daß die Steuereinheit drei CRC-Hinweismarkenzähler zur Zählung der CRC-Hinweismarken, die in dem Satz von drei abgetasteten Signalworten bzw. in den Fehler-

korrekturworten P und Q enthalten sind, aufweist.
19. System nach Anspruch 15, dadurch gekennzeichnet, daß die erste Erzeugereinheit (generator means) eine erste Addierschaltung und ein damit verbundenes P-Register aufweist, daß die erste Addierschaltung reproduzierte Daten r. zu einem Ausgangssignal des P-Registers hinzuaddiert und daß das P-Register ein Ausgangssignal von der ersten Addierschaltung !0 registriert bzw. speichert.
20. System nach Anspruch 15, dadurch gekennzeichnet, daß die zweite Erzeugereinheit eine erste Multiplizierschaltung, eine zweite Addierschaltung, eine zweite Multiplizierschaltung und ein Q-Register, die in dieser Reihenfolge in Reihe geschaltet sind, aufweist, daß die erste Multiplizierschaltung repro-

-7

duzierte Daten r. mit einem Multiplikator T multipliziert, daß die zweite Addierschaltung ein Ausgangssignal der ersten Multiplizierschaltung zu einem Ausgangssignal vom Q-Register hinzuaddiert, daß die zweite Multiplizierschaltung ein Ausgangssignal von der zweiten Addierschaltung mit einem Multiplikator T multipliziert und daß das Q-RegLster ^ei-ⁿ Ausgangssignal von der zweiten Multiplizierschaltung registriert bzw. speichert.
21. System nach Anspruch 15, dadurch gekennzeichnet, daß die erste Erzeugereinheit durch eine dritte Addierschaltung zum Addieren von S₁ zu T¹ S₂ gebildet ist.