DE3212451C2 - Schaltungsanordnung zum Erzeugen eines auf einen Pegel eines Eingangssignals bezogenen Ausgangssignals - Google Patents
Schaltungsanordnung zum Erzeugen eines auf einen Pegel eines Eingangssignals bezogenen AusgangssignalsInfo
- Publication number
- DE3212451C2 DE3212451C2 DE3212451A DE3212451A DE3212451C2 DE 3212451 C2 DE3212451 C2 DE 3212451C2 DE 3212451 A DE3212451 A DE 3212451A DE 3212451 A DE3212451 A DE 3212451A DE 3212451 C2 DE3212451 C2 DE 3212451C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit
- circuit arrangement
- arrangement according
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
Description
Die Erfindung betrifft eine Schaltungsanordnung zum Erzeugen
eines Ausgangssignals
aus dem Pegel des der Schaltungsanordnung zugeführten Eingangssignals nach dem
Oberbegriff des Anspruchs 1.
Eine Schaltungsanordnung der genannten Art ist aus der
DE 3 01 09 431 A1 bekannt. Bei dieser bekannten Schaltung wirkt
der erste Signalweg auf das Eingangssignal mit einer ersten
Übertragungsfunktion zum Komprimieren des zugeführten Eingangssignals
in logarithmischer Weise und der zweite Signalweg
auf das Eingangssignal mit einer zweiten Übertragungsfunktion
zum Übertragen des Eingangssignals mit im wesentlichen
Einheitsverstärkung ein. Die über beide Signalwege übertragenen
Signale werden in einer Addierschaltung addiert, wobei das
addierte Signal das Ausgangssignal bildet.
Aus der DE 28 13 792 B2 ist eine Schaltungsanordnung zur Signalkompression
bekannt, die einen Hauptsignalweg aufweist, mit
dem in Rückwärts- und Vorwärtskopplung ein Hilfssignalweg verbindbar
ist, welcher eine Verstärkereinrichtung, einen an
dessen Ausgang geschalteten Gewichtsfunktionsverstärker mit
einer an seinem Ausgang angeschlossenen Detektor-Schaltung,
einen spannungsgesteuerten Schaltkreis mit veränderbarer Verstärkung
und einen Integrator aufweist.
Aus der US 43 75 038 ist eine Schaltungsanordnung zum Messen
des quadratischen Mittelwertes eines elektrischen Signals bekannt,
bei der das Ausgangssignal logarithmisch sein kann. Die
Schaltungsanordnung verwendet Einrichtungen mit logarithmischen
Spannungs/Strom-Charakteristiken, üblicherweise Transistoren,
wobei diese logarithmischen Einrichtungen ohne Operationsverstärker
zusammengeschaltet werden können. In ihrer
einfachsten Form besteht die Schaltung aus einem Gleichrichterschaltkreis,
vier Transistoren und einem Kondensator.
Rauschminderungsschaltungen zum Vermindern des Rauschens
und der Verzerrung, die ein wiedergegebenes Informationssignal
begleiten, sind aus dem Stand der Technik bekannt.
Solche Rauschminderungsschaltungen sind dazu bestimmt, den
Dynamikbereich des Signals, das von einem Aufzeichnungsmedium,
beispielsweise einem Magnetband, aufgezeichnet und wiedergegeben
werden kann, zu erhöhen. Solche Rauschminderungsschaltungen
führen im allgemeinen einen Kompressionsvorgang,
der den Pegel des Informationssignals vor dem Aufzeichnen
des Signals auf dem Aufzeichnungsmedium komprimiert,
und einen Dekompressionsvorgang, der den Pegel des
Informationssignals während des Wiedergabevorgangs mit einer
Charakteristik expandiert, die zu der Kompressionscharakteristik
komplementär ist, aus. Als Ergebnis können verschiedene
Einschränkungen des dynamischen Bereiches des Informationssignals
durch die Signalübertragungswege und das Aufzeichnungsmedium
eliminiert werden.
Eine der Rauschminderungsschaltungen der genannten Art benutzt
eine Übertragungsschaltung, die eine variable Kompressions/Expansions-Charakteristik
hat, die von dem Pegel und/oder
der Frequenz des Eingangsinformationssignals abhängt.
Eine derartige Übertragungsschaltung hat einen Regelverstärker,
beispielsweise einen spannungsgesteuerten Verstärker,
der die zuvor erläuterten Kompressions- und Expansionsvorgänge
bewirkt, und eine Pegelerfassungsschaltung, die eine
Steuerspannung in Übereinstimmung mit dem Eingangsinformationssignal
an den spannungsgesteuerten Verstärker zum Steuern
der variablen Kompressions/Expansions-Charakteristik
liefert.
In derartigen Systemen hat, wenn der Pegel des Eingangsinformationssignals
plötzlich angehoben wird, das sich ergebende
wiedergegebene Ausgangssignal einen korrespondierenden
Überschwingbereich, der wesentlich größer als der gewünschte
Pegel des Ausgangssignals ist. Die Zeit, in die
dieser Überschwingbereich auf den gewünschten Pegel zurückfällt,
ist durch die Einregelzeit oder durch die Anstiegszeitkonstante
begrenzt. Es ist indessen schwierig, eine
korrekte Einschwingzeit auszuwählen, da eine Einschwingzeit,
die zu lang ist, den Ton verzerrt, der eventuell wiedergegeben
wird, und eine Einschwingzeit, die zu kurz ist,
zu Knackgeräuschen in dem wiedergegebenen Ton führt. Auf
gleiche Weise tritt, wenn der Eingangssignalpegel von einem
hohen Wert auf einen niedrigen Wert absinkt, ein negatives
Überschwingen auf, und die Zeit, in der der Pegel das Signal
von dem Überschwingpegel zu dem gewünschten Pegel zurückführt,
ist durch die Erholungszeit oder Absinkzeitkonstante
begrenzt. Dementsprechend wird ein hochentwickelter
"Vorwärtsmaskeneffekt" benutzt, um die entsprechenden optimalen
Zeitkonstanten zu bestimmen. Eine optimale Einschwingzeit
wird daher in dem Bereich von ungefähr 100 µs bis 10 ms
festgelegt. Die Wiederholzeit wird optimal auf eine
vergleichsweise lange Zeit, beispielsweise in dem Bereich
von einigen zehn ms bis einigen hundert ms festgelegt, d. h.
auf zumindest das 100fache der Einschwingzeit.
Wenn ein Eingangsinformationssignal an die Rauschminderungsschaltung
geliefert wird, wird ein Rauschen, das von dem
Magnetband erzeugt wird und das bemerkbar ist, dem Ausgangssignal
des Systems überlagert. Da der Pegel des erzeugten
Rauschens im allgemeinen sehr viel niedriger als der des
Eingangsinformationssignals ist, wird das Rauschen durch
das Eingangssignal zugedeckt. Im einem Fall indessen, in
dem ein Signal, beispielsweise ein Tonfrequenzburstsignal,
konstant der Rauschminderungsschaltung zugeführt wird und
dann plötzlich zu einem vorbestimmten Zeitpunkt abgesenkt
wird, wird das Eingangsinformationssignal, das der Schaltung
zugeführt wird, drastisch gedämpft oder blockiert.
Andererseits wird das erzeugte Rauschen nicht augenblicklich
gedämpft. Vielmehr wird es mit einer endlichen Zeitkonstante,
die durch die Absenkzeitkonstante der Pegelerfassungsschaltung
bestimmt ist, gedämpft. Dementsprechend ist
dieser Bereich des Rauschens nicht direkt durch das Eingangsinformationssignal
zugedeckt. Im allgemeinen gilt indessen,
daß dann, wenn ein Signal mit einem hohen Pegel
blockiert oder drastisch zu solch einem vorbestimmten Zeitpunkt
gedämpft wird, das menschliche Ohr nicht seine Empfindungskapazität
für ein Signal mit einem niedrigen Pegel,
wie dem des zuvor erläuterten Rauschsignals zurückgewinnt,
bis eine vorbestimmte Zeitdauer verstrichen ist. In einem
solchen Fall wird, falls die Dämpfung des Rauschens, die
mit der plötzlichen Dämpfung oder Blockierung des Eingangsinformationssignals
einhergeht, während der Vorwärtsmaskierungsperiode,
d. i. typisch 100 ms bis 200 ms, das einhergehende
Rauschen nicht durch das menschliche Ohr wahrgenommen.
Dieses Phänomen wird allgemein als "Rauschmodulations"-Phänomen
bezeichnet. Es ist dementsprechend wünschenswert,
die Abfallzeitkonstante der Pegelerfassungsschaltung
auf ungefähr 100 ms festzusetzen.
Andererseits steigen, falls die Abfallzeitkonstante auf
etwa 100 ms festgelegt ist, Welligkeits-Komponenten, die in
dem erfaßten Ausgangssignal enthalten sind, an, was in einem
Ansteigen in der harmonischen Verzerrung resultiert.
Insbesondere enthält das erfaßte Ausgangssignal der Rauschminderungsschaltung
Welligkeits-Komponenten, die hauptsächlich
aus den Grundwellen in dem Eingangsinformationssignal,
wo eine Halbwellen-Gleichrichtung ausgeführt wird, und aus
den zweiten harmonischen Wellen des Eingangsinformationssignals
in dem Fall, wo eine Vollweg-Gleichrichtung durchgeführt
wird, bestehen. In solch einem Fall ist der Pegel der
Welligkeits-Komponenten im wesentlichen umgekehrt proportional
zu der Abfallzeitkonstante und Frequenz. Mit der oben
beschriebenen Rauschminderungsschaltung fungiert der Verstärker,
der durch die Pegelerfassungsschaltung gesteuert
wird, als ein Multiplizierer in der Weise, daß eine zweite
harmonische Welle in Abhängigkeit von der Grundkomponente
der Welligkeit und eine dritte harmonische Welle in Abhängigkeit
von der zweiten harmonischen Komponente der Welligkeit
erzeugt wird, was dadurch zu einer harmonischen Verzerrung
führt.
Obwohl sich eine harmonische Verzerrung nicht als ein Problem
in einer vereinfachten Rauschminderungsschaltung, die
die zuvor genannten Kompressions- und Expansionsvorgänge
über einen nur hohen Frequenzbereich bewirkt, darstellt,
stellen sich merkbare Probleme mit einer Hochleistungs-Rauschminderungsschaltung
ein, die zusätzlich einen Rauschminderungsvorgang
über einen niedrigen Frequenzbereich bewirken.
In diesem letzteren Fall ist es deshalb notwendig,
die zuvor erläuterte Abfallzeitkonstante auszudehnen, was
es in der Folge unmöglich macht, eine optimale Abfallzeitkonstante
für das zuvor erläuterte Rauschmodulations-Phänomen
festzulegen.
Um mit diesem Problem fertig zu werden, kann
eine Regelschaltung verwendet werden, die durch eine
Rechtecksignal-Erfassungsschaltung gesteuert wird, wie dies
in der US 4422049 und in der US 4521738
desselben Anmelders vollständig
beschrieben ist.
In der zuletzt genannten Schaltung
ist jedoch der Dynamikbereich der Rechtecksignal-Erfassungsschaltung
durch die Versorgungsspannung und die Offset-Spannung
der Schaltung bestimmt und hat dadurch eine
theoretische obere Grenze für den Dynamikbereich von ungefähr
60 dB. Dementsprechend ist es dort, wo gefordert ist,
daß der Dynamikbereich, der für eine Rauschminderungsschaltung
benutzt wird, 40-50 dB übersteigt, praktischer, eine
Umsetzungsschaltung mit der Funktion "exponential-zu-logarithmisch"
oder eine logarithmische Kompressionsschaltung,
die einen Dynamikbereich größer als 60 dB hat, für die Pegelerfassungsschaltung
zu verwenden, die die Steuerschaltung
für den Regelverstärker erzeugt. Eine Pegelerfassungsschaltung
des Typs, der eine logarithmische Kompression
verwendet, ist in der US 4433254
beschrieben,
die von denselben Erfindern stammt und für dieselbe Anmelderin
angemeldet ist.
Indessen sind selbst in
der zuvor genannten Pegelerfassungsschaltung des Typs, der
eine logarithmische Kompression verwendet, keine Mittel zum
Steuern der Abfallzeitkonstante vorgesehen, um sowohl der
niederfrequenten harmonischen Bandverzerrung als auch des
zuvor erwähnten Rauschmodulations-Phänomens Rechnung zu
tragen.
Der Erfindung liegt die Aufgabe zugrunde,
eine Schaltungsanordnung der eingangs genannten Art so zu gestalten,
daß sie unter Anwendung einer logarithmischen Kompression
und unter Ausübung einer Haltewirkung für die Signalpegel-Abfallzeitkonstante
einen weiten Dynamikbereich hat und in
der Lage ist, eine optimale Abfallzeit einzustellen, um niederfrequente
harmonische Bandverzerrungen zu eliminieren oder
wesentlich herabzusetzen; ferner soll sie einen hohen Rauschminderungseffekt
aufweisen.
Gelöst wird die Aufgabe durch die im kennzeichnenden
Teil des Anspruchs 1 angegebenen Merkmale.
Vorteilhafterweise kann die Erfindung in einem Hochleistungs-Rauschminderungssystem
verwendet werden und kann niederfrequente
harmonische Bandverzerrungen beseitigen oder wesentlich
reduzieren, die sich aus dem Anwachsen der Welligkeits-Komponente
des erfaßten Ausgangssignals dann ergeben, wenn die Abfallzeitkonstante
auf einen reduzierten Wert eingestellt wird.
Bevorzugte und vorteilhafte Ausgestaltungen der im Anspruch 1
angegebenen Erfindung gehen aus den Ansprüchen 2 bis 16
hervor.
Einzelheiten
der vorliegenden Erfindung werden aus der folgenden
Beschreibung zu mehreren Ausführungsbeispielen
anhand der Figuren ersichtlich.
Fig. 1 zeigt ein Prinzipschaltbild einer Schaltungsanordnung
gemäß einem Ausführungsbeispiel für die
vorliegende Erfindung.
Fig. 2 zeigt ein Impuls/Zeit-Diagramm verschiedener Signale
zur Erläuterung der Wirkungsweise der Schaltung gemäß
Fig. 1.
Fig. 3 zeigt ein Prinzipschaltbild einer Schaltungsanordnung
gemäß einem weiteren Ausführungsbeispiel
für die vorliegende Erfindung.
Fig. 4-Fig. 6 zeigen Wellenform-Diagramme, die zur Erklärung
der Vorteile der Schaltungsanordnung gemäß
der vorliegenden Erfindung gegenüber den Pegelerfassungsschaltungen
nach dem Stand der Technik gemäß
Fig. 8-Fig. 10 und gegenüber der zuvor vorgeschlagenen
Pegelerfassungsschaltung gemäß Fig. 11 verwendet
werden.
Fig. 7 zeigt ein Prinzipschaltbild eines Teils der
Schaltungsanordnung gemäß einem weiteren Ausführungsbeispiel
für die vorliegende Erfindung.
Fig. 8 zeigt ein Prinzipschaltbild einer Pegelerfassungsschaltung
nach dem Stand der Technik.
Fig. 9 zeigt ein Prinzipschaltbild einer Pegelerfassungsschaltung
des Typs, der eine logarithmische Kompression
verwendet, gemäß dem Stand der Technik.
Fig. 10 zeigt ein Prinzipschaltbild einer Absolutwertschaltung,
die in einer Pegelerfassungsschaltung nach
Fig. 2 verwendet werden kann.
Fig. 11 zeigt ein Prinzipschaltbild einer zuvor vorgeschlagenen
Pegelerfassungsschaltung des Typs, der eine logarithmische
Kompression verwendet.
Fig. 8 zeigt eine lineare Pegelerfassungsschaltung des
Typs, der in der US 4422049 und der US 4521738
beschrieben ist.
Dieser Schaltung wird
ein Wechselstrom-Eingangssignal an einer Eingangsklemme 1
zugeführt. Das Wechselstrom-Eingangssignal wird von der
Eingangsklemme 1 an eine erste Erfassungsschaltung 3 und
eine zweite Erfassungsschaltung 4 geliefert. Im einzelnen
wird das Wechselstrom-Eingangssignal von der Eingangsklemme
1 über eine Diode der ersten Erfassungsschaltung 3 an eine
Ausgangsklemme 2 der Pegelerfassungsschaltung geliefert.
Zwischen die Ausgangsklemme 2 und Erde ist ein Integrationskondensator
5 gelegt, und ein Widerstand 6 ist zwischen die
Ausgangsklemme 2 und einen Widerstand 8 der zweiten Erfassungsschaltung
4 gelegt, wobei das andere Ende des Widerstandes
8 an Erde gelegt ist. Auf die gleiche Weise wird
das Wechselstrom-Eingangssignal von der Eingangsklemme 1
über eine Diode der zweiten Erfassungsschaltung 4 an den
Verbindungspunkt zwischen den Widerständen 6 und 8 geführt,
und ein zweiter Integrationskondensator 7 ist zwischen diesen
Verbindungspunkt und Erde gelegt. Mit dieser Anordnung
ist die Abfallzeitkonstante durch den Integrationskondensator
5 und den Widerstand 6 bestimmt, wobei der letztere als
ein erster Entladewiderstand fungiert. Eine Haltezeitkonstante
ist durch die zweite Erfassungsschaltung 4 bestimmt,
und zwar im einzelnen durch den zweiten Integrationskondensator
7 und den Widerstand 8, wobei der letztere Widerstand
als ein zweiter Entladewiderstand fungiert. Die Haltezeitkonstante
der zweiten Erfassungsschaltung 4 ist typischerweise
in einen Bereich von 10-20% der Abfallzeitkonstante
der ersten Erfassungsschaltung 3 gelegt.
Im Betrieb wird, wenn ein Eingangssignal mit einem konstanten
Pegel an die Eingangsklemme 1 gelegt wird, eine Ruhezustandsbedingung
derart erreicht, daß die Ausgangsspannung
V₀ an der Ausgangsklemme 2 im wesentlichen gleich einer
Haltespannung VH an dem Verbindungspunkt zwischen dem ersten
Entladewiderstand 6 und dem zweiten Entladewiderstand
8 ist. In einem derartigen Fall ist der konstante Strom
durch den ersten Entladewiderstand 6 im wesentlichen gleich
Null. Wenn indessen das Signal an der Eingangsklemme 1 in
Übereinstimmung mit dem zuvor Ausgeführten blockiert wird,
würde der Strom durch den Widerstand 6 normalerweise rapide
seinen Wert ändern, wenn nicht die zweite Erfassungsschaltung
4 vorgesehen wäre. Dementsprechend schafft die zweite
Erfassungsschaltung 4 einen Halteeffekt, durch den, wenn
das Eingangssignal blockiert wird, der Strom durch den ersten
Entladewiderstand 6 im wesentlichen auf seinem Pegel
Null gehalten wird, bis eine vorbestimmte Zeitperiode unmittelbar,
nachdem das Eingangsstromsignal blockiert ist,
abgelaufen ist. In diesem Zustand, d. h. während dieser
Halteperiode, wird die Spannung durch den ersten Integrationskondensator
5 gehalten, ohne daß dieser entladen wird,
wodurch sich die Ausgangsspannung V₀ nicht ändert. Wenn die
Halteperiode, die durch die Haltezeitkonstante der zweiten
Erfassungsschaltung 4 bestimmt ist, abgelaufen ist, beginnt
die Spannung über dem zweiten Integrationskondensator 7,
sich abzubauen, um den Wert der Haltespannung VH zu reduzieren,
was in der Folge in einem Strom resultiert, der
durch den ersten Entladewiderstand derart fließt, daß er
den ersten Integrationskondensator 5 entlädt. Auf diese
Weise kann ein Entladen des ersten Integrationskondensators
5 während der vorbestimmten Halteperiode verhindert werden,
um so im wesentlichen die Welligkeits-Komponenten, die innerhalb
der Halteperiode auftreten, zu eliminieren und um
dadurch niederfrequente harmonische Bandverzerrungen zu
unterdrücken, und zwar selbst in dem Fall, in dem eine kleine
Abfallzeitkonstante eingestellt ist.
Es sei indessen angemerkt, daß die theoretischen Grenzen
des Dynamikbereiches dieser Schaltung durch die Spannung
der Stromversorgung und die Offset-Spannung der Schaltung
festgelegt sind. Das bedeutet, daß mit einer derartigen
Schaltung ein typischer Wert der oberen Grenze des Dynamikbereichs,
der mit der Schaltung gemäß Fig. 8 erzielt werden
kann, etwa bei 60 dB liegt. Wenn indessen der gewünschte
Dynamikbereich der Pegelerfassungsschaltung 60 dB übersteigt,
ist es vorzuziehen, eine Pegelerfassungsschaltung
des Umsetzungstyps "exponential-zu-logarithmisch" oder des
Typs, der eine logarithmische Kompression verwendet, zu
benutzen. Praktisch ausgedrückt heißt dies, daß wenn ein
Dynamikbereich größer als 40-50 dB gefordert ist, Pegelerfassungsschaltungen
des Umsetzungstyps "exponential-zu-logarithmisch"
oder des Typs, der eine logarithmische Kompression
verwendet, benutzt werden.
Fig. 9 zeigt eine bekannte Pegelerfassungsschaltung 10 des
Typs, der eine logarithmische Kompression verwendet. Diese
Schaltung wird an einer Eingangsklemme 1 mit einem Eingangssignalstrom
iin aus einer Eingangssignal-Stromquelle 11
versorgt. Der Eingangssignalstrom wird von der Eingangsklemme
1 an eine Absolutwertschaltung 12 geliefert, die als
ein hochgenauer Vollweggleichrichter fungiert und die in
der Folge ein vollweg-gleichgerichtetes Signal an eine Klemme
13 abgibt. Ein Ausführungsbeispiel für eine Absolutwertschaltung
12, die in der Pegelerfassungsschaltung 10 verwendet
werden kann, ist in Fig. 10 gezeigt. Diese Schaltung
enthält einen Operationsverstärker 22, dessen invertierender
Eingang mit der Eingangsklemme 1 verbunden ist und dessen
nichtinvertierender Eingang geerdet ist. Der Ausgang
des Operationsverstärkers 22 ist mit der Basis eines pnp-Transistors
24 und den Emittern von zwei pnp-Transistoren
23a und 23b verbunden, welche letzteren beiden Transistoren
eine Stromspiegelschaltung 23 bilden. Im einzelnen sind die
Basisanschlüsse der Transistoren 23a und 23b gemeinsam mit
dem Kollektor des Transistors 23a mit der Eingangsklemme 1
und dem Emitter des Transistors 24 verbunden. Die Kollektoren
der Transistoren 23b und 24 sind gemeinsam mit dem Kollektor
eines npn-Transistors 25a verbunden, der zusammen
mit einem anderen npn-Transistor 25b eine zweite Stromspiegelschaltung
25 bildet. Auf dieselbe Weise wie bei der
Stromspiegelschaltung 23 sind die Basisanschlüsse der Transistoren
25a und 25b gemeinsam mit dem Kollektor des Transistors
25a verbunden, und die Emitter der Transistoren 25a
und 25b sind gemeinsam mit einer negativen Spannungsversorgungsklemme
21 verbunden. Das Ausgangssignal der Absolutwertschaltung
12 wird an den Kollektor des Transistors 25b
erzeugt und der Klemme 13 zugeführt.
Im Betrieb wird Strom in positiver Richtung oder Vorwärtsrichtung,
d. h. wie mit einem durchgehend gezeichneten
Pfeil angedeutet, über die Eingangsklemme 1 zu dem invertierenden
Eingang des Operationsverstärkers 22 geliefert,
der dahingehend fungiert, daß er den Strom invertiert oder
reversiert. Dementsprechend wird der Transistor 24 in seinen
Schaltzustand "EIN" versetzt, so daß der Strom in der
Vorwärtsrichtung von der Eingangsklemme 1 über die Emitter/Kollektor-Strecke
des Transistors 24, wie durch den
ausgezogen gezeichneten Pfeil neben dem Transistor 24 gezeigt,
fließt. Zu dieser Zeit werden die Transistoren 23a
und 23b in ihren jeweiligen Schaltzustand "AUS" versetzt.
Der Vorwärtsstrom, der durch die Emitter/Kollektor-Strecke
des Transistors 24 fließt, fließt dabei durch die Emitter/Kollektor-Strecke
des Transistors 25a der zweiten Stromspiegelschaltung
25, wodurch ein Strom in der Richtung des
ausgezogen gezeichneten Pfeils verursacht wird, der an der
Ausgangsklemme 13 auftritt. Andererseits wird ein Strom,
der in negativer Richtung oder Rückwärtsrichtung über die
Eingangsklemme 1 fließt, wie dies durch den gestrichelt
gezeichneten Pfeil angedeutet ist, durch den Operationsverstärker
22 invertiert, der seinerseits einen in positiver
Richtung fließenden Strom erzeugt. Dementsprechend wird in
dieser Zeit der Transistor 24 in seinen Schaltzustand "AUS"
versetzt. Zu dieser Zeit fließt indessen ein Strom durch
die Emitter/Kollektor-Strecke des Transistors 23a der Stromspiegelschaltung
23, wie dies durch einen unterbrochen gezeichneten
Pfeil angedeutet ist, wobei ein Strom verursacht
wird, der durch die Emitter/Kollektor-Strecke des Transistors
23b in Vorwärtsrichtung, wie dies durch einen unterbrochen
gezeichneten Pfeil angedeutet ist, fließt. Dieser
zuletzt genannte Strom fließt durch die Emitter/Kollektor-Strecke
des Transistors 25a. Es ist ersichtlich, daß die
Richtung des Stromflusses durch den Transistor 25a deshalb
die gleiche ist, und zwar ohne Rücksicht auf die Richtung
des Stromflusses in der Anschlußklemme 1. Deshalb fließt
ungeachtet der Richtung des Stromflusses an der Eingangsklemme
1 ein Strom in derselben Richtung durch die Anschlußklemme
13, wie dies durch einen ausgezogen gezeichneten und
durch einen unterbrochen gezeichneten Pfeil angedeutet ist.
Der Ausgangssignalstrom an der Klemme 13 wird dem invertierenden
Eingang eines Operationsverstärkers 14 zugeführt,
dessen nichtinvertierender Eingang geerdet ist. Der Ausgang
des Operationsverstärkers 14 ist mit dessen Eingang über
eine Vielzahl von N in Reihe geschalteten Dioden 15 verbunden,
wobei der Operationsverstärker 14 und die Dioden 15
derart wirken, daß das Eingangssignal, das von der Klemme
13 zugeführt wird, logarithmisch verstärkt wird. Der Ausgang
des Operationsverstärkers 14 ist außerdem über eine
Diode 16 und einen Kondensator 17 mit Erde verbunden, und
die Verbindung oder der Verbindungspunkt zwischen der Diode
16 und dem Kondensator 17 ist mit einer Referenzstromquelle
19 über eine Vielzahl von (N-1) in Reihe geschalteten Dioden
18 verbunden. Der Verbindungspunkt zwischen den (N-1)
Dioden 18 und der Referenzstromquelle 19 ist mit einer Ausgangsklemme
2 verbunden, an der ein pegelerfaßtes Ausgangssignal
erzeugt wird.
Falls der Eingangssignalstrom, der durch die Eingangssignalstromquelle
11 ohne Rücksicht auf die Richtung desselben
erzeugt wird, mit iin bezeichnet ist, der Ausgangsstrom von
der Absolutwertschaltung 12 mit |iin| bezeichnet ist, der
den absoluten Wert des Stroms aus der Eingangssignalstromquelle
11 repräsentiert, und der Sättigungsstrom jeder der
Dioden 15, 16 u. 18 mit IS bezeichnet ist, kann die Ausgangsspannung
v aus dem Operationsverstärker 14 erhalten
werden. Im einzelnen lautet der allgemeine Ausdruck für die
Spannungs/Strom-Beziehung einer Diode wie folgt:
i=IS[exp(-V/VT)-1] . . . (1).
Falls die Gleichung (1) umgestellt wird, um die Spannung V
über jeder Diode 15 zu erhalten, kann die Ausgangsspannung
v an dem Ausgang des Operationsverstärkers 14 unter Berücksichtigung
der N Dioden 15 wie folgt ausgedrückt werden:
wobei der Strom, der durch die Dioden 15 fließt, gleich dem
absoluten Wert des Stroms aus der Eingangssignalstromquelle
11 ist, N die Anzahl der Dioden 15 repräsentiert, VT die
Boltzmann'sche Konstante ist, die gleich kT/q ist, T die
absolute Temperatur und q die Elementarladung ist. In dem
Übergangszustand des Betriebes kann, wenn der Augenblickswert
der Spannung VC über dem Kondensator 17 als fest betrachtet
wird, der Strom id durch die Diode 16 wie folgt
ausgedrückt werden:
Wenn die Spannung v aus dem Operationsverstärker 14, wie
sie durch die Gleichung (2) repräsentiert wird, in die Gleichung
(3) eingesetzt wird, kann der Strom id durch die Diode
16 wie folgt ausgedrückt werden:
Andererseits kann der Ruhezustandsstrom während der Ruhezustandsbedingungen
wie folgt ausgedrückt werden:
Wenn der Diodenstrom id aus Gleichung (4) in Gleichung (5)
eingesetzt wird, ergibt sich die folgende Gleichung:
Daraus ist zu erkennen, daß während der Ruhezustandsbedingungen
ist. Wenn die Gleichungen (6) und (7) kombiniert werden, um
den Ausdruck id zu eliminieren, und wenn sie dann nach der
Spannung VC über dem Kondensator 17 aufgelöst wird, kann
die folgende Ruhezustands-Gleichung für die Kondensatorspannung
VC zu
ausgedrückt werden. Aus Fig. 2 ist leicht zu erkennen, daß
die Ruhezustandsspannung V₀ an der Ausgangsklemme 2 gleich
der Ruhezustands-Kondensatorspannung VC abzüglich des Spannungsabfalls
über den (N-1) Dioden 18 ist. In anderen Worten
ausgedrückt heißt dies, daß die Ruhezustands-Ausgangsspannung
V₀ wie folgt ausgedrückt werden kann:
Wenn die Ruhezustands-Kondensatorspannung VC aus Gleichung
(8) in Gleichung (9) eingesetzt wird, kann die Gleichung
für die Ruhezustands-Ausgangsspannung V₀ wie folgt neu geschrieben
werden:
Indessen sind während der Ruhezustandsbedingungen |iin|
und I₀»IS, so daß die Ruhezustands-Ausgangsspannung V₀
wie folgt angenähert ausgedrückt werden kann:
Um die Gleichung (11) zu vereinfachen, wird die folgende
Identität definiert:
Wenn Gleichung (12) in Gleichung (11) eingesetzt wird, kann
der genäherte Ruhezustandswert für die Ausgangsspannung V₀
wie folgt ausgedrückt werden:
Es ist aus Gleichung (13) ersichtlich, daß die Ausgangsspannung
V₀ der Pegelerfassungsschaltung 10, die des Typs ist,
der eine logarithmische Kompression verwendet, als eine
Funktion der N-ten Ordnung des Absolutwertes des Eingangssignalstroms
iin ist. Das heißt, daß die Pegelerfassungsschaltung
10 gemäß Fig. 2 dazu bestimmt ist, eine Pegelerfassungsoperation
für dynamische Bereiche von 80 dB oder mehr
auszuführen. Indessen sieht die Pegelerfassungsschaltung 10
keinen Halteeffekt vor, um die Welligkeits-Komponenten zu
eliminieren, was zu einer niederfrequenten harmonischen
Bandverzerrung führt.
Im folgenden wird das Ausführungsbeispiel
nach Fig. 1 der
erfindungsgemäßen Schaltungsanordnung 30 beschrieben,
wobei Elemente, die mit solchen übereinstimmen, welche bereits
anhand von Fig. 9 beschrieben wurden, durch dieselben Bezugszeichen
bezeichnet sind, und wobei eine ins einzelne
gehende Beschreibung dieser Elemente aus Gründen der Kürze
fortgelassen ist. Im einzelnen stellt die Schaltungsanordnung
30 gemäß Fig. 1 eine Modifikation der Pegelerfassungsschaltung
10 gemäß Fig. 9 dar. Sie enthält einen ersten
Signalweg, der aus einer Diode 31 besteht, die als
ein erstes Halbleiterelement mit pn-Übergang fungiert, und aus einer Diode
32, die als ein zweites Halbleiterelement mit pn-Übergang fungiert,
wobei diese beiden Dioden in ihren Vorwärtsrichtungen zwischen
den Ausgang eines Operationsverstärkers 14 und eine
erste Bezugsstromquelle 36 in Reihe geschaltet sind. Ein
zweiter Signalweg, der aus einem dritten Halbleiterelement
33 mit pn-Übergang gebildet ist, welches aus zwei in Reihe geschalteten
Dioden 33a, 33b besteht, ist parallel zu der Reihenschaltung
der Dioden 31 und 32 angeordnet. Es ist ersichtlich,
daß die Anzahl der pn-Übergänge, die durch die ersten und
zweiten Halbleiterelemente, d. h. die Dioden 31 und 32
geschaffen sind, gleich der Anzahl der pn-Übergänge ist,
die durch das dritte Halbleiterelement 33, d. h. die Dioden
33a und 33b vorgesehen sind. Des weiteren gilt, daß obwohl
Dioden als Halbleiterelemente mit pn-Übergang benutzt werden, jede
andere geeignete halbleitende Einrichtung benutzt werden
kann. Beispielsweise kann jede Diode durch einen Transistor
ersetzt werden, dessen Kollektor mit dessen Basis verbunden
ist. Ein erstes elektrostatisches Kapazitätselement, das
aus einem Integrationskondensator 34 besteht, ist zwischen
den Verbindungspunkt der in Reihe geschalteten Dioden 31
und 32 und Erde gelegt, und ein zweites elektrostatisches
Kapazitätselement, das aus einem Integrationskondensator 35
besteht, ist zwischen den Verbindungspunkt der Dioden 32
und 33b und Erde gelegt. Die Spannung über dem zweiten Integrationskondensator
35 wird in einem Pegelverschiebeabschnitt,
der durch einen npn-Transistor 37, welcher als ein Emitter-Folger
angeschaltet ist, und eine Vielzahl von (N-2) Dioden
38 realisiert ist, umgesetzt, um eine Ausgangsspannung V₀
an der Ausgangsklemme 2 zu erzeugen. Eine Anschlußklemme 39
zum Zuführen einer positiven Spannung ist mit dem Kollektor
des Transistors 37 verbunden, und eine zweite Referenzstromquelle
in Form eines weiteren Transistors 40 liefert einen
Vorspannstrom an die (N-2) Dioden 38 und den Transistor 37.
Um den gewünschten Halteeffekt in bezug auf die Abfallzeitkonstante,
wie zuvor anhand von Fig. 8 beschrieben, zu erreichen,
wird der Sättigungsstrom durch das dritte Halbleiterelement
33 auf das etwa Zehnfache des Sättigungsstroms
durch die Dioden 31 und 32 gesetzt. Auf diese Weise wird
vom Standpunkt eines Ruhezustandsstroms aus der Strom aus
der ersten Referenzstromquelle 36 in Übereinstimmung mit
dem Verhältnis zwischen dem Sättigungsstrom durch die Dioden
31 und 32 und dem Sättigungsstrom durch die Dioden 33a
und 33b aufgeteilt. Zusätzlich wird die Kapazität des zweiten Integrationskondensators
35 auf einen Bruchteil der Kapazität
des ersten Integrationskondensators 34 festgelegt, obwohl die erstere
Kapazität abhängig von der gewünschten Halteperiode
variiert werden kann.
Im Betrieb ist der Strom ic, der durch die Diode 32 fließt,
gleich Δi₀, welcher Wert einerseits gleich dem abgeteilten
Teil des Stroms i₀ aus der ersten Referenzstromquelle 36
vor einer Zeit t₀, der mit dem Abfallen oder Blockieren des
Eingangssignalstroms iin aus der Eingangssignalstromquelle
11 korrespondiert, ist. Es ist ersichtlich, daß der Strom
Δi₀ von der Größenordnung 1/10 des Wertes I₀ in Übereinstimmung
mit dem zuvor erläuterten Sättigungsstrom-Verhältnis
ist. Wenn der Eingangssignalstrom iin von seinem hohen
Wert auf einen niedrigen Wert zu einem Zeitpunkt t₀ abfällt,
ändern sich die Klemmspannungen VC und VH über den
betreffenden Integrationskondensatoren 34 und 35 nicht augenblicklich.
Dementsprechend ist der Strom ic durch die
Diode 32 zu einem solchen Zeitpunkt gleich dem zuvor erwähnten
Strom Δi₀. Zu dieser Zeit wird der erste Integrationskondensator
34 mit einem Strom Δi₀ entladen und der Integrationskondensator
35 wird mit einem Strom (I₀-i₀=I₀′) entladen.
Es ist ersichtlich, daß die Änderungsrate der Ausgangsspannung
VC über dem ersten Integrationskondensator 34 als Ergebnis
der Kapazität des ersten Integrationskondensators 34, der größer
als die des zweiten Integrationskondensators 35 ist, extrem
klein und wegen des zuvor erläuterten Entladestroms Δi₀
niedrig ist. Der zweite Integrationskondensator 35 wird andererseits
in einer kurzen Zeitperiode von seiner Klemmspannung
VH wegen seiner niedrigen Kapazität und wegen des relativ
hohen Entladestroms von etwa I₀ entladen, wie in Fig. 2
gezeigt. Auf diese Weise wird, wenn die Klemmspannung VH
auf einen vorbestimmten Wert abgesenkt ist, die Potentialdifferenz
über der Diode 32 erhöht, beispielsweise zu einem
Zeitpunkt t₁, was zu einem Ansteigen des Stroms iC durch die
Diode 32 von seinem anfänglichen Wert Δi₀ aus führt, wie
dies in Fig. 2 gezeigt ist. Es ist ersichtlich, daß der
Strom durch die Diode 32 eventuell gleich dem Strom I₀ aus
der ersten Referenzstromquelle 36 wird, wie dies in Fig. 2
gezeigt ist, und daß dieser Strom der Entladestrom zum Entladen
des ersten Integrationskondensators 34 ist. Zu einem Zeitpunkt
t₂, wenn der Entladevorgang bezüglich der Integrationskondensatoren
34 und 35 im wesentlichen vollendet ist,
wird der Strom I₀ wiederum zwischen der Reihenschaltung der
Dioden 33a und 33b und der Reihenschaltung der Dioden 31
und 32 aufgeteilt, wodurch der Strom durch die Diode 32 zu
seinem anfänglichen Stromwert ic zurückkehrt. Es ist aus
der zuvor gegebenen Beschreibung der Arbeitsweise der Pegelerfassungsschaltung
30 gemäß Fig. 1 ebenfalls ersichtlich,
daß das Entladen des ersten Integrationskondensators 34 von seiner
Klemmspannung VC zwischen den Zeitpunkten t₀ und t₁ nur
durch den Strom Δi₀ verursacht wird, wie dies in Fig. 2
gezeigt ist. In anderen Worten ausgedrückt heißt dies, daß
der Pegel der Klemmspannung VC auf seinem anfänglichen
Wert zwischen den Zeitpunkten t₀ und t₁ gehalten wird, um
einen sog. Halteeffekt zum Zwecke der Lösung der Probleme,
die zuvor in bezug auf die Welligkeits-Komponenten betrachtet
worden sind, zu erzielen. Für die Zeitperiode zwischen
den Zeitpunkten t₁ und t₂ ist die Arbeitsweise ähnlich der
der Schaltung gemäß Fig. 9, und die kleine Abfallzeitkonstante
kann auf einen optimalen Wert gesetzt werden, um das
zuvor erläuterte Rauschmodulations-Phänomen zu umgehen.
Dementsprechend ist einzusehen, daß die vorliegende Erfindung
eine Schaltungsanordnung des Typs schafft, der
eine logarithmische Kompression verwendet, welche die Nachteile
der niederfrequenten harmonischen Bandverzerrung vermeidet,
während sie gleichzeitig in der Lage ist, eine optimale
Abfallzeitkonstante festzulegen, um das Rauschmodulations-Phänomen
zu vermeiden.
In Fig. 11 ist eine Pegelerfassungsschaltung des Typs gezeigt,
der eine logarithmische Kompression verwendet, wie
sie zuvor durch die Anmelderin dieser Erfindung vorgeschlagen
und in der US-Anmeldung Serial No. 06/325,207, eingereicht
am 27. November 1981, beschrieben ist, und auf deren
Offenbarung hier Bezug genommen wird. Im einzelnen ist die
Pegelerfassungsschaltung 50 gemäß Fig. 11 dazu bestimmt,
optimale Anstiegs- und Abfallzeitkonstanten in Abhängigkeit
sowohl von dem Pegel als auch der Frequenz eines Eingangssignals,
das der Schaltung zugeführt wird, zu erzeugen. In
Übereinstimmung damit wird nun anhand von Fig. 11 die Pegelerfassungsschaltung
50 beschrieben, wobei Elemente, die mit
solchen korrespondieren, die bereits anhand der Schaltung
nach dem Stand der Technik gemäß Fig. 9 beschrieben sind,
durch gleiche Bezugszeichen bezeichnet sind und wobei eine
ins einzelne gehende Beschreibung dieser Elemente aus Gründen
der Kürze hier fortgelassen ist.
Im einzelnen ist eine Eingangssignalstromquelle 11 vorgesehen,
die einen Eingangssignalstrom iin über eine Eingangsklemme
1 an eine Absolutwertschaltung 12 liefert, die ihrerseits
ein Signal |iin| entsprechend dem Absolutwert des
Eingangssignalstroms iin über eine Klemme 13 an den invertierenden
Eingang eines Operationsverstärkers 51 liefert.
Die Absolutwertschaltung gemäß Fig. 10 kann hier als Absolutwertschaltung
12 verwendet werden. Der nichtinvertierende
Eingang des Operationsverstärkers 51 ist geerdet, und der
Ausgang des Operationsverstärkers 51 ist mit seinem invertierenden
Eingang über eine einzige logarithmisch konvertierende
Diode 52 verbunden. Es ist ersichtlich, daß diese
Schaltung nur die Verwendung einer einzigen logarithmisch
konvertierenden Diode, anders als die Vielzahl N von Dioden
15 in der Pegelerfassungsschaltung 10 gemäß Fig. 9, benötigt.
Eine Ausgangsspannung V₁ des Operationsverstärkers 51
wird dem nichtinvertierenden Eingang eines weiteren Operationsverstärkers
53 zugeführt, der als eine Differenzfehlerschaltung
fungiert, die die Differenz zwischen der Spannung
v₁, die dem nichtinvertierenden Eingang zugeführt
wird, und einer anderen Spannung, die dem invertierenden
Eingang zugeführt wird, verstärkt.
Die Ausgangsspannung des weiteren Operationsverstärkers 53
wird über eine Diode 54 an einen integrierenden Kondensator
17 abgegeben, welch letzterer zwischen Erde und eine Diode
54 geschaltet ist. Des weiteren ist eine Stromquelle, die
einen Referenzstrom I₀ liefert, zwischen Erde und die Verbindung
zwischen der Diode 54 und dem Kondensator 17 gelegt.
Die Kondensatorspannung VC des Kondensators 17 wird
dann dem nichtinvertierenden Eingang eines weiteren Operationsverstärkers
55 zugeführt, der als eine Spannungsfolgerschaltung
fungiert und dessen Ausgang mit seinem invertierenden
Eingang verbunden ist. Dementsprechend wird eine
Kondensatorspannung VC an dem Ausgang des Operationsverstärkers
55 erzeugt. Der Ausgang des Operationsverstärkers 55
ist über eine Diode 61 mit einer Referenzstromquelle 62
verbunden, die einen Referenzstrom I₀ liefert, und der Verbindungspunkt
zwischen der Diode 61 und der Referenzstromquelle
62 ist mit einer Ausgangsklemme 2 verbunden, an der
die Ausgangsspannung V₀ der Pegelerfassungsschaltung 50
erzeugt wird.
Als Merkmal dieser Schaltung ist eine Spannungsteilerschaltung
66 zum Erzeugen einer durch eine Spannungsteilung erzielten
Rückkopplungsspannnung v₄ vorgesehen, die auf die
Kondensatorspannung VC an dem Ausgang des Operationsverstärkers
55 und auf die Spannung v₂ an dem Ausgang des Operationsverstärkers
53 bezogen ist und auf den invertierenden
Eingang des Operationsverstärkers 53 rückgekoppelt ist. Im
einzelnen wird die Ausgangsspannung v₂ aus dem Operationsverstärker
53 über eine Diode 56, die den Ruhezustands-Spannungsabfall
über der Diode 54 kompensiert, zugeführt,
und die Ausgangsspannung v₃ von der Diode 56 wird dem nichtinvertierenden
Eingang eines Operationsverstärkers 58 zugeführt,
der als eine Spannungsfolgerschaltung fungiert. Eine
Referenzstromquelle 57, die einen Referenzstrom I₀ erzeugt,
ist ebenfalls mit dem nichtinvertierenden Eingang des Operationsverstärkers
58 verbunden, und der Ausgang des Operationsverstärkers
58 ist mit seinem invertierenden Eingang
verbunden. Es ist einzusehen, daß die als Spannungsfolgerschaltungen
fungierenden Operationsverstärker 55 u. 58 vorgesehen
sind, um jeden schädlichen Einfluß der direkten
Verwendung der Kondensatorspannung VC des Kondensators 17
und der Spannung v₃ von der Diode 56 zu vermeiden.
Die Spannungsteilerschaltung 66 besteht aus zwei in Reihe
geschalteten Widerständen 59 und 60, die zwischen den Ausgang
des Operationsverstärkers 58 bzw. den Ausgang des Operationsverstärkers
55 geschaltet sind, wobei der Widerstandswert
des Widerstands 59 als das (N-1)-fache des Widerstandswertes
des Widerstandes 60 gewählt ist. Dementsprechend
werden die Eingangsspannungen v₃ und VC, die der Spannungsteilerschaltung
66 zugeführt werden, in ihrer Spannung
in einem Verhältnis von zwischen 1/N für VC = 0 und (N-1)/N
für v₃ = 0 geteilt.
Mit der Pegelerfassungsschaltung 50 kann die logarithmisch
kovertierte Spannung v₁ an dem Ausgang des Operationsverstärkers
51 auf die gleiche Weise wie die Spannung v, die
mit der Schaltung gemäß Fig. 9, wie sie durch die Gleichung
(2) ausgedrückt ist, gewonnen werden kann, auch hier gewonnen
werden und kann wie folgt ausgedrückt werden:
Ferner ist die in der Spannung geteilte Rückkopplungsspannung
v₄ aus der Spannungsteilerschaltung 66 auf die beiden
Eingangsspannungen v₃ und VC wie folgt bezogen und wird zur
Verfügung gestellt:
Es ist indessen ersichtlich, daß, wie zuvor erläutert, der
Operationsverstärker 53 als eine Differenzfehlerschaltung
fungiert, und dementsprechend wird wegen des Rückkopplungsweges
von der Spannungsteilerschaltung 66 zu dem invertierenden
Eingang dieses Operationsverstärkers die in der Spannung
geteilte Rückkopplungsspannung v₄ aus der Spannungsteilerschaltung
66 gleich der Spannung v₁, die dem nichtinvertierenden
Eingang des Operationsverstärkers 53 zugeführt
wird. Dementsprechend wird durch Einsetzen der Spannung v₁
für die Spannung v₄ in Gleichung (15) und Umstellen der
Ausdrücke in dieser letzteren Gleichung die folgende Gleichung
für die Spannung v₃ gewonnen:
v₃ = N · v₁-VC (N-1) . . . (16).
Wenn die Spannung v₁ aus Gleichung (14) in die Gleichung
(16) eingesetzt wird, ergibt sich folgende Gleichung:
Es ist ersichtlich, daß die Ausgangsspannung v₂ aus dem
Operationsverstärker 53 gleich der Spannung v₃ zuzüglich
den Spannungsabfall über der Diode 56 ist. In anderen Worten
ausgedrückt heißt dies, daß die Spannung v₂ durch die
folgende Gleichung repräsentiert ist:
In genau der gleichen Weise, wie Gleichung (3) gewonnen
wurde, kann der Strom id durch die Diode 54 wie folgt ausgedrückt
werden:
Wenn die Spannung v₂ aus Gleichung (18) in die Gleichung
(19) eingesetzt wird, kann die letztere Gleichung wie folgt
neu geschrieben werden:
Wie zuvor anhand von Gleichung (5) und (7) erläutert, wird
der Ruhezustands-Diodenstrom wie folgt ausgedrückt:
Wenn der Diodenstrom id aus Gleichung (20) in die Gleichung
(21) eingesetzt wird, wird die folgende neue Gleichung erhalten:
Wenn der Referenzstrom I₀ für den Ruhezustands-Diodenstrom
id in Gleichung (22) eingesetzt wird, und die letztere Gleichung
umgestellt wird, um sie nach der Kondensatorspannung
VC aufzulösen, wird folgende Gleichung erhalten:
Da die Ausgangsspannung V₀ an der Ausgangsklemme 2 gleich
der Kondensatorspannung VC verringert um den Spannungsabfall
an der Diode 61 ist, kann die Ausgangsspannung V₀ wie
folgt ausgedrückt werden:
Wenn die Kondensatorspannung VC aus Gleichung (23) in die
Gleichung (24) eingesetzt wird, ergibt sich folgende neue
Gleichung:
Wie zuvor bezüglich der Schaltung gemäß der Schaltung gemäß
Fig. 9 erläutert, ist während der Ruhezustands-Bedingungen
der Absolutwert und der Eingangssignalstrom iin, und der
Strom I₀ » IS, so daß für die Gleichung (25) in Näherung
folgender Ausdruck angegeben werden kann:
Diese Gleichung kann wie folgt vereinfacht ausgedrückt werden:
Um diese Gleichung (27) weiter zu vereinfachen, kann folgende
Definition verwendet werden:
so daß sich die Gleichung (27) zu
reduziert. Es ist einzusehen, daß die zuvor erläuterte Wandlung
des Eingangssignals durch die Pegelerfassungsschaltung
50 des Typs, der eine logarithmische Kompression verwendet,
unabhängig von Änderungen in dem Wert von N ist.
Auf diese Weise kann eine kleinere Anstiegszeitkonstante
oder kürzere Einschwingzeit mittels des Teilungsverhältnisses
der Widerstände 59 und 60 ohne Verschlechterung der
anderen Charakteristika der Schaltung zur Verwendung in
Hochleistungs-Rauschminderungsschaltungen erzielt werden.
Im folgenden wird das Ausführungsbeispiel nach Fig. 3 der
erfindungsgemäßen Schaltungsanordnung
beschrieben, wobei Elemente, die mit solchen korrespondieren,
die zuvor anhand der Pegelerfassungsschaltung
50 gemäß Fig. 11 beschrieben worden sind, mit gleichen Bezugszeichen
versehen sind und wobei eine Beschreibung solcher
Elemente aus Gründen der Kürze fortgelassen
ist. Im einzelnen stellt die Schaltungsanordnung
70 eine Verbesserung gegenüber der Pegelerfassungsschaltung
50 dar, und sie enthält anstelle der Diode 54 und
des Kondensators 17 einen Stromkreis ähnlich dem des zuvor
anhand von Fig. 1 beschriebenen Stromkreises. Auf diese
Weise besteht ein erster Signalweg aus in Reihe geschalteten
Dioden 31 und 32, die ein erstes und ein zweites Halbleiterelement mit
pn-Übergang darstellen. Diese Dioden sind zwischen den
Ausgang des Operationsverstärkers 53 und der Bezugsstromquelle
36 geschaltet. Ein zweiter Signalweg besteht aus
einem dritten Halbleiterelement 33 mit pn-Übergang, das aus einer Reihenschaltung
aus einer ersten und einer zweiten Diode 33a bzw.
33b besteht. Diese Reihenschaltung von Dioden ist mit der
Reihenschaltung der ersten und zweiten Diode 31 bzw. 32
parallelgeschaltet. Ein erstes elektrostatisches Kapazitätselement,
das als Integrationskondensator 34 ausgebildet
ist, ist zwischen den Verbindungspunkt zwischen der ersten
und der zweiten Diode 31 bzw. 32 und Erde gelegt, und ein
zweites elektrostatisches Kapazitätselement, das aus einem
Integrationskondensator 35 gebildet ist, ist zwischen den
Verbindungspunkt zwischen den Dioden 32 und 33b und Erde gelegt.
Es ist ersichtlich, daß die oben beschriebenen Elemente
mit den gleichen Bezugszeichen wie die damit korrespondierenden
Elemente in Fig. 1 bezeichnet sind, um die Wirkungsweise
der oben beschriebenen Schaltung, die durch die
Dioden 31, 32, 33a und 33b und die Integrationskondensatoren
34 und 35 dargestellt ist, klar zu machen. Da die Schaltungsanordnung
70 auf diese Weise identisch mit der Schaltung ist, die
zuvor anhand von Fig. 1 beschrieben wurde, wird deren Arbeitsweise
hier nicht mehr erklärt. Der Rest der Schaltungsanordnung
70 gemäß Fig. 3 hat den gleichen Aufbau wie
die Pegelerfassungsschaltung 50 gemäß Fig. 11 und wird ebenfalls
hierin nicht weiter erklärt.
Die Vorteile der vorliegenden Erfindung werden leicht aus
einer Betrachtung der Diagramme in den Fig. 4 bis 6
ersichtlich. In Fig. 4 wird die Ausgangssignalspannung V₀
dann, wenn ein Eingangssignalstrom iin blockiert oder plötzlich
gedämpft wird, ebenfalls zu einem derartigen Zeitpunkt
mit einer vorbekannten Pegelerfassungsschaltung des Typs,
der eine logarithmische Kompression verwendet, abfallen,
wie dies durch eine gestrichelte Linie in Fig. 4 gezeigt
ist. Indessen wird in Übereinstimmung mit der vorliegenden
Erfindung eine vorbestimmte Halteperiode von dem Zeitpunkt
an, zu dem der Eingangssignalstrom iin fällt, vorgesehen,
in welcher vorbestimmten Zeit der Pegel der Ausgangsschaltung
V₀ auf seinem hohen Wert gehalten wird, und nur nach
einer derartigen vorbestimmten Zeit fängt die Ausgangsspannung
V₀ an, abzufallen. Wie zuvor erläutert, sind während
der Halteperiode Welligkeits-Komponenten, die zu einer niederfrequenten
harmonischen Bandverzerrung führen, vorhanden.
Aus diesem Grunde ist, wie dies in Fig. 5 gezeigt ist,
obwohl die Abfallzeitkonstante für bekannte Pegelerfassungsschaltungen
des Typs, der eine logarithmische Kompression
verwendet, dieselbe wie die Abfallzeitkonstante für die
Schaltungsanordnung 70 gemäß der vorliegenden Erfindung
ist, die Welligkeits-Komponente Δv, die sich aus niederfrequenten
Signalen nach der vorliegenden Erfindung ergibt,
wie dies durch eine ausgezogene Linie für V₀ in Fig. 5
gezeigt ist, viel kleiner als die Welligkeits-Komponente
Δv′, die sich aus zuvor bekannten Pegelerfassungsschaltungen
des Typs, der eine logarithmische Kompression verwendet,
ergibt, wie dies durch eine gestrichelte Linie in Fig. 5
gezeigt ist. Diese große Welligkeits-Komponente Δv′
führt, wie dies zuvor erläutert wurde, zu niederfrequenten
harmonischen Bandverzerrungen während der zuvor erläuterten
Halteperiode. Im einzelnen ist der harmonische Verzerrungsfaktor,
wie in Fig. 6 gezeigt, bei vorbekannten Pegelerfassungsschaltungen
des Typs, der eine logarithmische Kompression
verwendet, in bezug auf niederfrequente Signale viel
größer als der der Schaltungsanordnung 70 gemäß der
vorliegenden Erfindung.
Fig. 7 zeigt einen wesentlichen Bestandteil der Schaltungsanordnung
gemäß einem weiteren Ausführungsbeispiel für
die vorliegende Erfindung. Dieser wesentliche Bestandteil
enthält eine Eingangsklemme 77, die entweder mit der Spannung
v₁ aus dem Ausgang des Operationsverstärkers 14 in der
Pegelerfassungsschaltung 30 gemäß Fig. 1 oder mit der Spannung
v₂ an dem Ausgang des Operationsverstärkers 53 in der
Pegelerfassungsschaltung 70 gemäß Fig. 3 versorgt wird. Die
Spannung v₁ oder v₂, die durch die Umwandlung des Absolutwertes
des Wechselstrom-Eingangssignalstroms iin gewonnen
wird, wird über die Eingangsklemme 77 an die Basis eines
NPN-Transistors 73a und an die Basis eines weiteren NPN-Transistors
71 gelegt. Der npn-Transistor 71 ist mit seiner
Kollektor/Emitter-Strecke mit einer Diode 72 zwischen eine
Referenzspannungs-Versorgungsklemme 79, die eine Referenzspannung
VCC zuführt, und eine Stromquelle 76 geschaltet.
Es ist deshalb ersichtlich, daß die Basis/Emitter-Strecke
des Transistors 71 das zuvor erläuterte erste Halbleiterelement
mit pn-Übergang und die Diode 72 das zweite Halbleiterelement mit pn-Übergang
darstellen. Auf die gleiche Weise ist die Reihenschaltung
der Kollektor/Emitter-Strecke des npn-Transistors 73a und
einer Diode 73b mit der Reihenschaltung des npn-Transistors
71 und der Diode 72 parallelgeschaltet. Es ist zu erkennen,
daß die Basis/Emitter-Strecke des npn-Transistors 73a und
die Diode 73b ein drittes Halbleiterelement 73 mit pn-Übergang darstellen.
Des weiteren ist auf ähnliche Weise, wie bei den Anordnungen
gemäß Fig. 1 und Fig. 3, die zuvor beschrieben wurden,
ein erster Integrationskondensator 74 zwischen Erde und den
Verbindungspunkt zwischen dem npn-Transistor 71 und der
Diode 72 gelegt und bildet das zuvor erläuterte erste elektrostatische
Kapazitätselement, und ein zweiter Integrationskondensator
75 ist zwischen Erde und den Verbindungspunkt zwischen
den Dioden 72 und 73b gelegt und stellt das zuvor
erläuterte zweite elektrostatische Kapazitätselement dar.
Die Ausgangsspannung VC, die entweder der Basis des npn-Transistors
37 in der Schaltung gemäß Fig. 1 oder dem nichtinvertierenden
Eingang des Operationsverstärkers 55 in der
Schaltung gemäß Fig. 3 zugeführt wird, wird über den Integrationskondensator
74 erzeugt und einer Ausgangsklemme 78
zugeführt. Es ist ersichtlich, daß die grundsätzliche Wirkungsweise
der Schaltung, die in Fig. 7 gezeigt ist, im
wesentlichen identisch mit den korrespondierenden Schaltungen
gemäß Fig. 1 und Fig. 3 ist. Es besteht indessen ein
Vorteil, der sich aus der Schaltung gemäß Fig. 7 ergibt,
derart, daß der Operationsverstärker 14 gemäß Fig. 1 oder
der Operationsverstärker 53 gemäß Fig. 3 eine kleine Stromversorgungskapazität
haben können.
Wie zuvor erläutert, erzeugt eine erfindungsgemäße Schaltungsanordnung
für eine Rauschminderungsschaltung eine Welligkeits-Komponente,
die aus der Grundwelle und/oder harmonischen Wellen
des Eingangssignals während des Pegelerfassungsvorganges besteht.
Der Pegel der Welligkeits-Komponente ist im allgemeinen
umgekehrt proportional zu der Abfallzeitkonstante und
der Eingangssignalfrequenz des Eingangssignalstroms. Wenn
indessen die Abfallzeitkonstante optimiert ist, um eine Verschlechterung
der Tonqualität aufgrund der Rauschmodulation
zu verhindern, steigt der Pegel der erzeugten Welligkeits-Komponente
zu einer weiteren Verschlechterung der niederfrequenten
harmonischen Bandverzerrung an. Gemäß der vorliegenden
Erfindung wird in einer Pegelerfassungsschaltung des
Typs, der eine logarithmische Kompression verwendet, ein
Halteeffekt erzielt, der erlaubt, daß die Abfallzeitkonstante
auf einen optimalen Wert gesetzt wird, um eine Verschlechterung
aufgrund der Rauschmodulation zu verhindern
und um gleichzeitig ein Ansteigen des Pegels der Welligkeits-Komponente
zu verhindern. Des weiteren erzeugt die
Pegelerfassungsschaltung des Typs, der eine logarithmische
Kompression verwendet, gemäß der vorliegenden Erfindung
einen weiten Dynamikbereich ohne weitere Verschlechterung
der niederfrequenten harmonischen Bandverzerrung. Diese
Schaltung kann dadurch in Hochleistungs-Rauschminderungssystemen
verwendet werden.
Claims (16)
1. Schaltungsanordnung zum Erzeugen eines Ausgangssignals aus
dem Pegel des der Schaltungsanordnung zugeführten Eingangssignals,
insbesondere zur Verwendung in einer Rauschminderungsschaltung,
bei der ein logarithmischer Kompressor, ein erster
und ein dazu paralleler zweiter Signalweg für das Signal vorgesehen
sind,
dadurch gekennzeichnet,
- - daß der erste und zweite Signalweg dem logarithmischen Kompressor (14, 15; 51, 52) nachgeschaltet sind,
- - daß der erste Signalweg, durch den ein erster Sättigungsstrom fließt, ein erstes Element (31; 71) mit nichtlinearer Kennlinie und ein zweites, dazu in Reihe geschaltetes Element (32; 72) mit nichtlinearer Kennlinie aufweist,
- - daß der zweite Signalweg, durch den ein zweiter Sättigungsstrom fließt, ein drittes Element (33; 73) mit ebenfalls nichtlinearer Kennlinie aufweist, wobei der zweite Sättigungsstrom größer als der erste Sättigungsstrom ist,
- - daß eine erste Referenzstromquelle (36; 76) zum Liefern eines Gesamtreferenzstroms (I₀) an den ersten und den zweiten Signalweg vorgesehen ist,
- - daß ein erster Integrationskondensator (34; 74) vorgesehen ist, der eine erste Kapazität aufweist und der an der Verbindung zwischen dem ersten und dem zweiten Element (31, 32) angeschlossen ist,
- - daß ein sowohl dem zweiten Element (32; 72) des ersten Signalwegs als auch dem dritten Element (33; 73) des zweiten Signalwegs nachgeschalteter zweiter Integrationskondensator (35; 75) vorgesehen ist, der eine Kapazität aufweist, die kleiner als die erste Kapazität ist, und
- - daß eine Ausgangsschaltung (37, 38, 39, 40; 61, 62) vorgesehen ist, die aus dem in dem ersten Integrationskondensator (34) integrierten Signal das Ausgangssignal erzeugt.
2. Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet, daß das erste
Element (31; 71) und das zweite Element (32; 72) jeweils ein
Halbleiterelement mit pn-Übergang sind, und daß das dritte
Element (33; 73) zumindest ein Halbleiterelement (33a, 33b;
73a, 73b) mit pn-Übergang aufweist.
3. Schaltungsanordnung nach Anspruch 2,
dadurch gekennzeichnet, daß das erste
Element (71) mit nichtlinearer Kennlinie ein erster Transistor
ist, daß das zweite Element (72) eine erste Diode ist, und daß
das dritte Element (73) einen zweiten Transistor (73a) und eine
zweite Diode (73b) aufweist, die in Reihe geschaltet sind.
4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß der erste Integrationskondensator
(34; 74) zwischen die Verbindung zwischen
dem ersten und dem zweiten Element (31, 71; 32, 72) und ein Bezugspotential
geschaltet ist.
5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß das zweite
Element (32; 72) und das dritte Element (33; 73) miteinander
verbunden sind, und daß der zweite Integrationskondensator (35;
75) zwischen die Verbindung zwischen dem zweiten Element (32;
72) und dem dritten Element (33; 73) und ein Bezugspotential
geschaltet ist.
6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß das zweite
Element (32; 72) mit nichtlinearer Kennlinie und das dritte
Element (33; 73) mit nichtlinearer Kennlinie miteinander verbunden
sind und daß die erste Referenzstromquelle (36; 76) den
Gesamtreferenzstrom (I₀) durch die Verbindung zwischen dem
zweiten Element (32; 72) und dem dritten Element (33; 73) an
den ersten und zweiten Signalweg abgibt.
7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß der logarithmische
Kompressor einen Operationsverstärker (14; 51) mit einem
invertierenden Eingang und einem Ausgang aufweist, und daß eine
Halbleiteranordnung (15; 52) zwischen den invertierenden
Eingang und den Ausgang des Operationsverstärkers (14; 51) geschaltet
ist.
8. Schaltungsanordnung nach Anspruch 7,
dadurch gekennzeichnet, daß die Halbleiteranordnung
(15; 52) zumindest eine Diode enthält.
9. Schaltungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß ein Verstärker
(53) vorgesehen ist, dem das logarithmisch komprimierte Signal
und wenigstens ein Rückkopplungssignal zugeführt sind, um
in Abhängigkeit von diesen zugeführten Signalen ein logarithmisch
verstärktes Signal zu erzeugen, das dem ersten und zweiten
Signalweg zugeführt ist, und daß eine Rückkopplungsschaltung
(66) zum Erzeugen des zumindest einen Rückkopplungssignals
in Abhängigkeit von dem logarithmisch verstärkten Signal und
dem mindestens vom ersten Integrationskondensator (34; 74) integrierten
Signal vorgesehen ist.
10. Schaltungsanordnung nach Anspruch 9,
dadurch gekennzeichnet, daß der Verstärker
(53) ein Operationsverstärker ist, der einen nicht invertierenden
Eingang, dem das logarithmisch komprimierte Signal
zugeführt ist und einen invertierenden Eingang, dem das mindestens
eine Rückkopplungssignal zugeführt ist, aufweist.
11. Schaltungsanordnung nach Anspruch 9 oder 10,
dadurch gekennzeichnet, daß die Rückkopplungsschaltung
(66) einen Spannungsteiler zum Erzeugen des mindestens
einen Rückkopplungssignals in Abhängigkeit von dem logarithmisch
komprimierten Signal und dem integrierten Signal,
erste Zuführungsmittel (V₂, 56, 58, V₃) zum Zuführen des
logarithmischen verstärkten Signals zu dem Spannungsteiler und
zweite Zuführungsmittel (55, Vc) zum Zuführen des integrierten
Signals zu dem Spannungsteiler aufweist.
12. Schaltungsanordnung nach Anspruch 11,
dadurch gekennzeichnet, daß der Spannungsteiler
ein erstes Widerstandselement (59) und ein zweites Widerstandselement
(60) aufweist, welche Widerstandselemente (59,
60) in Reihe geschaltet zwischen die ersten und die zweiten Zuführungsmittel
gelegt sind und daß das wenigstens eine Rückkopplungssignal
an dem Verbindungspunkt (Vc) zwischen dem ersten
Widerstandselement (59) und dem zweiten Widerstandselement
(60) erzeugt wird.
13. Schaltungsanordnung nach Anspruch 12,
dadurch gekennzeichnet, daß die ersten
Zuführungsmittel ein Halbleiterelement mit pn-Übergang (56) und
ein erstes Spannungsfolgerelement (58), das zwischen den Verstärker
(53) und das erste Widerstandselement (59) gelegt ist,
aufweisen, und daß die zweiten Zuführungsmittel ein zweites
Spannungsfolgerelement (55) aufweisen, das zwischen dem ersten
Integrationskondensator (34; 74) und dem zweiten Widerstandselement
(60) liegt.
14. Schaltungsanordnung nach Anspruch 13,
dadurch gekennzeichnet, daß das erste
Spannungsfolgerelement (58) aus einem Operationsverstärker besteht,
der einen Eingang, welcher mit dem logarithmisch verstärkten
Signal über das Halbleiterelement (56) der ersten Zuführungsmittel
versorgt ist, und einen Ausgang zum Abgeben des
logarithmisch verstärkten Signals an das erste Widerstandselement
(59) aufweist, und daß das zweite Spannungsfolgerelement
(55) aus einem Operationsverstärker besteht, der einen Eingang,
welcher mit dem integrierten Signal versorgt ist, und einen
Ausgang zum Abgeben des integrierten Signals an das zweite
Widerstandselement (60) aufweist.
15. Schaltungsanordnung nach Anspruch 12, 13 oder 14,
dadurch gekennzeichnet, daß das zweite
Widerstandselement (60) einen ersten Widerstandswert (R) aufweist
und daß das erste Widerstandselement (59) einen zweiten
Widerstandswert (N-1R) aufweist, der das (N-1)-fache des ersten
Widerstandswertes (R) beträgt.
16. Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet, daß die Ausgangsschaltung
ein Halbleiterelement (38) mit pn-Übergang aufweist,
das mit dem integrierten Signal zum Erzeugen des pegelbezogenen
Ausgangssignals in Abhängigkeit von dem integrierten Signal
versorgt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56049590A JPS57164609A (en) | 1981-04-02 | 1981-04-02 | Level detecting circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3212451A1 DE3212451A1 (de) | 1982-12-02 |
DE3212451C2 true DE3212451C2 (de) | 1994-10-20 |
Family
ID=12835438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3212451A Expired - Lifetime DE3212451C2 (de) | 1981-04-02 | 1982-04-02 | Schaltungsanordnung zum Erzeugen eines auf einen Pegel eines Eingangssignals bezogenen Ausgangssignals |
Country Status (6)
Country | Link |
---|---|
US (1) | US4453091A (de) |
JP (1) | JPS57164609A (de) |
CA (1) | CA1172710A (de) |
DE (1) | DE3212451C2 (de) |
FR (1) | FR2504753B1 (de) |
GB (1) | GB2098434B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5065053A (en) * | 1990-02-26 | 1991-11-12 | Digital Equipment Corporation Of Canada, Ltd. | Exponential function circuitry |
NL9002279A (nl) * | 1990-10-19 | 1992-05-18 | Philips Nv | Meetinrichting met normeringscircuit. |
US6031408A (en) * | 1991-09-20 | 2000-02-29 | Motorola, Inc. | Square-law clamping circuit |
US5675268A (en) * | 1995-10-03 | 1997-10-07 | Motorola, Inc. | Overcurrent detection circuit for a power MOSFET and method therefor |
US6973153B1 (en) * | 2000-03-01 | 2005-12-06 | Agere Systems Inc. | Transmit and receive protection circuit |
US7068788B2 (en) * | 2001-01-04 | 2006-06-27 | Maxim Integrated Products, Inc. | Data encryption for suppression of data-related in-band harmonics in digital to analog converters |
JP4365541B2 (ja) * | 2001-04-18 | 2009-11-18 | アルプス電気株式会社 | 送信器の検波回路 |
US7118273B1 (en) * | 2003-04-10 | 2006-10-10 | Transmeta Corporation | System for on-chip temperature measurement in integrated circuits |
JP2005236831A (ja) | 2004-02-23 | 2005-09-02 | Rohm Co Ltd | 信号生成回路及びそれを備えた光ピックアップ装置 |
TWI300291B (en) * | 2006-03-16 | 2008-08-21 | Novatek Microelectronics Corp | Logic-latching apparatus for improving system-level electrostatic discharge robustness |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3712989A (en) * | 1970-09-01 | 1973-01-23 | Gautney & Jones | Peak detector |
US3681618A (en) * | 1971-03-29 | 1972-08-01 | David E Blackmer | Rms circuits with bipolar logarithmic converter |
US3704425A (en) * | 1971-06-21 | 1972-11-28 | Particle Data | Compression/expansion techniques for time varying signals |
DE2813792C3 (de) * | 1977-03-31 | 1980-11-06 | Pioneer Electronic Corp., Tokio | Einrichtung zur Signal-Kompression und -Expansion |
JPS55156431A (en) * | 1979-05-24 | 1980-12-05 | Sony Corp | Noise reduction system |
US4375038A (en) * | 1979-08-10 | 1983-02-22 | Beckman Instruments, Inc. | RMS Converter |
JPS56134811A (en) * | 1980-03-24 | 1981-10-21 | Sony Corp | Gain control circuit |
AU551633B2 (en) * | 1980-11-27 | 1986-05-08 | Sony Corporation | Signal level detecting circuit |
-
1981
- 1981-04-02 JP JP56049590A patent/JPS57164609A/ja active Granted
-
1982
- 1982-03-23 US US06/360,903 patent/US4453091A/en not_active Expired - Lifetime
- 1982-03-25 CA CA000399439A patent/CA1172710A/en not_active Expired
- 1982-04-01 FR FR828205638A patent/FR2504753B1/fr not_active Expired
- 1982-04-01 GB GB8209598A patent/GB2098434B/en not_active Expired
- 1982-04-02 DE DE3212451A patent/DE3212451C2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3212451A1 (de) | 1982-12-02 |
JPS57164609A (en) | 1982-10-09 |
GB2098434B (en) | 1985-06-12 |
FR2504753B1 (fr) | 1989-04-28 |
FR2504753A1 (fr) | 1982-10-29 |
JPS6351565B2 (de) | 1988-10-14 |
US4453091A (en) | 1984-06-05 |
CA1172710A (en) | 1984-08-14 |
GB2098434A (en) | 1982-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1901804C3 (de) | Stabilisierter Differentialverstärker | |
DE3111605A1 (de) | Verstaerkungsregelschaltung | |
DE2718491C2 (de) | Schaltungsanordnung zur Verstärkung der Signale eines elektromagnetischen Wandlers und zur Vorspannungserzeugung für den Wandler | |
DE2556684C2 (de) | Entzerrerschaltung für ein Magnetbandgerät | |
DE3212451C2 (de) | Schaltungsanordnung zum Erzeugen eines auf einen Pegel eines Eingangssignals bezogenen Ausgangssignals | |
DE19645417C2 (de) | Eingangsschutz für Verstärker mit großer Bandbreite | |
DE3307602C2 (de) | Schaltungsanordnung zur Verschiebung des Gleichspannungspegels von Signalen | |
DE4142826A1 (de) | Verfolge-halte-verstaerker | |
DE3832448A1 (de) | Messverstaerker mit programmierbarer verstaerkung | |
DE3248552C2 (de) | ||
EP0351639B1 (de) | Eingangsschaltung für Hochfrequenzverstärker | |
DE60104182T2 (de) | Signalsender mit Impulssteuerung der Verstärkung | |
DE3237386C2 (de) | ||
DE2742937C3 (de) | Videoendverstärker, insbesondere für Farbfernsehsignale | |
DE3147171A1 (de) | Signalpegeldetektorschaltung | |
DE10102791B4 (de) | Elektrischer Meßumformer | |
DE3633518A1 (de) | Getakteter gleichspannungswandler | |
DE2912689C2 (de) | Einrichtung zum Detektieren von impulsförmigen Störsignalen | |
DE4223274A1 (de) | Treiberschaltung fuer induktive lasten | |
DE2037695A1 (de) | Integrierter Differenzverstärker mit gesteuerter Gegenkopplung | |
DE2701065A1 (de) | Schaltungsanordnung zum wiederherstellen der bezugslinie | |
DE3724262C2 (de) | Schaltungsanordnung für kapazitive Spannungsquellen hoher Ausgangsimpedanz, insbesondere für Kondensatormikrophone | |
DE3102945A1 (de) | Umschaltbarer signalkompressor/signaldehner | |
DE2940684C2 (de) | ||
DE2323214A1 (de) | Schaltung zur automatischen verstaerkungsregelung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |