DE3219900A1 - Rechnerschnittstelle - Google Patents

Rechnerschnittstelle

Info

Publication number
DE3219900A1
DE3219900A1 DE19823219900 DE3219900A DE3219900A1 DE 3219900 A1 DE3219900 A1 DE 3219900A1 DE 19823219900 DE19823219900 DE 19823219900 DE 3219900 A DE3219900 A DE 3219900A DE 3219900 A1 DE3219900 A1 DE 3219900A1
Authority
DE
Germany
Prior art keywords
group
computer
lines
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823219900
Other languages
English (en)
Inventor
Joseph Antony 07866 Rockaway N.J. Guglielmo
Thomas Oscar 07647 Northvale N.J. Weilbacker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bendix Corp
Original Assignee
Bendix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bendix Corp filed Critical Bendix Corp
Publication of DE3219900A1 publication Critical patent/DE3219900A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4009Coupling between buses with data restructuring
    • G06F13/4018Coupling between buses with data restructuring with data-width conversion

Description

3 J
) J 1 *
-δι
Die Erfindung betrifft Schnittstellen für Rechner, insbesondere Anlagen und Verfahren für den Verkehr zwischen Rechenanlagen, mit nicht aufeinander abgestimmten Datenleitungen.
f Die Datenübertragung in Zeitmultiplexschaltung ist bekannt, so daß eine Gruppe von Leitungen mehr als einen Datenkanal aufweisen kann. Die Datenübertragung zwisciisr» \ 10 verschiedenen Rechnern ist ebenfalls bekannt. Diese
; übertragung erfordert Einrichtungen für den Anschluß Λ : von Datenleitüngen oder Adressenleitungen, die unter
^Umständen nicht zusammenpassen können. Häufig weist der ν größere der beiden Rechner mehr Leitungen zum übertragen ^ 15 von genaueren Daten auf, als der andere Rechner empfangen "' ■"'· kann. Bekannte Rechnerschnittstellen haben bisher jedoch noch nicht die Vorteile wahrgenommen, die sich zusammen mit dem Multiplexverfahren aus dem Einsatz von Zv/eitkanälen für die Übertragung und den Empfang ergeben.
Daher besteht die Aufgabe der Erfindung darin, eine einfache Schnittstelle zwischen zwei Rechnern zu schaff fen, die eine volle und genaue Übertragung von Daten gestattet.
Erfindungsgemäß ist eine Schnittstelle zwischen einem ersten und einem zweiten Rechner vorgesehen. Die Schnittstelle umfaßt eine Multiplex- und eine Kopplungsschaltung. Der erste und der zweite Rechner weisen je eine erste und zweite Gruppe von Datenleitungen auf. Ferner sind sie auch mit jeweils einer Gruppe von Steuerleitungen bestückt. Die Multiplexschaltung ist an die erste und zweite Gruppe von Datenleitungen geführt. Sie kann getrennt jede einzelne bestimmte Gruppe innerhalb der ersten Gruppe mit einem Glied eines anderen entsprechenden Paars in der zweiten Gruppe getrennt zusammenschalten.
-9-
Die Multiplexschaltung oder der Multiplexer ist auch mit mindestens einer der Steuerleitungen des ersten Rechners verbunden. Der Multiplexer kann die vorgegebene Gruppe in Abhängigkeit von einem Signal auf den Steuerleitungen des ersten Rechners durchschalten. Die Kopplungsschaltung ist mit einem vorgegebenen Aggregat in der zweiten Gruppe und mit einem vorgegebenen Satz in der ersten Gruppe verbunden. Die Kopplungsschaltung überträgt Signale an die zweite Gruppe von einem vorge- IQ gebenen Bausatz.
Erfindungsgemäß ist auch ein Verfahren zum Anschluß zwischen dem ersten und zweiten Rechner vorgesehen. Der erste und zweite Rechner weisen eine erste und zweite
IQ Gruppe von Datenleitungen auf. Ferner sind diese Rechner auch mit einer Gruppe von Steuerleitungen bestückt. Das Verfahren ist gekennzeichnet durch die freie Übertragung von Daten zwischen den ersten und zweiten Datenleitungen durch wechselweise übertragung von einem ersten Teil und an den Restteil der ersten Gruppe von Datenleitungen. Das Verfahren ist auch durch die Zeitmultiplexübertragung von Daten von einer gegebenen Zahl der zweiten Gruppe an eine kleinere Zahl der ersten Gruppe gekennzeichnet.
Durch den Einsatz solcher Einrichtungen und Verfahren wird eine verhältnismäßig einfache und wirkungsvolle Schnittstelle geschaffen. Diese Schnittstelle kann eine große Zahl von Datenleitungen des einen Rechners mit einem anderen Rechner verbinden, der weniger Leitungen aufweist, indem die größere Zahl in zwei Gruppen aufgeteilt wird: eine für die übertragung und die andere für den Empfang. Bei einem Ausführungsbeispiel wird die Wahl der übertragung oder des Empfangs durch den Rechner mit der größeren Zahl der Datenleitungen gesteuert. Bei einem anderen Ausführungsbeispiel weist der Rechner mit weniger Datenleitungen eine Untergruppe von Daten-
-10-
leitungen auf, die in Zeitmultipiexschaitung an den anderen Rechner geführt sind.
Bei einigen Ausführungsbeispielen kann ein Teil der Datenleitungen des Rechners mit der größeren Zahl von Datenleitungen über ein Register geführt sein, die dann an die Adressenleitungen des anderen Rechners mit weniger Datenleitungen gekoppelt sind. Bei einem bevorzugten Ausführungsbeispiel ist dieses Register in ein Eingabe- und Ausgaberegister unterteilt, wobei Daten zwischen den ^Registern durch Steuerleitungen von jedem Rechner abge- ί steuert werden.
"Bei einem Ausführungsbeispiel dient der zweite Rechner zur Steuerung von einem oder mehreren Meßgeräten. Der erste Rechner kann vorzugsweise Befehle über die Art und Weise, die Folge und die Parameter der Meßvorgänge an den zweiten Rechner übertragen, der dann diese Befehle ausführt.
Die Erfindung ist nachstehend näher erläutert. Alle in der Beschreibung enthaltenen Merkmale und Maßnahmen können von erfindungswesentlicher Bedeutung sein. Die Zeichnungen zeigen:
Fig. 1 ein Blockschaltbild einer erfindungsgemäßen
Schnittstelle zwischen zwei Rechnern, Fig. 2 ein Detailblockschaltbild eines Teils der
Schnittstelle der Fig. 1,
Fig. 3 einen schematischen Stromlauf plan der Schnittstel-Ie der Fig. 2.
In Fig. 1 ist eine Schnittstelle als Zwischenglied 10 dargestellt, das an einen ersten als Allzweckrechner ausgelegten Rechner MC geführt ist. Dieser weist einen Speicher, eine Zentraleinheit (CPU) und einen Eingabe-
-11-
* I · · It
I ■
-11-
Ausgabe-Baustein (I/O) auf. Der erste Rechner MC ist mit einer Kathodenstrahlröhre 12 verbunden. Die Schnittstelle 10 1st auch über ein langes Kabel 40 (z.B. 100 Fuß oder ca. 30,48 m lang) an einen Puffer 14 geführt. Dieser dient hauptsächlich zur Verstärkung von Signalen, die im Kabel 40 gedämpft worden sein können. Der Puffer 40 ist mit einem zweiten Rechner SL verbunden, der einen Speicher, eine Zentraleinheit (CPU) und einen Eingabe-Ausgabe-Baustein (I/O) aufweist, deren Aufbau bekannt ist.
Der zweite Rechner SL ist auch durch eine Sammelschiene 23 mit verschiedenen Peripherieaeräten verbunden: "ä> Zeilendrucker 16, Lochstreifenleser 18, Magnetbandspei- ':■ eher 15, Rechneranzeigen 17, Handprogrammierschalter 20 sowie eine Gruppe von Meßgeräten und elektrischen Erregerquellen 22. Die Geräte und Quellen 22 sind ein mit der Leitung 23 verbundenes Gestell, das im folgenden als Geräteendstelle bezeichnet wird. Bei diesem Ausführungsbeispiel steuert der zweite Rechner SL Geräte und Erregerquelle 22 um an einer Einheit oder einem Prüfling 24 programmierte Messungen durchzuführen.
Beispielsweise kann die Endstelle 22 dem Meßanschluß der Einheit 24 einen genau bestimmten Strom über Leitungen 25 aufpräger, während gleichzeitig die Spannung an diesem Meßanschluß gemessen wird. Natürlich können auch andere Parameter wie Strom, Frequenz, Leistung usw. gemessen werden. Bei diesem Ausführungsbeispiel kann der erste Rechner MC Befehle über die Schnittstelle 10 und den Puffer 14 an den zweiten Rechner SL senden, um dessen Betriebsart zu ändern. Beispielsweise kann der erste Rechner MC ein neues Programm übertragen, das der zweite Rechner SL dann durchführt. Der erste Rechner MC kann auch den zweiten Rechner SL anweisen, ein gegenwärtig gespeichertes Programm jeweils mit einem Schritt zu einem Zeitpunkt auszuführen und nach jedem Schritt eine Pause einzulegen. Sodann kann der erste Rechner MC den Spei-
-12-
I1 »III · · « I
I ■ (lilt ' · ·
-12-
eher des zweiten Rechners SL abfragen und Daten entweder ändern oder an gewählten Adressen anzeigen.
Das gezeigte Zwischenglied 10 ist in Fig. 2 mit näheren Einzelheiten dargestellt. Eine Gruppe von Leitungen 26 des oben erwähnten ersten Rechners (Rechner MC der Fig.1) ist an eine Schnittstelle 28 geführt, die ebenfalls zur internen Bestückung des ersten Rechners gehört. Die Leitungen 26 bestehen aus herkömmlichen Steuerlei-tungen 26A, Datenleitungen 26B und Adressenleitungen 26C . Die Schnittstelle 28 ist mit Adressenleitungen AD verbunden, die über eine Sammelschiene an einen Mikroprozessor 30 und einen Hilfsspeicher 32 geführt sind, wobei dieser eine Gruppe von Festspeichern und Speichern mit wahlfreiem Zugriff umfaßt. Der Mikroprozessor 30 und der Speicher 32 können Daten mit einer Datenleitung LA/B . austauschen, die ebenfalls an die Schnittstelle 28 an-.,■ geschlossen ist. Vom Mikroprozessor 30 ist auch eine andere Gruppe von Steuerleitungen 36 getrennt an eine
'20 Schnittstelle 38 geführt. Diese weist eine Gruppe von 16 Datenleitungen LEXO-15 auf, die mit den Datenleitungen LA/B eine Gruppe bildet, die nachstehend als erste Datenleitungsgruppe bezeichnet wird. Die anderen Ausgangsleitungen 40 der Schnittstelle 38 sind an den vorerwähnten zweiten Rechner (Rechner SL der Fig. 1) geführt. Die Leitungen 40 umfassen eine zweite Gruppe von Datenleitungen CX1-21 (bei diesem Ausführungsfaeispiel 21 Leitungen umfassend), die Steuerleitungen 42 und 15 Adressenleitungen CA1-15. Wie nachstehend näher erLäutert wird, überträgt die Schnittstelle 38 Daten auf den Leitungen LEXO-15 und CA1-15. Die Schnittstelle 38 tauscht auch Daten mit den Datenleitungen LA/B und CX1/21 aus. Es sei bemerkt, daß bei diesem Ausführungsbeispiel die vorstehend beschriebenen Datenleitungen nicht zusammenpassen.
-13-
(ill If Ιί CC i I I I
tilt · i I c ι a · $ * { ι · · i
1 III · · · · ■ ■
-13-
Die vorerwähnte Schnittstelle (Schnittstelle 38 der Fig. 2) wird nun näher anhand der Fig. 3 beschrieben. Man erkennt, daß die vorerwähnten Datenleitungen CX1-21 in verschiedene Gruppen aufgeteilt sind: Einzelleitung CX21, 20 Leitungen CX1-20 (wobei diese Gruppe wieder in 4 Leitungen CX1-4, 12 Leitungen CX5-16 und 4 Leitungen CX17-20 aufgeteilt ist). Auch die oben erwähnten Adressenleitungen CAi-15 sind wie folgt aufgeteilt: Dreifachleitung CA1-3, Einzelleitung CA4, Doppellei-
IQ tung CA5-6 und 9 Leitungen CA7-15. Es sei bemerkt, daß die Linien über den Bezugszeichen bei dieser und anderen Figuren bedeuten, daß die dort anliegenden logischen Signale von einem Nicht- oder Inversionsschalter (nicht gezeigt) umgekehrt wurden. Auch die vorerwähnten Datenleitungen LEXO-15 sind hier in die vier Leitungen LEX12-15 und 12 Leitungen LEXO-11 unterteilt, wobei diese getrennt an die Leitungen CEX'5-16 geführt sind. Außerdem sind die vorerwähnten Datenleitungen LA/B in die Einzelleitung LBINO, 15 Leitungen LBIN1-15 und 4 Leitungen MAIN12-15 unterteilt. Die anderen im linken Teil der Fig. 3 gezeigten Leitungen sind Steuerleitungen der oben gezeigten Gruppe (Steuerleitungen 36 der Fig. 2). Die übrigen Leitungen im rechten Teil der Fig. 3 umfassen Steuerleitungen, darunter die vorerwähnte Gruppe (Leitungen 42 der Fig. 2).
Ein Multiplexer ist schematisch als Schaltvorrichtung dargestellt. Diese umfaßt vier Schalter zum Durchschalten der vier Leitungen LEX12-15 aus der vorgegebenen Gruppe LEXO-15. (Aus Gründen der Deutlichkeit zeigt die Zeichnung nur einen der vier Schalter.) Jeder der Schalter 46 weist zwei gesteuerte Eingangsanschlüsse aui' und zwar je einen von den beiden Gruppen CX1-4 und CX7-20. Die einzelnen Schalter 46 übertragen gleichzeitig in Abhängigkeit von einem Signal an mindestens einer der vorerwähnten Steuerleitungen (Steuerleitungen 42 der Fig. 2); bei diesem Ausführungsbeispiel
-14-
it ί « < t i. ■ ' '. C |( Il
Il f ( ■ ΐ/ I I I J
^CtC Il 1
L f I * I ■
f ι Ii til·
•··« · κ «co «ι «ι··
iyyuu
-14-ist es die Steuerleitung ESELCX.
Eine Kopplungsschaltung arbeitet hier als Speicher 48
bei diesem Ausführungsbeispiel als eine Gruppe von Registern. Die Register 48 sind mit einem Schaltglied 50 verbunden, das bei diesem Ausführungsbeispiel aus einer (Gruppe von Schaltgliedern besteht, welche Daten in den {Registern 48 entweder an die Leitung CX21 und die 20
Leitungen CX1-20 entweder blockieren oder weiterleiten können. Das Register 48 speichert die Daten einer vorgegebenen Gruppe von Leitungen, die hier als Leitung
tLBINO, Leitungen LBIN1-15 und Leitungen LAIN12-15 dargestellt sind. Das Register 48 speichert auch ein von einem Paritätsgeber 52 erzeugtes Paritätsbit.Eingangsleitungen des Gebers 52 sind mit den Leitungen LA/B verbunden, um ein Paritätsbitherkömmlicher Weise zu erzeugen. Dieses Paritätsbit läuft schließlich durch die Vorrichtungen 48 und 50 und liegt auf der Leitung CX21 an. Daten auf den Leitungen LA/B werden durch die Register 48 in Abhängigkeit von einem Signal auf einer
der Steuerleitungen gespeichert, bei diesem Ausführungsbeispiel die Steuerleitung EPOLSW.
Das Schaltglied 50 überträgt die im Register 48 gespeicherten Daten in Abhängigkeit von einem Befehl,der von einem UND-Glied 54 erzeugt wird. Ein Eingang des
Gliedes 54 ist an den Ausgang eines UND-Gliedes 56 geführt und ein anderer Eingang mit dem Ausgang Q eines
Flipflops 58, Typ D verbunden. Der Eingang D des Flipflops 58 ist an eine bestimmte Steuerleitung, besonders die Steuerleitung ESW angeschlossen. Der Triggereingang T ist an eine zweite Steuerleitung, besonders die
Steuerleitung BCLO/U geführt. Der .Flipflop 58 arbeitet in üblicher Weise, wobei sein Ausgang Q (Steuerleitung ECX) an den Eingang D angepaßt ist, wenn an seinem Eingang T ein Triggereingangsignal anliegt. Sechs Eingänge des UND-Gliedes 56 sind getrennt an sechs Adressen-
-15-
leitungen geführt, nämlich an die Leitungen CA1-3, die Leitung CA4 und die Leitungen CA5-6, wobei die Leitung CA4 an den Inversionseingang des Schaltgliedes 56 angeschlossen ist. Die beiden restlichen Eingänge des Schaltgliedes 56 sind getrennt an die Steuerleitungen BT3 und I geführt. Der Flipflop 58 wird nachstehend als Taktgeber bezeichnet.
Die Koordinierung von Vorgängen zwischen den Rechnern besorgt ein Flipflop 60 vom Typ D, dessen Ausgang Q, Eingang D und Eingang T an die Steuerleitungen ETSPIME, ETIME und DCLO/U geführt sind. Ein Hauptregister 63 und ein Nebenregister 64 bilden bei diesem Ausführungsbeispiel zwei getrennte herkömmliche Registergruppen. Das.
Register 62 ist mit einem Leitungsbündel oder Leitungsstrang LBIN1-15 zur Speicherung der dort anliegenden Daten verbunden. Das Register 62 speichert diese Daten in Abhängkeit von einem Signal auf einer Hauptsteuerleitung, besonders der Steuerleitung EPOLAR. Die so im Register 62 gespeicherten Daten können an das Nebenregister 64 in Abhängigkeit von einem Signal auf einer Nebensteuerleitung, besonders der Leitung BCLO/ü übertragen werden. Damit können die im Register 64 gespeicherten Daten über die AdressenIeitungen CA1-15 übertragen werden.
Ein bistabiler Multivibrator vom Typ D 66 besorgt die Übertragung von Anhaltbefehlen zwischen den Rechnern, wobei seine Eingänge T, C und der Ausgang Q an eine po~ sitive Spannung, eine Steuerleitung PO und einen Eingang eines UND-Gliedes 68 geführt sind, dessen anderer Eingang mit der Steuerleitung BPL verbunden ist. Der Eingang T des Flipflops 66 ist an den Ausgang eines NAND-Gliedes 70 angeschlossen, von dem ein Eingang mit der Leitung BCLO/ü und der andere mit einer vorbelegten Steuerleitung, besonders der Steuerleitung CHALT verbunden ist. Der Ausgang des UND-Gliedes 68 ist an einen
-16-
^ m · ι β · ι
«ft· *
-16-
Eingang eines ODER-Gliedes 76 angeschlossen, dessen anderer Eingang an den Ausgang eines UND-Gliedes 78 geführt ist, das nachstehend als logische Halbschaltung bezeichnet wird. Der Ausgang des ODER-Gliedes 76 wird nach-Stehend als Steuerleitung EHALT (eine bestimmte Steuerleitung des ersten Rechners) und als Steuerleitungen BTL, CSI sowie BLAT bezeichnet, wobei die beiden letzten zwei invertierte Eingangssignale des Gliedes 78 darstellen.
Um die Grundlagen der vorstehend beschriebenen Einrichtung zu erläutern, sei die Arbeitsweise der Anlage '!er Fig. 1 und 2 kurz beschrieben, worauf eine spezielle Betriebsbeschreibung der Anlage der Fig. 3 folgt. Das zu prüfende Gerät oder der Prüfling 24 ist über Leitungen 25 an die Meß- und Erregüngsgeräte 22 angeschlossen. Vor dem Start können Programmierbefehle dem zweiten Rechner SL über den Lochstreifenleser 18 zur Schnelleinspeisung oder durch die Handbedienungsschalter 20 eingegeben werden, um einzelne Programmierwörter zu übertragen. Bei dieser Betriebsart kann der zweite Rechner SL über dem Zeilendrucker 16 oder den Fernschreiber 18 Quittungsantworten, Anfragen und Fehlersignale übertragen. Meist ist es jedoch für den ersten Rechner MC einfacher, Programmierdaten über die Schnittstelle 10 und dem Puffer zu übertragen.
Da bei diesem Äusführungsbeispiel der erste Rechner MC ein großer Allzweckrechner unter Verwendung von vielen Dialoggeräten wie einer Kathodenstrahlröhre 12 ist, läßt sich die Anfangsprogrammierung und Fehlerbereinigung einfacher und schneller durch Übertragung der Programmierüngsbefehle vom ersten Rechner MC durchführen. Ein der Kathodenstrahlröhre 12 zugeordnetes Tastenfeld kann zur Zusammenstellung von Befahlen verwendet werden, während sein Bildschirm das Programm sowie auch die Programmierfehler anzeigt. Der erste Rechner MC überträgt dieses
-17-
Programm auf den Leitungen 26 über die Schnittstelle 28 (Fig. 2). Der Mikrorechner 30 gibt dann entsprechende Steuersignale an die Leitungen 34 und Adressensignale an die Leitungen AD ab, wodurch die Übertragung dieses Programms auf den Leitungen LA/B zura Speicher 32 geleitet wird. Anschließend wird das Programm auf den Leitungen LA/B über die Schnittstelle 38 auf die Leitungen CX1/21 rückübertragen, damit der zweite Rechner SL (Fig. 1) programmiert werde.
Auch der erste Rechner MC (Fig. 1) kann für die Fehlersuche und -beseitung eines Prüflings 24 verwendet werden. Nachdem der zweite Rechner SL programmiert ist, kann er den Prüfling 24 einer Reihe von Messungen durch
IQ die Geräte 22 unterziehen und damit Daten über das Ansprechverhalten und die Betriebsparameter des Prüflings 24 ansammeln. Anschließend kann ein Abnehmer weitere Messungen durchführen wollen, um seine Diagnose zu verfeinern. Somit kann ein Abnehmer oder Inspektor vom ersten Rechner MC Befehle für den Betrieb bestimmter Geräte und Erregerquellen im Gestell 22 aussenden und die entsprechenden Messungen wie folgt wieder zurückerhalten:
Befehle werden zuerst auf den Leitungen 26 (Fig. 2) über die Schnittstelle 28, den Mikroprozessor 30 und die Schnittstelle 38 an die Leitungen 40 übertragen. Die so übertragenen Befehle werden durch den Puffer 14 (Fig.1) gesteuert, damit der zweite Rechner SL die entsprechenden Geräte und Erregervorrichtungen im Gestell 22 (Fig. 1) in Betrieb setzen die erforderlichen Messungen durchführen und die Meßergebnisse auf den Leitungen 23 zurückübertragen kann. Dann leitet der zweite Rechner SL diese Daten über den Puffer 14 und die Leitung 40 an das Zwischenglied oder die Schnittstelle TO. Die rückübertragenen Daten werden auf den Datenleitungen CX1-21 über die Schnittstelle 38 (Fig. 2) an die Datenleitungen LEXO-15 übertragen. Anschließend werden sie über die
-18-
Schnittstelle 28 an den ersten Rechner MC auf den Leitungen 26 weitergegeben, so daß sie auf der Kathodenstrahlröhre 12 (Fig. 1) angezeigt v/erden können.
Ein weiteres vorteilhaftes Merkmal der Anlage der Fig.1 und 2 besteht im Anzeigen und Neuschreiben von Daten im Speicher des zweiten Rechners SL. Auch Echtzeitkorrekturen können mit Hilfe des ersten Rechners durchgeführt werden. In beiden Fällen erfolgt der Fluß und die Rückin meldung der Befehle und Daten wie in vorstehend be- ^schriebenem Falle.
Fig. 3 zeigt am besten, wie die Daten die Schnittfläche ;38 (Fig. 2) durchlaufen, deren Arbeitsweise nachstehend fferläutert wird. Der erste Rechner MC (Fig. 1) kann Da-, ten über die Schnittfläche 38 (Fig. 2) nach mehreren !.Verfahren übertragen. Die Daten können über die Leitungen LA/B auf zwei verschiedenen Wegen in Abhängigkeit davon übertragen werden, ob sie an die Datenleitungen CX1-20 oder die Adressenleitungen CA1-15 gelangen. Zuerst erwartet der erste Rechner MC (Fig. 1) ein Signal von einer der Steuerleitungen 36 (Fig. 2) des Mikroprozessors 30 dafür, daß der zweite Rechner SL (Fig.1) zum Empfang von Daten bereit ist und einen neuen Zyklus beginnen kann. Wenn der erste Rechner MC (Fig.1) Daten an die Datenleitungen CX1-20 (Fig. 3) übertragen soll, leitet er die Daten an die Leitungen LA/B weiter, worauf in Abhängigkeit davon der Paritätsgeber 52 ein weiteres Paritätsbit erzeugt, das zusammen mit den anderen 20 Bits der Leitungen LA/B an den Eingängen des Registers 48 anliegt. Der Rechner MC (Fig. 1) erzeugt ein Steuersignal auf den Leitungen 26A, das dan Mikroprozessor 30 (Fig, 2) beaufschlagt, ein Signal auf die Leitung EPOLSW (Fig. 3) abzugeben, wodurch die auf der
Ö5 Leitung LA/B und vom Geber 52 übertragenen Daten im Register 48 gespeichert werden. Um eine Beruhigung zu ermöglichen, wird ein Signal für gültige Daten anschlie-
-19-
Bend über die Steuerleitung ESW (Fig. 3) an den Eingang D des Flipflops 58 angelegt. Der nächste Taktimpuls des zweiten Rechners auf der Leitung BXLO/U steuert den Flipflop 58 an und erzeugt ein hochpegeliges Signal an seinem Ausgang Q (Leitung ECX), das an einem Eingang des UND-Gliedes 54 anliegt. Damit kann das Schaltglied 50 Daten an die Leitungen CX1-20 und die Leitung CX21 übertragen, wenr ein hochpegeliges Steuersignal vom Ausgang des UND-Gliedes 56 zu einem Zeitpunkt übertragen wird, in welchem der zweite Rechner SL (Fig. 1) betriebsbereit ist. Dieses Ansteuerungssignal wird erzeugt,wenn I^ die richtigen Steuersignale auf den Leitungen BT3 und I erzeugt werden und eine spezielle Adresse auf den Leitungen CA1-15 durch das UND-Glied 56 dekodiert wird.
Auf diese Weise werden Daten rechtzeitig übertragen, so daß die Daten vom ersten Rechner MC im Register 48 gespeichert werden, wenn der erste Rechner betriebsbereit ist und die Daten vom Register 48 aus übertragen werden, wenn der zweite Rechner SL für die Aufnahme die-
,20 ser Daten betriebsbereit ist.
Ein Zweitübertragungswsg für die Leitungen LBIN1-15 zu den Adressenleitungen CA1-15 ist über die Register 62 und 64 geschaffen. Diese Übertragung erfolgt, wenn der erste Rechner MC (Fig. 1) Daten über den Mikroprozessor 30 (Fig. 2) an die Leitungen LBIN1-15 zusammen mit einem Steuersignal am Anschluß EPOLAR abgibt, wobei das Register 62 die an seinen Eingängen anliegenden Daten speichert. Das Steuersignal auf der Leitung EPOLAR,das vom ersten Rechner MC (Fig. 1) stammt, wird so lange nicht erzeugt, bis ein entsprechendes Bereitschaftssignal vom zweiten Rechner her über die Steuerleitungen in der Gruppe 42 (Fig. 2) anliegt. Diese im Register 62 gespeicherten Daten werden dann in das Register 64 durch den nächsten Taktimpuls auf der Steuerleitung BCLO/U vom zweiten Rechner SL (Fig. 1) eingetastet und bewirken eine Datenübertragung an die Adressenleitungen CA1-15
-20-
Il llf·
till I· ·
I Jill ·
I ill·
,1 ill Jl I···
-20-
vom Register 64.
Daten können an den ersten Rechner MC (Fig. 1) von den Leitungen CXI-20 (Fig. 3) über die Datenleitungen LEXO-15 des ersten Rechners zurückgeleitet werden. In diesem Falle sind jedoch die Datenleitungen CX1-20 zahlreicher als die Datenleitungen LEXO-15. Daher werden acht der Datenübertragungsleitungen CXI-4 und CX17-20 durch den Multiplexer 46 im Zeitmultiplexverfahren weitergeschal-
XO tet. Die Daten v/erden im wesentlichen laufend über die ' ,/, Leitungen CX5-16 an die Leitungen LEXO-11 gesandt, wäh- - - rend die Daten für die Leitungen LEX12-15 in zwei seriellen Gruppen empfangen werden. Diese Muitiplexverarbeitung wird sequentiell durch die Steuerleitung ESELCX geordnet, die vom ersten Rechner MC (Fig. 1) herausgeführt ist. Dieses Steuersignal bewirkt, daß jeder Multiplexschalter im Multiplexer 46 gleichzeitig zwischen ihren zugeordneten Leitungen Daten überträgt.
Ein zwischen diesen Rechner übertragenes wichtiges
Signal ist ein Haltausgangssignal des ersten Rechners MC (Fig. 1), das dem zweiten Rechner SL befiehlt, sein laufendes Programm zu unterbrechen und neue Befehle, Daten oder andere Steuerinformationen des ersten Rech-,25 ners MC (Fig. 1) abzuwarten. Das ursprüngliche Haltsignal wird auf der Leitung EHALT (Fig. 3) übertragen und liegt an einem Eingang des UND-Gliedes 78 an.Wenn verschiedene Steuer- und Taktsignale auf den Leitungen BLAT, CSI und BTL im richtigen Schaltzustand sind,
30- dann wird das Haltsignal über das UND-Glied 78 und das ODER-Glied 76 an den Anschluß HALT/X übertragen. Die damit geschaffene Koordinierung erfolgt so, daß der· zweite Rechner SL (Fig. 1) nicht unmittelbar auf diesen Haltbefehl auf der Leitung EHALT (Fig. 3} anspricht, sondern bestimmte erforderliche Teile seines laufenden Programmzyklus und bestimmte vorprogrammierte Arbeitsgänge hoher Priorität durchführt, ehe er anhält.
-21-
Dieses Haltsignal wird durch ein Quittungssignal auf den Leitungen 36 (Fig. 2) des Mikroprozessors 30 quittiert und gelangt über die Schnittstelle 28 an den ersten Rechner MC (Fig. 1).
Der Flipflop 66 kann in Abhängigkeit von einem Haltsignal auf den Leitungen CHALT und einem Triggersignal auf der Taktsteuerleitung BCLO/U ein lokales Haltsignal erzeugen. Wenn diese Signale hochpegelig sind, wird der Flipflop 66 angesteuert, wodurch sein Ausgang Q niederpegelig wird. Danach löscht ein Steuersignal auf der Leitung PO den Flipflop 66, wodurch ein Ausgang Q wieder hochpegelig wird und dieses hochpegelige Signal wird über das UND-Glied 68 und das ODER-Glied 76 übertragen, wenn der Anschluß BTL hochpegelig ist.
Der erste Rechner MC (Fig. 1) kann koordinierende Taktsteuerdaten über den Mikroprozessor 30 (Fig. 2) empfan-* gen, indem er einen Taktimpuls über den Anschluß ETIME an den Eingang D des Flipflops 60 abgibt, der daraufhin seinen Schaltzustand ändert und Paarigkeits- oder Anpassungssignal am Anschluß ETESTIME erzeugt, wenn der zweite Rechner ein Triggersignal an die Leitung BCLO/ü abgibt.
Man erkennt, daß das vorstehend beschriebene bevorzugte Ausführungsbeispiel verschiedentlich abgeändert werden kann. Beispielsweise kann eine andere Zahl von Daten- und Adreßleitungen in Abhängigkeit von den gewählten Rechnern verwendet werden. Außerdem kann der gezeigte Multiplexer eine größere oder kleinere Zahl von Schaltern bei anderen Ausführungsbeispielen verwendet werden. Obwohl Registerpaare in Kaskadenschaltung gezeigt sind, ist bei anderen Ausführungsbeispielen dieses Verschieben von Daten nicht erforderlich, so daß eines oder mehrere dieser Register entfallen können. Auch die Dekodierung der Adressenleitungen kann /erändert werden,
It ί I I B ff Il I · · I ■ I
-22-
um verschiedene Kodes einsetzen zu können. Ebenso können die dargestellten Schaltglieder, Register und bistabile Multivibratoren anders geschaltet werden und aus unterschiedlichen Formen von integrierten Schaltungen zusammengesetzt sein. Je nach Anwendung können auch die -verschiedenen Taktsteuerleitungen, welche die Datenübertragung steuern, von verschiedenen Rechnern herausgeführt sein. Ebenso kann die übertragung und Quittierung der Haltsignale in anderen Sequenzen mit anderen Schaltungen durchgeführt werden. Zahlreiche Schaltungsänderungen und Auswechslungen von Bauteilen sind in Abhängigkeit von der gewünschten Geschwindigkeit, der Wortlänge, der Leistungsaufnahme usw. möglich.
:Außer den vorstehend beschriebenen Ausführungsbeispielen sind noch weitere möglich, ohne den Rahmen der Erfindung zu verlassen.

Claims (1)

  1. ι - -ζ-
    Patentansprüche
    Eine Schnittstelle zwischen einem ersten und einem zweiten Rechner mit einer ersten und zweiten Gruppe von Datenleitungen sowie mit je einer Gruppe von SteuerIeitungen, dadurch gekennzeichnet, daß die Schnittstelle (10) folgende Baugruppen aufweist: einen Multiplexer (46) , der mit einer ersten (LA/B,
    !O LEXO-15) und einer zweiten (CX1-21, CA1-15) Gruppe • -Xyon Datenleitungen verbunden ist und jede einer bestimmten Untergruppe (LEX12-15) in der ersten Gruppe (LA/B, LEXO-15) zwischen einem von beiden Gliedern eines verschiedenen entsprechenden Paars in der zweiten Gruppe (CX1-21, CA1-15) hin und her schaltet und auch mit mindestens einer (ESELCX) der Steuerleitungen (36) des ersten Rechners (MC, 30) verbunden ist und die vorgegebene Untergruppe (LEX12-15) in Abhängigkeit von einem Signal auf den Steuerleitungen (36) des ersten Rechners (MC,30) zuschaltet und, daß Koppelschaltungen (48, 50) mit einem gegebenen Bausatz (CX1-20) in der zweiten Gruppe (CX1-21, CA1-15) und mit einer bestimmten Untergruppe (LBIN1-15, LAIN12-15) in der ersten Gruppe (LA/B, LEXO-15) verbunden ist und Signale von einem vorgegebenen Bausatz (LBIN1-15,
    LAIN12-15) an die zweite Gruppe (CX1-12, CA1-15) überträgt.
    2. Schnittstelle nach Anspruch 1, dadurch gekennzeichnet, daß der Multiplexer (46) Signale an die vorgegebene Untergruppe (LEX12-15) überträgt, wodurch für die zweite Gruppe (CX1-21, CA1-15) der Datenleitungen eigene übertragungs- und Empfangswege in bezug auf den ersten Rechner (MC, 30) geschaffen werden.
    35
    3. Schnittstelle nach Anspruch 1, dadurch gekennzeichnet, daß die Kopplungsschaltungen (48, 50) folgende
    -4-
    Bausteine umfassen:
    einen mit einer bestimmten (EPOLSW) der Steuerleitungen (36) des ersten Rechners (MC, 30) verbundenen Speicher (48), der an die erste Gruppe (LA/B, LEXO-15) geführt ist und Signale in Abhängigkeit von einem Speichersignal auf der gegebenen (EPOLSW) Steuerleitung (36) speichert.
    4. Schnittstelle nach Anspruch 3, dadurch gekennzeichnet, daß der zweite Rechner (SL) eine Gruppe von Adressen-
    ," -leitungen (CA1-15) sowie folgende Bausteine umfaßt: - * ein mit dem Speicher (48) und mindestens zwei (CA1-3, CA4, CA5-6) der Adressenleitungen (CAI-15) verbundenes Schaltglied (50) , das an die zweite Gruppe der Datenleitungen (CX1-21, CA1-15) geführt ist, um an diese in Abhängigkeit von einem Schaltsignal der Adressenleitungen (CA1-15) die vorher im Speicher (48) gespeicherten Signale an die zweite Gruppe der Datenleitungen (CXl-21, CA1-15) zu übertragen,
    5. Schnittstelle nach Anspruch 4, dadurch gekennzeichnet, daß das Schaltglied (50) folgende Bausteine enthält: einen mit einer bestimmten (ESW) Steuerleitung (36) des ersten Rechners (MC, 30) verbundenen Taktgeber (58), der die übertragung von im Speicher (48) gespeicherten Signalen solange sperrt, bis ein Taktsignal an der bestimmten (ESW) Steuerleitung (36) anliegt.
    6. Schnittstelle nach Anspruch 5, dadurch gekennzeichnet, daß sie die folgenden Bausteine aufweist:
    ein mit einer Hauptsteuerleitung (EPOLAR, 36) des ersten Rechners (MC, 30) verbundenes Hauptregister (62), das an ein Bündel (LBIN1-15) in der ersten Gruppe (LA/ B, LEXO-15) geführt ist, um Signale in Abhängigkeit von einem Signal an der HauptSteuerleitung (EPOIJiR,36) des ersten Rechners (MC,30) zu speichern.
    -5-
    -5-
    7. Schnittstelle nach Anspruch 6, dadurch gekennzeichnet, daß ein Nebenregister (64) mit dem Hauptregister (62) und mit einer Nebensteuerleitung (BCLO/U, 42) des zweiten Rechners (SL) verbunden ist, wobei das Nebenregister (64) an die Adressenleitungen (CA1-15) angeschlossen ist, um an diese Signale in Abhängigkeit von einem Signal an der Nebensteuerleitung (BCLO/U, 42) des zweiten Rechners (SL) zu übertragen, die im Hauptregister (62) gespeichert sind.
    8. Schnittstelle nach Anspruch 1 oder 7, dadurch gekennzeichnet, daß sie noch folgende Bausteine aufweist: eine logische Haltschaltung (66, 78) mit einer Haltleitung (HALT/X), die an eine vorbelegte (EHALT,CHAL) Steuerleitung (42, 36) des ersten (MC,30) und zweiten (SL) Rechners angeschlossen ist um in Abhängigkeit von am zweiten Rechner (SL) anliegenden Signalen ein Haltsignal an der Haltleitung (HALT/X) zu erzeugen, wobei der zweite Rechner (SL) mit der Haltleitimg (HALT/X) verbunden ist und in Abhängigkeit vom Haltsignal unterbrochen werden kann.
    9. Schnittstelle nach Anspruch 8, dadurch gekennzeichnet, daß die logische Haltschaltung (76, 78) folgende Bausteine umfaßt:
    eine mit der vorbelegten (CHALT) Steuerleitung (42) des zweiten Rechners (SL) verbundene bistabile Vorrichtung (66), die in Abhängigkeit von einem am zweiten Rechner (SL) anliegenden Signal eine Schaltzustandsänderung der bistabilen Vorrichtung (66) bewirkt, und, daß eine logische Kombinationsschaltung (78) mit der bistabilen Vorrichtung (66) verbunden ist, wobei die logische Koinbinationsschaltung (78) mit der vorbelegten (EHALT) Steuerleitung (36) des ersten Rechners (MC,30) verbunden ist, um in Abhängigkeit von einem am ersten Rechner (MC, 30) anliegenden Signal sowie in Abhängigkeit vom Schalt-
    -6-
    , , ,Hl 11 ■ · · ■ ■
    Il < < C ( ■
    5 ι < « ι ι · '
    —6—
    zustand der bistabilen Vorrichtung (66) das Haltsignal zu erzeugen.
    10. Schnittstelle nach Anspruch 1, dadurch gekennzeichnet, daß der vorgegebene Bausatz (LBIN1-15, LAIN12-15) und die Untergruppe (LEXO-15) sich gegenseitig ausschließen.
    Ti. Verfahren zum Anschluß eines ersten an einen zweiten Rechner mit einer ersten und zweiten Gruppe von Datenleitungen und je einer Gruppe von Steuerleitungen, gekennzeichnet durch:
    Übertragen von Daten zwischen den ersten und zweiten Datenleitungen durch wechselweise Übertragung von einem ersten Teil und an den übrigen Teil der ersten Gruppe von Datenleitungen sowie durch zeitmultiplexes übertragen von Daten von einer gegebenen Anzahl der zweiten Gruppe auf eine niedrigere Zahl der ersten Gruppe.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß Daten, die von der ersten Gruppe übertragen werden sollen, zeitweilig gespeichert werden.
    13. Verfahren nach Anspruch 11, bei dem die zweite Gruppe Adressenleitungen aufweist, dadurch gekennzeichnet, daß ein Bündel der ersten Gruppe abwechselnd an die zweite Gruppe oder an die Adressenleitungen angekoppelt wird.
    14. Schnittstelle zum Messen eines Prüflings durch einen ersten Rechner mit einer ersten Gruppe von Datenleitungen sowie einer Gruppe von Steuerleitungen, gekennzeichnet durch:
    ein Meßgerät (22), das einen Geräteanschluß (23) auf- f weist und über diesen betrieben wird, wobei das Meßgerät (22) an den Prüfling (24) angeschlossen ist, um
    ~7~ ι
    • · I I 1 I I ' ''" ,
    einen seiner Betriebsparameter zu messen, einen zweiten Rechner (SL) mit einer zweiten Gruppe von Datenleitungen (CX1-21, CA1-15) sowie einer Gruppe von Steuerleitungen (42) , wobei der zweite Rechner (SL) an den Geräteanschluß (23) für den Betrieb des Gerätes (22) angeschlossen ist, einen mit der ersten (LA/B, LEXO-15) und zweiten (CX1-21, CAI-I5) Gruppe von Datenleitungen verbundenen Multiplexer (46), der den Multiplexbetrieb einer be- stimmten Zahl CX1-4, CX17-20) der zweiten Gruppe an eine kleinere Zahl (LEX12-15) der ersten Gruppe (LA/B, LEXO-15) im Multiplexbetrieb steuert und auch die gegebene Zahl CX1-4, CX17-20) in Abhängigkeit von einem Signal an den Steuerleitungen (36) des ersten Rech-
    IQ ners (MX,30) durchschaltet und
    durch Kopplungsvorrichtungen (48, 50), die mit der zweiten Gruppe (CX1-21, CA1-15) sowie an einen vorgegebenen Bausatz (LBIN1-15, LAIN12-15) innerhalb der ersten Gruppe (LA/B, LEXO-15) angeschlossen sind und Signale an die zweite Gruppe (CX1-21, CA1-15) vom vorgegebenen Bausatz (LBIN1-15, LAIN12-15) übertragen.
    30
    35
    -8-
DE19823219900 1981-06-18 1982-05-27 Rechnerschnittstelle Withdrawn DE3219900A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/274,954 US4471458A (en) 1981-06-18 1981-06-18 Computer interface

Publications (1)

Publication Number Publication Date
DE3219900A1 true DE3219900A1 (de) 1983-01-05

Family

ID=23050285

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823219900 Withdrawn DE3219900A1 (de) 1981-06-18 1982-05-27 Rechnerschnittstelle

Country Status (5)

Country Link
US (1) US4471458A (de)
EP (1) EP0068993A3 (de)
JP (1) JPS583018A (de)
DE (1) DE3219900A1 (de)
IL (1) IL65757A0 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE74675T1 (de) * 1983-04-25 1992-04-15 Cray Research Inc Mehrprozessorsteuerung fuer vektorrechner.
US4675808A (en) * 1983-08-08 1987-06-23 American Telephone And Telegraph Company At&T Bell Laboratories Multiplexed-address interface for addressing memories of various sizes
US4663732A (en) * 1984-02-22 1987-05-05 Kla Instruments Corporation Apparatus for storing and retrieving data in predetermined multi-bit quantities containing fewer bits of data than word length quantities
US5010476A (en) * 1986-06-20 1991-04-23 International Business Machines Corporation Time multiplexed system for tightly coupling pipelined processors to separate shared instruction and data storage units
GB2211326B (en) * 1987-10-16 1991-12-11 Hitachi Ltd Address bus control apparatus
US5047922A (en) * 1988-02-01 1991-09-10 Intel Corporation Virtual I/O
US5119498A (en) * 1989-06-12 1992-06-02 International Business Machines Corporation Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact
US5255372A (en) * 1990-08-31 1993-10-19 International Business Machines Corporation Apparatus for efficiently interconnecing channels of a multiprocessor system multiplexed via channel adapters
US5255382A (en) * 1990-09-24 1993-10-19 Pawloski Martin B Program memory expander for 8051-based microcontrolled system
KR100256442B1 (ko) * 1996-08-05 2000-05-15 윤종용 아날로그버스를 갖는 멀티미디어장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3581286A (en) * 1969-01-13 1971-05-25 Ibm Module switching apparatus with status sensing and dynamic sharing of modules
DE2641741C2 (de) * 1976-09-16 1986-01-16 Siemens AG, 1000 Berlin und 8000 München Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner
DE2713304A1 (de) * 1977-03-25 1978-09-28 Siemens Ag Mehrrechnersystem
US4272829A (en) * 1977-12-29 1981-06-09 Ncr Corporation Reconfigurable register and logic circuitry device for selective connection to external buses
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width

Also Published As

Publication number Publication date
EP0068993A2 (de) 1983-01-05
JPS583018A (ja) 1983-01-08
US4471458A (en) 1984-09-11
IL65757A0 (en) 1982-08-31
EP0068993A3 (de) 1985-12-18

Similar Documents

Publication Publication Date Title
DE2349324C2 (de) Verfahren zum Prüfen einer Funktionseinheit und Einrichtung zur Durchführung des Verfahrens
DE2914106C2 (de) Prüfgerät zum Prüfen gedruckter Schaltungskarten
DE2714267C2 (de)
DE3219896A1 (de) Verbundene datenverarbeitungsanlagen
DE2658313A1 (de) Steueranlage mit einem prozessor zur steuerung von maschinen
DE2219918A1 (de) Programmierbares Steuergerät
DE2813418A1 (de) Einrichtung in einer elektronischen datenverarbeitungsanlage zur meldung von fehler- und betriebszustaenden
DE3700251A1 (de) Verfahren und vorrichtung zur diagnose logischer schaltungen
DE1474062B2 (de) Datenverarbeitungsanlage mit einer anzahl von pufferspeichern
DE2131787C3 (de) Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
DE3219900A1 (de) Rechnerschnittstelle
DE2935101C2 (de)
DE3501194A1 (de) Verfahren und vorrichtung zum datenaustausch zwischen mikroprozessoren
DE2508716A1 (de) Pruefmodul fuer komplexes pruefsystem
EP0009600B1 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
DE2242279C3 (de) Schaltungsanordnung zur Ermittlung von Fehlern in einer Speichereinheit eines programmgesteuerten Datenvermittlungssystems
EP0392328A2 (de) Verfahren zur ständigen Prüfung einer signaltechnisch sicheren Bildschirmdarstellung
DE3814622A1 (de) Ausgangsimpuls-erzeugungsvorrichtung
DE2719282C3 (de) Datenverarbeitungssystem
EP0645710A2 (de) Verfahren zur Funktionsprüfung signaltechnisch nicht sicherer Speicher für mindestens zweikanalig abgespeicherte Nutzdaten und Einrichtung zur Durchführung des Verfahrens
DE2756948A1 (de) Schaltungsanordnung zur fehlersymtomverdichtung
EP0012794B1 (de) Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale
DE19752031C2 (de) Verfahren und Schaltungsanordnung zur selektiven digitalen Übertragung von Bitfolgen
DE2505475C3 (de) Verfahren und Vorrichtung zur Fehlerprüfung bei einem programmierbaren Logikwerk für die Ausführung logischer Operationen

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee