DE3234004A1 - Memory chip for microprocessors - Google Patents
Memory chip for microprocessorsInfo
- Publication number
- DE3234004A1 DE3234004A1 DE19823234004 DE3234004A DE3234004A1 DE 3234004 A1 DE3234004 A1 DE 3234004A1 DE 19823234004 DE19823234004 DE 19823234004 DE 3234004 A DE3234004 A DE 3234004A DE 3234004 A1 DE3234004 A1 DE 3234004A1
- Authority
- DE
- Germany
- Prior art keywords
- memory module
- ram memory
- pin
- cmos ram
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Abstract
Description
Die Erfindung bezieht sich auf einen Speicherbaustein fürThe invention relates to a memory module for
Mikroprozessoren, der für Programmänderung löschbar und danach wieder programmierbar und im übrigen wie ein EPROM-Speicherbaustein dazu ausgebildet ist, die ihm gegebene Programmierung fest zu halten und auch anstelle eines EPROM-Speicherbausteins in Mikroprozessor-Schaltunge und - ggf. über ein elektronisches Anpassungselement -in elektronische Entwicklungs- und Programmiergeräte einsetzbar ist, wobei ein CMOS-RAM-Speicherbaustein mit einer eine Stromquelle zur Pufferung der RAM-Versorungsspannung enthaltenden elektronischen Randbeschaltung zu einer elektronischen Bausteineinheit vereinigt ist.Microprocessors that can be deleted for program changes and then again programmable and designed like an EPROM memory module to to keep the programming given to him and also instead of an EPROM memory chip in microprocessor circuits and - if necessary via an electronic adaptation element - Can be used in electronic development and programming devices, with a CMOS RAM memory module with a current source for buffering the RAM supply voltage containing electronic edge circuitry to form an electronic component unit is united.
Speicherbausteine dieser Art sind in der Zeitschrift "Electronic Product News EPN", Ausgabe Januar 1980, als nichtflüchtiger RAM-Module oder "Instant ROMs" beschrieben. Sie sind auch unter der Bezeichnung "EPROM EMULATORS" bekannt. Diese bekannten Instant ROMs" oder "EPROM EMULATORS" haben jedoch den erheblichen Nachteil, daß sie mit einem elektrischen Primärelement, nämlich einer Lithium-Batterie als Stromquelle ausgerüstet sind.Memory modules of this type are in the magazine "Electronic Product News EPN ", January 1980 edition, as non-volatile RAM modules or" Instant ROMs " described. They are also known as "EPROM EMULATORS". These known Instant ROMs "or" EPROM EMULATORS "have the significant disadvantage that they are with an electrical primary element, namely a lithium battery as Are equipped with a power source.
Schon allein die sich verbrauchende elektrische Primärbatterie beschränkt die Lebensdauer dieser bekannten Speicherbausteine. Dabei ist es zur Erzielung ausreichender Lebensdauer notwendig, solche CMOS-RAM-Speicherbausteine zu benutzen, die nur sehr geringen Stromverbrauch haben. Dabei sind aber das Einschreiben und das Ablesen von Speicherungen bei solchen CMOS-RAM-Speicherbausteinen nur mit geringer Geschwindigkeit möglich. Die bekannten Instant ROMs" bzw. "EPROM EMULATORS" sind daher für höhere Anforderungen, insbesondere für höhere Einschrembg~schwindigkeit>. . und Ablesgeschwindigkeiten von Speicherungen nicht geeignet.The depleted electrical primary battery alone is limited the service life of these known memory modules. It is sufficient to achieve this Lifetime necessary to use such CMOS RAM memory modules that only very low power consumption to have. But there are registered mail and the reading of memories in such CMOS RAM memory modules only with low speed possible. The well-known Instant ROMs "or" EPROM EMULATORS " are therefore for higher requirements, especially for higher restriction speeds. . and reading speeds of memories are not suitable.
Aufgabe der Erfindung ist es demgegenüber, Speicherbausteine der einganos beschriebenen Art dahingehend wesentlich zu verbessern, daß die durch die Stromquelle bedingte Beschränkung der Lebensdauer und die durch die notwendige Wahl spezieller CMOS-RAM-Bausteine bedingte Beschränkung der Einschreibe- und Ablesecharakteristik entfallen.The object of the invention, on the other hand, is to develop memory modules of the einganos described type to the effect to improve significantly that by the power source conditional limitation of the service life and the special ones due to the necessary choice CMOS RAM modules have limited write-in and read-out characteristics omitted.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß a) die Stromquelle zur Pufferung der RAM-Versorgungsspannung ein Akkumulator ist, der über einen Widerstand zur Einstellung des Lade- und Pufferstroms an die Zuführung für die normale Betriebsspannung angeschlossen ist, wobei b) die elektronische Randbeschaltung elektronische Schaltteile zur Verhinderung von Energieabfluß vom Akkumulator in die externe Beschaltung und c) ein Schaltelement enthält, daß zwischen dem am CMOS-RAM-Speicherbaustein für die Eingabe von Speicherungen vorgesehenenyEingang und einem Anschluß für die Aktivierungsspannung des Programmiergerätes eingesetzt ist, wobei der Aktivierungseingang und der Eingang für die Versorgungsspannung des CMOS-RAM-Speicherbausteins über einen ohm'schen Widerstand miteinander verbunden sind.This object is achieved according to the invention in that a) the power source for buffering the RAM supply voltage is an accumulator which is connected to the supply for the normal operating voltage via a resistor for setting the charging and buffering current, b) the electronic edge circuit being electronic Switching parts to prevent energy drain from the accumulator in the external circuit and c) contains a switching element that between the on the CMOS RAM memory module for input The input provided by storages and a connection for the activation voltage of the programming device is used, the activation input and the input for the supply voltage of the CMOS RAM memory module being connected to one another via an ohmic resistor.
Durch die Erfindung wird erreicht, daß der als Stromquelle zur Pufferung der RAM-Versorgungsspannung eingesetzte Akkumulator während des Betriebes des Speicherbausteins ständig aufgeladen wird. Da die zur Pufferung der RAM-Versorgungsspannung erforderliche Klemmenspannung des Akkumulators kleiner als die normale Betriebsspannung des Speicherbausteines ist, läßt sich mittels des zwischen die Zuführung für die normale Betriebsspannung und den Akkumulator eingesetzten elektrischen Widerstand der Ladestrom so begrenzen, daß der Akkumulator keine Schädigung durch Überladen erfährt aber andererseits auch bei einer Betriebsweise des Speicherbausteines mit relativ kurzen Betriebszeiten und relativ langen Außerbetriebszeiten das vollständige Nachladen des Akkumulator gewährleistet ist. Durch die in der elektronischen Randbeschaltung vorgesehenen elektronischen Schaltteile zur Verhinderung von Energieabfluß vom Akkumulator in die externe Beschaltung wird vermieden, daß sich der Akkumulator in einem in eine Mikroprozessor-Schaltung oder in ein Entwicklungs- und Programmiergerät eingesetzten erfindungsgemäßen Speicherbaustein entladen könnte. Vielmehr wird durch diese elektronischen Schaltteile zur Verhinderung von Energieabfluß in die externe Beschaltung sichergestellt, daß bei Wegfall der aus der externen Beschaltung kommenden Betriebsspannung die an die externe Besc## 1 tung angeschlossene Betriebsspannungs-Zuführung innerhalb des Speicherbausteins blockiert und die aus dem Akkumulator kommende Pufferung der RAM-Versorgungsspannung sofort voll wirksam wird. Zugleich ist durch die Erfindung mittels eines Schalterelements Vorsorge dafür getroffen, daß beim Herausnehmen des erfindungsgemäßen Speicherbausteins aus dem Entwicklungs- und Programmiergerät die in den Speicherbaustein eingeschriebene Programmierung bzw. Speicherung gesichert wird.The invention achieves that as a current source for buffering the RAM supply voltage used accumulator during operation of the memory module is constantly charged. Since the required for buffering the RAM supply voltage Terminal voltage of the accumulator is less than the normal operating voltage of the memory module is, can by means of between the supply for the normal operating voltage and the electrical resistance used in the accumulator limit the charging current in such a way that that the accumulator is not damaged by overcharging, but also on the other hand when the memory module is operated with relatively short operating times and relatively long periods of inactivity, the rechargeable battery has to be fully recharged is guaranteed. By the ones provided in the electronic edge wiring electronic switching parts to prevent energy drain from the accumulator in the external wiring avoids that the accumulator in one in one Microprocessor circuit or into a development and programming device used memory module according to the invention could be discharged. Rather, through these electronic switching parts to prevent energy leakage into the external Wiring ensures that if the external wiring is no longer available Operating voltage the operating voltage supply connected to the external circuit blocked within the memory module and the buffering coming from the accumulator the RAM supply voltage takes full effect immediately. At the same time is through the invention made provision by means of a switch element that when removing the Memory module according to the invention from the development and programming device Programming or storage written in the memory module is saved will.
Durch die Erfindung, insbesondere durch das Schalterelement in der für die Eingabe von Speicherungen im erfindungsgemäßen Speicherbaustein vorgesehenen Zuleitung zum CMOS-RAM-Speicherbaustein können sämtliche zusätzlichen, seitlichen Anschlüsse an der Bausteineinheit entfallen, wie sie bei den bekannten Instant ROMs" bzw. "EPROM EMULATORS" insbesondere als Anschlüsse für ~write" (WF) und "Chip,-Select" (:T) notwendig sind.By means of the invention, in particular by means of the switch element in which is provided for entering memories in the memory module according to the invention The supply line to the CMOS RAM memory module can dispense with all additional, lateral connections on the module unit, as they are in the known Instant ROMs "or" EPROM EMULATORS "in particular as connections for ~ write" (WF) and "Chip, -Select" ( : T) are necessary.
Vielmehr können sämtliche Anschlüsse des erfindungsgemäßen Speicherbausteins in entsprechender Anordnung wie die Pin-Anordnung an herkömmlichen RAM-Bausteinen bzw. EPROM-Bausteinen vorgesehen sein. Im Sockel sind daher alle Steuerleitungen ansprechbar. Dadurch ist voller Schreib- und Lesebetrieb ohne Zusatzverkabelung möglich, und zwar ist jederzeit jede Bedienungsart möglich. Durch eine einfache Adapterschaltung, die in Art eines Zwischensockels ansetzbar ist, kann der erfindungsgemäße Speicherbaustein in herkömmliche Programmie geräte eingesetzt werden. Durch den erfindungsgemäßen Spei cherbaustein werden wesentliche Erleichterungen bei der Programmerstellung gegenüber den herkömmlichen EPROM-Speicherbausteinen erzielt, insbesondere da die Löschzeiten entfallen. Gegenüber den bekannt gewordneen "Instant ROMs" bzw. "EPROM EMULATORS" ergibt sich der zusätzliche Vorteil wesentlich verkürzter Schreibzeiten.Rather, all connections of the memory module according to the invention can in a corresponding arrangement like the pin arrangement on conventional ones RAM modules or EPROM modules can be provided. So all are in the base Control lines addressable. This enables full read and write operation without additional cabling possible, and any type of operation is possible at any time. Through a simple Adapter circuit that can be attached in the manner of an intermediate socket, the inventive Memory module can be used in conventional programming devices. Through the Memory module according to the invention will make it much easier to create programs achieved compared to conventional EPROM memory chips, especially since the There are no deletion times. Compared to the well-known "Instant ROMs" or "EPROM" EMULATORS "results in the additional advantage of significantly reduced writing times.
In vorteilhafter Weiterbildung der Erfindung kann der Akkumulator auf die stand-by-Betriebsspannung des CMOS-RAM-Speicherbausteins abgestimmt sein und über eine Diodenschaltung bei Fehlen der externen Betriebsspannung die Stromversorgung des CMOS-RAM-Speicherbausteins übernehmen. Hierdurch wird in optimaler Weise der Übergang von Ladebetrieb des Akkumulators auf Pufferstrombetrieb und umgekehrt gewährleistet.In an advantageous development of the invention, the accumulator be matched to the stand-by operating voltage of the CMOS RAM memory module and the power supply via a diode circuit in the absence of external operating voltage of the CMOS RAM memory module. This is in an optimal way the Transition from charging operation of the accumulator to buffer current operation and vice versa guaranteed.
In bevorzugter Ausführungsform ist der Akkumulator über den Widerstand an eine Diodenschaltung oder vorzugsweise an die Basis eines mit seiner Emitter-Kollektor-Strecke in die Zuführung für die normale Betriebsspannung zum CMOS-RAM-Speicherbaustein gelegten Transistors angeschlossen. Durch diese Diodenschaltung bzw. Transistorschaltung wird gewährleistet, daß bei Absinken der externen Betrieb spannung unter einen Schwellenwert der Pufferstrom-Betrieb de; Akkumulators selbsttätig einsetzt. Dabei bietet das Anschließen des Akkumulators über den Widerstand an die oben angegebene Transistorschaltung den Vorteil, daß die im Ladestromkreis des Akkumulators liegende Emitter-Basis-Strecke des Transistors eine wirksame Diodenschaltung darstellt, während die in der Zuführung für die normale Betriebsspannung zum CMOS-RAM-Speicherbaustein liegende Emitter-Kollektor-Strecke des Transistors gleiche Funktion wie eine Diodenschaltung bei wesentlich geringerem innerem Widerstand und damit geringerem Spannungsabfall bietet.In a preferred embodiment, the accumulator is across the resistor to a diode circuit or preferably to the base of one with its emitter-collector path into the feed for the normal operating voltage connected to the CMOS RAM memory chip laid transistor. Through this diode circuit or transistor circuit ensures that when the external operation drops voltage below a threshold of buffer current operation de; Accumulator automatically begins. The connection of the battery via the resistor to the The above transistor circuit has the advantage that the in the charging circuit of the accumulator lying emitter-base path of the transistor represents an effective diode circuit, while the one in the feed for the normal operating voltage to the CMOS RAM memory module lying emitter-collector path of the transistor has the same function as a diode circuit with significantly lower internal resistance and thus lower voltage drop offers.
Das zur Sicherung der'Einspeicherung an den Aktivierungseingang (pin 18) des CMOS-RAM-Speicherbausteins gelegte Schalterelement kann ein von Hand zu betätigender Ein-Aus-Schalter sein. Bevorzugt wird man jedoch einen selbsttätigen Schalter dort vorsehen. Hierzu kann das Schalterelement ein Schalttransistor sein, der mit seiner Emitter-Kollektor-Strecke zwischen dem Aktivierungseingang (pin 18) des CMOS-RAM-Speicherbausteins und dem Anschluß für die Aktivierungsspannung (#) gelegt ist, wobei die Basis dieses Transistors über eine Zenerdiode an die Versorgungsspannung gelegt ist. In beiden Fällen wird durch Unterbrechen der Verbindung zwischen dem Aktivierungseingang des CMOS-RAM-Speicherbausteins und dem Anschluß für die Aktivierungsspannung erreicht, daß über den den Aktivierungseingang mit dem Eingang für Versorgungsspannung des CMOS-RAM-Speicherbausteins verbindenden ohm'schen Widerstand am Aktivierungseingang der Zustand "high" aufgebaut wird, um dadurch den CMOS-RAM-Speicherbaustein gegen Speicherungsverlust zu sichern Bei dem aus Schalttransistor, Zenerdiode und Spannungsteiler aufgebauten elektronischen Schalter kann die Dimensionierung von Zenerdiode und Spannungsteiler derart vorgesehen werden, daß der Schalttransistor sperrt wenn die Betriebsspannung am Eingang für die Versorgungsspannung des CMOS-RAM-Speicherbausteins um etwa 0,5V unter den Bereich der Mindestbetriebsspannung kommt.The one to secure the 'storage at the activation input (pin 18) of the CMOS RAM memory module placed switch element can be manually closed be an actuating on-off switch. However, preference is given to an automatic one Provide a switch there. For this purpose, the switch element can be a switching transistor, the one with its emitter-collector path between the activation input (pin 18) of the CMOS RAM memory chip and the Connection for the activation voltage (#) is placed, the base of this transistor being connected to the supply voltage via a Zener diode is laid. In both cases, breaking the connection between the Activation input of the CMOS RAM memory module and the connection for the activation voltage achieved that via the activation input with the input for supply voltage of the CMOS RAM memory chip connecting the ohmic resistance at the activation input the "high" state is established in order to counteract the CMOS RAM memory module Securing loss of storage In the case of the switching transistor, Zener diode and voltage divider built-up electronic switch can be the dimensioning of zener diode and Voltage divider can be provided in such a way that the switching transistor blocks when the Operating voltage at the input for the supply voltage of the CMOS RAM memory module is about 0.5V below the range of the minimum operating voltage.
Für das Einsetzen des Speicherbausteins in herkömmliche Programmiergeräte kann ein in Art eines Zwischensockels an die Bausteineinheit ansetzbares Anpassungselement vorgesehen werden, das in den anzupassenden Verbindungen elektronische Schaltungsteile, insbesondere eine invertierende Transistorschaltung enthält.For inserting the memory module in conventional programming devices can be an adapting element that can be attached to the building block unit in the manner of an intermediate socket be provided that in the connections to be adapted electronic circuit parts, in particular contains an inverting transistor circuit.
Erfindungsgemäß kann eine Bausteineinheit mit einer Grundplatte vorgesehen sein, an deren Unterseite Anschlußstifte (pins) in EPROM-Pin-Anordnung angebracht sind und die auf ihrer Oberseite einen CMOS-RAM-Speicherbaustein, einen Akkumulator, elektrische Bauelemente für einen Lade- und Pufferstromkreis des Akk; lators, einen an den Aktivierungseingang des zMOS-RAM-Speicherbausteins angeschlossenen Schalter und elektrische Widerstände trägt, die als elektronische Randbeschaltung mit dem CMOS-RAM-Speicherbaustein und untereinander verbunden sind. Dabei kann der Schalter bevorzugt aus einem Schalttransistor, einem ohm'schen Spannungsteiler und einer Zenerdiode zusammengesetzt sein. Diese Bausteineinheit zeichnet sich durch kompakten Aufbau aus und läßt sich wie ein herkömmlicher EPROM-Speicherbaustein handhaben.According to the invention, a building block unit with a base plate can be provided be, on the underside of which pins are attached in an EPROM pin arrangement and which have a CMOS RAM memory module, an accumulator, electrical components for a charging and buffer circuit of the battery; lators, one switch connected to the activation input of the zMOS RAM memory module and electrical resistors that act as an electronic edge circuit with the CMOS RAM memory chip and are interconnected. The switch can preferably from a switching transistor, an ohmic voltage divider and one Zener diode be composed. This building block unit is characterized by its compact Structure and can be handled like a conventional EPROM memory module.
Besonders günstig läßt sich dies erreichen, wenn eine von seitlichen elektrischen Anschlüssen freie Bausteineinheit vorgesehen ist, bei der die auf der Oberseite der Bausteinplatte angebrachten Bauelemente zu einem Block vereinigt, vorzugsweise eingegossen sind.This can be achieved particularly favorably if one from the side electrical connections free module unit is provided, in which the on the Components attached to the top of the building block plate combined into a block, are preferably cast.
Ausführungsbeispiele der Erfindung werden im folgenden anhand der Zeichnung näher erläutert. Es zeigen: Fig. 1 das Schaltbild einer erfindungsgemäßen Bausteineinheit in einer bevorzugten Ausführungsform; Fig. 2 das Schaltbild einer erfindungsgemäßen Bausteineinheit in einer zweiten Ausführungsforrn; Fig. 3 das Schaltbild eines zusammen mit einer Bausteineinheit nach Figur 1 oder einer Bausteineinheit nach Figur 2 benutzbaren Anpassungselementes; Fig. 4 eine erfindungsgemäße Bausteineinheit in vertikalem Schnitt, wobei nur ein Teil der in der Bausteineinheit enthaltenen Bauelemente dargestellt sind, und zwar schematisch, und Fig. 5 ein Anpassungselement in vertikalem Schni bei dem nur ein Teil der im Anpassungselement enthaltenen Bauelemente dargestellt ist, und zwar schematisch.Embodiments of the invention are described below with reference to Drawing explained in more detail. Show it: Fig. 1 is the circuit diagram of a building block unit according to the invention in a preferred embodiment; Fig. 2 the Circuit diagram of a building block unit according to the invention in a second embodiment; Fig. 3 shows the circuit diagram of a together with a building block unit according to Figure 1 or a building block unit according to Figure 2 usable adaptation element; Fig. 4 a Building block unit according to the invention in vertical section, with only part of the in the building block unit contained components are shown, namely schematically, and FIG. 5 shows an adapter element in vertical section in which only part of the FIG Adaptation element contained components is shown, namely schematically.
In den Beispielen nach den Figuren 1 und 2 enthält die Bausteineinheit 2 einen bekannten CMOS-RAM-Speicherbaustein 1, der an seinem Aktivierungseingang (pin 18), seinem Eingang für die Versorgungsspannung (pin 24) und seinem Masseanschluß (pin 12) mit einer Randbeschaltung versehen ist. An den Eingang für die Versorgungsspannung (pin 24) und den Masseanschluß (pin 12) des CMOS-RAM-Speicherbausteins 1 ist eine Stromquelle zur Pufferung der RAM-Versorgungsspannung gelegt. Diese Stromquelle besteht aus der Reihenschaltung eines Akkumulators 3 und einer Diode 7. Da die stand-by-Betriebsspannung des hier beno,Æzten CMOS-RAM-Speicherbausteins 1 bei 2V liegt, kann der Akkumulator 3 aus zwei Zellen mit 1,2V Klemmenspannung aufgebaut sein, also eine Klemmenspannung von 2,4V haben, wenn die Diode 7 eine Germaniumdiode mit entsprechen geringem inneren Widerstand ist. Der CMOS-RAM-Speicherbaustein hat eine Betriebsspannung von 5V +10%.In the examples according to FIGS. 1 and 2, the building block unit contains 2 a known CMOS RAM memory chip 1, which at its activation input (pin 18), its input for the supply voltage (pin 24) and its ground connection (pin 12) is provided with an edge circuit. To the input for the supply voltage (pin code 24) and the ground connection (pin 12) of the CMOS RAM memory module 1 is a power source laid for buffering the RAM supply voltage. This power source consists of the series connection of an accumulator 3 and a diode 7. As the stand-by operating voltage of the Æzten CMOS RAM memory module 1 used here is at 2V, the accumulator can 3 can be made up of two cells with 1.2V terminal voltage, i.e. one terminal voltage of 2.4V if the diode 7 corresponds to a germanium diode with a low internal Resistance is. The CMOS RAM memory module has an operating voltage of 5V + 10%.
Dies entspricht einer normalen Betriebsspannung von 5V, einer maximalen Betriebsspannung von 5,50V und einer minimalen Betriebsspannung von 4,50V. Von der Zuführung für die Betriebsspannung (pin 24) ist der Ladestromkreis für den Akkumulator 3 mittels des Transistors 4 abgezweigt, wobei die nur vernachlässigbar kleinen, inneren Widerstand aufweisende Kollektor-Emitter-Strecke des Transistors 4 in die Zuführungsleitung 8 für die Betriebsspannung gelegt ist. Die Bausteineinheit 2 hat dadurch die gleiche normale Betriebsspannung von SVi5%} maximale Betriebsspannung von 5,25V und minimale Betriebsspannung von 4,75V wie ein EPROM-Speicherbaustein.This corresponds to a normal operating voltage of 5V, a maximum Operating voltage of 5.50V and a minimum operating voltage of 4.50V. Of the The supply for the operating voltage (pin 24) is the charging circuit for the accumulator 3 branched off by means of the transistor 4, whereby the negligibly small, internal resistance having collector-emitter path of the transistor 4 in the Feed line 8 is laid for the operating voltage. The building block unit 2 has thereby the same normal operating voltage of SVi5%} maximum operating voltage of 5.25V and a minimum operating voltage of 4.75V like an EPROM memory chip.
Zur Bildung des Ladestromkreises ist die Basis des Transistors 4 über einen ohm'schen Ladevorwiderstand 10 mit der positiven Spannungsklemme des Akkumulators 3 verbunden. Die elektrische Größe des ohm'schen Ladevorwiderstandes 10 und die Ladekapazität des Akkumulators 3 sind derart aufeinander abzustimmen, daß einerseits während der Betriebszeit das vollständige Aufladen des Akkumulators sichergestellt und während der Nichtbetriebszeit der Bausteineinheit 2 das Entladen des Akkumulators über den CMOS-RAM-Speicherbaustein ausgeschlossen ist. The base of the transistor 4 is used to form the charging circuit via an ohmic charging resistor 10 to the positive voltage terminal of the Accumulator 3 tied together. The electrical size of the ohmic charging resistor 10 and the charging capacity of the accumulator 3 are to be coordinated in such a way that that on the one hand, the full charging of the accumulator during the operating time ensured and discharging during the non-operating time of the building block unit 2 of the accumulator via the CMOS RAM memory module is excluded.
An den Aktivierungseingang (pin 18) des CMOS-RAM-Speicherbausteins 1 sind in beiden Ausführungsformen ein ohm'scher Widerstand 6 als Verbindung zum Betriebsspannungseingang (pin 24) und ein Schalterelement als Verbindung zu dem #-Steuerungsanschluß der Bausteineinheit 2 angeschlossen.To the activation input (pin 18) of the CMOS RAM memory module 1 are in both embodiments an ohmic resistor 6 as a connection to Operating voltage input (pin 24) and a switch element as a connection to the # Control connection of building block unit 2 connected.
In der in Figur 1 wiedergegebenen bevorzugten Ausführungsform ist das Schalterelement ein durch den Schalttransistor 5 mit ohm'schen Spannungsteiler 12, 13 und Zenerdiode 11 gebildeter elektronischer Schalter, der auf das Absinken der Betriebsspannung in der Betriebsspannungszuleitung 8 durch Sperren des Transistors 5 anspricht. Die Zenerdiode 11 ist hierzu derart mit dem ohm'schen Spannungsteilet 12, 13 abgestimmt, daß der Transistor 5 nur dann durchgängig ist, wenn die in der Betriebsspannungszuleitung 8 anliegende Spannung einen Mindestwert hat, der etwa 0,5V unterhalb der Mindestbetriebsspannung liegt, also einen Mindestwert von 4,0V bis 4,25V. Unterhalb dieses Mindestwertes der Spannung in der Leitung 8 liegt die Basis des Transistors 5 über die Zenerdiode 11 und den elektrischen Spannungsteiler 12, 13 auf einer Spannung, bei der der Transistor 5 gesperrt ist. Bei gesperrtem Transistor 5 stellt sich an dem Aktivierungseingang (pin 18 des CMOS-RAM-Speisnerbausteins 1 die Betriebsspannung bzw.In the preferred embodiment shown in FIG the switch element through the switching transistor 5 with an ohmic voltage divider 12, 13 and Zener diode 11 formed electronic switch, which on the sinking the operating voltage in the operating voltage supply line 8 by blocking the transistor 5 responds. For this purpose, the Zener diode 11 is divided with the ohmic voltage 12, 13 matched that the transistor 5 is only continuous when the in the Operating voltage supply line 8 applied voltage has a minimum value, which is about 0.5V below the minimum operating voltage, i.e. a minimum value of 4.0V up to 4.25V. Below this Minimum value of the voltage in the line 8 is the base of the transistor 5 via the Zener diode 11 and the electrical Voltage divider 12, 13 at a voltage at which transistor 5 is blocked. When transistor 5 is blocked, the activation input (pin 18 of the CMOS-RAM power supply module 1 the operating voltage or
die Flfferspannung ein. Tn jedem Fall bedeutet dies den Zustand "high" am Aktivierungseingang und damit Inaktivierung des CMOS-RAM-Speicherbausteins für Speicherungsaufnahme oder Speicherungsabgabe.the flapping tension. In any case, this means the state "high" at the activation input and thus inactivation of the CMOS RAM memory module for Storage uptake or storage release.
Die Steuerung des Aktivierungseingangs mittels des NPN-Transistors 5 ergibt sich aus der folgenden Tabelle Spannung an Spannung an Funktion Ermitter Pin 18 high (5V) high (5V) IC ist inaktiviert = Stand by; keine Funktion möglich, Daten geschützt.The control of the activation input by means of the NPN transistor 5 results from the following table Voltage at voltage at function transmitter Pin 18 high (5V) high (5V) IC is deactivated = stand by; no function possible, Data protected.
low (OV) low (OV) Schreiben/Lesen mögl.low (OV) low (OV) write / read possible
undefiniert= high (2V Puffer- IC inaktiviert; IC aus Schaltung spannung) wegen Daten geschützt.undefined = high (2V buffer IC inactivated; IC from circuit voltage) protected because of data.
gezogen 1,5ko Kollektorwiderstand low (OV) = äußere high (2V Puffer- IC inaktiviert; Betr.-Spannung spannung) wegen Daten geschützt abgeschaltet 1,5 ka Kollektorwiderstand Eine Steuerung gleicher Art läßt sich auch mittels eines in der vereinfachten Ausführungsform gemäß Figur 2 vorgesehenen Handschalters 9 erreichen. Jedoch darf der Benutzer der Bausteineinheit 2 nicht vergessen, den Handschalter 9 zu öffnen bevor die Betriebsspannung abgeschaltet wird bzw. bevor die Bausteineinheit 2 aus einem Programmiergerät oder aus einer Prozessorschaltung herausgenommen wird.pulled 1.5ko collector resistance low (OV) = outer high (2V buffer IC inactivated; Operating voltage) switched off due to data protection 1.5 ka collector resistance A control of the same type can also be used by means of a hand switch provided in the simplified embodiment according to FIG Reach 9. However, the user of the building block unit 2 must not forget the Hand switch 9 to open before the operating voltage is switched off or before the building block unit 2 from a programming device or from a processor circuit is taken out.
In Abänderung der dargestellten elektrischen Schaltung der Figuren 1 und 2 kann der Akkumulator 3 auch aus drei Zellen zu je 1,2V Klemmenspannung aufgebaut werden, also eine Gesamtklemmenspannung von 3,6V erhalten. Hierdurch läßt sich eine etwashöhere Pufferspannung erreichen und für die Diode 7 eine Diode mit größerem inneren Widerstand, beispielsweise eine Siliciumdiode einsetzen. Andererseits empfiehlt sich ein Akkumulator mit 3,6V Klemmenspannung nurtwenn die Betriebszeit der Bausteineinheit 2 relativ groß im Vergleich zur Nichtbetriebszeit ist, also die Betriebsspannung relativ langzeitig anliegt.Modifying the electrical circuit shown in the figures 1 and 2, the accumulator 3 can also be made up of three cells, each with a terminal voltage of 1.2V , i.e. a total terminal voltage of 3.6V. This allows a Achieve a slightly higher buffer voltage and a diode with a larger one for the diode 7 use internal resistance, for example a silicon diode. On the other hand, recommends an accumulator with 3.6V terminal voltage is only available if the operating time of the component unit 2 is relatively large compared to the non-operating time, i.e. the operating voltage is applied for a relatively long time.
Die Figuren 1 und 2 zeigen nur die mit der Randbeschaltung verbundenen Anschlüsse des CMOS-RAM-Speicherbausteines 1.Figures 1 and 2 show only those associated with the edge wiring Connections of the CMOS RAM memory module 1.
Alle übrigen Anschlüsse des CMOS-RAM-Speicherbausteins 1 sind als Anschlüsse der Bausteineinheit 2 herausgeführt.All other connections of the CMOS RAM memory chip 1 are as Connections of the building block unit 2 led out.
Figur 3 zeigt das Schaltbild einer besonders einfachen Ausführungsform des Anpassungselements 20. Im Schaltbild gemäß Figur 3 sind nur diejenigen Anschlüsse und Leitungen wiedergegeben, die zur Anpassung der Bausteineinheit 2 an herkömmliche Entwicklungs- und Programmiergeräte zu variieren sind. Oabei sind auf der linken Seite des Schjltbildes die Anschlüsse zu dem Entwicklungs- bzw.Figure 3 shows the circuit diagram of a particularly simple embodiment of the adaptation element 20. In the circuit diagram according to FIG. 3, only those connections are shown and lines reproduced, which are used to adapt the building block unit 2 to conventional Development and programming devices are to be varied. Both are on the left Side of the diagram shows the connections to the development or
Programmiergerät und auf der rechten Seite des Schaltbildes die Anschlüsse zu der Bausteineinheit 2 wiedergegeben.Programming device and the connections on the right-hand side of the circuit diagram to the building block unit 2 reproduced.
Tm dargescellten Beispiel enthält das Anpassungselement 20 eine invertierende Transistorschaltung mit einem npn-Transistor 21. Die Basis dieses Transistors 21 ist über einen ohm'schen Widerstand 22 an den Anschluß FF (pin 18) zum Entwicklungs- bzw. Programmiergerät gelegt.In the example shown, the adaptation element 20 contains an inverting Transistor circuit with an npn transistor 21. The base of this transistor 21 is via an ohmic resistor 22 to the connection FF (pin 18) for the development or programming device.
Der Kollektor des npn-Transistors 21 liegt an dem Anschluß WE (Buchse 21) zur Bausteineinheit 2 (Figuren 1 und 2) und über einen ohm'schen Widerstand 23 an dem im übrigen durchgeschleiften Betriebsspannungsanschluß (pin 24 und Buchse 24). Der Emitter des npn-Transistors 21 liegt an den Anschlüssen TS (Buchse 18) und TF (Buchse 20) zur Bausteineinheit 2 (Figuren 1 und 2) sowie an dem im übrigen durchgeschleiften Masseanschluß (pin 12 und Buchse 12). Die Verbindungen Vpp (pin 21) und WF (pin 20) zum Entwicklungs- bzw. Programmiergerät sind nicht durchgeführt (nc). Mit diesem Anpassungselement wird erreicht, daß unabhängig vom Zustand an den Anschlüssen Vpp (pin 21) und OE (pin 20) der Zustand am Anschluß WE (pin 18) zum Entwicklungs- und Programmiergerät invertiert am Anschluß W (Buchse 21) zu Bausteineinheit 2 auftritt, während der Zustand an den Anschlüssen tg (Buchse 18) und m (Buchse 20) zur Bausteineinheit 2 unabhängig vom Zustand am Anschluß CE bzw. am Anschluß W stets "low" ist. Die invertierende Wirkung wird dadurch erzielt, daß bei Zustand "high" an tF der npn-Transistor 21 leitend ist und daher den Anschluß WE (Buchse 21) mit den stets an Masse (OV) liegenden Anschlüssen CS (Buchse 18) und OE (Buchse 20) parallelschaltet. Bei Zustand "low" an CE (pin 18) sperrt der npn-Transistor 21, so daß sich an dem Anschluß WE (Buchse 21) über den Widerstand 23 von der Betriebsspannung her der Zustand "high" aufbaut.The collector of the npn transistor 21 is connected to the connection WE (socket 21) to the building block unit 2 (Figures 1 and 2) and via an ohmic resistor 23 to the operating voltage connection (pin 24 and socket 24). The emitter of the npn transistor 21 is connected to the terminals TS (socket 18) and TF (socket 20) to the building block unit 2 (Figures 1 and 2) and the rest of the looped through ground connection (pin 12 and socket 12). The connections Vpp (pin 21) and WF (pin 20) to the development or programming device are not carried out (nc). With this adjustment element will achieved that independently from the state at the connections Vpp (pin 21) and OE (pin 20) the state at the connection WE (pin 18) to the development and programming device inverted at connection W (socket 21) for module unit 2 occurs, while the status occurs at connections tg (socket 18) and m (socket 20) to module unit 2 regardless of the state at connection CE or at connection W is always "low". The inverting effect is achieved by that in the "high" state at tF the npn transistor 21 is conductive and therefore the connection WE (socket 21) with the connections CS (socket 18) always connected to earth (OV) and OE (socket 20) connects in parallel. In the "low" state at CE (pin 18), the locks npn transistor 21, so that at the connection WE (socket 21) via the resistor 23 the "high" state builds up in terms of the operating voltage.
Alle übrigen Anschlüsse sind im Anpassungselement durchgeschleift ebenso wie der Anschluß für die Betriebsspannung (pin 24 und Buchse 24) und der Masseanschluß (pin 12 und Buchse 12).All other connections are looped through in the adapter element as well as the connection for the operating voltage (pin 24 and socket 24) and the Ground connection (pin 12 and socket 12).
Bedeutung: TF = Chip-enable = = Chip-select = = output-enable WE = write-enable low = oV high = 2- 5V Figur 4 zeigt die Bausteineinheit schematisch in vertikalem Schnitt, wobei der Schnitt den Masseanschluß (pin 12) und den Betrieh>Jpannungsanschluß (pin 24) zeigt. Diese Anschlußstifte (pins) sind,wie sämtliche Anschlußstifte 16, in pin-Anordnung eines EPROM-Speicherbausteins in der Grundp7Ztte 15 befestigt. Auf der Oberseite der Grundplatte 15 sind der CMOS-RAM-Speicherbaustein 1 und die elektrischen Bauelemente der Randbeschaltung angebracht. Figur 4 zeigt von diesen elektrischen Bauelementen den Akkumulator 3, die Betriebsspannungszuführungsleitung 8 zum CMOS-RAM-Speicherbaustein 1, mit dem in dieser Betriebsspannungszuleitung 8 angebrachten Transistor 4.Meaning: TF = chip-enable = = chip-select = = output-enable WE = write-enable low = oV high = 2- 5V Figure 4 shows the building block unit schematically in vertical section, the section showing the ground connection (pin 12) and shows the operating voltage connection (pin 24). These connecting pins (pins) are, like all pins 16, in a pin arrangement of an EPROM memory module attached to the base plate 15. The CMOS RAM memory module is located on the top of the base plate 15 1 and the electrical components of the edge circuit attached. Figure 4 shows of these electrical components, the accumulator 3, the operating voltage supply line 8 to the CMOS RAM memory chip 1, with the operating voltage supply in this 8 attached transistor 4.
Ferner sind der an den Transistor 4 angeschlossene, im Ladestromkreis des Akkumulators 3 liegende Ladevorwiderstand 10 und die im Pufferstromkreis liegende Diode 7 gezeigt, die mit dem Akkumulator 3 und dem CMOS-RAM-Speicherbaustein 1 verbunden ist. Sämtliche zu der Randbeschaltung des CMOS-RAM-Speicherbausteins 1 gehören-18 den Bauelemente und Anschlußleitungen sind mit dem CMOS-RAM-Speicherbaustein 1 zu einem Block 17 vereinigt, der mit elektrisch isolierendem Kunststoff zusammengegossen ist.Furthermore, the connected to the transistor 4, in the charging circuit of the accumulator 3 lying charging resistor 10 and lying in the buffer circuit Diode 7 is shown, which is connected to the accumulator 3 and the CMOS RAM memory module 1 is. All of them belong to the edge circuitry of the CMOS RAM memory module 1 -18 the components and connecting lines are connected to the CMOS RAM memory module 1 a block 17 combined, which is cast together with electrically insulating plastic is.
Das Anpas sungse lement 20 ist {-b(nFtllls blockart;l9 ausge- bildet. Dieser Block 24 hat in etwa die Form eines Untersockels, auf den die Bausteineinheit 2 aufsteckbar ist. Zu diesem Zweck sind in der Oberseite des Blockes 24 Buchsen 25 angebracht, in die die Anschlußstifte 16 der Bausteineinheit 2 einsteckbar sind. An der Unterseite weist der Block 24 Anschlußstifte 26 in pin~ Anordnung eines EPROM-Speicherbausteins auf. Diese Anschlußstifte 26 sind in einer Grundplatte 27 befestigt, die im übrigen den Block und die in ihm vereinigten Bauelemente trägt, und zwar einen npn-Transistor 21 und mit diesem Transistor 21 verbundene ohm'sche Widerstände 22 und 23 sowie von den jeweiligen Anschlußstiften 26 zu entsprechenden Anschlußbuchsen 25 führende Verbindungsleitungen 28. Der sockelartige Block 24 ist aus elektrisch isolierendem Kunststoff gegossen.The adaptation element 20 is {-b (nFtllls block type; l9 is forms. This block 24 has approximately the shape of a sub-base on which the building block unit 2 can be attached. For this purpose there are 24 sockets in the top of the block 25 attached, into which the connecting pins 16 of the building block unit 2 can be inserted. On the underside, the block 24 has connecting pins 26 in a pin arrangement of an EPROM memory module on. These connecting pins 26 are fastened in a base plate 27, the rest of the carries the block and the components united in it, namely an npn transistor 21 and ohmic resistors 22 and 23 connected to this transistor 21 as well as leading from the respective connection pins 26 to corresponding connection sockets 25 Connecting lines 28. The base-like block 24 is made of electrically insulating Cast plastic.
Speicherbaustein für Mikroprozessoren 1 CMOS-RAM-Speicherbaustein 2 Bausteineinheit 3 Akkumulator 4 Transistor 5 Schalttransistor 6 ohmscher Widerstand 7 Diode 8 Zuführungsleitung 9 Handschalter 10 Ladevorwiderstand 11 Zenerdiode 12 Spannungsteiler 13 Spannungsteiler 15 Grundplatte 16 Anschlußstift 17 Block 18 Anschlußleitungen 20 Anpassungselement 21 npn-Transistor 22 ohm'scher Widerstand 23 ohm'scher Widerstand 24 Block 25 Buchsen 26 Anschlußstifte 27 Grundplatte 28 Verbindungsleitung LeerseiteMemory module for microprocessors 1 CMOS RAM memory module 2 building block unit 3 accumulator 4 transistor 5 switching transistor 6 ohmic resistance 7 Diode 8 Supply line 9 Manual switch 10 Charging resistor 11 Zener diode 12 Voltage divider 13 voltage divider 15 base plate 16 connector pin 17 block 18 connecting lines 20 matching element 21 npn transistor 22 ohmic Resistor 23 ohmic resistance 24 block 25 sockets 26 connecting pins 27 base plate 28 connecting cable Blank page
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823234004 DE3234004A1 (en) | 1982-09-14 | 1982-09-14 | Memory chip for microprocessors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823234004 DE3234004A1 (en) | 1982-09-14 | 1982-09-14 | Memory chip for microprocessors |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3234004A1 true DE3234004A1 (en) | 1984-03-15 |
Family
ID=6173155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823234004 Withdrawn DE3234004A1 (en) | 1982-09-14 | 1982-09-14 | Memory chip for microprocessors |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3234004A1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6339338B1 (en) | 2000-01-18 | 2002-01-15 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
WO2002082248A2 (en) * | 2001-04-04 | 2002-10-17 | Infineon Technologies Ag | Integrated circuit with low energy consumption in a power saving mode |
US7342405B2 (en) | 2000-01-18 | 2008-03-11 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
US7714603B2 (en) | 2000-01-18 | 2010-05-11 | Formfactor, Inc. | Predictive, adaptive power supply for an integrated circuit under test |
-
1982
- 1982-09-14 DE DE19823234004 patent/DE3234004A1/en not_active Withdrawn
Non-Patent Citations (1)
Title |
---|
NICHTS-ERMITTELT * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6339338B1 (en) | 2000-01-18 | 2002-01-15 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
WO2001073929A3 (en) * | 2000-01-18 | 2002-04-25 | Formfactor Inc | Apparatus for reducing power supply noise in an integrated circuit |
US6456103B1 (en) | 2000-01-18 | 2002-09-24 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
US7342405B2 (en) | 2000-01-18 | 2008-03-11 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
US7714603B2 (en) | 2000-01-18 | 2010-05-11 | Formfactor, Inc. | Predictive, adaptive power supply for an integrated circuit under test |
WO2002082248A2 (en) * | 2001-04-04 | 2002-10-17 | Infineon Technologies Ag | Integrated circuit with low energy consumption in a power saving mode |
WO2002082248A3 (en) * | 2001-04-04 | 2003-07-31 | Infineon Technologies Ag | Integrated circuit with low energy consumption in a power saving mode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3047186A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT DEVICE WITH CONTROL SIGNAL GENERATION CIRCUITS | |
EP0268106B1 (en) | System for cashless transactions | |
DE3705140C2 (en) | Power-on / reset circuit implemented in MOS technology for logic circuit arrangements, in particular for peripherals of microprocessors | |
DE3911450A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT WITH SELECTABLE OPERATING FUNCTIONS | |
DE4121053C2 (en) | Memory cell with floating gate transistor | |
DE4336887C2 (en) | Semiconductor integrated circuit device and method for driving a semiconductor integrated circuit device | |
DE3609057C2 (en) | ||
DE3038641A1 (en) | SEMICONDUCTOR MEMORY CIRCUIT | |
DE3234004A1 (en) | Memory chip for microprocessors | |
DE4131237C2 (en) | Output circuit | |
DE3200613C2 (en) | ||
EP0086360B1 (en) | Electric nonvolatile word-programmable memory and use of such a memory | |
DE3107902A1 (en) | INTEGRATED MOS CIRCUIT | |
DE2902867C2 (en) | ||
WO2009130061A1 (en) | Energy storage | |
DE102005023911A1 (en) | Semiconductor circuit device and method for operating the semiconductor switching device | |
DE4138061C2 (en) | Semiconductor storage unit | |
DE4203829C2 (en) | DC supply circuit | |
DE3823581A1 (en) | DEVICE FOR LIMITING THE INPUT CURRENT OF A POWER SUPPLY | |
DE10131007B4 (en) | Device for driving a memory cell of a memory module and memory module | |
DE102004055466B4 (en) | Apparatus and method for measuring memory cell currents | |
EP0404995B1 (en) | Integrated-circuit array | |
DE3525061A1 (en) | Charging network | |
DE19951818C2 (en) | Electrically erasable and programmable non-volatile memory device | |
DE3002646A1 (en) | Supply circuit for CMOS memory circuits - has capacitive stage to maintain supply for period following main supply drop=out |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |