DE3242113A1 - Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper - Google Patents

Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper

Info

Publication number
DE3242113A1
DE3242113A1 DE19823242113 DE3242113A DE3242113A1 DE 3242113 A1 DE3242113 A1 DE 3242113A1 DE 19823242113 DE19823242113 DE 19823242113 DE 3242113 A DE3242113 A DE 3242113A DE 3242113 A1 DE3242113 A1 DE 3242113A1
Authority
DE
Germany
Prior art keywords
layer
silicon
silicon nitride
trenches
reactive ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823242113
Other languages
English (en)
Inventor
Johann Dr. 7401 Pliezhausen Greschner
Hans-Joachim Dr. 05401 Burlington Vt. Trumpp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE19823242113 priority Critical patent/DE3242113A1/de
Priority to DE8383109945T priority patent/DE3379363D1/de
Priority to EP83109945A priority patent/EP0111086B1/de
Priority to US06/546,612 priority patent/US4502914A/en
Priority to JP58212610A priority patent/JPS59107518A/ja
Publication of DE3242113A1 publication Critical patent/DE3242113A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/947Subphotolithographic processing

Description

Anmelderin: IBM Deutschland GmbH
Pascalstraße 100 7000 Stuttgart 80
Verfahren zur Herstellung einer dünnen dielektrischen Isolation in einem Siliciumhalbleiterkörper
• Die Erfindung betrifft ein Verfahren zur Herstellung einer dünnen dielektrischen Isolation in einem Siliciumhalbleiterkörper.
In der monolithischen integrierten Schaltkreistechnologie ist es sowohl für bipolare, Feldeffekt- oder ähnliche Anordnungen im allgemeinen üblich, verschiedene aktive und/oder passive Elemente in der integrierten Schaltkreisstruktur voneinander zu isolieren. Eine der bekannten Isolationsmethoden ist die sog. Sperrschichtisolation. Dabei werden Isolationswannen dadurch gebildet, daß Halbleiterbereiche mit entgegengesetzt dotierten Halbleiterzonen umgeben werden. Die dabei zwischen den eingebrachten Halbleiterzonen und dem zu isolierenden Halbleiterbereich entstehenden Halbleiterübergänge bilden in Sperrichtung betriebene Dioden, was die angestrebte Isolation bewirkt.
Eine weitere bekannte, bei integrierten Halbleiteranordnungen angewendete Isolationsmethode ist die sog. dielektrische Isolation. Dabei werden die zu isolierenden Halbleiterbereiche mit einer dielektrischen Isolationswanne umgeben. Innerhalb dieser Isolationswanne werden dann die zu isolierenden Elemente erzeugt. Die dielektrische Isolation hat gegenüber der Sperrschicht-Isola-
GE 981 024
tion den wesentlichen Vorteil, daß die Schaltkreise direkt im Anschluß an die Isolation erzeugt werden können, woraus eine größere Packungsdichte der aktiven und passiven Elemente auf einem integrierten Halbleiterchip resultiert.
Bei einer Ausführungsform der dielektrischen Isolation werden Gräben in Silicium gebildet, in denen dann die Isolationsbereiche ausgebildet werden. Während der Ausbildung der Gräben wird die übrige Oberfläche des HaIbleitersubstrats durch eine Schutzschicht geschützt, die im wesentlichen von dem Ätzmittel zum Atzen von Silicium, das zur Ausbildung der Gräben verwendet wird, nicht angegriffen wird. Die übliche Schutzschicht besteht aus einer Siliciumdioxid-Siliciumnitrid-Sandwichstruktur. Im Anschluß an die Ausbildung der Gräben durch konventionelles Ätzen wird das Siliciumhalbleitersubstrat in konventioneller Weise einer Oxidation unterzogen, wodurch das Silicium im Bereich der Gräben oxidiert wird und das resultierende Siliciumdioxid die Gräben ausfüllt. Gleichzeitig findet eine weitere Oxidation in das Siliciumhalbleitersubstrat hinein unter Ausbildung von Isolationsbereichen statt. Bei der herkömmlichen thermischen Oxidation zum Auffüllen der Gräben mit Oxid entstehen jedoch unerwünschte Strukturen an den Kanten der Gräben, die als "Vogelschnäbel" (bird's beak) bezeichnet werden. Mit Vogelschnäbeln wird die Ausbildung eines nicht planaren Siliciumdioxids an der Oberfläche des Grabens bezeichnet, welches durch die laterale Oxidation unterhalb der Siliciumdioxidschicht verursacht wird. Da die Oxidation einer bestimmten Dicke des Siliciums einen nahezu äquivalenten Betrag an freiem Raum für die Ausdehnung des Oxids erfordert und andererseits die Siliciumdioxid/Siliciumnitrid-Sandwichstruktur eine unbegrenzte Ausdehnung nicht gestattet, ist das Er-
GE 981 024
gebnis eine Aufwölbung der Siliciumdioxid/Siliciumnitridstruktur an den Kanten des Grabens. Als Ergebnis wird eine allgemeine Spannung an der Peripherie des Grabens erhalten, und es treten Schwierigkeiten auf bei der Herstellung von Diffusionen, die unmittelbar an den vertikalen Teil der Siliciumdioxidisolation angrenzen sollen. Dieses nicht direkte Angrenzen der Diffusion an die Isolation macht einen wesentlichen Vorteil der ursprünglich geplanten Siliciumdioxidisolation zunichte. In der Patentliteratur wurden eine Reihe von Alternativen vorgeschlagen zur Eliminierung oder wesentlichen Reduzierung des Vogelschnabelproblems. In diesem Zusammenhang wird verwiesen auf die US-Patentschriften 3 886 000? 3 900 350; 3 958 040; 3 961 999; 3 966 514; 4 002 511 und 4 170 492.
Eine Alternative zu der eingelagerten Oxidisolation ist die tiefe dielektrische Isolation, welche die Ausbilbildung von rechtwinkligen Gräben durch reaktive Ionenätzverfahren und die Ausfüllung der Gräben zur Ausbildung der Isolation für die einzelnen Siliciumbereiche des Substrats betrifft. Dieses Verfahren weist jedoch auch einige erhebliche Nachteile auf. So kann beispielsweise zur Auffüllung der Gräben kein thermisches Oxid verwendet werden, sondern ein Oxid, welches chemisch aus einer silan- und sauerstoffhaltigen Gasphase abgeschieden wird oder Polysilicium. Das Auffüllen der Gräben mit Oxid durch chemische Abscheidung aus der Gasphase kann zu einer schlechten Oxidqualität bzw. einer Nahtlinie in der Mitte der Gräben führen. Diese Nahtlinie kann die Kontinuität des auf der Oberfläche verlaufenden metallischen Leiterzugs beeinflussen und schließlich einen Leitfähigkeitsfehler verursachen. Das chemisch aus der Gasphase abgeschiedene Oxid weist während der nachfolgenden verschiedenen Temperaturprozesse
GE 981 024
nicht den gleichen thermischen Ausdehnungskoeffizienten wie Silicium auf. Bei Prozeßtemperaturen über etwa 1000 0C werden daher Spannungen in dem Siliciumbereich um die Gräben erzeugt, aus denen Defekte resultieren, die sich bis in die Bereiche der einzelnen Strukturen erstrecken können. Des weiteren ist chemisch aus der Gasphase abgeschiedenes Oxid schwierig zu planarisieren. Dies ist darauf zurückzuführen, daß bei diesem Verfahren ein Oxid von etwa gleicher Schichtdicke innerhalb und außerhalb der Gräben erzeugt wird. Ein Verfahren zur Herstellung von tiefen dielektrischen Isolationen ist beispielsweise in der US-Patentschrift 3 966 577 beschrieben.
In der US-Patentschrift 4 209 349 ist ein Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen beschrieben. Bei diesem Verfahren werden auf einem Substrat zunächst Bereiche einer ersten Isolierschicht ausgebildet, so daß im wesentlichen horizontale sowie im wesentlichen vertikale Oberflächen vorliegen. Darüber wird eine zweite Isolierschicht aus gegenüber der ersten Isolierschicht verschiedenem Material aufgebracht und einem reaktiven Ionenätzverfahren derart unterzogen, daß die horizontalen Bereiche der zweiten Isolierschicht abgetragen werden und lediglich sehr schmale Bereiche dieser Schicht auf den vertikal gerichteten Oberflächenbereichen der ersten Isolierschicht bzw. den betreffenden Bereichen des Substrats verbleiben. Anschließend wird eine thermische Oxidation der freiliegenden Substratbereiche vorgenommen und zur endgültigen Freilegung der gewünschten Maskenöffnungen die dort befindlichen Bereiche der zweiten Isolierschicht entfernt. Mit diesem Verfahren sollen sich kleinere als die mit bisher üblichen photoli-
GE 981 024
- -11 -
thographischen Verfahren bestimmten Minimaldimensionen erzielen lassen.
In dem Verfahren der US-Patentschrift bestimmt die erste Isolierschicht (SiO2) die Position und Dicke der Maske (Spalte 2, Zeile 62). Alle Öffnungen in der Isolierschicht werden durch Standardphotolithographie und Ätztechniken hergestellt (Spalte 3, Zeile 21), bei denen keine vertikalen Seitenwände erhalten werden. In
TO dem erfindungsgemäßen Verfahren bestimmt die Photoresistschicht die Position und Dicke der Maske. In dem Verfahren der US-Patentschrift werden durchweg Heißprozesse durchgeführt, beispielsweise eine thermische Oxidation bei 970° (Spalte 4, Zeile 65) und die Abscheidung von Si-,Ν. aus der Gasphase bei ungefähr 1000° (Spalte 5, Zeile 69), während bei dem erfindüngsgemäßen Verfahren sog. .Kaltprozesse unterhalb 300 0C durchgeführt werden, die eine universellere Anwendbarkeit gestatten. Mit dem Verfahren der US-Patentschrift sind Masken mit einer Schichtdicke < 0,5 μΐη herstellbar, welche als Masken zum Ätzen von tiefen Gräben nicht geeignet sind. Mit dem erfindungsgemäßen Verfahren dagegen können Masken mit einer Dicke von 2 bis 3 um hergestellt werden, die zum fitzen von 4 bis 5 um tiefen Gräben in das Siliciumsubstrat geeignet sind. Aus der thermischen Oxidation (Spalte 4, Zeile 64 der US-Patentschrift) resultiert eine asymmetrische Maske, bei der das oben näher beschriebene Vogelschnabelproblem eine Rolle spielt, durch welches die Maske zum Ätzen von Gräben unbrauchbar wird. Die erfindungsgemäß hergestellte Maske weist streng vertikale Seitenwände auf und ist symmetrisch aufgebaut.
In der US-Patentschrift 4 274 909 ist ein Verfahren zur Herstellung dünner dielektrischer Isolationszonen in
GE 981 024
einem Halbleitersubstrat beschrieben. Dazu wird eine
erste Schicht über erste für Halbleiterstrukturen vorgesehene Bereiche des Substrats aufgetragen. Ein Überzug wird auf der ersten Schicht und auf dem Siliciumsubstrat angeordnet, wobei die Dicke dieses Überzugs
der Breite der geplanten Isolation entspricht. Eine
zweite Schicht aus gegenüber der ersten Schicht verschiedenem Material wird dann auf dem überzug angeordnet. Die Struktur wird planarisiert, wobei zweite, für Halbleiterstrukturen vorgesehene Bereiche, die von dem überzug und der zweiten Schicht bedeckt sind, durch
Teile des Überzugs von den ersten, für Halbleiterstrukturen vorgesehenen Bereichen, die von der ersten
Schicht und dem überzug bedeckt sind, getrennt werden.
Die Teile des Überzugs, die beide bedeckten Bereiche
trennen, werden bis zum Siliciumsubstrat über den vorgesehenen Isolationszonen entfernt. Ein Graben wird
dann in das Siliciumsubstrat bis zur gewünschten Tiefe geätzt unter Verwendung der bedeckten Bereiche als
Maske und in typischer Weise durch thermische Oxidation aufgefüllt.
Da die erste Schicht der US-Patentschrift 4 274 909,
die aus Siliciumnitrid oder polykristallinem Silicium
besteht und zur Definition der Maskenöffnungen dient,
unter Anwendung konventioneller Photoresisttechnologie geätzt wird, werden keine vertikalen Maskenprofile erhalten. Erfindungsgemäß definieren streng vertikal ge-. ätzte Resiststrukturen die Maskenöffnungen. Weiterhin
werden die öffnungen über den vorgesehenen Isolationszonen gemäß der US-Patentschrift durch Naßätzen des
Überzugs aus Siliciumdioxid oder Aluminiumoxid (Spalte 4, Zeile 6) hergestellt, wobei eine Unterätzung der
Maske stattfindet. Erfindungsgemäß werden die Masken-
öffnungen durch Trockenätzen hergestellt. Die Planari-
GE 981 024
sierung der Struktur gemäß der US-Patentschrift durch Zurückätzen der zweiten Schicht (Photoresist) und des Überzugs ist problematisch, wenn gleichzeitig schmale und breite Strukturen zu planarisieren sind. Erfindungsgemäß muß eine derartige Planarisierung nicht durchgeführt werden. Die Ätzmaske, die gemäß dem Verfahren der US-Patentschrift hergestellt wird, besteht aus verschiedenen Materialien, beispielsweise aus Siliciumnitrid und Resist, wobei letzterer nicht gegen die zum Trockenätzen verwendeten, SF,- und Cl~-halti-
o i
gen Gase resistent ist. Erfindungsgemäß besteht die Ätzmaske aus Siliciumdioxid. Wie bereits im Zusammenhang mit der US-Patentschrift 4 209 349 erörtert, macht auch das Verfahren gemäß USP 4 274 909 von Heißprozessen Gebrauch, und es können nur sehr dünne Masken mit einer Dicke < 1 μΐη, vorzugsweise < 0,5 μπι hergestellt werden.
Aufgabe der Erfindung ist die Bereitstellung eines Verfahrens, mit dem dünne dielektrische Isolationen mit einer Breite von ungefähr 1 μπι und einer Tiefe von etwa 5 μπι in Siliciumhalbleitersubstraten hergestellt werden können.
Die Aufgabe der Erfindung wird gelöst durch ein Verfahren mit den Merkmalen des Patentanspruchs 1.
Das erfindungsgemäße Verfahren macht Gebrauch von einem Dreilagenprozeß zur Herstellung einer Resiststruktur mit streng vertikalen Seitenwänden, die zur Herstellung dünner Wände aus Siliciumnitrid verwendet werden. Diese dienen in einem Maskenumkehrverfahren zur Definition von öffnungen einer Siliciumdioxidmaske. Die Siliciumdioxidmaske, welche Schichtdicken bis zu etwa 1,5 μπι aufweist, kann zum Ätzen von etwa 5 μπι tiefen Gräben in das SiIi-
GE 981 024
ciurahalbleitersubstrat verwendet werden. Die Auffüllung der Gräben erfolgt durch thermische Oxidation od3r durch Aufspinnen eines Kunststoffs, beispielsweise Polyimid. Wie zu bemerken ist, wird die Breite des IsolatJ.onsgrabens bei einer Auffüllung durch thermische Oxidation verdoppelt, während bei einer Auffüllung mit Kunststoff die ursprüngliche Breite von etwa 0,5 ',im erhalten bleibt.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
15
Fign. IA den grundsätzlichen Verfahrensabiruf zur bis IE Herstellung einer dünnen dielektr.sehen
Isolation gemäß der Erfindung;
Fig. 2 eine Dreilagenstruktur zur Herstellung
eines steilen Resistprofils;
Fig. 3 das Ätzen eines steilen Resistprofils;
Fig. 4 die Abscheidung von Siliciumnitrid auf
den horizontalen und vertikalen Qöerflachen der Photoresiststruktur;
Fig. 5 die Herstellung von Siliciumnitridwänden durch Ätzen;
Fig. 6A die Abscheidung des eigentlichen F.askenmaterials zum Ätzen der Gräben in das Substrat;
GE 981 024
BÄD~QBimiNAL
Fig.. 6B eine Variante des Verfahrens zur Abschei- und 6C scheidung von Maskeranaterial und zur Planarisierung der Oberflächeϊ
Fig. 7 die Entfernung der in das Maskenmaterial
eingebetteten Siliciumnitridwande;
Fig» 8 das öffnen der Maske durch reaktives
Ionenätzen;
10
Fi::, 9 das litzen der tiefen Gräben in das Substrat;
Fig. 10 das Auffüllen der Gräben durch thermisehe Oxidation;
Fig. 11 das Abätzen des Siliciumdioxids von der Oberfläche und die anschließende Reoxidation;
20
F^g. 12 das Auffüllen der Gräben mit Kunststoff.
SSM 1 (Sekundärelektronenmikroskop- oder Raster- · elektronenmikroskopaufnähme) entspricht
Fig. 3 und zeigt ein Photoresistprofil mit vertikalen Seitenwänden;
SiSM 2 entspricht Fig. 4 und zeigt den mit Siliciumnitrid bedeckten Photoresist mit vertikalen
Seitenwänden;
S5!4 3 entspricht Fig. 5 und zeigt etwa 0,3 um breite Wände aus Siliciumnitrid;
QE 981 024
BAD ORIGfMAL
SEM 4 entspricht Fig. 6A und zeigt Siliciumnitridwände, eingebettet in mittels Kathodenzerstäubung aufgetragenes Siliciumdioxid;
SEM 5 entspricht Fig. 8 und zeigt eine Siliciumdioxidmaske, die bis zum Siliciumsubstrat geöffnet ist;
SEM 6 entspricht Fig. 9 und zeigt die tiefen"Gräben im SiI
fernt;
im Silicium, die SiO^-Maske ist bereits ent-
SEM 7 entspricht Fig. 11 und zeigt die Gräber nach dem Auffüllen durch thermische Oxidation.
Wesentlichstes Merkmal des erfindungsgemäßen Verfahrens ist die Bereitstellung einer Siliciumdioxid-Ätzmaske mit nur 0,2 tun breiten öffnungen mit vertikalen Seitenwänden. Diese wird verwendet zum Ätzen von 0,5 μΐη breiten Gräben in das Siliciumsubstrat. Die Gräben werdei anschließend mit dielektrischem Material aufgefüllt.
Zur Herstellung der Siliciumdioxidmaske sind gemäß den Fign. IA bis C folgende Schritte notwendig:
- Die Ausbildung eines vertikalen Resistprofils durch reaktives Ionenätzen und die Abscheidvng von Siliciumnitrid aus einem Plasma (Fig. "IJs.) ;
- Die Entfernung von Siliciumnitrid von allen horizontalen Oberflächen durch reaktives Ionenätzen und das Entfernen des Resists unter Erhalt, von Siliciumnitridwänden (Fig. 2B);
GE 981 024
BAD ORIGIiSJAL
Umwandlung der Sillciumnitridwände in Öffnungen einer Maske in einem Umkehrverfahren durch Abscheidung des Maskierungsmaterials Siliciumdioxid über den Siliciumnitridwänden, Abtragen des Siliciumdioxids durch Ätzen, bis die Spitzen der
Siliciumnitridwände freigelegt sind und Entfer-. . nung der Siliciumnitridwände durch Plasmaätzen (Fig. IC).
D.'.e Gräben werden durch reaktives Ionenätzen in das Siljciumsubstrat geätzt, und das Maskenmaterial wird entfernt (Fig. ID). Anschließend werden die Gräben durch thermische Oxidation mit Siliciumdioxid oder mit einem anderen Material gefüllt. Das Siliciumdioxid auf der Substratoberfläche wird durch reaktives Ionenätzen entfernt (Fig. IE), und das Silicium wird reoxidiert zu einer Schichtdicke, die für weitere Prozesse erwünscht i^t. Werden die Gräben mit Polyimid aufgefüllt, dann erfolgt dies im Anschluß an die Heißprozesse.
Vor dem Auffüllen mit Polyimid 13 (Fig. 12) wird eine thermische Oxidation durchgeführt, bis die Grabenwände mit einer etwa 25 nm dicken Oxidschicht 11 bedeckt sind. Diese wird durch Abscheidung von etwa 50 nm Si— liciumnitrid 12 .versiegelt. .
D^.e Fign. 2 bis 12 zeigen verschiedene Stadien des Verfahrens gemäß der Erfindung. Auf ein Halbleiterplättchen aus P leitendem Material, z.B. einem Siliciumsubstrat mit einem spezifischen Widerstand von 10 Ω-cm, in dem eine N leitende Zone hergestellt wurde (nicht gezeigt) , wird in einem üblichen Verfahren bei einer Temper, atur im Bereich zwischen 950 und 1170 0C und einer Ciuer von etwa 17 Minuten eine N leitende Schicht mit
18 Giner maximalen Störelementkonzentration von 10 Ato-
GE 981 0 24 ·
BAD ORIGINAL
3242T13
men/cm epitaktisch aufgewachsen. Während des Niederschlagens dieser Schicht findet eine Ausdiffusion der N leitenden Zone in diese Schicht hinein statt. Die Epitaxieschicht 1 (Fig. 2) hat eine Stärke in der Großenordnung zwischen 1 und 4 μπι, entsprechend den übrigen Daten der integrierten Schaltung. Für die Zwecke der vorliegenden Erfindung wird eine Epitaxieschicht 1 mit einer Stärke von 2,35 um angenommen, wobei dx« Epitaxieschicht 0,35 um dicker ist als für übliche Prozesse, weil 0,35 μπι Silicium durch Oxidation währene der Durchführung des erfindungsgemäßen Verfahrens verbraucht werden. Die Epitaxieschicht 1 kann beispielsweise unter Verwendung einer Vorrichtung und eines Verfahrens aufgebracht werden, wie sie in der US-Patentschrift 3 424 beschrieben sind. In Fig. 2 wird dann eine Schicht 2 aus dielektrischem Material nach üblichen Verfahren aufgetragen. Die Schicht 2 kann beispielsweise aus Siliciumdioxid bestehen, welches durch thermische Oxidation bei 925 0C erzeugt wird. Die Schicht 2 kann auch aus einer Siliciumdioxid- und einer Siliciumnitridschicht bestehen, wobei die Siliciumdioxidschicht eine Schichtdicke von etwa 160 nm und die Siliciumnitridschicht eine Schichtdicke von etwa 100 nm aufweist. Die Siliciumdioxidschicht wird in üblicher Weise durch thermische Oxidation erzeugt, und die Siliciumnitridschicht wird in bekannter Weise aus einer Silan, Ammoniak und Arcon haltigen Atmosphäre bei einer Temperatur von etwa 1000 0C niedergeschlagen. Die weiteren Schichten können auch auf die blanke Oberfläche des Siliciumsubstrats 1 äufgetragen werden. Auf die Schicht 2 wird eine Resistschicht 3 in einer Schichtdicke von etwa 1,8 μπι auf gesponnen. Es sei hervorgehoben, daß die Resistschichtdicke die Höhe der Siliciumnitridwände, die im weiteren Verlauf"des Verfahrens hergestellt werden, bestimmt. Als Res;.st kann ein Positivresistmaterial der Firma Shipley, das unter
GE 981 024
BAD ORIGINAL·
der Handelsbezeichnung 1350J erhältlich ist,- und aus einem Phenolformaldehydharz und einem Naphthochinondiazid-Sensibilisator besteht, welcher als 3,4-Dihydroxybenzophenon-4-[naphthochinone!,2)diazid(2) Isulfonat identifiziert wird, verwendet werden. Die Resistschicht 3 wird bei einer Temperatur von 2100C etwa 30 Minuten lang ausgehärtet. Auf die Resistschicht 3 wird eine Siliciumnits.idschicht 4 in einer Schichtdicke von etwa 100 nm aufgetragen. Das Siliciumnitrid wird durch Plasmaabscheidang aus einer Silan, Ammoniak und Argon haltigen Atmosphäre bei einem Druck von etwa 1 mbar und einer Lei-
stung von 100 Watt (Leistungsdichte 0,05 W/cm ) niedergeschlagen. Die hierfür erforderliche Zeit beträgt 3 bis 4 Minuten. Die Abscheidungstemperatür beträgt 21O0C,
T5 d.h. es handelt sich um einen sog. "Kaltprozeß", bei dem di.s Material der Schicht 3 nicht geschädigt wird. Auf di.e Plasma-Siliciumnitridschicht 4 wird eine Resistschicht 5 in einer Schichtdicke von etwa 1 ,.0 p,m aufgetragen. Die Schicht 5 kann aus dem gleichen Resistmaterial wie die Schicht 3 bestehen» In der Schicht 5 wird durch Belichten und Entwickeln ein Muster erzeugt. Anschließend wird, wie in Fig. 3 und SEM 1 gezeigt ist, durch reaktives lonenätzen eine Resistmaske mit möglichst steilen Kantenwinkeln erzeugt. Für die Herstellung der gewünschten Siliciumdioxidmaske mit möglichst steilen Kantenwinkeln ist Voraussetzung, daß die Resistseitenwände so steil wie möglich sind.
Unter Verwendung der obersten Resistschicht 5 als Maske werden in die Plasmanitridschicht 4 Öffnungen geätzt. Die Schicht 4 und die nachfolgende Schicht 3 werden d*rch reaktive Ionen geätzt. Die Plasmanitridschicht 4 wird in einem Reaktor mit Kohlenstofftetrafluorid unter fclgenden Bedingungen geätzt!
GE 981 024
BAD ORIGINAL
CF4-FIuB : 30 cm3/Min.;
Druck : 50 ubar;
2
Leistungsdichte : 0,2 Watt/cm .
Die Ätzrate für Plasmanitrid beträgt unter diesen Bedingungen etwa 30 nm/Min.
Die Schicht 4 mit den geätzten öffnungen wird als Maske zum Ätzen der Resistschicht 3 verwendet. Die Schicht 3 wird in einem reaktiven Ionenätzverfahren mit Saverstoff unter folgenden Bedingungen geätzt:
O2-FIuB : 27 cm3/Min.;
Druck : 2-3 μbar;
Leistungsdichte ; 0,2 Watt/cm .
Die Ätzrate für den Resist beträgt unter diesen Bedingungen etwa 150 nm/Min. Um möglichst steile Resirtseitenwände zu erhalten, wird das reaktive Ionenätasen bei sehr niedrigem Sauerstoffdruck durchgeführt. Würde man bei einem höheren Sauerstoff druck arbeiten, dar.! würde der Anteil des lateralen Ätzens größer werden, welcher sich in einer seitlichen Unterätzung der Siliciumnitridmaske bemerkbar macht. Rückstände von Plasmanitrid und Resist werden in bekannter Weise durch Ätzen mit gepufferter Flußsäure entfernt.
In den Fign. 4 und 5 (SEM 2 und 3) ist die Plasmaabscheidung von Siliciumnitrid 6 auf den horizontalen und vertikalen Oberflächen der Resiststruktur 3 und des Substrats 2 gezeigt und die Herstellung der Plasmanitridwände durch Entfernen des Nitrids von allen horizontalen Oberflächen durch reaktives Ionenätzen und, eben "alls
durch reaktives Ionenätzen das Entfernen des Res..sts
GE 981 024
Gemäß Fig. 4 wird Siliciumnitrid 6 aus einem Plasma einer Silan, Ammoniak und Argon haltigen Atmosphäre bei einem Druck von 1 mbar und einer Leistung von 100 Watt bei einer Temperatur von 21O0C in einer Schichtdicke von etwa 400 nm abgeschieden. Das Siliciumnitrid 6 bedeckt alle horizontalen und vertikalen Oberflächen der Resiststruktur 3 und des Substrats 2 (SEM 2). Anschließend wird das Siliciumnitrid von allen horizontalen Ooerflächen durch reaktives Ionenätzen in Kohlenstofftetrafluorid entfernt. Hierzu arbeitet man beispiels-
3 weise bei einem CF.-Fluß von 30 cm /Min., einem Druck von etwa 50 μbar und einer Leistungsdichte von 0,2 Watt/cm . Das Ätzen mit CF. wird unterbrochen, wenn alles Siliciumnitrid von den horizontalen Oberflächen entfernt ist. Die Endpunktbestimmung der Ätzung erfolgt mit Laserinterferenz bei 5%iger Uberätzung. Der Resist wird, wie zuvor beschrieben, durch reaktives ionenätzen in einer sauerstoffhaltigen Atmosphäre entfernt. Die Einhaltung eines besonders niedrigen Sauerstoffdrucks bei diesem Schritt ist nicht erforderlich.
Gemäß Fig. 5 (SEM 3) bleiben nach diesen beiden Ätzsanritten 250 nm dicke Silxciumnitridwände 6 zurück.
Gemäß Fig. 6A erfolgt jetzt die Abscheidung des eigentlichen Maskenmaterials. Als solches wird im Rahmen der vorliegenden Erfindung Siliciumdioxid gewählt. Das Siliciumdioxid kann aufgebracht werden mittels Kathodenzerstäubung, durch Abscheidung aus einem Silan und Sauerscoff haltigen Gasplasma oder durch chemischen Niederschlag aus einer SiH. und Sauerstoff oder SiH2Cl- und F^O haltigen Gasphase. Die verschiedenen Abscheidungsi.iethoden führen zu einer verschiedenen Form des Silier, umdioxids, welches die Plasmasiliciumnitridwände 6 be-ieckt.
GE 981 024
BAD ORIGINAL
32421Ί3
Gemäß Fig. 6A (SEM 4) werden die Siliciumnitridwände 6 mittels Kathodenzerstäubung mit Siliciumdioxid bedeckt. Dieses Verfahren ist das im Rahmen der vorliegenden Erfindung bevorzugte. Zunächst werden etwa 1,3 μπι SiIiciumdioxid (Standardquarz) im Standard-Verfahren /nittels Kathodenzerstäubung aufgetragen. Anschließend wird eine etwa 0,5 μπι dicke Siliciumdioxidschicht (Pl< narquarz) im Planarverfahren mittels Kathodenzerstäubung bei erhöhter Anodenleistung aufgetragen. Bei diesem Verfahren findet während des Auftragens gleichzeitig eine Abtragung von Siliciumdioxid statt, wodurcVi Strukturen mit einer Qberflächentopologie im wesentlichen planarisiert werden (Fig. 6A).
Eine andere Möglichkeit, die Siliciumnitridwände 6 mit Siliciumdioxid zu bedecken, ist in den Fign. 6B und 6C dargestellt. Gemäß Fig. 6B wird eine 0,5 μΐη dicke Siliciumdioxidschicht 7a mitttels chemischen Niederschlags aus der Gasphase auf der gesamten Oberfläche der Struktür mit den Siliciumnitridwänden abgeschieden. Das chemische Niederschlagen aus der Gasphase verwendet SiH. und O2 bei etwa 500 0C oder SiH-Cl- und N„0 bei etwa 8000C und Atmosphärendruck oder geringer. Anschließend wird mittels Kathodenzerstäubung eine etwa 1 um dicke Siliciumdioxidschicht bei erhöhter Anodenleistung aufgetragen (Planarquarz). Während das aus der Gasphase abgeschiedene Siliciumdioxid 7a rund um die Wände gleichförmig aufwächst, bewirkt das mittels Kathodenzerstäubung aufgetragene Siliciumdioxid 7b eine Erhöhung der SiIiciumdioxid-Schichtdicke und eine Planarisierung der Bereiche über den Siliciumnitridwänden 6 (Fig. 6C). Eine weitere Möglichkeit, eine Struktur gemäß Fig. 6B zu planarisieren besteht darin, Quarz unter den üblichen Kathodenzerstäubungsbedingungen aufzutragen und zurückzuätzen, bis die Spitzen der Siliciumnitridwände 6
GE 981 024
BAD ORIGINAL
freigelegt sind (Fig, 6C). Eine Planarisierung der Struktur kann auch in der Weise durchgeführt werden, daß ein Photoresist in einer Schichtdicke von 2,0 μια aufgetragen und bei 180° ausgehärtet wird und anschließend von der Resistschicht so viel abgeätzt wird, bis die Spitzen der Siliciumnitridwände freigelegt sind.
Im nächsten Verfahrensschritt werden gemäß Fig. 7 die in Siliciumdioxid eingebetteten Siliciumnitridwände durch Ätzen entfernt« Zunächst wird das Siliciumdioxid ganzflächig in einer Schichtdicke von etwa 0,3 um durch reaktives Ionenätzen mit CF. abgetragen. Anschließend wexden die Siliciumnitridwände durch Plasmaätzen in einen5 System der LFE-Corporation mit Kohlenstofftetrafluorid bei einem Druck von etwa 1,33 rnbar unter Erhalt der Öffnungen 8 mit einer Weite von 0,2 bis 0,3 μπι U?xg. 7) entfernt. Die Siliciumnitridwände können auch darch Naßätzen entfernt werden. Gemäß Fig» 8 werden die öffnungen 8 der Siliciumdioxidmaske durch ganzflächiges reaktives Ionenätzen mit CF. bis zum Siliciumsubstrat 1 hin vertieft. Dieser Schritt kann auch mit CHF^-Gas durchgeführt werden, weil dadadurch eine bessere Unterbrechung des Ätzens an der Siliciumoberfläche gewährleistet ist. Während des Ätzens wird auch Siliciumdioxid an dir Oberfläche der Maske abgetragen«, In Fig. 8 (SEM 5) i.3t die fertiggestellte Ätzmaske aus Siliciumdioxid 7, cie zum Ätzen von tiefen Gräben 9 in das Siliciumsubstrat 1 verwendet wird, gezeigt. Sie weist eine Dicke von etwa 0,6 bis 1 um und öffnungen mit nahezu vertikaler„ Seitenwänden und mit einer Weite von 0,2 bis 0,3 um auf.
Fig. 9 (SEM 6) zeigt das Ätzen der Gräben 9 in das Siliciumsubstrat 1. Das reaktive lonenätzen, welches hierzu
GE 981 024
BAD ORIGINAL
durchgeführt wird, findet unter folgenden Bedingungen statt:
Ätzmedium · : 10 % Chlor, Rest Argen; F'luß : 30 cm /Min.;
Druck : 15 mbar;
Leistung : 0,2 Watt/cm .
Unter diesen Bedingungen werden etwa 0,5 μΐη breite und 5 μια tiefe Gräben 9 in das Siliciumsubstrat 1 geätzt.
Andere Verfahren zum Ätzen von Silicium bedienen sich Gasmischungen mit einem Gehalt an SF,, Cl- und Helium oder CClpF- und O_ oder SiF., Cl^, Helium oder Argon. Allgemein können Chlor, Fluor und/oder sauerstoffhaltige Gasgemische zum reaktiven Ionenätzen von Silicium verwendet werden. In einem System mit 10 % Cl2 in Argon werden in einem reaktiven Ionenätzer der Firma Leybold Ätzratenverhältnisse von Silicium zu Siliciumdiorid von bis zu 20:1 erhalten. Sollen gleichzeitig tiefe und flache Gräben geätzt werden, dann muß der zuvor beschriebene Prozeß zweimal durchgeführt werden, oder es muß eine Abdeckmaske verwendet werden, mit der die flachen Gräben während des weiteren Ätzens der tiefen Gräben abgedeckt werden. Gemäß Fig. 9 wird die verbleibende Siliciumdioxid-Ätzmaske in einem Naßätzschritt mit gepufferter Flußsäure entfernt.
In Fig. 10 ist das Auffüllen der Gräben durch thermische Oxidation dargestellt. Diese erfolgt bei etwa 10000C und wird als Trocken-Naß-Trocken-Oxidation durchgeführt, bis sich in den Gräben von jeder Grabenwandung aus etwa 0,5 μ,πι Siliciumdioxid und auf der Oberfläche ein Siliciumdioxid vergleichbarer Schichtdicke gebildet hat. Die Oxidation kann auch in Form einer Hochdruckoxidai.ion bei
GE 981 024
BAD ORIGINAL
85O3C durchgeführt werden. Um eine Oxidschicht 10 auf der Siliciumsubstratoberflache 1 (Fig. 11, SEM 7) in einer für die nachfolgenden fitz- und Diffusionsprozess \ erforderlichen Schichtdicke zu erhalten, wird das O::id in Fig. 10 durch ganzflächiges reaktives Ionenät:zen in CHF., mit Unterbrechung der fitzung an der Siliciumoberfläche entfernt. Anschließend wird das Silicium reoxidiert zu einer Schichtdicke von etwa 160 nm. Anstelle des Auffüllens der Gräben durch thermische Oxidation kann auch folgendes Verfahren angewendet werden (Fig. 12):
a,. thermische; Oxidation zur Erzeugung von etwa 25 nm
Siliciumdioxid 11;
15
b) Abscheiden von etwa 50 nm Siliciumnitrid 12 aus der Gasphase?
c) vollständiges Auffüllen der Gräben mit Polyimid 13, welches in bekannter Weise aufgesponnen wird.
Nachfolgend werden noch einmal die wesentlichen Merkmale und Vorteile des zuvor beschriebenen Verfahrens angegeben:
25
Es ist möglich, dielektrische Isolationen mit einer Breite von etwa 0,5 bis 1,0 um herzustellen.
Es können gleichzeitig tiefe und flache Isolationen, beispielsweise eine Subkollektorisolation mit einer Tiefe von 4 bis 5 um und eine Basisisolation mit einer Tiefe von 1 um hergestellt werden.
- Der Minimalabstand zwischen zwei Isolationen beträgt etwa 1,5 bis 2,0 um.
G3 981 024
- Die Grenzfläche zwischen der Isolation und dem Siliciumsubstrat weist aufgrund der thermischen Oxidation ein niedriges Ladungsniveau auf.
- Die Auffüllung der Gräben mit Polyimid anstelle der Auffüllung durch thermische Oxidation i?t vorteilhaft, weil bei völlig durch Oxid gefüllten Gräben Defekte im Silicium beobachtet wurden.
- Das beschriebene Verfahren ist ein Planarprezeß, deshalb wird die Ausbildung der unerwünschten "Vogelköpfe" vermieden.
Die Diffusionen von Subkollektor, Basis und Emitter können direkt an die Isolation anschließen, die Ausbildung der unerwünschten "Vogelschnäbel" wird ebenfalls vermieden. Im Falle der Auffüllung mit Polyimid werden die Gräben im Anschluß an die Diffusion von Subkollektor, Basis und Emitter geätzt.
Die Qualität der mit dem erfindungsgemäßen Verfah-. ren hergestellten Anordnungen ist verbessert aufgrund der niedrigeren Kapazität, welche auf das direkte Anschließen der Diffusionen an die Isolationen und kürzere elektrische Leitungswege zurückzuführen ist.
Aus der geringen Breite der Isolationen und den direkt daran anschließenden Diffusionen resultiert eine höhere Integrationsdichte.
GE 981 024
BAD ORIGINAL
Leerseite

Claims (14)

PATENTANSPRÜCHE
1. Verfahren zur Herstellung einer dünnen dielektrischen Isolation (9) in einem Siliciumkörper (1), dadurch gekennzeichnet,
a) daß zunächst auf das Siliciumsubstrat (1) eine Isolierschicht (2) und auf diese mittels an sich bekannter Aufbringungsverfahren drei Schichten (3, 4 und 5) aufgebracht werden, wobei die auf der Isolierschicht (2) direkt aufgebrachte Schicht (3) und die oberste
Schicht (5) aus Photoresist bestehen und die dazwischenliegende Schicht (4) aus Siliciumnitrid (Fig. 2);
b) daß ein gewünschtes Muster in der obersten
Schicht (5) erzeugt wird und durch reaktives Ionenätzen in die Siliciumnitridschicht (4) bzw. in die Resistschicht (3) übertragen wird unter Erhalt von Resiststrukturen (3) mit im wesentlichen horizontalen und vertikalen
Oberflächen (Fig. 3);
c) daß auf die im wesentlichen horizontalen und vertikalen Oberflächen der Resiststruktur (3) sowie auf die freiliegenden horizontalen Be
reiche der Isolierschicht (2) eine Siliciumnitridschicht (6) aufgebracht wird (Fig. 4);
d) daß die horizontalen Bereiche der Siliciumnitridschicht (6) sowie die Resiststruktur (3)
durch reaktives Ionenätzen in der Weise abgetragen werden, daß sehr schmale Wände aus Si-
GE 981 024 ρ 32 42 113.3
2. Februar 1983
— 2 —
liciumnitrid (6) auf der Isolierschicht (2) verbleiben (Fig. 5);
e) daß anschließend das eigentliche Maskenmaterial (7) auf die Isolierschicht (2) mit den
Siliciumnitridwänden (6) aufgetragen und zur Erzielung einer verbesserten Oberflächenplanarität wieder teilweise abgetragen wird (Fig. 6A);
10
f) daß die in das Maskenmaterial (7) eingebetteten Siliciumnitridwände (6) durch Ätzen entfernt werden unter Erhalt von Öffnungen (8) (Fig. 7);
g) daß die Öffnungen (8) durch reaktives Ionenätzen bis zum Substrat (1) hin vertieft werden (Fig. 8);
h) daß durch die fertiggestellte Maske Gräben (9) in das Siliciumsubstrat (1) durch reaktives Ionenätzen mit Chlor und/oder sauerstoffhaltigen Gasen geätzt werden (Fig. 9);
i) daß die Gräben (9) durch thermische Oxidation allein (Fig. 10), oder mit thermischem Oxid (11), Nitrid (12) und einem Kunststoff (13; Fig. 12) aufgefüllt werden;
j) und daß im Falle des Füllens durch thermische Oxidation allein nach dem ganzflächigen Abätzen des Oxids an der Oberfläche des SiIiciumkörpers (1) eine Reoxidation unter Erhalt einer Siliciumdioxidschicht (10) vorgenommen wird (Fig. 11).
GE 981 024 P 32 42 113.3
2. Februar 1983
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß auf dem Siliciumsubstrat (1) als Isolierschicht (2) mittels thermischer Oxidation eine Siliciumdioxidschicht erzeugt wird oder eine Siliciumdioxidschicht und auf dieser mittels Abscheidung aus einer Silan, Ammoniak und Argon haltigen Atmosphäre eine Siliciumnitridschicht erzeugt wird.
3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß von den Schichten (3, 4 und 5) die Schicht (3) aus einem Posxtivphotoresist besteht und eine Schichtdicke im Bereich von 1,0 \xm bis 2,0 μπι aufweist; die nächste Schicht (4) aus Siliciumnitrid besteht und eine Schichtdicke im Bereich von 0,2 μπι bis 0,5 μΐΐι aufweist und die oberste Schicht (5) aus einem hochempfindlichen Positivphotoresist besteht und eine Schichtdicke im Bereich von 0,5 μπι bis 1,5 μπι aufweist.
4. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß das Muster in der Schicht (5) durch reaktives Ionenätzen mit CF. in die Schicht (4) aus Siliciumnitrid und mit Sauerstoff bei einem Druck unterhalb 4 μbar in die Resistschicht (3) übertragen wird.
5. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß Siliciumnitrid (6) auf die im wesentlichen horizontalen und vertikalen Oberflächen der Resiststruktur (3) und der Isolierschicht (2) durch Plasmaabscheidung aus einer Silan, Ammoniak
GE 981 024 ρ 32 42 113.3
BAD ORIGINAL
2. Februar 1983 - 4 -
und Argon haltigen Atmosphäre bei einem Druck von etwa 1 mbar, einer Leistung von 100 Watt (Lei-
2
stungsdichte von 0,05 W/cm )
von 210 0C aufgetragen wird.
stungsdichte von 0,0 5 W/cm ) und einer Temperatur
6. Verfahren nach den Ansprüchen 1 und 5, dadurch gekennzeichnet,
daß die Silicxumnitridschicht (6) in den horizontalen Bereichen durch reaktives Ionenätzen mit CF. und die Resiststruktur (3) durch reaktives Ionenätzen mit Sauerstoff abgetragen werden.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß als Maskenmaterial (7) auf das Substrat (1) mit den Siliciumnitridwänden (6) Siliciumdioxid mittels Kathodenzerstäubung aufgebracht wird, wobei eine erste, etwa 1,3 μΐη dicke Schicht unter üblichen Bedingungen und eine zweite, etwa 0,5 μΐη dicke Siliciumdioxidschicht mit erhöhter Anodenleistung aufgebracht wird zur Erzielung einer verbesserten Oberflächenplanarität.
8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß man eine etwa 0,5 μΐη dicke Siliciumdioxidschicht (7a) mittels chemischen Niederschlags aus
3Q der Gasphase gleichförmig rund um die Siliciumnitridwände (6) aufwachsen läßt und daß anschließend mittels Kathodenzerstäubung eine etwa 1 μ,πι dicke Siliciumdioxidschicht (7b) bei erhöhter Anodenleistung aufgebracht wird zur Erhöhung der Si-
GE 981 024 P 32 42 113.3
BAD ORIGINAL
2. Februar 1983
liciumdioxid-Schichtdicke und zur Erzielung einer verbesserten Oberflächenplanarität.
9. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß zur Entfernung der Siliciumnitridwände (6) die Siliciuitidioxidschicht (7) ganz flächig durch reaktives Ionenätzen abgetragen wird, bis die Spitzen der Siliciumnitridwände (6) freigelegt sind und daß anschließend das Siliciumnitrid durch Plasmaätzen mit CF. oder durch Naßätzen entfernt wird'.
10. Verfahren nach den Ansprüchen 1 und 9, dadurch gekennzeichnet,
daß die Öffnungen (8) bis zur Oberfläche des SiIiciumsubstrats (1) durch ganzflächiges reaktives Ionenätzen mit CF. vertieft werden.
11. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die Gräben (9) in dem Siliciumsubstrat (1) mittels reaktiven Ionenätzens mit Chlor/Argon; SF,-/Chlor/HeIium? CC1~F„/Sauerstoff oder SiF-/ Chlor/Helium oder Argon-Gasgemischen durch die Siliciumdioxidmaske (7) hergestellt werden.
12. Verfahren nach Anspruch 11,
dadurch gekennzeichnet,
daß bei der gleichzeitigen Herstellung von tiefen und flachen Gräben die flachen Gräben während des weiteren Ätzens der tiefen Gräben abgedeckt werden.
GE 981 024 P 32 42 113.3
2. Februar 1983 - 6 -
13. Verfahren nach einem oder mehreren der Ansprüche 1 bis 12,
dadurch gekennzeichnet,
daß die Gräben durch thermische Oxidation mit SiIiciumdioxid aufgefüllt werden (Fig. 10), oder eine thermische Oxidation zur Erzeugung von etwa 25 nm Siliciumdioxid (11), eine Abscheidung von etwa 50 nm Siliciumnitrid (12) aus der Gasphase vorgenommen und die Gräben vollständig mit Polyimid (13) aufgefüllt werden (Fig. 12).
14. Verfahren nach einem oder mehreren der Ansprüche 1 bis 13,
dadurch gekennzeichnet,
daß im Falle des Füllens durch thermische Oxidation das Oxid auf der Siliciumsubstratoberflache (1) durch ganzflächiges reaktives Ionenätzen mit CHF^ entfernt und anschließend das Siliciumsubstrat (1) reoxidiert wird zur einer für die nachfolgenden Prozesse erforderlichen Oxidschichtdicke (10.) .
GE 981 024 P 32 42 113.3
BAD ORIGINAL
DE19823242113 1982-11-13 1982-11-13 Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper Withdrawn DE3242113A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19823242113 DE3242113A1 (de) 1982-11-13 1982-11-13 Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE8383109945T DE3379363D1 (en) 1982-11-13 1983-10-05 Process for making sub-micrometric structures and use of this process in making deep dielectric isolation regions with a sub-micrometric width in a semiconductor body
EP83109945A EP0111086B1 (de) 1982-11-13 1983-10-05 Verfahren zum Herstellen von Strukturen mit Abmessungen im Submikrometerbereich und die Anwendung dieses Verfahrens zur Herstellung einer tiefen dielektrischen Isolation mit Submikrometerbreite in einem Siliciumkörper
US06/546,612 US4502914A (en) 1982-11-13 1983-10-28 Method of making structures with dimensions in the sub-micrometer range
JP58212610A JPS59107518A (ja) 1982-11-13 1983-11-14 サブミクロン範囲の寸法を有する構造体の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823242113 DE3242113A1 (de) 1982-11-13 1982-11-13 Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper

Publications (1)

Publication Number Publication Date
DE3242113A1 true DE3242113A1 (de) 1984-05-24

Family

ID=6178117

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19823242113 Withdrawn DE3242113A1 (de) 1982-11-13 1982-11-13 Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE8383109945T Expired DE3379363D1 (en) 1982-11-13 1983-10-05 Process for making sub-micrometric structures and use of this process in making deep dielectric isolation regions with a sub-micrometric width in a semiconductor body

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8383109945T Expired DE3379363D1 (en) 1982-11-13 1983-10-05 Process for making sub-micrometric structures and use of this process in making deep dielectric isolation regions with a sub-micrometric width in a semiconductor body

Country Status (4)

Country Link
US (1) US4502914A (de)
EP (1) EP0111086B1 (de)
JP (1) JPS59107518A (de)
DE (2) DE3242113A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4236609A1 (de) * 1992-10-29 1994-05-05 Siemens Ag Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats
DE19512776A1 (de) * 1994-06-01 1995-12-21 Ryoden Semiconductor Syst Eng Verfahren zum Bilden feiner Muster

Families Citing this family (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4534826A (en) * 1983-12-29 1985-08-13 Ibm Corporation Trench etch process for dielectric isolation
JPS60173842A (ja) * 1984-02-20 1985-09-07 Canon Inc パタ−ン形成方法
US4663832A (en) * 1984-06-29 1987-05-12 International Business Machines Corporation Method for improving the planarity and passivation in a semiconductor isolation trench arrangement
US4596070A (en) * 1984-07-13 1986-06-24 Texas Instruments Incorporated Interdigitated IMPATT devices
US4599136A (en) * 1984-10-03 1986-07-08 International Business Machines Corporation Method for preparation of semiconductor structures and devices which utilize polymeric dielectric materials
US4568601A (en) * 1984-10-19 1986-02-04 International Business Machines Corporation Use of radiation sensitive polymerizable oligomers to produce polyimide negative resists and planarized dielectric components for semiconductor structures
US4631803A (en) * 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
JPS6269520A (ja) * 1985-09-21 1987-03-30 Semiconductor Energy Lab Co Ltd 光cvd法により凹部を充填する方法
US5462767A (en) * 1985-09-21 1995-10-31 Semiconductor Energy Laboratory Co., Ltd. CVD of conformal coatings over a depression using alkylmetal precursors
US4689871A (en) * 1985-09-24 1987-09-01 Texas Instruments Incorporated Method of forming vertically integrated current source
US4661204A (en) * 1985-10-25 1987-04-28 Tandem Computers Inc. Method for forming vertical interconnects in polyimide insulating layers
US4753901A (en) * 1985-11-15 1988-06-28 Ncr Corporation Two mask technique for planarized trench oxide isolation of integrated devices
US4654119A (en) * 1985-11-18 1987-03-31 International Business Machines Corporation Method for making submicron mask openings using sidewall and lift-off techniques
EP0226517A3 (de) * 1985-12-18 1989-10-18 Fairchild Semiconductor Corporation Verfahren zur Isolierung von Zonen mit Dotierungen von verschiedenen Konzentrationen in einem Halbleitersubstrat
EP0238690B1 (de) * 1986-03-27 1991-11-06 International Business Machines Corporation Verfahren zur Herstellung von Seitenstrukturen
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
US4707218A (en) 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
FR2607600A1 (fr) * 1986-11-28 1988-06-03 Commissariat Energie Atomique Procede de realisation sur un substrat d'elements espaces les uns des autres
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US4796070A (en) * 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
FR2610141B1 (fr) * 1987-01-26 1990-01-19 Commissariat Energie Atomique Circuit integre cmos et procede de fabrication de zones d'isolation electrique dans ce circuit
US4799990A (en) * 1987-04-30 1989-01-24 Ibm Corporation Method of self-aligning a trench isolation structure to an implanted well region
NL8701867A (nl) * 1987-08-07 1989-03-01 Cobrain Nv Werkwijze voor het behandelen, in het bijzonder droog etsen van een substraat en etsinrichting.
US4755478A (en) * 1987-08-13 1988-07-05 International Business Machines Corporation Method of forming metal-strapped polysilicon gate electrode for FET device
JPS6450439A (en) * 1987-08-21 1989-02-27 Oki Electric Ind Co Ltd Manufacture of semiconductor device
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
JPH0626202B2 (ja) * 1987-10-30 1994-04-06 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン パターン付け方法
US4776922A (en) * 1987-10-30 1988-10-11 International Business Machines Corporation Formation of variable-width sidewall structures
JPH01119028A (ja) * 1987-10-30 1989-05-11 Nec Corp 半導体装置の製造方法
EP0313683A1 (de) * 1987-10-30 1989-05-03 International Business Machines Corporation Verfahren zur Herstellung einer halbleitenden integrierten Schaltungsstruktur, die ein submikrometrisches Bauelement enthält
JPH0817169B2 (ja) * 1988-03-11 1996-02-21 株式会社日立製作所 プラズマエッチング方法
EP0338102B1 (de) * 1988-04-19 1993-03-10 International Business Machines Corporation Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
US4839305A (en) * 1988-06-28 1989-06-13 Texas Instruments Incorporated Method of making single polysilicon self-aligned transistor
EP0369053B1 (de) * 1988-11-17 1994-03-02 International Business Machines Corporation Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich
USH986H (en) * 1989-06-09 1991-11-05 International Business Machines Corporation Field effect-transistor with asymmetrical structure
JP2550728B2 (ja) * 1989-12-06 1996-11-06 三菱電機株式会社 半導体装置の製造方法
EP0439727A3 (en) * 1990-02-01 1991-10-02 Siemens Aktiengesellschaft Process to make grooves in silicon substrates for high density integrated circuits
US5118384A (en) * 1990-04-03 1992-06-02 International Business Machines Corporation Reactive ion etching buffer mask
US5047117A (en) * 1990-09-26 1991-09-10 Micron Technology, Inc. Method of forming a narrow self-aligned, annular opening in a masking layer
US5110760A (en) * 1990-09-28 1992-05-05 The United States Of America As Represented By The Secretary Of The Navy Method of nanometer lithography
US5420067A (en) * 1990-09-28 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of fabricatring sub-half-micron trenches and holes
US5202272A (en) * 1991-03-25 1993-04-13 International Business Machines Corporation Field effect transistor formed with deep-submicron gate
US5236853A (en) * 1992-02-21 1993-08-17 United Microelectronics Corporation Self-aligned double density polysilicon lines for ROM and EPROM
US5573837A (en) * 1992-04-22 1996-11-12 Micron Technology, Inc. Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer
US5254218A (en) * 1992-04-22 1993-10-19 Micron Technology, Inc. Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer
US6139483A (en) * 1993-07-27 2000-10-31 Texas Instruments Incorporated Method of forming lateral resonant tunneling devices
US5952246A (en) * 1993-11-03 1999-09-14 Advanced Micro Devices, Inc. Nitride selective, anisotropic Cl2 /He etch process
EP0661733A2 (de) * 1993-12-21 1995-07-05 International Business Machines Corporation Eindimensionale Silizium-Quantumdrahtelementen und Verfahren zur Herstellung
US5618383A (en) * 1994-03-30 1997-04-08 Texas Instruments Incorporated Narrow lateral dimensioned microelectronic structures and method of forming the same
US5665997A (en) * 1994-03-31 1997-09-09 Texas Instruments Incorporated Grated landing area to eliminate sticking of micro-mechanical devices
US5429988A (en) * 1994-06-13 1995-07-04 United Microelectronics Corporation Process for producing high density conductive lines
US5378646A (en) * 1994-07-07 1995-01-03 United Microelectronics Corporation Process for producing closely spaced conductive lines for integrated circuits
KR0170899B1 (ko) * 1994-07-14 1999-03-30 김주용 반도체소자의 콘택홀 제조방법
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
DE19526011C1 (de) * 1995-07-17 1996-11-28 Siemens Ag Verfahren zur Herstellung von sublithographischen Ätzmasken
US5702976A (en) * 1995-10-24 1997-12-30 Micron Technology, Inc. Shallow trench isolation using low dielectric constant insulator
US5667632A (en) * 1995-11-13 1997-09-16 Motorola, Inc. Method of defining a line width
US6139647A (en) * 1995-12-21 2000-10-31 International Business Machines Corporation Selective removal of vertical portions of a film
US5767017A (en) * 1995-12-21 1998-06-16 International Business Machines Corporation Selective removal of vertical portions of a film
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5946566A (en) * 1996-03-01 1999-08-31 Ace Memory, Inc. Method of making a smaller geometry high capacity stacked DRAM device
JP2778579B2 (ja) * 1996-04-25 1998-07-23 日本電気株式会社 半導体装置
US5928967A (en) * 1996-06-10 1999-07-27 International Business Machines Corporation Selective oxide-to-nitride etch process using C4 F8 /CO/Ar
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5711851A (en) * 1996-07-12 1998-01-27 Micron Technology, Inc. Process for improving the performance of a temperature-sensitive etch process
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
DE19643185C2 (de) * 1996-10-18 1998-09-10 Siemens Ag Dual-Gate-Speicherzelle und Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6455394B1 (en) 1998-03-13 2002-09-24 Micron Technology, Inc. Method for trench isolation by selective deposition of low temperature oxide films
US6136211A (en) * 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
US6322714B1 (en) 1997-11-12 2001-11-27 Applied Materials Inc. Process for etching silicon-containing material on substrates
US6872322B1 (en) 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
US6797188B1 (en) 1997-11-12 2004-09-28 Meihua Shen Self-cleaning process for etching silicon-containing material
US6781212B1 (en) * 1998-08-31 2004-08-24 Micron Technology, Inc Selectively doped trench device isolation
US6323101B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Semiconductor processing methods, methods of forming silicon dioxide methods of forming trench isolation regions, and methods of forming interlevel dielectric layers
US6383951B1 (en) 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6291137B1 (en) * 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6423475B1 (en) * 1999-03-11 2002-07-23 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
EP1228528B1 (de) 1999-09-10 2014-08-13 Oerlikon USA Inc. Prozess und anordnung zur herstellung magnetischer pole
US6362057B1 (en) 1999-10-26 2002-03-26 Motorola, Inc. Method for forming a semiconductor device
US6547975B1 (en) 1999-10-29 2003-04-15 Unaxis Usa Inc. Magnetic pole fabrication process and device
US6527968B1 (en) * 2000-03-27 2003-03-04 Applied Materials Inc. Two-stage self-cleaning silicon etch process
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6444531B1 (en) 2000-08-24 2002-09-03 Infineon Technologies Ag Disposable spacer technology for device tailoring
US6905800B1 (en) 2000-11-21 2005-06-14 Stephen Yuen Etching a substrate in a process zone
US6852242B2 (en) 2001-02-23 2005-02-08 Zhi-Wen Sun Cleaning of multicompositional etchant residues
US6862798B2 (en) 2002-01-18 2005-03-08 Hitachi Global Storage Technologies Netherlands B.V. Method of making a narrow pole tip by ion beam deposition
US6913871B2 (en) * 2002-07-23 2005-07-05 Intel Corporation Fabricating sub-resolution structures in planar lightwave devices
WO2005094231A2 (en) * 2004-03-19 2005-10-13 The Regents Of The University Of California Methods for fabrication of positional and compositionally controlled nanostructures on substrate
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
DE102004027425A1 (de) * 2004-06-04 2005-09-29 Infineon Technologies Ag Verfahren zum Erzeugen eines schmalen Grabens in einer Schicht
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
JP4804028B2 (ja) * 2005-04-25 2011-10-26 東京応化工業株式会社 ナノ構造体の製造方法
JP2006310350A (ja) * 2005-04-26 2006-11-09 Ishikawajima Harima Heavy Ind Co Ltd 素子間分離領域の形成方法
US7120046B1 (en) * 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) * 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7902598B2 (en) * 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US7888721B2 (en) * 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) * 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7696567B2 (en) * 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7538858B2 (en) * 2006-01-11 2009-05-26 Micron Technology, Inc. Photolithographic systems and methods for producing sub-diffraction-limited features
US7439144B2 (en) * 2006-02-16 2008-10-21 International Business Machines Corporation CMOS gate structures fabricated by selective oxidation
US7842558B2 (en) * 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7476933B2 (en) * 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) * 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US8129289B2 (en) * 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP2009004535A (ja) * 2007-06-21 2009-01-08 Toshiba Corp パターン形成方法
US8642474B2 (en) * 2007-07-10 2014-02-04 Advanced Micro Devices, Inc. Spacer lithography
US8563229B2 (en) * 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US8118946B2 (en) * 2007-11-30 2012-02-21 Wesley George Lau Cleaning process residues from substrate processing chamber components
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
JP2011233922A (ja) * 2011-07-20 2011-11-17 Ihi Corp 素子間分離領域の形成方法
US9583381B2 (en) * 2013-06-14 2017-02-28 Micron Technology, Inc. Methods for forming semiconductor devices and semiconductor device structures
US9406331B1 (en) 2013-06-17 2016-08-02 Western Digital (Fremont), Llc Method for making ultra-narrow read sensor and read transducer device resulting therefrom
US9312064B1 (en) 2015-03-02 2016-04-12 Western Digital (Fremont), Llc Method to fabricate a magnetic head including ion milling of read gap using dual layer hard mask
TWI640042B (zh) 2015-03-09 2018-11-01 聯華電子股份有限公司 半導體裝置之圖案化結構的製作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5131186A (de) * 1974-09-11 1976-03-17 Hitachi Ltd
US4209349A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
US4313782A (en) * 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
US4274909A (en) * 1980-03-17 1981-06-23 International Business Machines Corporation Method for forming ultra fine deep dielectric isolation
US4359816A (en) * 1980-07-08 1982-11-23 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits
US4334348A (en) * 1980-07-21 1982-06-15 Data General Corporation Retro-etch process for forming gate electrodes of MOS integrated circuits
US4354896A (en) * 1980-08-05 1982-10-19 Texas Instruments Incorporated Formation of submicron substrate element
US4331708A (en) * 1980-11-04 1982-05-25 Texas Instruments Incorporated Method of fabricating narrow deep grooves in silicon
US4454014A (en) * 1980-12-03 1984-06-12 Memorex Corporation Etched article
US4508579A (en) * 1981-03-30 1985-04-02 International Business Machines Corporation Lateral device structures using self-aligned fabrication techniques
JPS5871638A (ja) * 1981-10-26 1983-04-28 Hitachi Ltd エツチング方法
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
JPS58100441A (ja) * 1981-12-10 1983-06-15 Toshiba Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4236609A1 (de) * 1992-10-29 1994-05-05 Siemens Ag Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats
DE19512776A1 (de) * 1994-06-01 1995-12-21 Ryoden Semiconductor Syst Eng Verfahren zum Bilden feiner Muster
US5688723A (en) * 1994-06-01 1997-11-18 Mitsubishi Denki Kabushiki Kaisha Method of forming fine patterns
US5710066A (en) * 1994-06-01 1998-01-20 Mitsubishi Denki Kabushiki Kaisha Method of forming fine patterns
DE19512776B4 (de) * 1994-06-01 2004-03-04 Ryoden Semiconductor System Engineering Corp., Itami Verfahren zum Bilden eines feinen Musters

Also Published As

Publication number Publication date
JPS59107518A (ja) 1984-06-21
EP0111086B1 (de) 1989-03-08
EP0111086A2 (de) 1984-06-20
EP0111086A3 (en) 1986-07-30
US4502914A (en) 1985-03-05
DE3379363D1 (en) 1989-04-13

Similar Documents

Publication Publication Date Title
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE69930839T2 (de) Herstellungsmethode für eine elekttronische anordnung mit organischen schichten
DE3219441C2 (de)
DE3334624C2 (de)
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE102005026565A1 (de) Mulden-Gate und Verfahren zur Herstellung eines Halbleiterbauelements mit demselben
DE3135815A1 (de) &#34;verfahren zur herstellung integrierter schaltungen&#34;
DE3014363C2 (de)
DE2615754C2 (de)
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE4441706A1 (de) Verfahren zur Bildung einer Isolationsschicht für eine Halbleitervorrichtung
DE19736145B4 (de) Verfahren zum Planieren von Halbleiterwafern
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE2628382A1 (de) Verfahren zum herstellen von aus aluminiumoxid bestehenden dielektrischen isolationszonen in integrierten schaltungen
EP0282820A1 (de) Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
WO1999016125A1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
DE4341180B4 (de) Verfahren zur Isolation einer Halbleiterschicht auf einem Isolator zur Festlegung eines aktiven Gebiets
DE2651423A1 (de) Verfahren zum herstellen dielektrisch isolierter, integrierter halbleiteranordnungen

Legal Events

Date Code Title Description
8141 Disposal/no request for examination