DE3313075C2 - - Google Patents
Info
- Publication number
- DE3313075C2 DE3313075C2 DE3313075A DE3313075A DE3313075C2 DE 3313075 C2 DE3313075 C2 DE 3313075C2 DE 3313075 A DE3313075 A DE 3313075A DE 3313075 A DE3313075 A DE 3313075A DE 3313075 C2 DE3313075 C2 DE 3313075C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- reset
- data
- command
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
Description
Die Erfindung bezieht sich auf einen Mikroprozessor nach
dem Oberbegriff des Anspruchs 1, insbesondere einen Mikroprozessor
in Form einer integrierten Schaltung (IC) mit
einem Mehrfachleitungs-Aufbau.
Ein Mikroprozesor bildet den wichtigsten Teil eines Mikrorechners,
und Mikroprozessor-IC-LChips mit MOS-Transistoren
werden auf vielen Gebieten in großem Umfange benutzt.
Ein bekannter Mikroprozessor-Chip besteht aus mehreren
Steuerfunktionsblöcken, wie einer programmierbaren Logikanordnung
(PLA), einer Zeitgeber- und Steuerschaltung,
einer arithmetischen Logikeinheit (ALU), einem Programmzähler,
einem Datenhinweisadressenregister (data pointer),
einer Nur-Ausgabe-Verriegelungsschaltung, einer Eingabe/
Ausgabe-Verriegelungsschaltung und dergleichen.
Jede der Eingabe/Ausgabe-Verriegelungsschaltung
(Auffang-Flipflops) ist mit einer eigenen Rücksetzschaltung
versehen, während der Programmzähler, die Nur-Ausgabe-
Verriegelungsschaltungen und das Datenhinweisadressenregister
jeweils mit einer eigenen Rücksetzschaltung versehen
sind. Wenn einer Taktgeber- und Steuerschaltung ein
externes Rücksetzsignal zugeführt wird, bewirken die
Setz- und Rücksetzschaltungen in Abhängigkeit von einem internen
Rücksetzsignal, das von der Zeitgeber- und Steuerschaltung
ausgegeben wird, die Initialisierung eines
IC-Mikroprozessors.
Wenn sich der Mikroprozessor im initialisierten Zustand
befindet, stellen alle Eingabe/Ausgabe-Tore (Ports) der
Eingabe/Ausgabe-Verriegelungsschaltungen eine logische
"1" oder eine "Lies externe Daten"-Betriebsart dar, während
alle Ausgabetore der Nur-Ausgabe-Verriegelungsschaltung eine
logische "0" darstellen.
Da bei dem beschriebenen Schaltungsaufbau des bekannten Mikroprozessors
jedoch für den Programmzähler, das Datenhinweisadressenregister,
die Nur-Ausgabe-Verriegelungsschaltungen und
auch für die Eingabe/Ausgabe-Verriegelungsschaltung jeweils
eine eigene Rückstellschaltung erforderlich ist, sind der
Schaltungsaufbau kompliziert und die Anzahl der Schaltungselemente
verhältnismäßig hoch. Ferner ist es schwierig, auf einfache
Weise den Anfangszustand der Eingabe/Ausgabe-tore und
der Ausgabetore entsprechend den Wünschen der Benutzer zu
ändern.
Ferner ergibt sich aufgrund der erwähnten Nachteile eine größere
Chipfläche, wenn die Schaltung als integrierte Halbleiterschaltung
ausgebildet wird.
Aus der DE-OS 26 03 555 ist es bekannt, das Setzen des
Anfangszustands von Registern eines Mikroprozessors durch einen entsprechenden
in einem Programmspeicher gespeicherten Programmschritt
zu steuern, der in Abhängigkeit von einem Anfangswert-Setzsignal
über ein Adressenregister aufgerufen wird. Auf
diese Weise entfallen spezielle Signalleitungen zur Übertragung
des Anfangswert-Setzsignals auf die einzelnen Bauelemente.
Dagegen ist eine höhere Programmspeicherkapazität erforderlich.
Um den Anfangswert zu ändern, muß der Programmspeicher ferner
in aufwendiger Weise lösch- und programmierbar sein.
Der Erfindung liegt die Aufgabe zugrunde, einen Mikroprozessor
der gattungsgemäßen Art anzugeben, bei dem der Schaltungsaufwand
geringer ist.
Die Lösung dieser Aufgabe ist im Patentanspruch 1
gekennzeichnet.
Bei dieser Lösung braucht der Mikroprozessor keine Setzschaltung
für E/A-Tore und Rücksetzschaltungen für Daten-Verriegelungsschaltungen
zu enthalten, so daß sich der Schaltungsaufbau
vereinfacht.
Ferner können bei diesem Mikroprozessor komplizierte Anfangszustände
eingestellt werden, ohne daß der Schaltungsaufbau
geändert werden muß.
Die Erfindung und ihre Weiterbildungen werden nachstehend
anhand der Zeichnung eines bevorzugten Ausführungsbeispiels
näher beschrieben. Es zeigt
Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels des
Mikroprozessors,
Fig. 2 ein ausführlicheres Schaltbild einer programmierbaren
Logikanordnung des Mikroprozessors
und
Fig. 3 ein Taktdiagramm zur Erläuterung der Rücksetzoperation
des Mikroprozessors.
Nach Fig. 1 enthält der Mikroprozessor Nur-Ausgabe-Verriegelungsschaltungen
(Auffang-Flipflops) 1 und 2, die
den Inhalt einer Speicher-Mehrfachleitung 100 jeweils an
Ausgabetore OUTPORT₁-n in Abhängigkeit von Schreibsignalen
W p 1 bis W pn ausgeben.
Eine externe Nur-Prüfungs-Eingabeschaltung 3 überträgt
die Datensignale von Eingabetoren INPORT 1-n zur
Speicher-Mehrfachleitung 100 in Abhängigkeit von einem Lesesignal
I in .
Eingabe/Ausgabe-Verriegelungsschaltungen 4 - 7 übertragen
die Daten von einer Daten-Mehrfachleitung 101 zu Eingabe/
Ausgabe-Toren I/O PORT 1-n in Abhängigkeit von
Schreibsignalen W 1 bis W n und die Daten von den I/O-PORT 1-n zur
Daten-Mehrfachleitung 101 in Abhängigkeit von Lesesignalen
I/O R 1 bis I/O RN .
Wenn die Daten sowohl zur Speicher-Mehrfachleitung 100
als auch zur Daten-Mehrfachleitung 101 übertragen worden
führt eine arithmetische Logikeinheit (ALU) 16 arithmetische
und logische Operationen in Abhängigkeit von entweder
einem UND-Steuersignal, einem ODER-Steuersignal, einem
ADD-Steuersignal oder einem EXOR-(Exclusiv ODER)-Steuersignal
durch.
Ein Akkumulator 17 verriegelt die Operationsdaten 303
der (ALU) 16 in Abhängigkeit von einem Schreibsignal W AC .
Ein Multiplexer (MPX) 18 überträgt den Inhalt des Akkumulators
17 in Abhängigkeit von einem Freigabesignal D
zur Daten-Mehrfachleitung 101 und in Abhängigkeit von
einem anderen Freigabesignal M zur Speicher-Mehrfachleitung
100.
Ein Datenhinweisadressenregister (DP = data pointer) 19
überträgt den Inhalt der Speicher-Mehrfachleitung 100
in eine Datenspeichervorrichtung (RAM) 21 über einen Decodierer
(DEC) 20 in Abhängigkeit von einem Schreibsignal
W DP . Ein Multiplexer 22 stellt eine Verbindung
zwischen der Speicher-Mehrfachleitung 100 und den Speicherdaten
der durch das Datenhinweisadressenregister 19
bestimmten Datenspeichervorrichtung 21 her. Ein Arbeitsregister
23 bewirkt eine Zwischenspeicherung des Inhalts
der Speicher-Mehrfachleitung 100 in Abhängigkeit von
einem Schreibsignal W R .
Ein Programmzähler (PC) 9 bestimmt der Reihe nach über einen
Decodierer 11 die in einer Programmspeichervorrichtung
(ROM oder RAM) 12 gespeicherten Befehlsdaten. Vorzugsweise
ändert der Programmzähler 9 auch seinen Inhalt in
Abhängigkeit von einem Schreibsignal W PC , wenn der
Datenmehrfachleitung 101 Befehlsdaten für einen Sprung, eine
Unterbrechung, einen Aufruf, ein Rücksetzen usw.
zugeführt werden.
Ein Multiplexer (MPX) 10 überträgt den Inhalt der
Programmspeichervorrichtung 12, die durch den Programmzähler 9
bestimmt bzw. aufgerufen worden ist, über die Daten-Mehrfachleitung
101 in ein Befehlsregister 14.
Eine Taktgeber- und Steuerschaltung 8 erzeugt die zur
Steuerung verschiedener interner Schaltungen erforderlichen
Taktsignale 103 in Abhängigkeit von einem Haupttaktimpulssignal
301 aus einem Taktimpulsgenerator OSC.
Ferner erzeugt die Taktgeber- und Steuerschaltung 8 ein
internes Rücksetzsignal 102. Die Impulsbreite des internen
Rücksetzsignals 102 wird durch ein das äußere Rücksetzsignal
300 feststellendes Feststelltaktsignal
bestimmt.
Das Befehlsregister 14 verriegelt (speichert) den Inhalt
der Daten-Mehrfachleitung 101 in Abhängigkeit von einem
Schreibsignal W IR und überträgt dann den Inhalt zur
Ausgabeleitung 203.
Eine Schaltungsanordnung 107 mit Rücksetzfunktionen
enthält die programmierbare Logikanordnung (PLA) 15 und
Gatter-Schaltungen 104. Die PLA gibt Steuersignale
201 an verschiedene Schaltungselemente in Abhängigkeit
vom Taktsignal 103 ab und erzeugt ein Rücksetzbefehlssignal
105 und ein Rücksetzfreigabesignal 106 in
Abhängigkeit von einem internen Rücksetzsignal 102. Die
Gatter-Schaltungen 104 übertragen Rücksetzdaten an die
Daten-Mehrfachleitung 101 in Abhängigkeit von dem
Rücksetzfreigabesignal 106.
Die Schaltungsanordnung 107 ist in Fig. 2 auführlicher
dargestellt.
Nach Fig. 2 wählt eine UND-Matrixschaltung 202 eine der
Ausgabeleitungen 204 in Abhängigkeit vom Inhalt der
Ausgabeleitung 203 des Befehlsregisters 14 aus.
Eine ODER-Matrixschaltung 205 erzeugt ein Steuersignal
206, das zur Steuerung des Mikroprozessors erforderlich
ist, in Abhängigkeit von einem Ausgangssignal der ausgewählten
Leitung 204.
Eine taktgebende UND-Matrixschaltung 207 bewirkt eine
logische UND-Verknüpfung der Steuersignale 206 der ODER-
Matrixschaltung 205 und der Taktsignale T 1, T 2 , T 3, T 4,
M 1 und M 2 zur Erzeugung der Steuersignale 201, die
entsprechende Schaltungselemente im Mikropozessor steuern.
Die Steuersignale 201 enthalten das UND-Verknüpfungs-Signal AND
sowie Schreibsignale W R , W AC , W PC , M, W DP , W P1 und W 1. (Die
Signale W PN , W 2 und W n sind in Fig. 2 nicht dargestellt).
Wenn das interne Rücksetzsignal 102 die Leitung 209 der
ODER-Matrixschaltung 205 auswählt, führt die taktgebende
UND-Matrixschaltung 207 den Gatter-Schaltungen 104
ein Rücksetzbefehlssignal 105 und ein Rücksetzfreigabesignal
106 zu.
Die erfindungsgemäße Rücksetzoperation wird nachstehend
anhand der Fig. 3 beschrieben:
Zunächst sei angenommen, daß das OUTPORT1-n und das I/O
PORT1-n vorbestimmte Zustände einnehmen und die Taktgeber-
und Steuerschaltung 8 Taktsignale 103 in
Abhängigkeit vom Haupttaktimpulssignal 301 erzeugt (siehe
(a), (b), (j) und (k) in Fig. 3). Wenn dann die Taktgeber-
und Steuerschaltung 8 das externe Rücksetzsignal
300 erhält, erzeugt sie das interne Rücksetzsignal
102 während der Taktzyklen M 1 und M 2 in Verbindung mit
dem Feststelltaktsignal. (Siehe (c), (d) und (e) in
Fig. 3.) Das interne Rücksetzsignal 102 sperrt die
Funktion des Befehlsregisters 14, während es die Ausgabeleitung
209 der ODER-Matrixschaltung 205 zur Abgabe eines
Steuersignals 206 für eine Rücksetzoperation auswählt.
Die taktgebende UND-Matrixschaltung 207 bewirkt
eine UND-Verknüpfung des Steuersignals 206 und der
Taktsignale 103 zur Erzeugung der Steuersignale 201. In
diesem Falle wird ein UND-Steuersignal AND (ein 1-Bit-Signal)
der Steuersignale 201 direkt in die (ALU) 16 eingegeben,
um die UND-Verknüpfung während der Taktzyklen M 1 und M 2
zu wählen. Ferner gibt die taktgebende UND-Matrixschaltung
207 während des Taktzyklus M 1 ein Rücksetzbefehlssignal
105 in Form einer logischen "0" aus. Wenn im
Taktzyklus M 1 durch das Taktsignal T 3 das Rücksetzfreigabesignal
106 ausgegeben wird, übertragen die Gatter-Schaltungen
104 Rücksetzdaten in Form einer logischen
"0" zur Daten-Mehrfachleitung 101. (Siehe (f) und (g)
in Fig. 3.)
Wenn dann die taktgebende UND-Matrixschaltung 207 die
Schreibsignale W AC und W PC ausgibt, erhält der
Akkumulator 17 die Daten "0" über die Daten-Mehrfachleitung
303, während der Programmzähler die Daten "0" über die
Daten-Mehrfachleitung 101 erhält. Wenn dann das Freigabesignal
M (ein 1-Bit-Signal) der Steuersignale 201
in Abhängigkeit vom Taktsignal T 4 während des Taktzyklus
M 1 ausgegeben wird, überträgt der Multiplexer
18 den Inhalt des Akkumulators 17 zur Speicher-Mehrfachleitung
100. Danach werden, da die Steuersignale
201, die die Schreibsignale WP 1, W PN , W DP und W R
aufweise, ausgegeben werden, die Daten auf der
Datenspeicher-Mehrfachleitung 100 in die Nur-Ausgabeverriegelungsschaltungen
1 bis 2, das Datenhinweisadressenregister
19 und das Arbeitsregister 23 übertragen.
Dadurch werden die Ausgabetore OUTPORT1-n
zurückgesetzt.
Als nächstes wird das Rücksetzbefehlssignal 105 während
des Taktzyklus M 2 auf logisch "1" umgeschaltet (siehe
(f) in Fig. 3).
Wenn das Rücksetzfreigabesignal 106 durch das Taktsignal
T 4 während des Taktzyklus M 2 den Gatter-Schaltungen
104 zugeführt wird, werden der Daten-Mehrfachleitung
101 die Rücksetzdaten "1" zugeführt. Wenn die Steuersignale
201, die die Schreibsignale W 1 , W 2,
W 3, W n aufweisen, übertragen werden, verriegeln die
Eingabe/Ausgabe-Verriegelungsschaltungen 4 bis 7 die Rücksetzdaten
auf der Daten-Mehrfachleitung 101. Dadurch werden
die Eingabe/Ausgabe-Tore I/0-PORT 1-n gesetzt.
Wenn dann das externe Rücksetzsignal 300 logisch "1"
wird, wird dies durch das Rücksetzfeststelltaktsignal festgestellt,
und das interne Rücksetzsignal auf logisch "0"
eingestellt. Dadurch wird die Rücksetzoperation beendet
und der Betrieb in Abhänigkeit von normalen Befehlen begonnen.
Da bei dem Ausführungsbeispiel des erfindungsgemäßen Mikroprozessors die
programmierbare Logikanordnung ein Rücksetzsignal als
Ausführungsbefehl interpretiert und dann den Mikroprozessor
initialisiert (auslöst), können Nur-Rücksetzschaltungen
für Eingabe/Ausgabe-Tore und Nur-Setzschaltungen für
Daten-Verriegelungsschaltungen vollständig entfallen.
Außerdem läßt sich jeder beliebige Anfangszustand bei
bestimmten Ausgabetoren und Eingabe/Ausgabe-Toren leicht
durch Ändern logischer Kreuzungsstellen der taktgebenden
UND-Matrixschaltung 207 und der ODER-Matrixschaltung
205 in der programmierbaren Logikanordnung PLA
einstellen.
Claims (1)
- Mikroprozessor mit einer Daten-Mehrfachleitung, einer Taktgeber- und Steuerschaltung zur Ausgabe eines internen Rücksetzsignals in Abhängigkeit von einem externen Rücksetzsignal, einem Befehlsregister zum Verriegeln von Befehlen aus einem Festwertspeicher, einer programmierbaren Logikanordnung zum Interpretieren eines Befehls aus dem Befehlsregister dahingehend, daß sie Steuersignale an interne Schaltungen ausgibt, und einer Vielzahl von an die Daten-Mehrfachleitung angeschlossenen Registern, dadurch gekennzeichnet, daß die programmierbare Logikanordnung (15), die das interne Rücksetzsignal (102) als Befehl zur Ausgabe eines Rücksetzbefehlssignals (105) und eines Rücksetzfreigabesignals (106) interpretiert,
eine UND-Matrixschaltung (202), die die Ausgangssignale des Befehlsregisters (14) decodiert,
eine ODER-Matrixschaltung (205) zum Interpretieren des internen Rücksetzsignals (102) dahingehend, daß ein Steuersignal (206) erzeugt wird.
und eine taktgebende UND-Matrixschaltung (207) zum Erzeugen des Rücksetzbefehlssignals (105), des Rücksetzfreigabesignals (106) und von Zentraleinheit-Steuersignalen (201) in Abhängigkeit von dem Steuersignal (206) aufweist,
daß der Betrieb des Befehlsregisters (14) gesperrt wird, wenn ihm das interne Rücksetzsignal (102) zugeführt wird,
und daß eine Gatter-Schaltungsanordnung (104) zum Umsetzen des Rücksetzbefehlssignals (105) in Rücksetzdaten und zur Abgabe der Rücksetzdaten an die Vielzahl von Registern über die Daten-Mehrfachleitung (101) in Abhängigkeit von dem Rücksetzfreigabesignal (106) vorgesehen ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57060876A JPS58178430A (ja) | 1982-04-14 | 1982-04-14 | マイクロプロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3313075A1 DE3313075A1 (de) | 1983-10-27 |
| DE3313075C2 true DE3313075C2 (de) | 1987-12-23 |
Family
ID=13155013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19833313075 Granted DE3313075A1 (de) | 1982-04-14 | 1983-04-12 | Mikroprozessor |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4631665A (de) |
| JP (1) | JPS58178430A (de) |
| DE (1) | DE3313075A1 (de) |
| GB (1) | GB2120817B (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5142625A (en) * | 1985-06-12 | 1992-08-25 | Minolta Camera Kabushiki Kaisha | One-chip microcomputer including a programmable logic array for interrupt control |
| US4876640A (en) * | 1986-02-07 | 1989-10-24 | Advanced Micro Devices, Inc. | Logic controller having programmable logic "and" array using a programmable gray-code counter |
| US4858178A (en) * | 1986-09-30 | 1989-08-15 | Texas Instruments Incorporated | Programmable sequence generator |
| JPS63121934A (ja) * | 1986-11-10 | 1988-05-26 | Oki Electric Ind Co Ltd | 評価用ワンチツプマイクロコンピユ−タ |
| US5321845A (en) * | 1987-09-09 | 1994-06-14 | Hitachi, Ltd. | Single-chip microcomputer including non-volatile memory elements |
| JPH02121185A (ja) * | 1988-10-28 | 1990-05-09 | Meidensha Corp | ダイナミックメモリの制御装置 |
| DE102017009315B4 (de) * | 2017-10-06 | 2019-11-21 | Sergej Gertje | Schutz automatisierungstechnischer Programme vor Umkehrentwicklung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444535B2 (de) * | 1975-01-31 | 1979-12-26 | ||
| US4112490A (en) * | 1976-11-24 | 1978-09-05 | Intel Corporation | Data transfer control apparatus and method |
| US4428047A (en) * | 1981-04-13 | 1984-01-24 | Texas Instruments Incorporated | Addressing a control ROM in a microcoded single-chip microcomputer using the output signals of the control ROM |
| US4435763A (en) * | 1981-04-13 | 1984-03-06 | Texas Instruments Incorporated | Multiprogrammable input/output circuitry |
| US4403287A (en) * | 1981-08-24 | 1983-09-06 | Bell Telephone Laboratories, Incorporated | Microprocessor architecture having internal access means |
-
1982
- 1982-04-14 JP JP57060876A patent/JPS58178430A/ja active Granted
-
1983
- 1983-04-05 US US06/482,169 patent/US4631665A/en not_active Expired - Lifetime
- 1983-04-07 GB GB08309502A patent/GB2120817B/en not_active Expired
- 1983-04-12 DE DE19833313075 patent/DE3313075A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4631665A (en) | 1986-12-23 |
| JPH0132530B2 (de) | 1989-07-05 |
| GB2120817A (en) | 1983-12-07 |
| JPS58178430A (ja) | 1983-10-19 |
| DE3313075A1 (de) | 1983-10-27 |
| GB2120817B (en) | 1985-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2718454C3 (de) | Als Halbleiterschaltung ausgeführte Speichervorrichtung | |
| DE2819571C2 (de) | ||
| DE102005051478B4 (de) | Flashdatenspeichervorrichtung | |
| DE2357003C2 (de) | Prozessor für eine Mehrprogramm-Datenverarbeitungsanlage | |
| EP0046499B1 (de) | Schieberegister für Prüf- und Test-Zwecke | |
| DE4027510C2 (de) | ||
| CH620779A5 (de) | ||
| DE4114410C2 (de) | ||
| DE2853276C2 (de) | ||
| EP0097725B1 (de) | Einrichtung im Befehlswerk eines mikroprogrammgesteuerten Prozessors zur direkten hardwaregesteuerten Ausführung bestimmter Instruktionen | |
| DE2023354C2 (de) | Datenverarbeitungsanlage mit einem Mikrobefehlsspeicher | |
| DE2364408A1 (de) | System zur erstellung von schaltungsanordnungen aus hochintegrierten chips | |
| DE2916658A1 (de) | Selbstprogrammierbarer mikroprozessor | |
| DE1774296B2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
| DE2635592A1 (de) | Multiprozessor-abrufsystem | |
| DE4418892C2 (de) | Mikrocomputer | |
| DE69732889T2 (de) | Mikrokontroller mit einer geringeren n-bit-datenbus-breite als anzahl i/o-ausgänge | |
| DE2533403A1 (de) | Datenverarbeitungssystem | |
| DE3739993C2 (de) | ||
| DE1574499A1 (de) | Speicheranordnung fuer binaere Daten unter Verwendung einer geschlossenen Datenumlaufschleife | |
| DE3313075C2 (de) | ||
| DE2951040C2 (de) | ||
| DE2935101A1 (de) | Folge-steuereinrichtung | |
| DE1524898A1 (de) | Datenspeicher fuer Datenverarbeitungsanlagen zur gleichzeitigen Entnahme mehrerer Worte | |
| DE4429764C2 (de) | Zeitgebereinrichtung für einen Mikrocomputer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8181 | Inventor (new situation) |
Free format text: YOKOUCHI, HIROSHI, TOKIO/TOKYO, JP |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: PATENTANWAELTE REICHEL UND REICHEL, 60322 FRANKFURT |
|
| 8339 | Ceased/non-payment of the annual fee |