DE3317593A1 - Pruefspeicherarchitektur - Google Patents

Description

DIPL.'I XG. II. MABb*[*H'iMi'R» Γ * ü 1. I 4000 Düsseldorf 1 I)IPL-ING. Iv. SPARING bethelsthasse 123 ITTPT -PHVS I)R AV ΤΪ ΤϊΟΤϊϊ γ«·κτγλι·π 11O2«S JJIl L..-1 n\ N. IiK. W.U. Ki)IIl, τη 1:1 o\ «»am «7 IO34

PATENTANWÄLTE tim.ev ΜΗϊΓιΙΪ spiiuii

Fairchild Camera and Instrument Corporation, 464 Ellis Street, Mountain View, Calif./USA

Prüfspeicherarchitektur

Die Erfindung bezieht sich auf ein automatisches Prüfgerät, das zur Prüfung integrierter Schaltkreise oder anderer elektronischer Bauteile benutzt wird, und speziell auf eine Speicherarchitektur zum automatischen Prüfen, das insbesondere für die Prüfung dynamischer Bauteile oder Bauteile, die Parameter übertragen, benutzt wird.

Es sind viele Einrichtungen bekannt, die für die Prüfung integrie-ter Schaltungen oder Gruppen von integrierten Schaltungen benutzt werden. Typischereise umfassen diese eine Gruppe von Speichern, die bei der Prüfung spezieller Bauteile für die Speicherung von Informationen nöti : sind, die notendigen Daten für die Ausführung solcher Prüfungen, die gewünschten Ausgabedaten und andere Informationen, wie die Eins oder Null eines Treibers oder Vergleichers in dem Prüfgerät, um Funktionsteste an dem zu testenden Bauteil durchzuführen.

Den Speichern ist ein weiterer Satz von Speichern zugeordnet, die allgemein als Reihenfolgesteuerspeicher bezeichnet werden. Diese Speicher liefern Steuerinformationen durch Definieren von Unterprogramr-Daten, Anrufen von Unterprogrammen, Aufrufen von Anpassungsmoden, Liefern von Go To's etc. Die Reihenfolgesteuerspeicher enthalten in dem System zusätzliche Adressenbits für andere Versorgungsspeicher, die die Adressen für die Hauptmasken- und Definitionsspeicher umfassen. Der Maskenspeicher wird zur Steuerung der Vergleicher der elektronischen Anschlußschaltkreise benutzt, während der Definitionsspeicher die TreUer oder elektronischen Anschlußschaltkreise steuert. Eine Kombination des Inhalts aus Masken- und Definitionsspeichern zusammen mit dem Wort der Wahrheitstafel entweder von dem Hauptspeicher oder Unterprogrammspeicher legt deshalb drei bits von Funktionsdaten je Anschlußstift für das zu prüfenden Bauteil fest. BAD ORIGINAL

• » 4

Die kontinuierliche Erhöhung der Komplexität und Leistungsfähigkeit der integrierten Schaltkreise haben einen Bedarf an höher flexiblen Speicherarchitekturen entstehen lassen. Für die Prüfung vieler dynamischer Bauteile können einige hunderttausend Prüfzyklen benötigt werden und folglich werden mehr Masken, Definitionen oder Vektoren benötigt, als die Speicher des Systems speichern können. Typischerweise hat diese Begrenzung in bekannten automatischen Prüfsystemen eine.vollständige Prüfunterbrechung für das Bauelement zur Folge, um ein erneutes Laden der Speicher zu ermöglichen. Eine Prüfreihenfolge muß deshalb vorgesehen werden, um das dynamische Bauteil in einen bekannten Zustand zu bringen, bevor die Prüfung fortgesetzt werden kann.

Die fortschreitende Entwicklung bei' Mikroprozessoren führt zu der Schwierigkeit, Parameter von dem Häuptprogramm auf die Unterprogramme zu übertragen, zu einer zunehmend unerwünschten Beschränkung in den Prüfsystemen. Z.B. wird zur Prüfung eines Mikroprozessors das Unterprogramm die Wahrheitstafel, die für einen speziellen Mikroprozessorzyklus, etwa den Befehlabrufbetrieb, enthalten, und es ist dabei wünschenswert, in Verbindung mit dem Unterprogrammanruf, auf den Formatschaltkreis den Speicherplatz, von dem der Abruf durchgeführt wird, zu übertrgen.

Die Benutzung solcher Unterprogramme und Parameterübertragung ermöglicht eine bedeutende Zusammendrängung der in dem Hauptspeicher gespeicherten Daten im Vergleich zu dem Straight-line Modus. Das Unvermögen, solche . Parameter zu übertragen, führt daher zu dem Bedarf an größeren Speichern mit den hiermit verbundenen langsameren Zugriffszeiten und höheren Kosten. ■ '

Die Erfindung betrifft eine Speicherarchitektur für ein Prüfsystem, das unabhängige Haupt- und Unterprogrammspeicher besitzt und eine Übertragung von Parametern zwischen diesen Speichern erlaubt und eine erhöhte

3C Flexibilität für die Prüfung von dynamischen Bauteilen schafft. In einer Ausführungsform verfügt die Speicherarchitektur über Mittel zur Formattierung eines gewünschten Signals, Hauptspeichermittel zur Speicherung von Steuer- und Dateninformationen, Schaltmittel, die derart geschaltet sind, daß sie von den Haupt- und Unterprogrammspeichermitteln

3f. Signale erhalten und Parameterfreigabemittel, die von den Unterprogrammspeichermitteln Steuerinformationen empfangen und mit den Schaltmitteln verbunden- sind, die Parameterfreigabemittel dienen zur Steuerung, welches

der Unterprogramm- und Hauptspeichermittel Mittel zum Speichern der Masken- und Definitionsinformationen enthält, um Schleifen bei dem Unterprogramm zu ermöglichen, während die Hauptspeichermittel und Haup'-masken- und Definitionsmittel wieder geladen werden.

Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und Ansprüchen zu entnehmen.

Die Erfindung wird nachfolgend anhand eines in der beigefügten Abbildung gezeigten bevorzugten Ausfuhrungsbeispiels näher erläutert, die ein Blockdiagramm einer Prüfspeicherarchitektur zeigt.

Die Erfindung bezieht sich auf eine Prüfspeicherarchitektur, die die Prüfung dynamischer Bauteile ermöglicht, für die eine Großzahl von Masken und Definitionen erforderlich ist, und die die Übertragung von Parametern auf Unterprogramme derart ermöglicht, daß das Prüfsystem in Verbindung mit den am weitesten entwickelten integrierten Schaltungen anwendbar ist. Gemäß dem Blockdiagramm ist eine Anzahl von Speichern vorgesehen, die wahlweise mit FormatscWtkreisen 1o verbinder sind. Die Formatschaltkreise ihrerseits sind mit den elektronischen Anschlußschaltkreisen verbunden, die jedem Anschlußstift eines Prüfkopfes zugeordnet sind, an den das zu testende Gerät angeschlossen ist. Zur Prüfung formatieren die bekannten Formatschaltkreise 1o notwendige Prüfsignale für jeden Anschlußstift des Gerätes und leiten sie zu dem Prüfkopf. Um das benötigte Prüfsignal für jeden elektronischen Anschlußkreis zu erzeugen, ziehen die Formatschaltkreise eine Information heran, die in den dargestellten Speichern enthalten ist.

Die Speicher umfassen einen Hauptspeicher 15, der in der bevorzugten Ausführungsform mit einer Speichertiefe von 64 k-Worten bei einer Breite des Prüfgerätes in Gruppen von 16 Anschlußstiften bis zu 256 Anschlußstifte besitzt. Ein Unterprogrammspeicher 38 erlaubt, Schleifen bezüglich der Wahrheitstabelleninformation, die in dem Hauptspeicher 15 gespeichert ist, mit maximaler Geschwindigkeit durchzuführen. Der Hauptspeicher 15 und der Unterprogrammspeicher 38 enthalten beide Bollesche Daten, die für eine Funktionsprüfung des Gerätes, das an die elektronische Anshlußschaltkreise angeschlr sen ist, benutzt werden. Typischerweise stellt jeder Zyklus der BoIleschen Daten, der als ein "Vektor" bekannt ist, ein einzelnes Wort in dem Haupt- oder Unterprogrammspeicher dar.

Die dargestellten Speicher umfassen weiterhin einen Maskenspeicher 2o und einen Definitionsspeicher 25. Der Maskenspeicher 2o enthält Informationen über jeden Zyklus, wodurch bei einer Prüfung z.B. festgelegt wird, an welchem Anschlußstift Ausgangssignale gemessen werden sollen. Der Definitionsspeicher 25 enthält für jeden Zyklus Informationen darüber, welche Anschlußstifte des Gerätes bei einer Prüfung mit den speziellen BoIleschen Daten von anderen Speichern zu betreiben sind. Der Maskenspeicher 2o steuert demnach durch die Formatschaltkreise 1o die Vergleicher der elektronischen Anschlußschaltkreise, während der Definitionsspeicher 25 entsprechend die Treiber der elektronischen Anschlußschaltkreise steuert. Jeder der Masken- oder Definitionsspeicher besitzt eine Speichertiefe von 256 Worten bei einer Breite des Prüfgerätes in der bevorzugten Ausführungsform. Wie nachfolgend noch erläutert wird, bestimmen somit der Hauptspeicher 15, der Maskenspeicher 2o und der Definitionsspeicher 25 zusammen die drei bits der Funktionsdaten, die für jeden zu prüfenden Anschlußstift des Gerätes notwendig sind. Dem Unterprogrammspeicher 38 und der Kombination der Speicher 15, 2o und 25 ist ein Reihenfolgesteuerspeicher (SCM) zugeordnet. In der bevorzugten Ausführungsform besitzt der Hauptreihenfolgesteuerspeicher 18 eine Speichertiefe von 64 k-Worten bei einer Breite von 64 bits, und der Unterprogrammreihenfolgespeicher 33 ist eine Speichertiefe von 1 k-Worten tief bei einer Breite von 64 bits. Jeder der Reihenfolgesteuerspeicher 18 und 33 liefert für Informatoinen, die in anderen Speichern enthalten sind, Adressen. So enthält z.B. der Haupt-SCM-Speicher 18 Adresseninformationen für jedes Wort in dem Hauptspeicher 15, wie für die Adresse der entsprechenden Definition in dem Definitionsspeicher 25 oder Maske in dem Maskenspeicher 2o. Zusätzlich, wenn auch in der Figur nicht dargestellt, enthält der SCM-Speicher 18 Informationen über die Wahl der geeigneten Zeitgeneratoren, der notwendigen Zeitverzögerungen, Pulsweiten usw.

Im Gegensatz, zu den bekannten automatischen Prüfsystemen enthält die dargestellte Speicherarchitektur außerdem einen Unterprogrammdefinitionsspeicher 27 und einen Unterprogramm-Maskenspeicher 22. .In der bevorzugten Ausführungsform besitzt jeder dieser Speicher eine Speichertiefe von 256 Worten bei der Breite des Prüfgerätes. Diese Speicher sind für den ausschließlichen Gebrauch des Unterprogrammspeichers Während die Adresseninformation in den Hauptspeichern D und M 25,

■· S- » 4 # r

-Jr-

über den Haupt-SCM-Speicher 18 geleitet wird, wird de Adresseninformation für den Unterprogramm-Definitionsspeicher 27 und den Unterprogramm-Maskenspeicher 22 über den Unterprogramm-SCM-Speicher 33 geliefert. Folglich kommen die Masken- und Definitionsdaten von entsprechenden Plätzen in den Hauptspeichern D und M 25, 2o adressiert über den SCM-Speicher 18, wenn Vektoren aus dem Hauptspeicher 15 heraus ausgeführt werden. Ebenso kommen die Masken-und Definitionsdaten von entsprechenden SD- und SM-Speichern 27 bzw. 22, wenn die Vektoren aus dem Unterprogramnspeicher 38 heraus ausgeführt werden.

1U Multiplexer 13 und 17 bestimmen, ob Haupt- oder Unterprogramm-Mask·:? und Definitionsdaten Einlaßterminals M und D der Formatschaltkreise 1o erreichen, die Multiplexer 13 und 17 werden von dem Unterprogrammspeicher 38 geteuert. Auf diese Weise kann ein dynamisches Bauteil in einer kontinuierlichen Schleife unter der Kontrolle des Unterprogramm-SCM-Speichers 33 gehalten werden, indem Daten der Speicher 27 und 22 benutzt werden, während die Hauptmaske 2o und der Definitionsspeicher 25, Hauptspeicher 15 und Haupt-SCM-Speicher 18 mit neuen Prüf informationen geladen werden. Dies verhindert die Nachteile der bekannten Prüfsysteme, bei denen die Prüfung eines dynamischen Bauteils öfters unterbrochen werden muß, um die Hauptspeicher M und D 2o, 25 erneut zu lader und dann das Gerät in einen bekannten Zustand zu bringen.

Um einen Zugang zu den Masken- und Definitionsspeichern zu erreichen, die den Haupt- und Unterprogrammspeichern anderer Untersysteme, in der automatischen Prüfeinrichtung zugeordnet sind, sind Multiplexer mit jedem Speicher verbunden. Z.B. ermöglicht der Multiplexer 21, der dem Hauptmaskenspeicher 2o zugeordnet ist, daß der Maskenspeicher 2o über eine Leitung HSAC mit schneller Zugriffsinformation, über eine Leitung APG mit algorithmischer Mustergeneratorinformation oder über eine Leitung MA mit Informationen aus dem Haupt-SCM-Speicher 18 geladen wird. Ähnliche Multiplexer 26 und 24 sind mit dem Hauptdefinitionsspeicher 25 und dem Unterprogramm-Definitionsspeicher 27 verbunden. Ein Multiplexer 19 ist mit dem Unterprogramm-Maskenspeicher 22 verbunden, um die gleiche Funktion durchzuführen.

Ein wichtige Merkmal dieser Erfindung ist, daß sie eine Übertragung der Parameter auf Formatschaltkreise Io erlaubt. Dies wird möglich

durch den Parameter-Freigabespeicher (PEM) 3o, der so breit ist, wie Kanäle in der Prüfeinrichtung vorhanden sind. In der bevorzugten Ausführungsform besitzt PEM 3o eine Tiefe von 16 Worten. Der Steuerspeicher

30 wird adressiert über vier bits in dem Unterprögramm-SCM-Speicher 33. über einen Multiplexer 16 legt der Unterprogramm-SCM-Speicher 33 wirksam auf einer pro-Kanal-Basis fest, ob bits für diesen Kanal für den Zyklus von dem Unterprogrammspeicher 388 (über Multiplexer 14,

31 oder 36) oder von dem Hauptspeicher 15 kommen.

Der Steuerspeicher (PEM) 3o arbeitet in der folgenden Weise. Wird ein Vektor von dem Unterprogrammspeicher ausgeführt, falls das ausgewählte Wort von dem PEM 3o nur Nullen enthält, dann kommen die Eins- und 'Nulldaten für die Formatschaltkreise to vollständig von dem Unterprogrammspeicher 38, und kein Parameter wird auf diesen Zyklus übertragen. Wird jedoch ein Vektor von dem Unterprogramm SCM 33 ausgeführt und das ausgewählte Wort von dem Parameterfreigabespeicher 3o enthält Einsen, dann werden die Null- und Einsdaten für die Formatschaltkreise 1o von dem Unterprogrammspeicher 38 für solche Kanäle kommen, die eine Null in dem entsprechenden P-EM.-Kanal besitzen, wobei die Eins- und Nulldaten von dem Hauptspeicher 15 für solche Kanäle erzeugt werden, die eine Eins in dem entsprechenden PEM-Kanal besitzen. Auf dieselWeie kann durch die Adressierung eines entsprechenden Wortes im PEM-Speicher 3o ein spezieller Vektor in dem Unterprogramm, ausgeführt werden, wie er ist ohne Parameter, oder ein oder mehrere Kanäle aus diesem. Zyklus können DAten von dem Hauptspeicher 15 erhalten. Der PEM arbeitet, indem ein Gatter 28 gesteuert wird in Verbindung mit Daten von dem Unterprogrammspeicher, wobei das Gatter 38 den Multiplexer. 14 steuert.

Um in Situationen, in denen mehr als ein Parameter übertragen wird, dem Unterprogramm-SCM-Speicher 33 zu ermöglichen, zu dem nächsten Parameter in der Abrufreihenfolge von.dem Hauptspeicher überzugehen, und um nach dem Parameterwort mit dem Ziel einer Rückkehr von dem Unterprogramm zu dem Anrufenden zu springen, ist ein Speicheradressenregister (MAR) 29 vorgesehen. Ein bit des Unterprogramm-SCM 33, bezeichnet als Parameterfortschrittbit (PADV) wird von dem Speicher 33 zum Register 29 übermittelt.

Das PADV erhöht den Zustand des Speicheradresseregisters 29 in der folgenden Weise. Wenn ein Unterprogramm von dem Hauptspeicher abgerufen wird, zeigt das Speicheradressenregister 29 typischerweise auf eine um eins erhöhte Stellet gegenüber der STeIIe, von der die Abrufung für das Unterprogramm vorgenommenn wurde. Werden keine Parameter übertragen, dann ist dies die Stelle, zu der das Unterprogramm an seinem Ende zurückkehren wird. Werden allerdings Parameter übertragen, dann wird das Speicheradressenregister 29 auf die Stelle des ersten Parameters der Reihenfolge zeigen. Das PADV-Signal erhöht das Register 29, um .10 auf den nächsten Parameter der Reihenfolge zu zeigen. Dieselbe Leitung kann auch dazu benutzt werden, hinter den letzten Parameter zu treten, wodurch eine Rückkehr zu einem entsprechenden Speicherplatz im Hauptspeicher 15 ermöglicht wird. Das Parameterfortschrittbit kann deshalb viele Rückkehrstellen von einem einzelnen Unterprogramm zulassen. Hier durch kann Information zurückgebracht werden zu dem Hauptspeicher,

um die Ergebnisse der Durchfürhung durch das Unterprogramm anzuzeigen. In der Figur ist unmittelbar unter dem Parameterfreigabespeicher 3o ein Freigabespeicher 32 für Ersatzdatenquellen (ADSEM) 32 dargestellt. Dieser Speicher steuert den Multiplexer 31, damit Daten von gewünschten Ersatzdatenquellen über den Multiplexer 31 zu.den Formatspeichern 1o geliefert werden können.

Weiterhin dargestellt ist ein Aufspaltungshauptspeicher 4o, ein Aufspaltungsprogramm 42 und ein Aufspaltungsparameter-Freigäbespeicher 37. Jeder von diesen ist ein Duplikfc seines Gegenstücks, das vorstehend erläu-fcrt wurde. Das Ziel dieser Aufspaltungsspeicher ist, eine Ausweitung der gesamten Speicherarchitektur zu ermöglichen für die Geräte, die eine sehr große Anzahl von Anschlußstiften besitzen. In der bevorzugten Ausführungsform können z.B. die Haupt-, Unterprogramm- und PEM-Speicher 13, 38 und 3o Bauteile mit bis zu 256 Anschlußstifen prüfen. Diese Kapazität kann um zusätzliche 256 Anschlußstifte durch die dargestellten Aufspaltungseinheiten erweitert werden. Auf die gleiche Weise könnte natürlich die Kapazität weiter vergrößert werden durch das Hinzufügen zusätzlicher Aufspaltungseinheiten oder durch eine Zunahme der Größe der Haupt- und Aufspaltungseir^eiten.

Die Funktionsweise der dargestellten Speicherarchitektur kann in Verbindung mit der Prüfung eines typischen Mikroprozessors besser

BAD ORIGINAL

- AG ·

verstanden werden. Es wird angenommen, daß der zu prüfende Mikroprozessor einen typischen Lesezyklus besitzt, bei dem sich der Adressenbus des Mikroprozessors während eines ersten Zyklus in dem Hoch impedanzzustand befindet und dann auf eine Adresse übergeht, die während eines zweiten und dritten Zyklus gültige Adresse ist. Eine Adressenabtastimpulsleitung wird von dem Mikroprozessor benutzt, um zu zeigen, daß der Adressenbus gültige Daten während des dritten Zyklus besitzt.

Der Bauteil-Datenbus besitzt während wenigstens des vierten Zyklus gültige Daten, wenn diese unter Benutzung, eines Datenabtastsignals abgetastet werden. Der Adressenabtastimpuls und der Datenabtastimpuls sowie typischerweise viele«ndere korrespondierende Signale sind verschlüsselt in dem Unterprogramm 38 gespeichert. Die speziellen Adressen- und Datenwerte sind variabel und werden als Parameter übertragen. Der beschriebene Lesezyklus kann wie folgt in dem Speicher kodiert werden:

Rufe Unterprogramm: Letzter Vektor in dem Hauptspeicher, bevor

ein Übergang in das Unterprogramm erfolgt

Parameter·. Adresse Daten

Unterprogramm:

Freigabe SDO,SMO, PEAO (alle 1) (alle 1) Freigabe SD1, SM1 und PEA1 (alle 1)

Freigabe SD2, SM2 und PEA2 (Adressenabtastimpuls)

Freigabe SD3, SM3, PEA3

PADV, Zurückkehren (alle 1) (Datenabtastimpuls Bei dem ersten Unterprogrammzyklus werden der Speicherplatz 0 des Unterprogrammspeichers D und M 27 und 22 und der Parameterspeicher 3o freigegeben. Die Kombination von D gleich 0 und M gleich 0 mit lokalen Speichern, die mit Einsen belegt sind, unterweist das Prüfgerät, diejenigen Anschlußstifte für den Hochimpedanzzustand zu prüfen. PEAO ist die Parameter-Freigabespeicheradresse 0, in diesem Beispiel würde die Adresse nur Nullen enthalten, um anzuzeigen, daß keine Parameter in diesem Zyklus benutzt werden.

• — lg — · ·* * *

-Al-

In dem nächsten Zyklus besitzen die Speicherstellen der Unterprogrammspeicher D und M für die Adresse 1 die entsprechende Kombination für die Aktivitäten in dem zweiten Zyklus. Die Speicherstelle 1 des PEM 3o ist ausgewählt. Die Speicherstelle wird Einsen auf den Prüfkanälen aufweisen, mit denen der Adressenbus des Bauteils verbunden ist, und die Adresenbits, die dem Bauteil vorgelegt sind, werden von dem Hauptspeicher 15 geliefert. Der Datenbus befindet sich jedoch noch Im Hochimpedanzzustand, so daß diese Kanäle mit Daten von dem Unterprogrammspeicher 38 versorgt werden. Bei dem nächsten Zyklus sind die Inhalte .

der Speicherstelle 2 des PEM ausgewählt, und dieses Wort enthält Einsen für die Daten- und Adressenbuskanäle, wodurch es ermöglicht wird, daß die Daten- und Adressen information vom Hauptspeicher anstatt vom Unterpr}-grammspeicher 38 kommt.

Die Speichertelle des Unterprogramms bringt nun das Adressenabtastsignal zur Geltung. Bei dem vierten Schritt schließlich genügt die geeignete Kombination der Unterprogrammspeicher 27 und 22 mit dem Parameterfreigabespeicher 3o den Zyklenforderungen des Bauteils. Das PADV-Signal wird um einen Schritt erhöht, um Speicheradressenregister 29 um einen Schritt weiterzuschalten und eine Rückkehr des Unterprogrammzyklus auszuführen. Auf diese Weise kann der Lesezyklus für die Prüfung eines Mikroprozessors, der sich normalerweise in vier Prüfzyklen vollzieht, in einem Unterprogramm ausgeführt und wiederholt benutzt werden, indem das Unterprogramm mit der gewünschten Adresse angerufen und Dateninformation als Parameter übertragen wird. Die Formatschaltkreise 1o formattie- ren und takten diese Daten, bevor sie bei einer Prüfung an die elektronischen Anschlußschaltkreise, die jedem Anschlußstift des Bauteils zugeordnet sind, geliefert werden.

. BAD ORIGINAL

L·

Leerseite

BAD ORIGINAL

Claims (6)

1. DIPL-ING. II. M AR sic H*. .«..,L." ...* * ^;..^:'..* 4ooo Düsseldorf ι DI PL.-I XG. K. SPARING πβτπβιλτηαβ« iss

   I)IPL-PHYS. I)R. W.H.RÖIIL τκ"κΓο·7(οΐη?«τ io:u

   PATENTANWÄLTE TELKX S5S20I2 SPHt)I)

   ICOKL. VEHTHITEH BKIM El H O Γλ I »I B EN TiTENTiKT

   Fairchild Camera and Instrument Corporation, 464 Ellis Str-et, Mountain View, CaIif./USA

   Ansprüche

   :1. Prüfspeicherarchitektur, gekennzeichnet durch Speichermittel für.eine Hauptsteuerung, Maskendefinition und für Daten, die jeweils wählweise verbindbar sind mit einem formattierenden Mittel, Speichermittel für eine Unterprogrammsteuerung und für Daten, die jeweils wahlweise verbindbar sind mit dem formattierenden Mittel, Schaltmittel, die verbunden sind mit dem formattierenden Mittel und mit einem der Speichermittel für Haupt- und Unterprogrammdaten, und -Parameter-IC) freigabemittel, die an die Speichermittel der Unterprogrammsteuerung und Schaltmittel zum Steuern angeschlossen sind, welche der Speichermittel für Hauptdaten und Unterprogrammdaten mit dem formattierenden Mittel verbunden sind.
   15
2. 2. Prüfspeicherarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß die Unterprogrammaske und die Speichermittel für die Definition jeweils wahlweise verbindbar sind mit dem formattierenden Mittel.
3. 3. Prüfspeicherarchitektur nach Anspruch 2, dadurch gekennzeichnet, daß Definitionsschaltmittel, die verbunden sind mit dan f ormattierenden Mittel urxd und mit einem der Haupt- und UnterproL,rammdef iniermütel zum Steuern, welcher mit dem formattierenden Mittel verbunden ist, vorgesehen sind. .
4. 4. Prüfspeicherarchitektur nach Anspruch 3, dadurch gekennzeichnet, das Schaltmittel verbunden sind mit dem

   formattierenden Mittel und mit einem der Haupt- und Unterprogrammaskemittel zum Steuern,, welches mit dem formattierenden Mittel verbunden ist.
5. 5. Prüfspeicherarchitektur nach Anspruch 4, dadurch gekennzeichnet, daß jedes der Masken- und Definitionsschaltmittel durch die Speichermittel für Unterprogrammdaten steuerbar ist.
6. 6. Prüfspeicherarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß die Parameterfreigabemittel Speichermittel für die Parameterfreigabe, die verbunden sind mit den Speichermitteln für die Unterprogrammsteuerung, und logische Gatter umfassen, die Eingänge besitzen, die verbunden sind mit den Speichermitteln für die Unterprogranundaten und mit den Speichermitteln für die Parameterfreigabe und einen Ausgang aufweisen, der mit den Schaltmitteln verbunden ist.