DE3324332A1 - Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat - Google Patents

Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat

Info

Publication number
DE3324332A1
DE3324332A1 DE19833324332 DE3324332A DE3324332A1 DE 3324332 A1 DE3324332 A1 DE 3324332A1 DE 19833324332 DE19833324332 DE 19833324332 DE 3324332 A DE3324332 A DE 3324332A DE 3324332 A1 DE3324332 A1 DE 3324332A1
Authority
DE
Germany
Prior art keywords
source
transistors
substrate
conductivity type
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833324332
Other languages
English (en)
Inventor
James A. 95050 Santa Clara Calif. Matthews
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE3324332A1 publication Critical patent/DE3324332A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

«β««· see· ac * V/ W i--7
β co e*· · ε» »β ta «
β β C -0 «Oft β»« β
PATENTANWÄLTE ZENZ & HELBER · D 4300 ESSEN 1 AM RUHRSTEIN 1 ■ T
Seite ΐ!!» J 2 h 5
INTEL CORPORATION 3065 Bowers Avenue, Santa Clara, Kalifornien 9505-1, -V.St.A,
Verfahren zur Herstellung von CMOS-Transistoren auf einem Siliziumsubstrat
Die Erfindung bezieht sich auf ein Verfahren zur Heisteilung von komplementären Metalloxidhalbleiter-(CMOS)Tiansistoren.
Integrierte Schaltungen unter Verwendung von CMOS-Transistoren finden in letzter Zeit zunehmende Verwendung. Diese Schaltungen haben bekanntlich gegenüber p-Kanal- oder n-Kanal-Schaltungen verschiedene Vorteile, z. B. höhere Rauschunempfindlichkeit, niedrigere Leistungsaufnahme und viel höheren Widerstand gegen "weiche" Ausfälle aufgrund von Ionisierungsstrahlung.
Typischerweise werden bei der Herstellung von CMOS-Transistoren zwei getrennte Dotierschritte zur Bildung der Source- und Drain-Zonen für die n-Kanal-Tranistoren und die p-Kanal-Transistoren verwendet. Die Dotierungsniveaus für diese Zonen sind typischerweise höher als diejenigen bei anderen Herstellungsschritten, ζ= B, bei Ionenimplantationsschritten zur Einsteilung von Schwellenspannungen, so daß getrennte Source-Drain-Dotierschritte erforderlich sind.
Bei einigen Verfahren werden zwei getrennte Maskierschritte zur Dotierung der Source/Drain-Zonen von komplementären Transistoren
Z/bu.
verwendet. Beispielsweise werden ausgewählte Bereiche für die !JUUrCeZlJIuIn-ZUnOn dnr n-Kanul-Translstören zuerst abgedeckt und ein p-leitender Dotierstoff zur Bildung der p-Kanal-Transistoren implantiert. Danach werden die p-Kanal-Transistoren beispielsweise mit einem Photolack überzogen, und ein n-leitender Dotierstoff wird zur Bildung der n-Kanal-Transistoren verwendet. Offenbar erfordert dieses Verfahren zwei getrennte Maskierschritte zur Bildung der komplementären Source/Drain-Zonen.
Bei einem anderen Verfahren findet nur ein einziger Maskierschritt Verwendung. Zunächst werden beispielsweise die ausgewählten Bereiche für die Source/Drain-Zonen der n-Kanal-Transistoren mit einem Photolack überzogen, und ein p-leitender Dotierstoff wird zur Bildung der p-Kanal-Transistoren verwendet. Das Dotierungsniveau für diese p-leitenden Source/Drain-Zonen wird höher als notwendig eingestellt. Danach wird der Photolack entfernt und das Substrat einer η-leitenden Dotierung unterworfen. Der η-leitende Dotierstoff bildet die Source/ Drain-Zonen der η-leitenden Transistoren und dotiert auch die Source/Drain-Zonen der p-Kanal-Transistoren. Da jedoch ein Extradotierstoff für die p-Kanal-Transistoren verwendet wurde, ändert die Gegendotierung mit dem η-leitenden Dotierstoff den Leitungstyp der Source/Drain-Zonen für die p-Kanal-Transistoren nicht. Daher werden die komplementären Transistoren mit nur einem einzigen Maskierschritt gebildet. Ein Problem, das diesem Verfahren anhaftet, besteht darin, daß das Dotierungsniveau in den gegendotierten Source/Drain-Zonen schwer einzustellen ist.
Der Erfindung liegt die Aufgabe zugrunde, komplementäre Source/ Drain-Zonen mit einem einzigen Maskierschritt ohne Gegendotierung und unter genauer Steuerung der Dotierungsniveaus der komplementären Source/Drain-Zonen zu bilden. Bei der Lösung dieser Aufgabe macht die Erfindung Gebrauch von dem bekannten Phänomen, daß Oxide rascher auf stärker dotiertem Silizium wachsen. Die Erfindung ermöglicht auch die Bildung von komplementär dotierten Gate-Elektroden für die CMOS-Transistoren.
Die Erfindung sieht zu diesem Zweck ein besonderes Verfahren zur Herstellung von CMOS-Transistoren, und insbesondere ein Verfahren zur Bildung von Source- und Drain-Zonen für komplementäre Transistoren vor. Das Siliziumsubstrat wird zuerst einem ersten Dotierungsschritt zur Bildung von ersten Source- und Drain-Zonen eines ersten Leitungstyps für erste Transistoren unterworfen. Danach wird eine Oxidschicht (Siliziumdioxid) auf einem Substrat derart aufgewachsen, daß eine dickere Oxidschicht über den ersten Source- und Drain-Zonen als über ausgewählten Bereichen für die zweiten Source- und Drain-Zonen entsteht. Der zur Bildung der ersten Source- und Drain-Zonen verwendete Dotierstoff bewirkt, daß die Oxidschicht rascher über diesen Zonen wächst. Als nächstes wird das Substrat einem Ionenirnplantationsschritt mit Ionen eines zweiten Leitungstyps bei einem solchen Energieniveau unterworfen, daß die dickere Oxidschicht die Ionen im wesentlichen sperrt. Auf diese Weise werden Ionen nur in den für die zweiten Source- und Drain-Zonen vorgesehenen Bereichen implantiert, wodurch die Transistoren des zweiten Leitungstyps gebildet werden.
Bei dem oben angegebenen Verfahren wird nur ein einziger Maskierschritt, und zwar ohne Gegendotierung, gebraucht, Darüberhinaus eignet sich dieses Verfahren zur Dotierung von Gate-Bauteilen, so daß n-Kanal-Transistoren mit η-leitenden PoIysilizium-Gates und p-Kanal-Transistoren mit p-leitenden PoIysilizium-Gates gebildet werden.
Im folgenden wird ein Beispiel der Erfindung anhand der Zeichnung näher erläutert. In der Zeichnung zeigen:
Fig. 1 eine Schnittansicht durch einen Substratabschnitt mit einer ersten Zone, die für Transistoren eines ersten Leitungstyps vorbereitet ist und einer zweiten Zone, die für Transistoren des zweiten Leitungstyps vorbereitet ist;
Fig. 2 das Substrat gemäß Fig. 1 nach der Bildung von Polysiliziumgates über den ersten und zweiten Zonen;
Fig. 3 das Substrat gemäß Fig. 2 nach der Bildung
einer Photolackschicht über der zweiten Zone und während eines Ionen-Implantationsschritts;
Fig. 4a Substrat gemäß Fig. 3 mit einer auf dem Substrat aufgewachsenen Oxidschicht und während eines Ionen-Implantationsschritts;
Fig. Ab das Substrat gemäß Fig. 3 nach dem Entfernen der Siliziumnitrid-Maskierbauteile und nach dem Aufwachsen einer Oxidschicht auf dem Substrat sowie während eines Ionenimplantationsschritts (Figuren 4a und 5a stellen alternative Verfahrensführungen im Vergleich zu den Figuren 4b und 5b dar);
Fig. 5a das Substrat gemäß Fig. 4a nach dem Ionenimplantationsschritt, der zur Bildung der Source- und Drain-Zonen für die zweiten Transistoren dient; und
Fig. 5b das Substrat gemäß Fig. 4b nach dem zur Bildung der Source- und Drain-Zonen für die zweiten Transistoren verwendeten Ionenimplantationsschritt.
Beschrieben wird ein Verfahren zur Herstellung komplementärer Metalloxidhalbleitertransistoren (CMOS-Transistoren) in integrierter Schaltungstechnik. Im besonderen betrifft die Verbesserung die Bildung der Source/Drain-Zonen für die komplementären Transistoren. In der folgenden Beschreibung werden zahlreiche Einzelheiten, z. B. besondere Dotierstoffe, Dotierungsniveaus usw. angegeben, um das Verständnis für die Erfindung zu erleichtern. Es ist für den Fachmann klar, daß die Erfindung auch ohne derartige besondere Einzelheiten verwendet werden kann. In anderen Fällen wird auf die Beschreibung bekannter Verfahrensschritte, z. B. Reinigungsschritte usw. verzichtet, um die Erfindung nicht mit unnötigen Einzelheiten zu belasten.
Typischerweise wird bei der Herstellung von CMOS-Transistoren
zunächst eine "Frontenden"-Behandlung zur Bildung von Schutzbzw. Sicherheitsbändern im Substrat verwendet, die die komplementären Transistoren trennen. Diese Schutzbänder können in Verbindung mit der Züchtung der Feldoxidzonen gebildet
werden. In Fig. 1 ist ein Substrat mit einer ersten Zone 42 (vorbereitet als Wirtszone für einen n-Kanal-Transistor) und einer zweiten Zone 43 (vorbereitet als Wirtszone für einen p-Kanal-Transistor) dargestellt. Diese Zonen sind durch eine Feldoxidzone 36 getrennt. Ein Schutzband mit einer p+Zone 33 und einer n+Zone 45 trennt die Zonen 42 und 43. Eine p-Senke 23 ist im Substrat an der ersten Zone 43 angeordnet, damit
ein n-Kanal-Transistor gebildet werden kann. Diese Zone wird im Bereich 27 durch Ionenimplantation dotiert, um die Schwellenspannung für den n-Kanal-Transistor einzustellen. Eine
Gate-Oxidschicht 12a ist an der Zone 42 und eine Gate-Oxidschicht 12b an der Zone 43 gezeigt.
Bei dem beschriebenen bevorzugten Ausführungsbeispiel werden die komplementären Transistoren in einer epitaktischen Schicht 11 gebildet, die auf einem stark dotierten (n*4") monokristallinen Siliziumsubstrat 10 aufgewachsen ist. Das in einer anderen Anmeldung von der Anmelderin beschriebene besondere Verfahren zur Bildung der Wirtszonen 42 und 43 ist zwar bevorzugt, jedoch für die Bildung der komplementären Source- und Drain-Zonen nicht entscheidend.
In der folgenden Beschreibung werden zwei Beispiele der Erfindung angegeben. Bei einem Beispiel (Figuren 4a und 5a) werden die Polysiliziumgates der komplementären Transistoren mit
einem Dotierstoff desselben Leitungstyps dotiert. Bei dem
anderen Beispiel (Figuren 4b und 5b) werden die Polysiliziumgates so dotiert, daß der n-Kanal-Transistor ein n-leitendes Gate und der p-Kanal-Transistor ein p-leitendes Gate hat. Es wurde gefunden, daß bei Transistoren mit sehr kurzen Kanälen ein η-leitendes Gate eine ungünstige Arbeitsfunktion für einen p-Kanal-Transistor und ein p-leitendes Gate eine ungünstige
Arbeitsfunktion für n-Kanal-Transistoren hat. Das beschriebene Verfahren eignet sich besonders für die Bildung der komplementären Gates bei der Ausbildung der komplementären Source- und Drain-Zonen. Zu beachten ist, daß die Bildung von komplementären Gates bei bekannten Verfahren mit Gegendotierung sehr schwierig ist.
Verfahrensablauf bei der Herstellung von Source/Drain-Zonen mit Gates des gleichen Leitungstyps
Eine Schicht aus polykristallinem Silizium (Polysilizium) wird über dem Substrat gemäß Fig. 1 gebildet. Bei dem bevorzugten Beispiel erhält diese Schicht eine Dicke von etwa 3250.8 und wird mit einem η-leitenden Dotierstoff, z. B. Phosphor, dotiert, Eine Siliziumnitridschicht einer Stärke von etwa 400 8 wird danach über der Polysiliziumschicht gebildet. Gewöhnliche Maskier- und Ätzschritte dienen zur Bildung der Struktur gemäß Fig. 2, nämlich eines Polysiliziumgates 50a mit einem darüberliegenden Siliziumnitridbauteil 51a und eines Polysiliziumgates 50b mit einem darüberliegenden Siliziumnitridbauteil 51b.
Als nächstes wird eine Photolackschicht über dem gesamten Substrat gebildet, und ein herkömmlicher Maskier- und fitzschritt dient zur Freilegung der Wirtszonen für einen der Transistortypen. Bei dem beschriebenen Beispiel wird die Zone 42 entsprechend der Darstellung in Fig. 3 freigelegt, während die Zone 43 mit der Photolackschicht 52 überzogen bleibt. Das Substrat wird jetzt einem Ionenimplantationsschritt entsprechend der Darstellung durch die Pfeile 53 unterzogen. Ein η-leitender Dotierstoff wird in Ausrichtung mit dem Gatebauteil 50a implantiert, um die Source/Drain-Zonen 54 zu bilden. Bei dem beschriebenen Beispiel wird Arsen bei einem Energieniveau von etwa 60 keV implantiert, um eine Konzentration von 4,0 χ IC1 Ionen/cm zu erreichen. Die Photolack-
schicht 52 sperrt die Ionen und verhindert eine Dotierung der Zone 43.
Nach der Entfernung des Photolacks 42 wird das Substrat einem Oxidationsschritt unterworfen, um eine Oxidschicht (Siliziumdioxid) über dem Substrat zu bilden. (Fig. 4a zeigt diese Oxidschicht in Form der Schichten 56 und 57. Zu beachten ist, daß in dieser Phase die Behandlungszonen 60 noch nicht gebildet sind.) Bei dem bevorzugten Beispiel wird das Substrat bei 92O0C behandelt, um die Oxidschichten 56 und 57 entsprechend der Darstellung in Fig. 4a zu züchten. Die Oxidschicht 56 wird wesentlich dicker als die Oxidschicht 57, da die Oxidschicht 56 über stärker dotiertem Silizium gezüchtet wird. Bei dem bevorzugten Beispiel wird die Oxidschicht 56 bis zu einer Stärke von etwa 700 R gezüchtet; dies ergibt eine Dicke von etwa 350 S für die Oxidschicht 57, die neben dem Gate 50b gebildet wird. Auf dem Gate 50a und dem Gate 50b entsteht wegen der darüberliegenden Siliziumnitridbauteile 51a bzw. 51b kein Oxid. Diese Hochtemperaturoxidation treibt das Arsen ein, wodurch die Source/Drain-Zone 54 vollständig gebildet wird»
Zwar werden bei dem beschriebenen Ausführungsbeispiel die Oxidschichten 56 und 57 in einer trockenen Atmosphäre gezüchtet; sie können jedoch auch in einer nassen Atmosphäre gezüchtet werden. Im letzteren Falle ist das Dickenverhältnis der Schichten 56 und 57 noch ausgeprägter und kann die Größe von 4 : 1 erreichen.
Danach wird das Substrat entsprechend der schematischen Darstellung durch die Linien 59 in Fig. 4a einer Ionenimplantation unterzogen. Das Energieniveau bei dieser Ionenimplantation ist so gewählt, daß die Ionen in die Oxidschicht 57 zur Bildung der p-leitenden Source/Drain-Zonen 60 gemäß Fig. 4a eindringen. Das Energieniveau ist jedoch ausreichend gering, um zu verhindern, daß Ionen in die Oxidschicht 56 eindringen und dadurch das Dotierungsniveau innerhalb der Source/Drain-Zonen 5'-\
beeinflussen. Bei dem bevorzugten Ausführungsbeispiel werden Bordifluorid-Ionen (BF2+) bei einem Energieniveau von 50 keV
15 2
verwendet und eine Konzentration von 4 χ 10 Ionen/cm eingestellt. Das Difluorid ist ziemlich massiv und verhindert aufgrund seiner geringen Eindringtiefe, daß die Borionen in die Zonen 54 implantiert werden. Das Fluor wird bei der Weiterbehandlung ausgetrieben und beeinflußt die elektrischen Eigenschaften des Bauelements nicht. Wenn gewöhnliches Bor (B 11) implantiert würde, so müßte dies bei wesentlich niedrigerer Energie geschehen und würde eine wesentlich längere Implantationszeit bedingen.
Zu beachten ist, daß die Borimplantation nicht wesentlich in die Siliziumnitridbauteile 51a und 51b eindringt, damit der η-leitende Dotierstoff in den Gate-Elektroden unbeeinflußt bleibt.
Nach der Entfernung der Oxidschichten 56 und 57 und der Siliziumnitridbauteile 51a und 51b ergibt sich eine Struktur entsprechend der Darstellung in Fig. 5a. Sie weist einen n-Kanal-Transistor in der Zone 42 und einen p-Kanal-Transistor in der Zone 43 mit jeweils η-leitenden Gates auf.
Bei dem oben beschriebenen Verfahren wird die Tatsache ausgenutzt, daß ein Oxid rascher über stark dotiertem Silizium als über leicht dotiertem Silizium wächst. Ein einziger Oxidationsschritt führt zum Wachstum der Oxidschichten 56 und 57 in Fig. 4a, wobei die Schicht 56 aufgrund der darunterliegenden Source/Drain-Zonen 54 rascher wächst. Danach kann entsprechend Darstellung in Fig. 4a ein Flächenimplantat (ohne Maskierung) zur Dotierung der Zonen 60 verwendet werden, wobei die Zonen 54 nicht gegendotiert werden. Daher werden komplementäre Source/Drain-Zonen mit einem einzigen Maskierschritt und ohne Gegendotierung gebildet.
Anstelle des zuvor beschriebenen Aufbringens des Photolacks
auf die Zone 43 kann er auch zuerst auf der Zone 42 gebildet werden, wobei ein p-leitender Dotierstoff dazu verwendet wird, um zunächst den p-Kanal-Transistor zu hilden. Bei der nachfolgenden Oxidation wird dann eine dickere Oxidschicht über den Zonen 60 gebildet, wodurch eine Ionenimplantation eines η-leitenden Dotierstoffs in Ausrichtung mit dem Gate 50a durch die dünnere Oxidschicht ermöglicht wird.
Bei dem beschriebenen bevorzugten Beispiel werden Siliziumnitridbauteile 51a und 51b verwendet. Diese Bauteile sind für die Zwecke der Erfindung nicht notwendig, jedoch bei der speziellen Verfahrensführung hilfreich. Einerseits ermöglichen sie ein Hinterschneiden des Gatebauteils 50a (Fig. 3) und andererseits erlauben sie eine bekannte Schattendotierung Auch verhindern die Siliziumnitridbauteile, daß Bordotierstoff die η-leitenden Gate-Elektroden (Fig. 4a) gegendotiert. Das Siliziumnitrid ist auch an einem Wolframmetallisierungsprozeß beteiligt, der aber nicht zur vorliegenden Erfindung gehört.
Verfahrensablauf zur Herstellung komplementärer Souree/Draio-Zonen mit komplementären Gates
Bei der Bildung der komplementären Gate-Elektroden wird undotiertes Polysilizium über dem Substrat gemäß Fig. 1 gebildet. Danach werden entsprechend Darstellung in Fig. 2 Maskierbauteile zur Ausbildung der Gate-Elektroden 50a und 50b verwendet Die Siliziumnitridbauteile 51a und 51b brauchen aber für die Bildung der Gates nicht verwendet zu werden.
Danach wird entsprechend Darstellung in Fig. 3 eine Photolackschicht über der Zone 43 gebildet, um die Dotierung der Zonen 54 und des Gates 50a zu ermöglichen. Bei diesem Verfahrensablauf wird das Siliziumnitridbauteil 51a entfernt oder nicht verwendet, um dem η-leitenden Dotierstoff die Möglich-
keit zu geben, das Gate 5Qa zu dotieren; oder es wird ein genügend hohes Energieniveau verwendet, so daß die Ionen das Siliziumnitridbauteil 51a durchdringen und das Gate 50a dotieren können. Dieses Energieniveau sollte andererseits niedrig genug sein, um eine Dotierung der Zonen 60 oder des Gates 50b zu verhindern.
Danach wird die Photolackschicht 52 zusammen mit eventuell vorhandenen Siliziumnitridbauteilen entfernt, und das Substrat wird einem Oxidationsschritt unterworfen. Wie in Fig. 4b gezeigt ist, wächst die Oxidschicht 56 über den Source/ Drain-Zonen 54 und dem Gate 50a wesentlich stärker als die dünnere Oxidschicht 57, die auf und neben dem Gate 50b wächst Danach wird das Substrat der Ionenimplantation entsprechend den Pfeilen 58 in F^ig. 4b unterworfen. Das Energieniveau ist wiederum so eingestellt, daß die Ionen die Oxidschicht 57, aber nicht die Oxidschicht 56 durchdringen. Dies bewirkt die Bildung der p-leitenden Zone 60 in Ausrichtung mit dem Gate 50b und dotiert gleichzeitig das Gate 50b.
Die sich ergebende Struktur ist in Fig. 5b gezeigt, nämlich n-Kanal-Transistoren mit einem η-leitenden Gate in der Zone 42 und ein p-Kanal Transistor mit einem p-leitenden Gate in der Zone 43.
Bekannte "Rückenden-"Behandlungsschritte können danach zur Fertigstellung des CMOS-Transistors verwendet werden, z. B. die Bildung von Passivierungsschichten und Metallisierung zur Herstellung von Kontakten und Verbindungen.
Wenn auch in der vorstehenden Beschreibung auf das Wachstum einer Oxidschicht (Siliziumdioxid) Bezug genommen wurde, können auch andere Isolierschichten, welche über dotiertem Silizium rascher wachsen, Verwendung finden. So ist es beispielsweise möglich, yewisse nitrierte Oxidschichten zur Gewinnung des gleichen Ergebnisses zu verwenden.
Ά5 ■
Vorstehend wurde ein Verfahren zur Bildung von Source/Drain-Zonen in komplementären MOS-Transistoren beschrieben. Ein einziger Maskierschritt erlaubt die Ausbildung der komplementären Source/Drain-Zonen ohne Gegendotierung. Das Verfahren ermöglicht die Bildung komplementär dotierter PoIysiliziumgates oder kann zur Ausbildung der Gates des gleichen Leitungstyps verwendet werden.

Claims (1)

  1. PATENTANWÄLTE ZENZ & HELBER ■ D 4300 ESSEN 1 · AM RUHRSTEIN 1 ■ TEL.: (02 Oi) 4126 Seite -vets— I 24 5
    INTEL CORPORATION
    Patentanspruch
    /1/. Verfahren zur Herstellung von komplementären Metalloxidhalbleiter(CMOS)-Transistoren auf einem Siliziumsubstrat, dadurch gekennzeichnet ,
    1.1 daß das Substrat einem solchen Dotierschritt unterworfen wird, daß erste Source- und Drain-Zonen eines ersten Leitungstyps für erste Transistoren gebildet werden;
    1.2 daß eine Isolierschicht derart auf dem Substrat aufgewachsen wird, daß eine dickere Isolierschicht über den ersten Source- und Drain-Zonen als über den für die zweiten Source- und Drain-Zonen für zweite Transistoren vorgesehenen Bereichen entsteht; und
    1.3 daß das Substrat danach einer Ionenimplantation mit Ionen eines zweiten Leitungstyps bei einem solchen Energieniveau unterzogen wird, daß die dickere Isolierschicht die Ionen des zweiten Leitungstyps im wesentlichen sperrt, wodurch die zweiten Source- und Drain-Zonen gebildet werden.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Bauteile der ersten Transistoren mit einem Dotierstoff des ersten Leitungstyps dotiert werden, wenn die ersten Source- und Drain-Zonen gebildet werden.
    3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,, daß die Gatebauteile für die zweiten Transistoren einer Implaota-
    Z/bu.
    tion mit den Ionen des zweiten Leitungstyps unterworfen werden, wenn die zweiten Source- und Drain-Zonen gebildet werden.
    A. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Gatebauteile für die ersten und zweiten Transistoren mit Siliziumnitrid überzogen werden, während die Isolierschicht aufgewachsen wird.
    5. Verfahren zur Herstellung von komplementären Metalloxidhalbleiter (CMOS)-Transistoren auf einem Siliziumsubstrat, wobei erste vorgegebene Zonen für erste Transistoren eines ersten Leitungstyps und zweite vorgegebene Zonen für zweite Transistoren eines zweiten Leitungstyps verwendet werden, dadurch gekennzeichnet ,
    5.1 daß die zweiten vorgegebenen Zonen abgedeckt werden, während die ersten vorgegebenen Zonen freigelegt werden;
    5.2 daß das Substrat derart mit einem Dotierstoff eines ersten Leitungstyps dotiert wird, daß die ersten Source- und Drain-Zonen für die ersten Transistoren gebildet werden;
    5.3 daß eine Isolierschicht auf das Substrat derart aufgewachsen wird, daß die auf den ersten Source- und Drain-Zonen gebildete Schicht dicker als die Schicht wenigstens über Teilen der zweiten vorgegebenen Zonen ist; und
    5.A daß das Substrat einer Ionenimplantation mit Ionen eines zweiten Leitungstyps bei einem solchen Energieniveau unterworfen wird, daß die Ionen des zweiten Leitungstyps von der dickeren Schicht im wesentlichen gesperrt werden, während die Ionen die Schicht über den zweiten vorgegebenen Zonen zur Bildung der Source- und Drain-Zonen der zweiten Transistoren durchdringen können.
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß Gatebauteile für die ersten Transistoren mit dem Dotierstoff des ersten Leitungstyps dotiert werden, während die ersten
    -j : a υ Ο α « 9 C » β Λ Ι?
    Source- und Drain-Zonen gebildet werden.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Gatebauteile für die zweiten Transistoren mit den Ionen des zweiten Leitungstyps implantiert werden, wenn die zweiten Source- und Drain-Zonen gebildet werden.
    8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die Isolierschicht eine Siliziumdioxidschicht ist.
    9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß die Gatebauteile für die ersten und zweiten Transistoren mit Siliziumnitrid überzogen werden, während die Isolierschicht aufgewachsen wird.
    ΙΟ« Verfahren zur Herstellung komplementärer Metalloxidhalbleiter (CMQS)-Transistoren auf einem Siliziumsubstrac, dadurch gekennzeichnet ,
    daß erste und zweite Polysilizium-Gatebauteile isoliert von dem Substrat gebildet werden;
    daß erste Source- und Drain-Zonen eines ersten Leitungstyps in allgemeiner Ausrichtung mit den ersten Gatebauteilen gebildet werden,
    daß eine Oxidschicht auf dem Substrat derart aufgewachsen wird, daß die Oxidschicht über den ersten Source- und Drain-Zonen dicker ist als an den zweiten Gatebauteilen, da das Substrat in den Bereichen der ersten Source- und Drain-Zonen stärker dotiert wird,
    daß das Substrat einer Ionenimplantation mit Ionen des zweiten Leitungstyps bei einem solchen Energianiveau unterworfen wird, daß die Ionen des zweiten Leitungstyps von der dickeren Oxidschicht im wesentlichen gesperrt werden, wodurch die zweiten Source- und Drain-Zonen des zweiten Leitungstyps in allgemeiner Ausrichtung mit den
    zweiten Gatebauteilen entstehen.
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß nach der Bildung der Gate-Bauteile eine Photolackschicht über dem Substrat gebildet und Teile der Photolackschicht zur Freilegung von Stellen der ersten Source- und Drain-Zonen entfernt werden.
    12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die ersten Gate-Bauteile auf den ersten Leitungstyp dotiert wer den, während die ersten Source- und Drain-Zonen gebildet werden.
    13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß die zweiten Gatebauteile mit den Ionen auf den zweiten Leitungstyp dotiert werden, während die zweiten Source- und Drain-Zonen gebildet werden.
    14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß die ersten und zweiten Gatebauteile aus einer dotierten Schicht aus Polysilizium gebildet und mit einer darüberiiegenden Siliziumnitridschicht versehen werden, wobei die Siliziumnitridschicht das Wachstum der Oxidschicht auf den Gatebauteilen verhindert.
    15. Verfahren nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, daß die Ionen zusammen mit anderen Atomen verwendet werden.
    16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß als Ionen Borionen mit Fluor verwendet werden.
DE19833324332 1982-07-12 1983-07-06 Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat Withdrawn DE3324332A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/397,055 US4474624A (en) 1982-07-12 1982-07-12 Process for forming self-aligned complementary source/drain regions for MOS transistors

Publications (1)

Publication Number Publication Date
DE3324332A1 true DE3324332A1 (de) 1984-01-12

Family

ID=23569685

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833324332 Withdrawn DE3324332A1 (de) 1982-07-12 1983-07-06 Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat

Country Status (3)

Country Link
US (1) US4474624A (de)
JP (1) JPS5923557A (de)
DE (1) DE3324332A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0216053A2 (de) * 1985-09-26 1987-04-01 Motorola, Inc. Abnehmbares Seitenwandabstandstück zur Bildung eines niedrigdotierten Drains mittels einer einzigen Maskierungsstufe

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574467A (en) * 1983-08-31 1986-03-11 Solid State Scientific, Inc. N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel
US4593459A (en) * 1984-12-28 1986-06-10 Gte Laboratories Incorporated Monolithic integrated circuit structure and method of fabrication
US4633290A (en) * 1984-12-28 1986-12-30 Gte Laboratories Incorporated Monolithic CMOS integrated circuit structure with isolation grooves
US4722909A (en) * 1985-09-26 1988-02-02 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using two mask levels
US4745086A (en) * 1985-09-26 1988-05-17 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using one mask level and differential oxidation
US5247199A (en) * 1986-01-15 1993-09-21 Harris Corporation Process for forming twin well CMOS integrated circuits
EP0405293B1 (de) * 1989-06-27 1996-08-21 National Semiconductor Corporation Silicid-Übereinstimmendes CMOS-Verfahren mit einer differenzierten Oxid-Implantierungsmaske
US5106768A (en) * 1990-08-31 1992-04-21 United Microelectronics Corporation Method for the manufacture of CMOS FET by P+ maskless technique
KR940005802B1 (ko) * 1991-07-09 1994-06-23 삼성전자 주식회사 Cmos 반도체장치 및 그 제조방법
US5498553A (en) * 1993-11-01 1996-03-12 United Microelectronics Corporation Method of making a metal gate high voltage integrated circuit
US5786247A (en) 1994-05-06 1998-07-28 Vlsi Technology, Inc. Low voltage CMOS process with individually adjustable LDD spacers
US5534449A (en) * 1995-07-17 1996-07-09 Micron Technology, Inc. Methods of forming complementary metal oxide semiconductor (CMOS) integrated circuitry
US6004854A (en) 1995-07-17 1999-12-21 Micron Technology, Inc. Method of forming CMOS integrated circuitry
JPH0982812A (ja) * 1995-09-08 1997-03-28 Sony Corp 半導体装置の製造方法
US6674134B2 (en) * 1998-10-15 2004-01-06 International Business Machines Corporation Structure and method for dual gate oxidation for CMOS technology
US6750106B2 (en) * 2001-11-16 2004-06-15 Altera Corporation Polysilicon gate doping level variation for reduced leakage current
US6828654B2 (en) * 2001-12-27 2004-12-07 Broadcom Corporation Thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same
US20090050939A1 (en) 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2352762A1 (de) * 1972-11-01 1974-05-16 Ibm Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
US4268321A (en) * 1978-08-23 1981-05-19 Hitachi, Ltd. Method of fabricating a semiconductor device having channel stoppers
DE3133468A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4951879A (de) * 1972-09-20 1974-05-20
FR2257145B1 (de) * 1974-01-04 1976-11-26 Commissariat Energie Atomique
US3902926A (en) * 1974-02-21 1975-09-02 Signetics Corp Method of making an ion implanted resistor
US4217149A (en) * 1976-09-08 1980-08-12 Sanyo Electric Co., Ltd. Method of manufacturing complementary insulated gate field effect semiconductor device by multiple implantations and diffusion
US4236167A (en) * 1978-02-06 1980-11-25 Rca Corporation Stepped oxide, high voltage MOS transistor with near intrinsic channel regions of different doping levels
JPS5543850A (en) * 1978-09-25 1980-03-27 Hitachi Ltd Manufacture of complementary mos semiconductor device
IT1166587B (it) * 1979-01-22 1987-05-05 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari ad alta integrazione per tensioni elevate
US4274891A (en) * 1979-06-29 1981-06-23 International Business Machines Corporation Method of fabricating buried injector memory cell formed from vertical complementary bipolar transistor circuits utilizing mono-poly deposition
JPS56124270A (en) * 1980-03-05 1981-09-29 Hitachi Ltd Manufacture of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2352762A1 (de) * 1972-11-01 1974-05-16 Ibm Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
US3821781A (en) * 1972-11-01 1974-06-28 Ibm Complementary field effect transistors having p doped silicon gates
US4268321A (en) * 1978-08-23 1981-05-19 Hitachi, Ltd. Method of fabricating a semiconductor device having channel stoppers
DE3133468A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Vol. 16, No. 5, 1973, S. 1617-1617A *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0216053A2 (de) * 1985-09-26 1987-04-01 Motorola, Inc. Abnehmbares Seitenwandabstandstück zur Bildung eines niedrigdotierten Drains mittels einer einzigen Maskierungsstufe
EP0216053A3 (de) * 1985-09-26 1988-01-20 Motorola, Inc. Abnehmbares Seitenwandabstandstück zur Bildung eines niedrigdotierten Drains mittels einer einzigen Maskierungsstufe

Also Published As

Publication number Publication date
JPS5923557A (ja) 1984-02-07
US4474624A (en) 1984-10-02

Similar Documents

Publication Publication Date Title
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE4112072C2 (de) MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE2707652A1 (de) Verfahren zur bildung von kanalsperren entgegengesetzter leitungstypen im zwischenbereich zwischen zwei mos-bauelementen zugeordneten zonen eines siliziumsubstrats
DE2816795C2 (de)
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2728167A1 (de) Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen
EP0123093A1 (de) Schottky-Diode, integrierte Schaltung mit Schottky-Diode und Verfahren zur Herstellung derselben
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE3000847A1 (de) Verfahren zur ausbildung dotierter zonen in einem substrat
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE3312720A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen
DE2500047A1 (de) Verfahren zur herstellung von metalloxid-halbleitereinrichtungen
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
EP0460251B1 (de) Herstellverfahren für einen Leistungs-MISFET
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE19612950C1 (de) Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee