DE3340542A1

DE3340542A1 - Abtastimpulsgenerator

Info

Publication number: DE3340542A1
Application number: DE19833340542
Authority: DE
Inventors: Toshiyuki Fukaya Saitama Tanabe
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-11-09
Filing date: 1983-11-09
Publication date: 1984-05-10
Also published as: KR870000050B1; JPS5986385A; US4600943A; DE3340542C2; GB8329555D0; GB2129658B; GB2129658A; KR840006893A

Description

83/87130 11

Beschreibung:

Die Erfindung betrifft einen Impulsgenerator zum Erzeugen eines Impulszugs, der zum Abtasten von Zeichendaten eines Teletext- (oder Videotext-)systems verwendet wird.

In einem Teletextsystem überträgt eine Sendestation ein Teletextsignal, das aus einem Fernsehsignal (Videosignal) und einem dem Videosignal überlagerten Zeichendatensignal besteht. Im Empfänger wird das Zeichendatensignal aus dem Teletextsignal extrahiert, und das extrahierte Signal wird verarbeitet, um die Zeicheninformation auf dem Bildschirm darzustellen.

Fig. 1A zeigt den Hauptteil des Teletextsignals. Das Zeichendatensignal D ist einer oder mehreren der 10. bis 20. Horizontalperioden der Vertikal-Austastlücke zwischen- oder überlagert. Fig. 1B zeigt das Format des Zeichendatensignals D. Das Signal D enthält einen Vorsatzabschnitt A1, der ein Takt-Einlaufsignal CR und einen Rahmencode FC enthält, und es enthält einen Datenabschnitt A2, in welchen die eigentlichen Zeichendaten und dergleichen eingefügt sind. Das Videosignal enthält außerdem ein Vertikalsynchronsignal SV, ein Horizontalsynchronsignal SH und ein Farb-Burstsignal SB. Fig. 1C zeigt das Takt-Einlaufsignal CR im einzelnen. Das Signal CR besteht aus 8 im vorderen Teil des Vorsatzabschnitts A1 befindlichen Taktimpulsen. Das Signal CR dient als Bezugsphase für das Zeichendatensignal D. Dem Takt-Einlaufsignal CR folgen verschiedene Daten, die mit derselben Bitrate übertragen werden wie das Signal CR. Die Frequenz des Signals CR, die die Übertragungsgeschwindigkeit bestimmt, wird auf 4/5 fsc gewählt (fsc ist die Frequenz des Farbträgers). Die Frequenz von 4/5 fsc ist die Hälfte der die Übertragungsgeschwindigkeit bestim-

1/2

' mendon Frequenz (8/5 fsc) der anschließenden verschiedenen Daten.

Empfangerseitig wird eine Abtastimpulsfolge SP mit der Frequenz 8/5 fsc erzeugt, die mit dem Signal CR synchronisiert ist, und das Zeichendatensignal D wird von dem Impulszug SP abgetastet. Ein in Fig. 1D dargestellter Impuls G ist in Phase mit dem einer Horizontalperiode überlagerten Signal D. Den Impuls G kann man als "Gat-

"·" terimpuls" bezeichnen. Eine Schaltung zum Verarbeiten des Zeichendatensignals D auf der Empfängerseite tastet die Zeichendaten usw. während derjenigen Zeit ab, in welcher der Impuls G erzeugt wird. Dann überträgt diese Verarbeitungsschaltung die abgetasteten Daten in einen Pufferspeicher. Nun wird ein in dem Zeichendatensignal D enthaltener Rahmencode mit einem vorab in den Speicher der Verarbeitungsschaltung eingegebenen Rahmencode verglichen, und nur dann, wenn beide Rahmencodes übereinstimmen, werden die nachfolgenden Daten (die abgetasteten Daten) in den Pufferspeicher eingeschrieben. Die in den Pufferspeicher eingeschriebenen Daten werden einer Signalverarbeitung unterworfen, um ein Zeichensignal zu gewinnen, und das gewonnene Signal wird auf einen Bildschirm (Kathodenstrahlröhre) gegeben, wo eine Darstellung der Zeichen erfolgt.

Zur Gewinnung der Impulse SP, die mit einem abzutastenden Signal synchronisiert sein sollten, gibt es zwei verschiedene Systeme, nämlich das analoge System und das digitale System. Wird zum Abtasten des Zeichendatensignals D ein analoges System verwendet, so gelangt ein sogenanntes "Rufsystem" zum Einsatz, bei dem die Schwingung eines Oszillators, welcher die Abtastimpulse erzeugt, mit dem Takt-Einlaufsignal CR so synchronisiert wird, wie es von der Synchronisation in einer Farb-Synchroni-

2/3

sationsschaltung eines Fernsehempfängers bekannt ist.·

Gelangt zum Abtasten des Zeichendatensignals D ein digitales System zum Einsatz, so wird das Takt-Einlaufsignal CR von einem Signal abgetastet, dessen Frequenz größer ist als die Frequenz des Signals CR, um den Phasenunterschied zwischen dem Signal höherer Frequenz und dem Signal CR zu ermitteln. Dann werden die Schwingungen eines die Abtastimpulse erzeugenden Oszillators nach Maßgabe des ermittelten Ergebnisses geregelt.

Beim analogen System treten gewisse Probleme auf: Im allgemeinen ist das Zeichendatensignal D nur einmal in jedem Halbbild enthalten. Daher ist die Auslegung der Schaltung zum Erzielen eines zuverlässigen Einrastens der Synchronisation sehr schwierig, so daß man die Abtastimpulse SP nicht mit sehr genauer Phase erhalten kann. Selbst wenn mehrere Zeichendatensignale in einem Halbbild enthalten sind, läßt sich kein zuverlässiges Einrasten der Synchronisation und somit eine sehr genaue Phase aufweisender Abtastimpulszug erzielen, und zwar deshalb nicht, weil die Phase des Zeichendatensignals D bei jeder horizontalen Abtastperiode, in die das Signal D eingefügt ist, variiert.

Bei dem digitalen System ergeben sich folgende Probleme: Um die Phasenabweichung der Abtastimpulse SP innerhalb von beispielsweise 20 ns zu halten, wird ein Signal benötigt, dessen Frequenz 8 mal so hoch ist wie die des Takt-Einlaufsignals CR. Wie oben erwähnt wurde, beträgt die Frequenz des Takt-Einlaufsignals CR 4/5 fsc. Dies ist eine sehr hohe Frequenz. Daher muß eine Schaltung, die diese Signale mit der 8 mal höheren Frequenz (32/5 fsc} verarbeiten, Schaltungselemente mit hoher Arbeitsgeschwindigkeit aufweisen, damit die extrem hohe

3/4

Arbeitsgeschwindigkeit bei der Signalverarbeitung möglich ist. Schaltungen mit solchen Bauelementen sind jedoch sehr teuer.

Der Erfindung liegt die Aufgabe zugrunde, einen Abtastimpulsgenera bor zu schaffen, der sehr genaue Abtastimpulse zu erzeugen vermag, ohne daß von einem Signal extrem hoher Frequenz Gebrauch gemacht wird.

Diese Aufgabe wird durch die in den Ansprüchen 1 und 11 angegebenen Merkmale gelöst.

Der erfindungsgemäße Abtastimpulsgenerator verwendet η Abtasttakte CLi (i = 1, 2, 3, ..., η), deren Frequenz jeweils der Frequenz eines abzutastenden Zeichendatensignals D entspricht. Die Phase jedes dieser Taktsignale CLi weicht von der Phase eines anderen Takts fortschreitend und geringfügig ab. Einer der Takte CLi ist in Phase mit dem Signal D. Ein Signal PI₇ welches einem dieser Abtasttakte CLi entspricht, wird in seiner Phase mit einem Signal CR verglichen, welches als der Phasenbezug des Signals D verwendet wird. Wenn das Signal P1 dem Signal CR in der Phase voreilt, wird das Suffix "i" von CLi z.B. erhöht, während das Suffix "i" verringert wird, wenn das Signal P1 dem Signal CR in der Phase nacheilt. Dann wird derjenige Takt CLi als Abtastimpuls-Ausgangssignal SP zum Abtasten des Signals D ausgewählt, der erhalten wird, wenn das Signal P1 in Phase mit dem Signal CR ist.

Erfindungsgemäß kann die Frequenz (8/5 fsc) der Abtasttakte CLi 2 mal höher sein als die Frequenz (4/5 fsc) des abzutastenden Signals D. Es wird also kein Signal mit übermäßig hoher Frequenz benötigt. Da außerdem die Frequenz und die Phase der jeweiligen Abtasttakte CLi

4/5

33405A2

individuell bestimmt werden und der ausgewählte Takt zur Abtastung herangezogen wird, lassen sich sehr genaue Abtastimpulse erhalten.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1A bis 1D Impulsdiagramme eines Teletextsignals,

Fig. 2 eine Schaltungsskizze eines erfindungsgemäßen Abtastimpulsgenerators ,

Fig. 3 bis 7 Impulsdiagramme von an verschiedenen Stellen des in Fig. 2 gezeigten Abtastimpulsgenerators auftretenden Signalen,

Fig. 8 eine Schaltungsskizze eines Generators zum Erzeugen eines Abtasttakts CLt aus einem Bezugssignal mit der Farbträgerfrequenz fsc, 20

Fig. 9 eine Skizze einer Schaltung, die gegenüber der

in Fig. 2 gezeigten Schaltung modifiziert wurde,

Fig. 9A eine andere Modifikation der in Fig. 9 gezeigten Schaltung,

Fig. 10 eine modifizierte Ausführungsform der in Fig. 2 gezeigten Verzögerungsleitung 12, und

Fig. 11 eine weitere Modifizierung der in Fig. 2 dargestellten Verzögerungsleitung 12.

In der in Fig. 2 gezeigten Schaltung empfängt eine mehrere Anzapfungen aufweisende Verzögerungsleitung 12 einen Abtasttakt CL1. Die Leitung 12 kann aus einer LC-Verzöge-

5/6

rungslcitung, einer CCD-Verzögerungsleitung und dergleichen bestehen. Die Leitung 12 verzögert den eingegebenen Takt CL1 und gibt n-1 verzögerte Impulse an den jeweiligen Anzapfungen ab. Der Takt CL1 und die n-1 verzögerten Impulse werden als η Abtasttakte CLi (i = 1, 2, 3, ... n) verwendet. Die Frequenzen sämtlicher Takte CLi sind gleich (8/5 fsc), jedoch haben die Takte CLi unterschiedliche Phasen, wie in Fig. 3C gezeigt ist. Im vorliegenden Fall ist die Frequenz der Takte CLi so gewählt, daß sie doppelt so groß sind (8/5 fsc) wie die Frequenz (4/5 fsc) eines Zeichendatensignals D. Wenn die Verzögerungsleitung 12 beispielsweise 15 Anzapfungen hat, können 16 Abtasttakte CL1 bis CL16 erhalten werden. Im vorliegenden Fall beträgt die Verzögerungszeit für jede Anzapfung der Leitung 12 T/2 χ 1/16 = T/32 (T ist eine Periodendauer eines eine Frequenz von 4/5 fsc aufweisenden Takt-Einlaufsignals CR, wie es in Fig. 3A gezeigt ist, wobei das Signal CR ein Teil des Signals D ist, wie man den Fig. 1A bis 1C entnimmt). Diese Verzögerungszeit T/32 entspricht der Phasendifferenz zwischen von benachbarten Anzapfungen der Verzögerungsleitung 12 erhaltenen Takten CLi. Diese Abtasttakte CLi (i = 1, 2, 3, ..., 16) werden an einen Taktselektor 13 gegeben.

Der Selektor 13 wählt aus den eingegebenen Abtasttakten CLi nach Maßgabe von 4 Bits umfassenden Bestimmungsdaten D27, die von einem Auf-/Ab-Zähler 27 geliefert werden, einen Impulszug aus. Haben die Daten D27 beispielsweise den Wert 0010 (dies entspricht der Dezimalzahl "2"), so wird von dem Selektor 13 ein Impulszug ausgewählt, der dem Takt CL3 entspricht. Der von dem Selektor 13 ausgewählte Takt CL3 wird als Abtastimpulszug SP verwendet.

Bei dem Selektor 13 handelt es sich um ein handelsübliches Bauelement. Beispiele sind die Bauelementtypen SN54150,

6/7

SN54151A, SN54152A usw. von der Firma Texas Instrument Inc., USA.

Der Impulszug SP wird auf den Takteingang ck eines J-K Flipflops 14 gegeben, an dessen Eingänge J und K ein dem logischen Pegel "1" entsprechendes Potential Vcc gelegt wird. Das Flipflop 14 erzeugt an seinem Ausgang Q ein Rückkopplungssignal P1, dessen Frequenz halb so groß ist wie die des Impuslzugs SP (vergl. Fig. 3E, 3F). Dieses Rückkopplungssignal P1 wird mit dem Signal CR in der Phase verglichen. Das Flipflop 14 arbeitet als Frequenzwandler oder 1/2-Frequenzteiler und kann ein T-Flipflop sein.

Das Rückkopplungssignal P1 wird auf den D-Eingang eines D-Flipflops 15 gegeben, das an seinem TAkteingang ck ein Taktsignal P2 empfängt, welches am Pegel-Wechselpunkt des Takt-Einlaufsignals CR erscheint (siehe Fig. 3A, 3B). Das Signal P2 wird durch ein Exklusiv-Oder-Glied 173 erhalten. Das Exklusiv-Oder-Glied (EXOR-Glied) 173 empfängt an seinem einen Eingang das das Takt-Einlaufsignal CR enthaltende Zeichendatensignal D und an seinem anderen Eingang ein verzögertes Signal E172, das durch Verzögern des Signals D mittels einer aus zwei UND-Gliedern 171 und 172 bestehenden Serienschaltung erhalten wird. Das EXOR-Glied 173 erzeugt das Taktsignal P2, wenn der logische Pegel des verzögerten Signals E172 dem des Takt-Einlaufsignals CR entgegengesetzt ist (Fig. 4A bis 4C). Die Impulsbreite des Taktsignals P2 bestimmt sich durch die Verzögerungszeit der aus den UND-Gliedern 171 und 172 bestehenden Serienschaltung.

Die Schaltungselemente 171 bis 173 bilden einen Frequenzverdoppler 17, der einen frequenzverdoppelten Impulszug mit schmaler Impulsbreite ausgibt, nämlich den Impulszug P2.

Das D-Flipflop 15 vergleicht die Phase des Rückkopplungssignals P1 mit der des Einlaufsignals CR. Eilt das Signal P1 in der Phase dem Signal CR voraus (Fig. 5A und 5B), so liefert das Flipflop 15 an seinem Ausgang Q ein erstes Gattersignal E15A, welches dem Takt-Einlaufsignal CR gleicht (Fig. 5F). Eilt das Signal P1 in der Phase dem Signal CR nach (Fig. 6A und 6B), so liefert das Flipflop 15 an seinem invertierten Ausgang Q ein zweites Gattersignal E15B, welches dem Takt-Einlaufsignal CR gleicht (Fig. 6G). Die Signale E15A und E15B sind gegenphasig und bilden zusammen Gatterdaten D15.

Das erste Gattersignal E15A wird auf einen Eingang eines UND-Glieds 19 und eines UND-Glieds 21 gegeben. Das zweite Gattersignal E15B wird auf einen Eingang eines UND-Glieds 18 und eines UND-Glieds 20 gegeben. Die jeweils zweiten Eingänge der UND-Glieder 18 und 19 empfangen das in dem Datensignal D enthaltene Takt-Einlaufsignal CR. In einem Negator 22 wird das Signal D in seiner Phase umgekehrt. Der Negator 22 gibt ein invertiertes Signal E22 ab, das die entgegengesetzte Phase hat wie das Signal CR . Das Signal E22 wird auf die zweiten Eingänge der UND-Glieder 20 und 21 gegeben. Die dritten Eingänge der UND-Glieder 18 und 21 empfangen jeweils einen Taktimpuls E23, der von einem UND-Glied 23 erhalten wird, welches seinerseits das Taktsignal P2 und ein Gattersignal P3 empfängt und den Impulszug E23 entsprechend der logischen UND-Verknüpfung der Signale P2 und P3 abgibt. Die Impulsbreite des Gattersignals P3 ist identisch mit einem Zeitintervall, in welchem das Takt-Einlaufsignal CR auftritt. Demzufolge durchläuft das Taktsignal P2 das UND-Glied 23 während des erwähnten Zeitraums des Takt-Einlaufsignals CR, und das das UND-Glied 23 durchlaufende Signal P2 wird zu dem Impulszug E23. Das Gattersignal P3 wird der in

8/9

' Fig. 2 gezeigten Schaltung von außen zugeführt, wenn das Signal P 2 an die UND-Glieder 18 bis 21 übertragen werden soll.

Ein von dem UND-Glied 18 kommendes Ausgangssignal E18 und ein von dem UND-Glied 21 kommendes Ausgangssignal E21 werden auf die beiden Eingänge eines ODER-Glieds 25 gegeben. Ein vom UND-Glied 19 kommendes Ausgangssignal E19 und ein vom UND-Glied 20 kommendes Ausgangssignal E20 werden auf ein ODER-Glied 26 gegeben. Das ODER-Glied 26 gibt ein Auf- (Hoch-)Zählsignal E26 auf den Aufwärts-Zähleingang des Auf-/Ab-Zählers 27. Der Zähler 27 empfängt an seinem Abwärts-Zähleingang von dem ODER-Glied 25 ein Ab-Zählsignal E25.

Der Zähler 27 zählt das Signal E26 hoch oder zählt das Signal E25 herunter und gibt das Zählergebnis als die bereits erwähnten Bestimmungsdaten D27 ab. Wenn der Zähler 27 ein η-Bits umfassender Binärzähler ist, so hat der Selektor 13 2ⁿ verschiedene Auswahlmöglichkeiten. Wenn an den Selektor 13 16 Arten von Abtasttakten CL1 bis CL16 gegeben werden, reicht ein 4-Bit-Zähler 27 aus. Der ausgewählte Abtasttakt CLi (i ist eine Zahl zwischen 1 und 16) von dem Selektor 13 wird zu dem Abtastimpuls-Ausgangssignal SP.

Es sei angemerkt, daß man das Zeichendatensignal D des Teletextsystems in herkömmlicher Weise wie folgt erhalten kann: Zuerst wird ein von einem Videodetektor kommendes Videosignal von einer Begrenzerschaltung oder einem Pegelvergleicher in seinem Pegel begrenzt. Dieser Begrenzungsvorgang wird so durchgeführt, daß das begrenzte Ausgangssignal ein Tastverhältnis von 50% besitzt. Das begrenzte Ausgangssignal wird mit einem Signalformer in das Signal D umgesetzt, welches

L-Pogel hat.

Der Abtastimpulsgenerator mit dem in Fig. 2 gezeigten Aufbau arbeitet wie folgt:
5

Wenn die Phase des Abtastimpuls-Ausgangssignals SP dem Vorsatz oder der Phase des Takt-Einlaufsignals CR des Datensignals vorangeht, weil das Ausgangssignal SP mit dem Rückkopplungssignal P1 in Phase ist, geht auch die Phase des Signals P1 der Phase des Signals CR voraus (Fig. 5A/ 5B). Wie aus Fig. 4A bis 4C ersichtlich, erscheint das Taktsignal P2 kurz nach dem Pegeländerungspunkt oder der Signalflanke des Signals CR. Wenn das D-Flipflop 15 durch das Signal P2 getaktet wird, während der Pegel des D-Eingangs (Signal P1) logisch ¹¹O" ist, wird der Pegel des Signals E15A des Q-Ausgangs des Flipflops 15 "0" (Fig. 5B, 5C, 5F). Wenn das D-Flipflop 15 von dem Signal P2 getaktet wird, während der Pegel des D-Eingangs (Signal P1) logisch "1" ist, wird der Pegel des Signals E15A am Q-Ausgang des Flipflops 15 "1" (Fig. 5B, 5C, 5F). In diesem Fall gelangt das Signal E15A in Phase mit dem Takt-Einlaufsignal CR, und das Signal E15B wird gegenphasig zu dem Signal CR (Fig. 5A, 5F, 5G).

Wenn der logische Pegel des Takt-Gattersignals P3 "0" ist, ist auch der logische Pegel des Taktimpulses E23 "0" (vor dem Zeitpunkt TO in Fig. 5D, 5E). Dann sind sämtliche UND-Glieder 18 bis 21 geschlossen, und von keinem dieser UND-Glieder wird ein Signal ausgegeben (vor dem Zeitpunkt TO in den Fig. 5H bis 5K). Wenn der logische Pegel des Takt-Gattersignals P3 "1" ist, gibt das UND-Glied 23 den Taktimpulszug E23 entsprechend dem Taktsignal P2 ab (nach TO in den Fig. 5C bis 5E).

10/11

Das UND-Glied 18 empfängt das Signal CR, den Impulszug E23 und das Signal E15B. Der logische Pegel des Signals E15B ist stets "0",.wenn die logischen Pegel von CR und E23 beide "1" sind (Fig. 5A, 5E, 5G). Folglich wird von dem UND-Glied 18 kein Signal erhalten (Fig. 5H). Das UND-glied 21 empfängt das Signal E22 (dies entspricht dem invertierten Signal CR), den Impulszug E23 und das Signal E15A. Der logische Pegel des Signals E15A ist stets "0", wenn die logischen Pegel von E22 und E23 beide "T" sind (Inversion von Fig. 5A und Fig. 5E, 5F). Also wird von dem UND-Glied 21 kein Signal erhalten (Fig. 5K).

Das UND-Gied 19 empfängt das Signal CR, den Impulszug E23 und das Signal E15A. Der logische Pegel des Signals E15A ist stets "1", wenn die logischen Pegel von CR und E23 beide "1" sind (Fig. 5A, 5E, 5F). Also wird von dem UND-Glied 19 ein Ausgangssignal E19 erhalten (Fig. 51). Das UND-Glied 20 empfängt das Signal E22, den Impulszug E23 und das Signal E15B. Der logische Pegel des Signals E15B ist stets "1", wenn die logischen Pegel von E22 und E23 beide "1" sind (Inversion der Fig. 5A und der Fig. 5E, 5G). Also wird von dem UND-Glied E20 ein Ausgangssignal E20 erhalten (Fig. 5J).

Die logische ODER-Verknüpfung der Ausgangssignale E19 und E20 bildet das Aufwärts-Zählsignal E26 (Fig. 5L). Der Zähler 27 zählt das Signal E26 so lange aufwärts oder vorwärts, wie das Signal P1 dem Signal CR in der Phase vorauseilt. Das Suffix "i" des von dem Selektor 13 ausgewählten Abtasttakts CLi wird erhöht, wenn der Inhalt oder Sählerstand des Zählers 27 durch den AufwärtszählVorgang erhöht wird. Hierdurch wird die Phase des ausgewählten Abtastimpuls-Ausgangssignals SP nach und nach verzögert, bis das Rückkopplungssignal P1 in Phase mit dem Takt-Einlaufsignal CR gelangt.

BADORiGINAL

Wenn die Phase des Abtastimpuls-Ausgangssignals SP dem Vorsatz oder der Phase des Takt-Einlaufsignals CR in dem Datensignal D nacheilt, eilt auch die Phase des Signals P1 der Phase des Signals CR nach (Fig. 6A, 6B), da das Ausgangssignal SP in Phase mit dem Rückkopplungssignal P1 ist. Wenn das D-Flipflop 15 von dem Signal P2 getaktet wird, während der Pegel des D-Eingangs (Signal P1) logisch "0" ist, wird der Pegel des Signals E15A am Q-Ausgang des Flipflops 15 "0" (Fig. 6B, 6C, 6F). Wenn das D-Flipflop 15 von dem Signal P2 getaktet wird, während der Pegel am D-Eingang (Signal P1) logisch "1" ist, wird der Pegel des Signals E15A am Q-Ausgang des Flipflops 15 "1" (Fig. 6B, 6C, 6F). In diesem Fall wird das Signal Ε15Λ gegenphasig zu dem Takt-Einlaufsignal CR, und das Signal E15B kommt in Phase mit dem Signal CR (Fig. 6A, 6F, 6G).

Wenn der logische Pegel des Takt-Gattersignals P3 "0" ist, ist auch der logische Pegel des Taktimpulszugs E23 "0" (vor dem Zeitpunkt TO in den Fig. 6D, 6E). Dann sind sämtliche UND-Glieder 18 bis 21 geschlossen, und von keinem dieser UND-Glieder wird ein Signal abgegeben (vor TO in den Fig. 6H bis 6K). Wenn der logische Pegel des Takt-Gattersignals P3 "1" ist, gibt das UND-Glied 23 entsprechend dem Taktsignal P2 den Taktimpulszug E23 ab (nach TO in den Fig. 6C bis 6E).

Das UND-Glied 18 empfängt das Signal CR, den Impulszug E23 und das Signal E15B. Der logische Pegel des Signals E15B ist immer "1", wenn die logischen Pegel von CR und E23 beide "1" sind (Fig. 6A, 6E, 6G). Also wird von dem UND-Glied 18 ein Ausgangssignal E18 erhalten (Fig. 6H). Das UND-Glied 21 empfängt das Signal E22 (dies entspricht dem invertierten Signal CR), den Impulszug E23 und das Signal E15A. Der logische Pegel des Signals E15A ist im-

12/13/14

mer "1", wenn die logischen Pegel von E22 und E23 beide "1" sind (Inversion der Fig. 6Λ und der Fig. 6E, 6F). Also wird von dem UND-Glied 21 das Ausgangssignal E21 abgegeben (Fig. 6K).

Das UND-Glied 19 empfängt das Signal CR, den Impulszug E23 und das Signal E15A'. Der logische Pegel des Signals E15A ist immer "0", wenn die logischen Pegel von CR und E23 beide "1" sind (Fig. 6A, 6E, 6F). Also wird von dem UND-Glied 19 kein Signal erhalten (Fig. 61). Das UND-Glied 20 empfängt das Signal E22, den Impulszug E23 und das Signal E15B. Der logische Pegel des Signals E15B ist immer "0", wenn die logischen Pegel von E22 und E23 beide "1" sind (Inversion der Fig. 6A und der Fig. 6E, 6G).

Folglich wird von dem UND-Glied 20 kein Signal erhalten (Fig. 6J).

Die logische ODER-Verknüpfung der so erhaltenen Ausgangssignale E18 und E21 bildet das Abwärts-Zählsignal E25 (Fig. 6L). Der Zähler 27 zählt das Signal E25 so lange herunter oder rückwärts, wie das Signal P1 dem Signal CR in der Phase nacheilt. Das Suffix "i" des von dem Selektor 13 ausgewählten Abtasttakts CLi wird verringert, wenn der Inhalt oder Zählerstand des Zählers 27 durch den Abwartszählvorgang vermindert wird. Hierdurch wird die Phase des ausgewählten Abtastimpuls-Ausgangssignals SP nach und nach vorgerückt, bis das Rückkopplungssignal P1 mit dem Takt-Einlaufsignal CR in Phase ist.

Die Phaseneinrastung des Abtastimpuls-Ausgangssignals SP auf das Takt-Einlaufsignal CR in dem Datensignal D wird in Verbindung mit einem Fall beschrieben, in dem das Rückkopplungssignal P1 dem Signal D oder CR in der Phase vorauseilt.

Es sei angenommen, der Inhalt des Zählers 27 sei "0000"

und der Abtasttakt CL1 werde durch den Selektor 13 ausgewählt (Fig. 7C). Das im Zeitpunkt T1 auftretende Taktsignal P2 wird über die Verknüpfungsglieder 23, 19 und 26 auf den Aufwärts-Zähleingang des Zählers 27 gegeben (Fig. 7B). Dieses Signal P2 entspricht dem Ausgangssignal E19 des UND-Glieds 19 (Fig. 7H). Dann ändert sich der Inhalt des Zählers 27 von "0000" auf "0001", und der Selektor 13 wählt den Abtasttakt CL2 aus (Fig. 7C). Nun ändert sich der Inhalt des Abtastimpuls-Ausgangssignals SP von CL1 auf CL2 (Zeitpunkt T2 in Fig. 7D). Das dem Ausgangssignal E20 (Fig. 71) entsprechende anschließende Signal P2 im Zeitpunkt T3 wird auf den Aufwärts-Zähleingang des Zählers 27 gegeben, so daß der Zählerstand des Zählers 27 auf "0010" erhöht und der Abtasttakt CL3 als Abtastimpuls-Ausgangssignal SP ausgewählt wird (T4 in Fig. 7D). In ähnlicher Weise werden anschließende Impulse des Signals P2 bei den Zeitpunkten T5, T7, T9, T11 und T13 von dem Zähler 27 hochgezählt, und die Inhalte des Abtastimpuls-Ausgangssignals SP werden nach und nach von CL3 auf CL8 geändert (Fig. 7D).

Wenn der Abtasttakt CL8 im Zeitpunkt T13 ausgewählt wird, ist die Phase des Rückkopplungssignals P1 bezüglich der Phase des Takt-Einlaufsignals CR etwas verzögert, wie man bei den Zeitpunkten T15 und T16 in den Fig. 7A und 7E sieht. Jetzt erscheint das Taktsignal P2 im Zeitpunkt T15 als das Ausgangssignal E21 und wird als Abwärts-Zählsignal über das ODER-Glied 25 an den Zähler 27 gegeben (Fig. 7B, 7J). Entsprechend diesem Ausgangssignal E21 zählt der Zähler 27 das Abwärts-Zählsignal E25 herunter. Hierdurch ändert sich der Inhalt des Zählers 27 von "0111" entsprechend CL8 auf "0110", um CL7 auszuwählen (im Zeitpunkt T17 in Fig. 7D). Wenn der Abtasttakt CL7 im Zeitpunkt T15 ausgewählt wird, eilt die Phase des Signals P1 der Phase des Signals

15/16

' CR etwas voraus (im Zeitpunkt T18 in den Fig. 7Λ, 7E). Dann zählt der Zähler 27 das dem Taktsignal P2 entsprechende Ausgangssignal E19 im Zeitpunkt T18 hoch (Fig. 7B, 7H), und der Inhalt des Abtastimpuls-Ausgangssignals SP ändert sich von CL7 auf CL8 (Fig. 7D). Danach zählt der Zähler 27 abwechselnd das Ausgangssignal E21 herunter und das Ausgangssignal E19 hoch. Auf diese Weise ändert sich der Zählerstand des Zählers 27 auf "0110" bzw. "0111", und daher wird der Inhalt des Abtastimpuls-

' Ausgangssignals SP der Abtasttakt CL7 bzw. CL8, und dieses Signal ist etwa in Phase mit dem Takt-Einlaufsignal CR. Auf diese Weise wird ein Abtastimpuls-Ausgangssignal SP erhalten, welches im wesentlichen mit dem Datensignal D in Phase ist. Wenn die Verzögerungsleitung 12 15 Anzapfpunkte hat und die Verzögerungszeit für jeden Anzapfpunkt T/32 beträgt, beträgt die Phasenabweichung zwischen dem Ausgangssignal SP und dem Signal CR oder D im Höchstfall T/32 (Sekunden) oder 360/32 (Winkelgrade). Eine solche Abweichung ist in der Praxis für in einem Teletext-

^iKJ system verwendete Abtastdaten vernachlässigbar.

Ein durch den Schaltungsaufbau gemäß Fig. 2 erhaltenes Abtastimpuls-Ausgangssignal SP enthält Jitter, verur-. sacht durch die abwechselnde Auswahl zweier benachbarter Abtasttakte (z.B. CL7 und CL8). Der maximale Betrag dieses Jitters beträgt T/32 bei einer Verzögerungsleitung 12 mit 15 Anzapfpunkten. Hat die Verzögerungsleitung 31 Anzapfpunkte, und wird ein 5-Bit-Binärzähler 27 verwendet, so stehen 32 Arten von Abtasttakten CLi zur Verfügung. In diesem Fall beträgt der maximale Betrag des Jitters T/64. Wird eine weitere Verringerung des Jitters gefordert, so sollte die Verzögerungsleitung 12 noch mehr Anzapfpunkte aufweisen und der Zähler 27 in Fig.

entsprechend mehr Bitstellen besitzen. 35

ι Fig· 8 zeigt den Aufbau eines Generators zum Erzeugen des Abtasttakts CL1. Ein Farbträger SC mit der Farbträgerfrequenz fsc wird von einem Frequenzteiler 80 im Verhältnis 1/5 geteilt. Der Frequenzteiler 80 liefert ein 1/5 fsc-Signal E80 an eine PLL-Schaltung (Phasenregelschleife) 82, die in herkömmlicher Weise ausgebildet sein kann. Als Beispiel kann als PLL-Schaltung 82 die Schaltung NE564 der Firma Signatics Co./ USA verwendet werden. Die Schaltung 82 empfängt ein Rückkopplungssignal E84 der Frequenz 1/5 fsc und erzeugt einen Abtasttakt CL1 mit der Frequenz 8/5 fsc. Dieser Takt CL1 wird von einem 1/8 Frequenzteiler 84 in das Rückkopplungssignal E84 umgesetzt. Die PLL-Schaltung 82 arbeitet so, daß die Phasendifferenz zwischen den Signalen E80 und E84 so klein wie möglich gemacht wird. Der Takt CL1 mit der Frequenz 8/5 fsc ist dann exakt mit dem Färbträger SC synchronisiert.

Fig. 9 zeigt im Ausschnitt eine gegenüber der Schaltung nach Fig. 2 modifizierte Schaltung. Das Aufwärts-Zählsignal E26 wird über den ersten Eingang eines UND-Glieds 901 an den Aufwärts-Zähleingang des Zählers 27 gegeben. Das Abwärts-Zählsignal E25 wird über den ersten Eingang eines UND-Glieds 902 an den Abwärts-Zähleingang des Zählers 27 gelegt. Die beiden zweiten Eingänge der UND-Glieder 901 und 902 empfangen von außerhalb des Abtastimpulsgenerators einen Ein-/Aus-Befehl SX. Die UND-Glieder 901 und 902 bilden eine Schaltanordnung 90. Diese Schaltanordnung 90 ist in die geschlossene Rückkopplungsschleife gemäß Fig. 2, die aus den Elementen 13, 14, 15, 18-26 und 27 besteht, eingefügt. Die Schaltanordnung Öffnet die geschlossene Rückkopplungsschleife, wenn der Ein-/Aus-Befehl SC logisch "0" ist, und sie schließt die Schleife, wenn der Befehl SX logisch "1" ist.

17/18

• Durch den in Fig. 9 dargestellton Schaltungsaufbau läßt sich der oben anhand der Beschreibung von Fig. 2 erläuterte Jitter eliminieren. Nachdem die Phase des Rückkopplungssignals P1 mit der Phase des Takt-Einlaufsignals CR konvergiert hat (nach dem Zeitpunkt T16 in den Fig. 7Λ, 7D, 7E), ändert sich der Inhalt des Ein-/Aus-Befehls SX von "1" auf "0", so daß die Rückkopplungsschleife geöffnet wird. Dann erfolgt kein Zählvorgang im Zähler 27, und der Inhalt der Bestimmungsdaten D27 vom Zähler 27 ist festgelegt. Wenn also die Rückkopplungsschleife bei P1 = CR geöffnet hat, wird der Inhalt des Abtastimpuls-Ausgangssignals SP auf einen bestimmten der Abtasttakte CLi festgelegt, und das Ausgangssignal SP ist frei von Jitter. Die. Phasenabweichung des Ausgangssignals SP von dem Signal CR oder der Phasenzähler zwischen SP und CR hängt ab von der Feinheit der Phasendifferenz zwischen benachbarten Abtasttakten CLi (z.B. zwischen CL7 und CL8). Derartige Phasenabweichungen oder Phasenfehler können minimiert werden, indem man die Anzahl von Anzapfpunkten der Verzögerungsleitung 12, die Anzahl von Bitstellen des Zählers 27 und die Anzahl der Auswahlmöglichkeiten des Selektor s 13 erhöht.

Fig. 9A zeigt eine Modifizierung der in Fig. 9 gezeigten Schaltung. In Fig. 9A empfängt ein mit drei Eingängen ausgestattetes UND-Glied 23 die Signale P2, P3 und SC, und es wird anstelle der in Fig. 9 gezeigten Schaltanordnung 90 verwendet.

Fig. 10 zeigt eine modifizierte Ausführungsform der in Fig. 2 gezeigten LC-Verzögerungsleitung 12. In Fig. 10 sind η UND-Glieder 12- bis 12 in Reihe geschaltet. Sie werden anstelle der (n-1) Anzapfungen aufweisenden Verzögerungsleitung 12 in Fig. 2 verwendet.

18/19

Fig. 11 zeigt eine gegenüber der Schaltung nach Fig. 10 modifizierte Schaltung. In Fig. 11 werden anstelle eines UND-Glieds 12. zwei in Serie geschaltete Negatoren 12. und 12., verwendet.

Obschon dies in der Zeichnung nicht dargestellt ist, kann jedes in Fig. 10 oder 11 dargestellte Verzögerungselement durch ein anderes Verzögerungselement ersetzt werden (z.B. durch einen RC-Integrator). Außerdem können als Verzögerungsleitung 12 Schieberegister, CCD- oder BBD-Schaltungen eingesetzt werden.

Wie oben erläutert wurde, lassen sich exakt mit der Phase des Takt-Einlaufsignals CR synchronisierte Abtastimpuls-Ausgangssignale SP erhalten, indem die Phasendifferenz zwischen dem Rückkopplungssignal· P1 und dem Takt-Einlaufsignal CR bei jedem Pegeländerungspunkt (Signalflanke) des Signals CR erfaßt wird, und indem das Voreilen oder Nacheilen der Phase des Abtastimpuls-Ausgangssignals SP festgestellt wird. Mit diesem Schaltungsaufbau entspricht die in der Schaltung zu verarbeitende Signalfrequenz im Höchstfall der übertragungsgeschwindigkeits-Frequenz (8/5 fsc> der in dem Datensignal D enthaltenen Zeicheninformation. Demzufolge benötigt der erfindungsgemäße Abtastimpulsgenerator keine Schaltung, die in der Lage ist, extrem hohe Frequenzen zu verarbeiten. Weiterhin kann man ein Abtastimpuls-Ausgangssignal hoher Genauigkeit und einem verminderten Phasenfehler erhalten, wenn man die Anzahl von Anzapfpunkten der Verzögerungsleitung 12 erhöht. Außerdem kann die Phasenkorrektur des Ausgangssignals SP für jeden Block des Zeichendatensignals D durchgeführt werden, so daß keine Phasenkontinuität zwischen benachbarten Blöcken des ZeichendatensignaIs D erforderlich ist.

19/20

" ■' ' 33AO5A2

In Abwandlung der oben beschriebenen Ausführungsbeispiele kann die Frequenz des Bezugssignals CL1 genau so groß sein wie die Frequenz (4/5 fsc) des Takt-Einlaufsignals CR, und das von dem Selektor 13 ausgewählte Signal kann direkt als das Rückkopplungssignal P1 verwendet werden. In diesem Fall sollte das von dem Selektor 13 ausgewählte Signal durch einen Frequenzverdoppler verdoppelt werden, um als Abtastimpuls-Ausgangssignal SP ein Signal mit der Frequenz 8/5 fsc zu erhalten. Die von dem Ausgangssignal SP abzutastenden Daten können auch andere Daten als Zeichendaten sein, beispielsweise irgendwelche Symboldaten (Bilddaten und dergleichen).

Die Erfindung schafft also die Möglichkeit, mit einem Abtastimpulsgenerator sehr genaue Abtastimpulse zu erzeugen, ohne daß Gebrauch gemacht wird von einem Signal extrem hoher Frequenz, was zu erhöhten Herstellungskosten des Abtastimpulsgenerators führen würde.

Leerseite

Claims

Abtastimpulsgenerator

Pa tentan Sprüche

Π/ Abtastimpulsgenerator zur Verwendung beim Abtasten eines Zeichen- oder Symboldatensignals, welches in einem übertragenen Datensignal enthalten ist, wobei das Symboldatensignal (D) ein Takt-Einlaufsignal (CR) enthält, das als Phasenbezug für das Symboldatensignal (D) verwendet wird, mit folgenden Merkmalen:

eine

Signalquelle (80 - 84) erzeugt ein Bezugssignal (CL1), dessen Frequenz (8/5 fsc) der Frequenz (4/5 fsc) des abzutastenden SymboldatenSignaIs (D) entspricht _r

an die Signalquelle (80 - 84) ist eine Verzögerungseinrichtung (12) angeschlossen, die das Bezugssignal (CL1) verzögert und mehrere Abtasttakte (CLi) liefert, deren Frequenzen sämtlich gleich der Frequenz (8/5 fsc) des Bezugssignals (CL1) sind, und deren Phasen bezüglich des Bezugssignals (CL1) individuelle Werte (T/32, 2T/32, ... oder 16T/32) aufweisen,

an die Verzögerungseinrichtung (12) ist eine Auswähleinrichtung (13) angeschlossen, die auf Bestimmungsdaten (D27) anspricht, um aus den Abtasttakten (CLi) nach Maßgabe des Inhalts der Bestimmungsdaten (D27) ein Abtastimpuls-Ausgangssignal (SP) auszuwählen,

an die Auswähleinrichtung (13) ist eine Bestimmungseinrichtung (18 - 27) angeschlossen, die auf Gatterdaten (D15) anspricht, um die Bestimmungsdaten (D27) derart zu erzeugen, daß ihr Inhalt nach Maßgabe des Inhalts der Gatterdaten (D15) erhöht oder erniedrigt wird, und

an die Auswähleinrichturig (13) und die Bestimmungseinrichtung (18 - 27) ist eine Vergleicheranordnung (14 - 17) angeschlossen, die auf das Takt-Einlaufsignal (CR) und ein Rückkopplungssignal (P1) anspricht, welches mit dem Abtastimpuls-Ausgangssignal (SP) in Phase und synchronisiert ist, um die Phase des Rückkopplungssignals (P1) mit der des Takt-Einlaufsignals (CR) zu vergleichen und die Gatterdaten (D15) nach Maßgabe des Vergleichsergebnisses zu erzeugen,

dadurch gekennzeichnet , daß die Auswähleinrichtung (13) aus den Abtasttakten (CLi) auf der Grundlage des von der Vergleicheranordnung (14 - 17) gelieferten Vergleichsergebnisses einen speziellen Abtasttakt auswählt, so daß die Phasendifferenz zwischen dem Rückkopplungssignal (P1) und dem Takt-Einlaufsignal (CR) ein Minimum wird, und daß der ausgewählte spezielle Abtasttakt als das Abtastimpuls-Ausgangssignal (SP) verwendet wird.
2. Generator nach Anspruch 1, dadurch gekennzeichnet , daß die Auswähleinrichtung (13), die Bestimmungseinrichtung (18 - 27) und die Vergleicheranordnung (14 - 17) gemeinsam eine geschlossene Gegenkopplungsschleife bilden, die die die Regelgröße der Rückkopplungsschleife bildende Phasendifferenz zwischen dem Rückkopplungssignal (P1) und dem Takt-Einlaufsignal (CR) minimiert.
3. Generator nach Anspruch 2, dadurch g e k e η η -

zeichnet, daß das Rückkopplungssignal (P1) und das Takt-Einlaufsignal (CR) ein erstes Gattersignal (E15A)

erzeugen, wenn das Rückkopplungssignal (P1) dem Takt-Einlaufsignal (CR) in der Phase vorauseilt, und ein zweites Gattersignal (E15B) erzeugen, wenn das Rückkopplungssignal (P1) dem Takb-Einlaufsignal (CR) in der Phase nacheilt, wobei das erste und das zweite Gattersignal (E15A, E15B) die Gatterdaten (D15) bilden, daß das erste Gattersignal (Ε15Λ) erzeugt wird, um den Inhalt der geschlossenen Gegenkopplungsschleife zu erhöhen, und daß die Gegenkopplungsschleife Mittel (90) aufweist, die auf einen Ein-/Aus-Befehl (SX) ansprechen, um die geschlossene Rückkopplungsschleife zu öffnen, wenn der Inhalt des Ein-/Aus-Befehls (SX) ein "Ausschalten" des Gegenkopplungsbetriebs bedeutet, so daß der Inhalt der Bestimmungsdaten (D27) festgelegt wird, während die Rückkopplungsschleife geschlossen wird, wenn der Inhalt des Ein-/Aus-Befehls (SX) ein "Einschalten" des Gegenkopplungsbetriebs bedeutet.
4. Generator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vergleicheranord-. nung (14 - 17) folgende Merkmale aufweist:

einen Frequenzumsetzer (14), der die Frequenz (8/5 fsc) des Abtastimpuls-Ausgangssignals (SP) in die Frequenz (4/5 fsc) des Rückkopplungssignals (P1) umsetzt und das umgesetzte Ergebnis als Rückkopplungssignal (P1) abgibt, und

einen Phasenvergleicher (15, 17), der die Phasen der Be-Stimmungsdaten (D27) vergleicht, wobei das zweite Gattersignal (E15B) erzeugt wird, um den Inhalt der Bestimmungsdaten (D27) zu vermindern.

ORIGINAL

•
5. Generator nach Anspruch 4, dadurch g e k e η η ze ichnet, daß der Phasenvergleicher (15, 17) aufweist:

einen zweiten Frequenzumsetzer (17), der die Frequenz (4/5 fsc) des Takt-Einlaufsignals (CR) in die Frequenz (8/5 fsc) des Abtastimpuls-Ausgangssignals (SP) umsetzt und ein Taktsignal (P2) erzeugt, welches dieselbe Frequenz (8/5 fsc) besitzt wie das Abtastimpuls-Ausgangssignal (SP), und

ein D-Flipflop (15), das an seinem D-Eingang das Rückkopplungssignal (P1) empfängt, das von dem Taktsignal (P-2) getaktet wird, und das das erste und das zweite Gattersignal (E15A, E15B) an seinem Q-Ausgang bzw. seinem invertierten Q-Ausgang erzeugt.
6. Generator nach Anspruch 5, dadurch gekennzeichnet , daß die Bestimmungseinrichtung (18 27) aufweist:

eine Gatterschaltung (18 - 26), die auf das Datensignal (D) und die Gatterdaten (D15) anspricht, um ein mit dem Datensignal (D) synchronisiertes Aufwärts-Zählsignal (E26) zu liefern, wenn die Gatterdaten (D15) durch das erste Gattersignal (E15A) gebildet werden, und um ein mit dem Datensignal (D) synchronisiertes Abwärts-Zählsignal (E25) zu liefern, wenn die Gatterdaten (D15)

durch das zweite Gattersignal (E15B) gebildet werden, 30

einen Auf-/Ab-Zähler (27), der das Aufwärts-Zählsignal (E26) hochzählt, wenn die Gatterdaten (D15) durch das erste Gattersignal (E15A) gebildet werden, und der das Abwärts-Zählsignal (E15B) herunterzählt, wenn die Gatterdaten (D15) durch das zweite Gattersignal (E15B) ge-

bildet werden, wobei das Zählergebnis des Auf-/Ab-Zählers die Bestimmungsdaten (D27) bildet.
7. Generator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (12) mit einem dritten Frequenzumsetzer (80 84) ausgestattet ist, der auf ein die Frequenz (fsc) des Farbträgers des Fernsehsysteins aufweisendes Hilfsträgersignal (SC) anspricht, um das Hilfsträgersignal (SC) auf die Frequenz (8/5 fsc) des Bezugssignals (CL1) einzustellen, und daß das Datensignal (D) Zeicheninformation eines Teletext- oder Videotext-Systems enthält, wobei die Frequenz (4/5 fsc) der Information halb so groß ist wie diejenige.(8/5 fsc) des Abtastimpuls-Ausgangssignals (SP).
8. Generator nach Anspruch 6, dadurch gekennzeichnet , daß die Gatterschaltung (18 - 26) aufweist:

ein erstes UND-Glied (18), das ein erstes Ausgangssignal (E18) abgibt, welches der logischen UND-Verknüpfung des zweiten Gattersignals (E15B) und des Datensignals (D) entspricht,

ein zweites UND-Glied (19), das ein zweites Ausgangssignal (E19) abgibt, welches der logischen UND-Verknüpfung des ersten Gattersignals (E15A) und des Datensignals (D) entspricht,

ein drittes UND-Glied (20), das ein drittes Ausgangssignal (E20) abgibt, welches der logischen UND-Verknüpfung des zweiten Gattersignals (E15B) und des invertierten Datensignals (E22) entspricht,

334Q542

ein viertes UND-Glied (21), das ein viertes Ausgangssignal (E21) abgibt, welches der logischen UND-Verknüpfung des ersten Gattersignals (E15A) und des invertierten Signals (E22) entspricht,

ein erstes ODER-Glied (26), das an das zweite und das dritte UND-Glied (19, '2O) angeschlossen ist und das Aufwärts-Zählsignal (E26) entsprechend der logischen ODER-Verknüpfung des zweiten und des dritten Ausgangssignals (E19, E20) liefert, und

ein zweites ODER-Glied (25), das an das erste und das vierte UND-Glied (18, 21) angeschlossen ist und das Abwärts-Zählsignal (E25) entsprechend der logischen ODER-Verknüpfung des ersten und des vierten Ausgangssignals (E18, E21) liefert.
9. Generator nach Anspruch 8, dadurch gekennzeichnet, daß die Gatterschaltung (18 - 26) weiterhin aufweist:

ein fünftes UND-Glied (23), das auf ein Taktsignal (P2) mit derselben Frequenz (8/5 fsc) wie das Abtastimpuls-Ausgangs signal (SP) und auf ein Takt-Gattersignal (P3) anspricht, um einen Taktimpulszug (E23) abzugeben, der der logischen UND-Verknüpfung des Taktsignals (P2) und des Takt-Gattersignals (P3) entspricht, wobei der Taktimpulszug (E23) als ein Eingangssignal an jedes der ersten bis vierten UND-Glieder (18 - 21) geliefert wird und eine Frequenz (8/5 fsc) besitzt, die die Zählgeschwindigkeit des Auf-/Ab-Zählers (27) festlegt.
10. Generator nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, daß der zweite Frequenzumsetzer (17) ein Frequenzverdoppler ist und folgende

Merkmale aufweist:

ein Verzögerungselement (171, 172), welches das Takt-Einlaufsignal (CR) um eine gegebene Zeit verzögert, um ein verzögertes Signal (E172) zu erhalten, und

ein auf das verzögerte Signal (E172) und das Takt-Einlaufsignal (CR) ansprechendes Gatter (173), welches das Taktsignal (P2) erzeugt, wenn der logische Pegel des verzögerten Signals (E172) dem des Takt-Einlaufsignals (CR) entgegengesetzt ist.
11. Abtastimpulsgenerator zur Verwendung beim Abtasten eines Zeichen- oder Symboldatensignals, das in einem seriell übertragenen Datensignal enthalten ist, wobei das Symboldatensignal (D) ein Takt-Einlaufsignal (CR) enthält, das als Phasenbezug des Symboldatensignals benutzt wird, gekennzeichnet durch folgende Merkmale:

eine Einrichtung (80 - 84) zum Erzeugen eines Impulszugs (CL1), dessen Bitrate (8/5 fsc) der Bitrate (4/5 fsc) des Symboldatensignals (D) entspricht,

eine Verzögerungseinrichtung (12), die an die Erzeugungseinrichtung (80 - 84) angeschlossen ist, um den Impulszug (CL1) zu verzögern und mehrere verzögerte Signale (CLi) derart abzugeben, daß jede Phase der verzögerten Signale (CLi) in bezug auf den Impulszug (CL1) einen individuellen Wert (T/32, 2T/32, ... oder 16T/32) aufweist,

an die Verzögerungseinrichtung (12) ist eine Auswähleinrichtung (13) gekoppelt, um eines der verzögerten Signale (CLi) als ein Daten-Abtastimpulssignal (SP) auszuwählen,

334P542

eine an die Auswähleinrichtung (13) angeschlossene und auf das Takt-Einlaufsignal (CR) ansprechende Detektoreinrichtung (14 - 26) erfaßt die Phasendifferenz zwischen dem ausgewählten einen (SP) der verzögerten Signale (CLi) und dem Takt-Einlaufsignal (CR) und liefert ein Steuersignal (E25, E26), und

eine an die Auswähleinrichtung (13) und die Detektoreinrichtung (14 - 26) angeschlossene Steuereinrichtung (27) steuert die Auswähleinrichtung (13) nach Maßgabe des Steuersignals (E25, E26) derart, daß die Phasendifferenz zwischen dem ausgewählten einen verzögerten Signal (CLi oder SP) und dem Takt-Einlaufsignal (CR) ein Minimum wird.
12. Generator nach Anspruch 11, dadurch gekennzeichnet, daß die Detektoreinrichtung (14 - 26) enthält:

eine Extrahiereinrichtung (17) zum Extrahieren eines dem Takt-Einlaufsignal (CR) entsprechenden Bezugsphasensignal (P2) aus dem Symboldatensignal (D),

eine an die Extrahiereinrichtung (17) und die Auswähleinrichtung (13) angeschlossene Vergleicheranordnung (14, 15) zum Vergleichen der Phasendifferenz zwischen dem ausgewählten einen verzögerten Signal (CLi oder SP) und dem Bezugsphasensignal (P2) und zum Abgeben eines Vergleichsergebnisses (D15), und

eine an die Vergleicheranordnung (14, 15) und die Steuereinrichtung (27) angeschlossene Einrichtung (18 - 26), die aus dem Vergleichsergebnis (D15) und dem Takt-Einlaufsignal (CR) das Steuersignal (E25, E26) bildet.

33405A2
13. Generator nach Anspruch 12, dadurch gekennzeichnet , daß die Verzögerungseinrichtung (12) eine Verzögerungsleitung mit mehreren Anzapfpunkten aufweist, von denen die verzögerten Signale (CLi) abgegeben werden, daß die Steuereinrichtung (27) einen Auf-/Ab-Zähler (27) aufweist zum Aufwärts- oder Abwärtszählen des Steuersignals (E25, E26), wobei der Zählerstand des Auf-/ Ab-Zählers (27) die Auswahl der verzögerten Signale (CLi) in der Auswähleinrichtung (13) bestimmt, daß die Verglei-

IQ cheranordnung (14, 15) ein D-Flipflop (15) aufweist, das an seinem D-Eingang ein dem ausgewählten einen verzögerten Signal (CLi oder SP) entsprechendes Eingangssignal empfängt, dessen Takteingang das Bezugsphasensignal (P2) empfängt, dessen Ausgang ein erstes Vergleichsergebnis (E15A) abgibt, und dessen invertierter Ausgang ein zweites Vergleichsergebnis (E15B) abgibt, wobei das erste und das zweite Vergleichsergebnis (Ε15Λ, E15B) das erwähnte Vergleichsergebnis bilden, und daß die Erzeugungseinrichtung (18 - 26) eine auf das erste und das zweite Ver-

2Q gleichsergebnis (E15A, E15B) und das Takt-Einlaufsignal (CR) ansprechende logische Schaltung enthält, die nach Maßgabe des ersten Vergleichsergebnisses (E15A) und des Takt-Einlauf signals (CR) einen Aufwärts-Zählimpuls (E26) liefert, und die nach Maßgabe des zweiten Vergleichsergebnisses (E15B) und des Takt-Einlaufsignals (CR) einen Abwärts-Zählimpuls (E25) liefert, wobei die Aufwärts- und die Abwärts- Zähl impulse (E26, E25) als das Steuersignal (E25, E26) verwendet werden.
14. Generator nach Anspruch 13, dadurch gekennzeichnet , daß die Extrahiereinrichtung (17) folgende Merkmale aufweist:

ein Verzögerungselement (171, 172) zum Verzögern des Symboldatensignals (D) und zum Abgeben eines verzögerten Da-

tensignals (E172), und

ein Exklusiv-Oder-Glied (173), dessen einer Eingang das Syniboldatensignal (D) und dessen anderer Eingang das verzögerte Datensignal (E172) empfängt, um am Ausgang das Bezugsphasensignal (P2) abzugeben, wobei die Vergleicheranordnung (14, 15) einen Frequenzteiler (14) enthält, der die Frequenz des ausgewählten einen verzögerten Signals (CLi oder SP) durch 2 teilt und das D-Eingangssignal (P1) erzeugt.