DE3340542C2

DE3340542C2 - Abtastimpulsgenerator

Info

Publication number: DE3340542C2
Application number: DE3340542A
Authority: DE
Inventors: Toshiyuki Fukaya Saitama Tanabe
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-11-09
Filing date: 1983-11-09
Publication date: 1986-07-10
Also published as: GB2129658B; US4600943A; KR840006893A; KR870000050B1; DE3340542A1; GB8329555D0; GB2129658A; JPS5986385A

Abstract

Ein Abtastimpulsgenerator verarbeitet Abtasttakte (CLi), deren Frequenz sämtlich einem abzutastenden Zeichendatensignal (D) entspricht. Die Phasen dieser Takte (CLi) weichen geringfügig und fortschreitend voneinander ab. Einer dieser Takte (CLi) ist in Phase mit dem Zeichendatensignal (D). Ein einem dieser Takte (CLi) entsprechendes Rückkopplungssignal (P1) wird in der Phase mit einem Takt-Einlaufsignal (CR) verglichen, welches als das Phasenbezugssignal des Zeichendatensignals (D) verwendet wird. Eilt die Phase des Rückkopplungssignals (P1) der Phase des Takt-Einlaufsignals voraus, wird das Suffix "i" des Takts (CLi) erhöht, eilt die Phase nach, wird das Suffix "i" verkleinert. Durch die Änderung des Suffix "i" der Takte (CLi) wird die Phasendifferenz zwischen dem Rückkopplungssignal und dem Takt-Einlaufsignal zu einem Minimum gemacht. Einer der auf diese Weise erhaltenen Abtasttakte (CLi) wird als Abtastimpuls-Ausgangssignal (SP) des Abtastimpulsgenerators erzeugt. Das Ausgangssignal ist im wesentlichen mit dem Takt-Einlaufsignal oder Zeichendatensignal in Phase.

Description

Die Erfindung betrifft einen Impulsgenerator zum Erzeugen eines Impulszugs, der zum Abtasten von Zeichendaten eines Teletext- oder(Videotext-)systems verwendet wird.

In einem Teletextsystem überträgt eine Sendestation ein Teletextsignal, das aus einem Fernsehsignal (Videosignal) und einem dem Videosignal überlagerten Zeichendatensignal besteht. Im Empfänger wird das Zeichendatensignal aus dem Teletextsignal extrahiert, und das extrahierte Signal wird verarbeitet, um die Zeicheninformation auf dem Bildschirm darzustellen.

Fig. IA zeigt den Haupttei! des Teletextsignals. Das Zeichendatensignal D ist einer od mehreren der 10.

2ö bis 20. Horizontalperioden der Vc.'iikal-Austastiücke zwischen- oder überlagert. Fig. IB zeigt das Format des Zeichendatensignals D. Das Signal D enthält einen Vorsatzabschnitt A 1, der ein Takt-Einlaufsignal cTÄund einen Rahmencode FC enthält, und es enthält einen Datenabschnitt A 2, in welchen die eigentlichen Zeichendaten und dergleichen eingefügt sind. Das Videosignal enthält außerdem ein Vertikalsynchronsignal SV, ein Horizontalsynchronsignal SH und ein Farb-Burstsignal SÄ Fig. IC zeigt das Takt-Einlaufsignal CR im einzelnen.

Das Signal CR besteht aus 8 im vorderen Teil des Vorsatzabschnitts A 1 befindlichen Taktimpulsen. Das Signal CR dient als Bezugsphase für das Zeichendatensignal D. Dem Takt-Einlaufsignal CR folgen verschiedene Daten, die mit derselben Bitrate übertragen werden wie das Signa! CR. Die Frequenz des Signais CR, die die Übertragungsgeschwindigkeit bestimmt, wird auf 4/5 fsc gewählt (fsc ist die Frequenz des Farbi/ägers). Die Frequenz von 4/5 fsc ist die Hälfte der die Übertragungsgeschwindigkeit bestimmenden Frequenz (8/5 fsc) de. anschließenden verschiedenen Daten.

Empfängerseitig wird eine Abtastimpulsfolge SP mit der Frequenz 8/5 fsc erzeugt, die mit dem Signal CR synchronisiert ist, und das Zeichendatensignal D wird von dem Impulszug SPabgetastet. Ein in Fig. ID dargestellter Impuls C ist in Phase mit dem einer Horizontalperiode überlagerten Signal D. Den Impuls C kann man als »Gatterimpuls« bezeichnen. Eine Schaltung zum Verarbeiten des Zeichendatensignals D auf der Empfängerseite tastet die Zeichendaten usw. während derjenigen Zeit ab. in welcher der Impuls C erzeugt wird. Dann überträgt di;se Verarbeitungsschaltung die 2bgc'.asteten Daten in einen Pafferspeicher. Nun wird ein in dem Zeichendatensignal D enthaltener Rahmencode mit einem vorab in den Speicher der Verarbeitungsschaltung eingegebenen Rahmencode verglichen, und nur dann, wenn beide Rahmencodes übereinstimmen, werden die nachfolgenden Daten (die abgetasteten Daten) in den Pufrerspeicher eingeschrieben. Die in den Pufferspeicher eingeschriebenen Daten werden einer Signalverarbeitung unterworfen, um ein Zeichansignal zu gewinnen, und das gewonnene Signal wird auf einen Bildschirm (Kathodenstrahlröhre) gegeben, wo eine Darstellung der Zeichen erfolgt.

Zur Gewinnung der Impulse SP, die mit einem abzutastenden Signal synchronisiert sein sollten, gibt es zwei verschiedene Systeme, nämlich das analoge System und das digitale System. Wird zum Abtasten des Zeichendatensignals D ein analoges Svstem verwendet, so gelangt

ein sogenannes »Rufsystem« zum Einsatz, bei dem die Schwingung eines Oszillators, welcher die Abtastimpulse erzeugt, mit dem Takt-Einlaufsignal CR so synchronisiert wird, wie es von der Synchronisation in einer Farb-Synchronisationsschaltung eines Fernsehempfängers bekannt ist.

Gelangt zum Abtasten des Zeichendatensignäls D ein digitales System zum Einsatz, so wird das Takt-Einlaufsignal CR von einem Signal abgetastet, dessen Frequenz größer ist als die Frequenz des Signals CR, um den Phasenunterschied zwischen dem Signal höherer Frequenz und dem Signal CR zu ermitteln. Dann werden die Schwingungen eines die Abtastimpulse erzeugenden Oszillators nach Maßgabe des ermittelten Ergebnisses geregelt.

Beim analogen System treten gewisse Probleme auf: Im allgemeinen ist das Zeichendatensignal D nur einmal in jedem Halbbild enthalten. Daher ist die AuslegunE der Schaltung zum Erzielen eines zuverlässigen Einrastens der Synchronisation sehr schwierig, so daß man die Abtastimpulse SP nicht mit sehr genauer Phase erhalten kann. Selbst wenn mehrere Zeichendatensignale in einem Halbbild enthalten sind, läßt sich kein zuverlässiges Einrasten der Synchronisation und somit eine sehr genaue Phase aufweisender Abtastimpulszug erzielen, und zwar deshalb nicht, weil die Phase des Zeichendatensignals D bei jeder horizontalen Abtastperiode, in die das Signal Deingefügt ist, variiert.

Bei dem digitalen System ergeben sich folgende Probleme: Um die Phasenabweichung der Abtastimpulse SPinnerhalb von beispielsweise 20 ns zu halten, wird ein Signal benötigt, dessen Frequenz 8mal so hoch ist wie die des Takt-Einlaufsignals CT?. Wie oben erwähnt wurde, beträgt die Frequenz des Takt-Einlaufsignals CR 4/5 fsc. Dies ist eine sehr hohe Frequenz. Daher muß eine Schaltung, die diese Signale mit der 8mal höheren Frequenz (32/5 fsc) verarbeiten, Schaltungselemente mit hoher Arbeitsgeschwindigkeit aufweisen, damit die extrem hohe Arbeitsgeschwindigkeit bei der Signalverarbeitung möglich ist. Schaltungen mit solchen Bauelementen sind jedoch sehr teuer.

Der Erfindung liegt die Aufgabe zugrunde, einen Abtastimpulsgenerator zu schaffen, der sehr genaue Abtastimpulse zu erzeugen vermag, ohne daß von einem Signal extrem hoher Frequenz Gebrauch gemacht wird.

Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst.

Der erfindungsgemäße Abtastimpulsgenerator verwendet η Abtasttakte CLi (i = 1, 2, 3,..., n), deren Frequenz jeweils der frequenz eines abzutastenden Zeichendatensignals D entspricht. Die Phase jedes dieser Taktsignale CLi weicht von der Phase eines anderen Takts fortschreitend und geringfügig ab. Einer der Takte CLi ist in Phase mit dem Signal D. Ein Signal P1, welches einem dieser Abtasttakte CLi entspricht wird in seiner Phase mit einem Signal CA verglichen, welches als der Phasenbezug des Signals D verwendet wird. Wenn das Signal P1 dem Signal CR in der Phase voreilt, wird das Suffix »i« von CLi z. B. erhöht während das Suffix »i« verringert wird, wenn das Signal Pl dem Signal CR in der Phase nacheilt Dann wird derjenige Takt CLi als Abtastimpuls-Ausgangssignal SP zum Abtasten des Signals D ausgewählt der erhalten wird, wenn das Signal P1 in Phase mit dem Signal CR ist.

Erfindungsgemäß kann die Frequenz (8/5 fsc) der Abtasttakte CLi 2mal höher sein als die Frequenz (4/5 fsc) des abzutastenden Signals D. Es wird also kein Signal mit übermäßig hoher Frequenz benötigt. Da außerdem die Frequenz und die Phase der jeweiligen Abtastlakte CLi individuell bestimmt werden und der ausgewählte Takt zur Abtastung herangezogen wird, lassen sich sehr genaue Abtastimpulse erhalten.

Im folgenden werden Ausführungsbeispiele.der Erfindung anhand der Zeichnung näher erläutert. Es zeigt

Fig. IA bis ID Impusldiagramme eines Teletextsignals,

F i g. 2 eine Schaltungsskizze eines erfindungsgemä-Ben Abtastimpulsgenerators,

Fi g. 3 bis 7 Impulsdiagramme von an verschiedenen Stellen des in F i g. 2 gezeigten Ahtastimpulsgenerators auftretenden Signalen,

Fig.8 eine Schaltungsskizze eines Generators zum Erzeugen eines Abtasttakts CLi aus einem Bezugssignal mit der Farbträgerfreqeunz fsc,

F i g. 9 eine Skizze einer Schaltung, die gegenüber der in F i g. 2 gezeigten Schaltung modifiziert wurde.

F i g. 9Ä eine andere Modifikation der in F i g. 9 gezeigten Schaltung,

Fig. 10 eine modifizierte Ausführungsform der in F i g. 2 gezeigten Verzögerungsleitung 12 und

F i g. 11 eine weitere Modifizierung der in F i g. 2 dargestellten Verzögerungsleitung 12.

In der in Fig.2 gezeigten Schaltung empfängt eine mehrers Anzapfungen aufweisende Verzögerungsleitung 12 etnen Abtasttakt CLi. Die Leitung 12 kann aus einer LC-Verzögerungsleitung, einer CCD-Verzögerungsleitung und dergleichen bestehen. Die Leitung 12 verzögert den eingegebenen Takt CL 1 und gibt /7-1 verzögerte Impulse an den jeweiligen Anzapfungen ab. Der Takt CL 1 und die n-\ verzögerten Impulse werden als π Abtasttakte CLi (i = 1, 2, 3,..., n) verwendet. Die Frequenzen sämtlicher Takte CLi sind gleich (S/5 fsc), jedoch haben die Takte CLi unterschiedliche Phasen, wie in Fig.3C gezeigt ist. Im vorliegenden Fall ist die Frequenz der Takte CLi so gewählt, daß sie doppelt so groß sind (8/5 fsc) wie die Frequenz (4/5 fsc) eines Zeichendatensignals D. Wenn die Verzögerungsleitung 12 beispielsweise 15 Anzapfungen hat, können 16 Abtasttakte CL 1 bis CL 16 erhalten werden. Im vorliegenden Fall beträgt die Verzögerungszeit für jede Anzapfung der Leitung 12 7/2x1/16=7/32 (T ist eine Periodendauer eines eine Frequenz von 4/5 fsc aufweisenden Takt-Einlaufsignals CR, wie es in Fig.3A gezeigt ist, wobei das Signal CR ein Teil des Signals D ist, wie man den Fig. IA bis IC entnimmt). Diese Verzögerungszeit 7/32 entspricht der Phasendifferenz zwischen von benachbarten Anzapfungen der Verzögerungsleitung 12 erhaltenen Takten CLi. Diese Abtasttakte CLi (i =■ ?, 2, 3, 16) werden an einen Taktselektor 13 gegeben.

Der Selektor 13 wählt aus den eingegebenen Abtasttakten CLi nach Maßgabe von 4 Bits umfassenden Bestimmungsdaten D 27, die von einem Auf-/Ab-Zähler 27 geliefert werden, einen Impulszug aus. Haben die Daten £>27 beispielsweise den Wert 0010 (dies entspricht der Dezimalzahl »2«). so wird von dem Selektor 13 ein Impulszug ausgewählt der dem Takt CL 3 entspricht Der von dem Selektor 13 ausgewählte Takt CL 3 wird als Abtastimpulszug SPverwendet

Bei dem Selektor 13 handelt es sich um ein handelsübliches Bauelement Beispiele sind die Bauelementtypen SN54150, SN54151A, SN54152A usw. von der Firma Texas Instrument Ine, USA.

Der Impulszug SV wird auf den Takteingang ck eines ]-K-FIipflops 14 gegeben, an dessen Eingänge / und K ein dem logischen Pegel »1« entsprechendes Potential Vcc gelegt wird. Das Flipflop 14 erzeugt an seinem Aus-

gang QcIn Rückkopplungssignal Pl₁ dessen Frequenz halb So groß ist wie die des Impulszugs SP(vgl. F i g. 3 E, 3F). Dieses Rückicopplungssignal Pl wird mit dem Signal CR in der Phase verglichen. Das Flipflop 14 arbel· tct als Frequenzwandler oder 1/2-Frequenzteiler und kann ein T-Flipflop sein.

Da^ Rückkopplungssignal Pl wird auf den D-Eingang eiiYes D-Flipflops 15 gegeben, das an seinem Takteingang ck ein Tatsignal P2 empfängt, welches am Pegel-Wechselpunkt des Takt-Einlaufssigiitls GR erscheint (siehe Fig.3A, 3B). Das Signal P2 wird durch ein Exklusiv-Oder-Glied 173 erhalten. Das Exklusiv-Oder-Glied (EXOR-Glied) 173 empfängt an seinem einen Eingang das das Takt-Einlaufsignal CR enthaltende Zwischendatensignal D und an seinem anderen Eingang ein verzögertes Signal £"172, das durch Verzögern des Signals D mittels einer aus zwei UND-Gliedern 171 und 172 bestehenden Serier.schakung erhalten wird. Das EXOR-Glied 173 erzeugt das Taktsignal P2, wenn der logische Pegel des verzögerten Signals £"172 dem des Takt-Einlaufsignals CR entgegengesetzt ist (F i g. 4A bis 4C). Die Impulsbreite des Taktsignals P2 bestimmt sich durch die Verzögerungszeit der aus den UND-Gliedern 171 und 172 bestehenden Serienschaltung.

Die Schaltungselemente 171 bis 173 bilden einen Frequenzverdoppler 17, der einen frequenzverdoppelten Impulszug mit schmaler Impulsbreite ausgibt, nämlich den Impulszug P2.

Das D-FIipflop 15 vergleicht die Phase des Rückkopp', jngssignals Pl mit der des Einlaufsignals CR. Eilt das Signal Pl in der Phase dem Signal CR voraus (Fig. 5A und 5B), so liefert das Flipflop 15 an seinem Ausgang Q ein erstes Gattersignal EiSA, welches dem Takt-Einlaufsignal CR gleicht (F i g. 5F). Eilt das Signal P1 in der Phase dem Signal C/? nach (F i g. 6A und 6B), so liefert das Flipflop 15 an seinem invertierten Ausgang Q ein zweites Gattersignal £15ß, welches dem Takt-Einlaufsignal CR gleicht (Fig.6G). Die Signale E\5A und E 15ß sind gegenphasig und bilden zusammen Gatterdaten D 15.

Das erste Gattersignal EISA wird auf einen Eingang eines UND-Glieds 19 und. eines UND-Glieds 21 gegeben. Das zweite Gattersignal E iSB wird auf einen Eingang eines UND-Glieds 18 und eines UND-Glieds 20 gegeben. Die jeweils zweiten Eingänge der UND-Glieder 18 und 19 empfangen das in dem Datensignal D enthaltene Takt-Einlaufsignal CR. In einem Negator 22 wird das Signal D in seiner Phase umgekehrt. Der Negator 22 gibt ein invertiertes Signal £22 ab, das die entgegengesetzte Phase hat wie das Signal CR. Das Signal £22 wird auf die zweiten Eingänge der UND-Glieder 20 und 21 gegeben. Die dritten Eingänge der UND-Glieder 18 und 21 empfangen jeweils einen Taktimpuls £"23, der von einem UND-Glied 23 erhalten wird, welches seinerseits das Taktsignal P2 und ein Gattersignal P3 empfängt und den Impulszug £23 entsprechend der logischen UN D-Verknüpfung der Signale P 2 und P 3 abgibt Die Impulsbreite des Gattersignals P3 ist identisch mit einem Zeitintervall, in welchem das Takt-Einlaufsignal CR auftritt Demzufolge durchläuft das Taktsignal P 2 das UND-Glied 23 während des erwähnten Zeitraums des Takt-Einlaufsignals CR, und das das UND-Glied 23 duchlaufende Signal P2 wird zu dem impulszug £23. Das Gattersignal P3 wird der in F i g. 2 gezeigten Schaltung von außen zugeführt, wenn das Signal P 2 an die UND-Glieder 18 bis 21 übertragen werden soll.

Ein von dem UND-Glied 18 kommendes Ausgangssignal £18 und ein von dem UND-Glied 21 kommendes Ausgangssignal £21 werden auf die beiden Eingänge eines ODER-Glieds 25 gegeben. Ein vom UND-Glied 19 kommendes Ausgangssignal £19 und ein vom UND-Glied 20 kommendes Ausgangssignal £20 werden auf ein ODER-Glied 26 gegeben. Das ODER-Glied 26 gibt ein Auf-(Hoch-)Zählsignal £26 auf den Aufwärts-Zähleingang des Auf-/Ab-Zählers 27. Der Zähler 27 empfängt an seinem Abwärts-Zähleingang von dem ODER-Glied 25 ein Ab-Zählsignal £25.

Der Zähler 27 zählt das Signal £26 hoch oder zählt das Signal £25 herunter und gibt das Zählergebnis als die bereits erwähnten Bestimmungsdaten D 27 ab. Wenn der Zähler 27 ein n-Bits umfassender Binärzähler ist, so hat der Selektor 13 2" verschiedene Auswahlmöglichkeiten. Wenn an den Selektor 13 16 Arten von Abtasttakten CL 1 bis CL 16 gegeben werden, reicht ein

ist eine Zahl zwischen 1 und 16) von dem Selektor 13 wird zu dem Abtastimpuls-Ausgangssignal SP.

Es sei angemerkt, daß man das Zeichendatensignal D des Teletextsystems in herkömmlicher Weise wie folgt erhalten kann: Zuerst wird ein von einem Videodetektor kommendes Videosignal von einer Begrenzerschaltung oder einem Pegelvergleicher in seinem Pegel begrenzt. Dieser Begrenzungsvorgang wird so durchgeführt, daß das begrenzte Ausgangssignal ein Tastverhältnis von 50% besitzt. Das begrenzte Ausgangssignal wird mit einem Signalformer in das Signal D umgesetzt, welches L-Pegelhat.

Der Abtastimpulsgenerator mit dem in F i g. 2 gezeigten Aufbau arbeitet wie folgt:

Wenn die Phase des Abtastimpuls-Ausgangssignals SPdem Vorsatz oder der Phase des Takt-Einlaufsignals CR des Datensignals vorangeht, weil das Ausgangssignal SP mit dem Rückkonnlungssignal P1 in Phase ist, geht auch die Phase des Signals P1 der Phase des Signals CR voraus (F i g. 5A, 5B). Wie aus F i g. 4A bis 4C ersichtlich, erscheint das Taktsignal P 2 kurz nach dem Pegeländerungspunkt oder der Signalflanke des Signals CR. Wenn das D-Flipflop 15 durch das Signal P2 getak-

' tet wird, während der Pegel des D-Eingangs (Signal Pl) logisch »0« ist, wird der Pegel des Signals £15A des Q-Ausgangs des Flipflops 15 »0« (Fig.5B, 5C, 5F).

Wenn das D-FIipflop 15 von dem Signal P2 getaktet wird, während der Pegel des D-Eingangs (Signal Pl) logisch »1« ist, wird der Pegel des Signals £15/4 am Q-Ausgang des Flipflops 15 »1« (Fig.5B, 5C, 5F). In diesem Fall gelangt das Signal £15A in Phase mit dem Takt-Einlaufsignal CR, und das Signal E155 wird gegenphasig zu dem Signal CR (F i g. 5A, 5F, 5G).

Wenn der logische Pegel des Takt-Gattersignals P 3 »0« ist, ist auch der logische Pegel des Taktimpulses £23 »0« (vor dem Zeitpunkt TO in F i g. 5D, 5E). Dann sind sämtliche UND-Glieder 18 bis 21 geschlossen, und von keinem dieser UND-Glieder wird ein Signal ausgegeben (vor dem Zeitpunkt TO in den F i g. 5H bis 5K). Wenn der logische Pegel des Takt-Gattersignals P3 »1« ist, gibt das UND-Glied 23 den Taktimpulszug £23 entsprechend dem Taktsignal P 2 ab (nach TO in den Fig.5Cbis5E).

Das UND-Glied 18 empfängt das Signal CR, den Impulszug £23 und das Signal £155. Der logische Pegel des Signals £15ßist stets »0«, wenn die logischen Pegel von CR und £23 beide »1« sind (Fig. 5A, 5E,5G). Folglich wird von dem UND-Glied 18 kein Signal erhalten (F i g. 5H). Das UND-Glied 21 empfängt das Signal £22 (dies entspricht dem invertierten Signal CR), den Im-

pulszug £23 und das Signal E\5A. Der logische Pegel des Signals £15A ist stets »0«, wenn die logischen Pegel von. £22 und £23 beide »!«sind (Inversion von Fig. 5A und Fig.5E, 5F). Also wird von dem UND-Glied 21 kein Signal erhalten (F ig. 5K).

Das UND-Glied 19 empfängt das Signal CR, den Impulszug £23 ur'd das Signal EISA. Der logische Pegel des Signals EISA ist stets »1«, wenn die logischen Pegel von CR und £23 beide »1« sind (Fig.5A, 5E, 5F). Also wird von dem UND-Glied 19 ein Ausgangssignal £19 erhalten (F i g. 51). Das UND-Glied 20 empfängt das Signal £22, den Impulszug £23 und das Singal £ 155. Der logische Pegel des Signals £15Sist stets »1«, wenn die logischen Pegel von £22 und £23 beide »1« sind (Inversion der Fig.5A und der Fig.5E, 5G). Also wird von dem UND-Glied £20 ein Ausgangssignal £20 erhalten (Fig. 5]).

Die logische ODER-Verknüpfung der Ausgangssignale £ 19 und £20 bildet das Aufwärts-Zählsignal £26 (F i g. 5L). Der Zähler 27 zählt das Signal £26 so lange aufwärts oder vorwärts, wie das Signal P1 dem Signal CA in der Phase vorauseilt. Das Suffix »i« des von dem Selektor 13 ausgewählten Abtasttakts CLi wird erhöht, wenn der Inhalt oder Zählerstand des Zählers 27 durch den Aufwärtszählvorgang erhöht wird. Hierdurch wird die Phase des ausgewählten Abtastimpuls-Ausgangssignals SP nach und nach verzögert, bis das Rückkopplungssignal Pl in Phase mit dem Takt-Einlaufsignal CR gelangt.

Wenn die Phase des Abtastimpuls-Ausgangsignals SF dem Vorsatz oder der Phase des Takt-Einlaufsignals CR in dem Datensignal D nacheilt, eilt auch die Phase des Signals P1 der Phase des Signals CR nach (F i g. 6A, 6B), da das Ausgangssignal SP in Phase mit dem Rückkopplungssignal Pl ist. Wenn das D-Flipflop 15 von dem Signal P2 getaktet wird, während der Pegel des D-Eingangs (Signal Pl) logisch »0« ist, wird der Pegel des Signals E\5A am Q-Ausgang des Flipflops 15 »0« (Fig.6B, 6C, 6F). Wenn das D-Flipflop 15 von dem Signal P2 getaktet wird, während der Pegel am D-Eingang (Signal Pl) logisch »1« ist, wird der Pegel des Signals £15/4 am Q-Ausgang des Flipflops 15 »1« (Fig.öB, 6C, 6F). In diesem Fall wird das Signal E 15,4 gegenphasig zu dem Takt-Einlaufsignal CR, und das Signal £155 kommt in Phase mit dem Signal CR (F ig. 6A, 6F.6G).

Wenn der logische Pegel des Takt-Gattersignals P3 »0« ist, ist auch der logische Pegel des Taktimpulszugs £23 »0« (vor dem Zeitpunkt TO in den Fig.6D, 6E). Dann sind sämtliche UND-Glieder 18 bis 21 geschlossen, und von keinem dieser UND-Glieder wird ein Signal abgegeben (vor TQ in den F i g. 6H bis 6K). Wenn der logische Pegel des Takt-Gattersignals P3 »1« ist, gibt das UND-Glied 23 entsprechend dem Taktsignal P 2 den Taktimpulszug £23 ab (nach TQ in den F i g. 6C bis 6E).

Das UND-Glied 18 empfängt das Signal CR, den Impulszug £23 und das Signal £155. Der logische Pegel des Signals £155 ist immer »1«, wenn die logischen Pegel von CR und E23 beide »1« sind (F i g. 6A, 6E, 6G). Also wird von dem UND-Glied 18 ein Ausgangssignal £18 erhalten (Fig.6H). Das UND-Glied 21 empfängt das Signal £22 (dies entspricht dem invertierten Signal CR), den Impulszug £23 und das Signal Ε15Λ. Der logische Pegel des Signals Ε15Λ ist immer »1«, wenn die logischen Pegel von £22 und £23 beide »1« sind (Inversion der Fig.6A und der Fig.6E, 6F). Also wird von dem UND-Glied 21 das Ausgangssignal £21 abgegeben (F ig. 6K).

Das UND-Glied 19 empfängt das Signal CR, den Impulszug £23 und, das Signal EiSA. Der logische Pegel des Signals EiSA ist immer »0«, wenn die logischen Pegel von CR und £23 beide »1« sind (F i g. 6A, 6E, 6F). Also wird von dem UND-Glied 19 kein Signal erhalten (Fig. 61). Das UND-Glied 20 empfängt das Signal £22, den Impulszug £23 und das Signal EiSB. Der logische Pegel des Signals £15ß ist immer »0«, wenn die logischen Pegel von £22 und £23 beide »1« sind (Inversion der Fig.6A und der Fig.6E, 6G). Folglich wird von dem UND-Glied 20 kein Signal erhalten (F i g. 6J).

Die logische ODER-Verknüpfung der so erhaltenen Ausgangssignale £18 und £21 bildet das Abwärts-Zählsignal £25 (F i g. 5L). Der Zähler 27 zählt das Signal £25 so lange herunter oder rückwärts, wie das Signal Pl dem Signal CR in der Phase nacheilt. Das Suffix »i« des von dem Selektor 13 ausgewählten Abtasttakts CLi wird verringert, wenn der Inhalt oder Zählerstand des Zählers 27 durch den Abwärtszählvorgang vermindert wird. Hierdurch wird die Phase des ausgewählten Abtastimpuls-Ausgangssignals SP nach und nach vorgerückt, bis das Rückkopplungssignal Pl mit dem Takt-Einlaufsignal CR in Phase ist.

Die Phaseneinrastung des Abtastimpuls-Ausgangssignals SP auf das Takt-Einlaufsignal CR in dem Datensignal D wird in Verbindung mit einem Fall beschrieben, in dem das Rückkopplungssignal P1 dem Signal D oder CR in der Phase vorauseilt.

Es sei angenommen, der Inhalt des Zählers 27 sei »0000« und der Abtasttakt CL 1 werde durch den Selektor 13 ausgewählt (Fig. 7C). Das im Zeitpunkt Ti auftretende Taktsignal P2 wird über die Verknüpfungsglieder 23,19 und 26 auf den Aufwärts-Zähleingang des Zählers 27 gegeben (Fig. 7B). Dieses Signal P2 entspricht dem Ausgangssignal £19 des UND-Glieds 19 (Fig. 7H). Dann ändert sich der Inhalt des Zählers 27 von »0000« auf »0001«, und der Selektor 13 wählt den Abtasttakt CL 2 aus (F i g. 7C). Nun ändert sich der Inhalt des Abtastimpuls-Ausgangssignals SP von CL 1 auf CL2 (Zeitpunkt 72 in Fig. 7D). Das dem Ausgangssignal £20 (Fig. 71) entsprechende anschließende Signal P2 im Zeitpunkt T3 wird auf den Aufwärts-Zähleingang des Zählers 27 gegeben, so daß der Zählersland des Zählers 27 auf »0010« erhöht und der Abtasttakt CL 3 als Abtastimpuls-Ausgangssignal SP ausgewählt wird (TA in Fig. 7D). In ähnlicher Weise werden anschließende Impulse des Signals P2 bei den Zeitpunkten TS, TT, Γ9. Γ11 und Γ13 von dem Zähler 27 hochgezählt, und die Inhalte des Abtastimpuls-Ausgangssignals SP werden nach und nach von CL 3 auf CL 8 geändert (F i g. 7D).

Wenn der Abtasttakt CL 8 im Zeitpunkt T13 ausgewählt wird, ist die Phase des Rückkopplungssignals P1 bezüglich der Phase des Takt-Einlaufsignals CR etwas verzögert, wie man bei den Zeitpunkten Γ15 und Π 6 in den F i g. 7A und 7E sieht Jetzt erscheint das Taktsignal P2 im Zeitpunkt Γ15 als das Ausgangssignal £21 und wird als Abwärts-Zählsignal über das ODER-Glied 25 an den Zähler 27 gegeben (F i g. 7B, 7J). Entsprechend diesem Ausgangssignal £21 zählt der Zähler 27 das Abwärts-Zählsignal £25 herunter. Hierdurch ändert sich der Inhalt des Zählers 27 von »0111« entsprechend CL 8 ruf »0110«, um CL 7 auszuwählen (im Zeitpunkt T17 in F i g. 7D). Wenn der Abtasttakt CL 7 im Zeitpunkt 7Ί5 ausgewählt wird, eilt die Phase des Signals P1 der Phase des Signals CR etwas voraus (im Zeitpunkt T18 in den F i g. 7A, 7E). Dann zählt der Zähler 27 das dem Taktsi-

gnal P2 entsprechende Ausgangssignal £19 im Zeitpunkt 7Ί8 hoch (Fig. 7B, 7H), und der Inhalt des Abtastimpuls-Ausgangssignals SPändert sich von CL 7 auf CL8 (Fig. 7D). Danach zählt der Zähler 27 abwechselnd das Ausgangssignal E21 herunter und das Ausgangssignal £"19 hoch. Auf diese Weise ändert sich der Zählerstand des Zählers 27 auf »0110« bzw. »0111«, und daher wird der Inhalt des Abtastimpuls-Ausgangssignals SP der Abtasttakt CL 7 bzw. CL 8, und dieses Signal ist etwa in Phase mit dem Takt-Einlaufsignal CR. Auf diese Weise wird ein Abtastimpuls-Ausgangssignal SP erhalten, welches im wesentlichen mit dem Datensignal D in Phase ist. Wenn die Verzögerungsleitung 1215 Anzapfpunktc hat und die Verzögerungszeit für jeden Anzapfpunkt 7732 beträgt, beträgt die Phasenabweichung zwischen dem Ausgangssignal SPund dem Signal CR oder D im Höchstfall T/32 (Sekunden) oder 360/32 (Winkelgrade). Eine solche Abweichung ist in der Praxis für in einem Tcletextsystem verwendete Abtastdaten vernachlässhbar.

Eine durch den Schaltungsaufbau gemäß Fig.2 erhaltenes Abtastimpuls-Ausgangssignal SPenthält Jitter, verursacht durch die abwechselnde Auswahl zweier benachbarter Abtasttakte (z. B. CL 7 und CL 8). Der maximale Betrag dieses Jitters beträgt T/32 bei einer Verzögerungsleitung 12 mit 15 Anzapfpunkten. Hat die Verzögerungsleitung 31 Anzapfpunkte, und wird ein 5-Bit-Binärzähler 27 verwendet, so stehen 32 Arten von Abtasttakten CLizur Verfügung. In diesem Fall beträgt der maximale Betrag des Jitters Γ/64. Wird eine weitere Verringerung des Jitters gefordert, so sollte die Verzögerungsleitung 12 noch mehr Anzapfpunkte aufweisen und der Zähler 27 in F i g. 2 entsprechend mehr Bitstellen besitzen.

F i g. 8 zeigt den Aufbau eines Generators zum Erzeugen des Abtasttakts CLi. Ein Farbträger SC mit der Farbträgerfrequenz fsc wird von einem Frequenzteiler 80 im Verhältnis 1/5 geteilt. Der Frequenzteiler 80 liefert ein 1/5-fsc-Signal £80 an eine PLL-Schaltung (Phasenregelschleife) 82, die in herkömmlicher Weise ausgebildet sein kann. Als Beispiel kann als PLL-Schaltung 82 die Schaltung NE 564 der Firma Signatics Co., USA verwendet werden. Die Schaltung 82 empfängt ein Rückkopplungssignal £84 der Frequenz 1/5 fsc und erzeugt einen Abtasttakt CL 1 mit der Frequenz 8/5 fsc. Dieser Takt CL 1 wird von einem 1/8 Frequenzteiler 84 in das Rückkopplungssignal £84 umgesetzt. Die PLL-Schaltung 82 arbeitet so, daß die Phasendifferenz zwischen den Signalen £80 und £84 so klein wie möglich gemacht wird. Der Takt CL 1 mit der Frequenz 8/5 fsc ist dann exakt mit dem Farbträger SCsynchronisiert.

F i g. 9 zeigt im Ausschnitt eine gegenüber der Schaltung nach F i g. 2 modifizierte Schaltung. Das Aufwärts-Zählsignal £26 wird über den ersten Eingang eines UND-Glieds 901 an den Aufwärts-Zähleingang des Zählers 27 gegeben. Das Abwärts-Zählsignal £25 wird über den ersten Eingang eines UND-Glieds 902 an den Abwärts-Zähleingang des Zählers 27 gelegt. Die beiden zweiten Eingänge der UND-Glieder 901 und 902 empfangen von außerhalb des Abtastimpulsgenerators einen Ein-/Aus-Befehl SX. Die UND-Glieder 901 und 902 bilden eine Schaltanordnung 90. Diese Schaltanordnung 90 ist in die geschlossene Rückkopplungsschleife gemäß F i g. 2, die aus den Elementen 13,14,15,18—26 und 27 besteht, eingefügt Die Schaltanordnung 90 öffnet die geschlossene Rückkopplungsschleife, wenn der Ein-/ Aus-Befehl SClogisch »0« ist, und sie schließt die Schleife, wenn der Befehl SAlogisch »1« ist.

Durch den in Fig.9 dargestellten Schaltungsaufbau läßt sich der oben anhand der Beschreibung von F i g. 2 erläuterte Jitter eliminieren. Nachdem die Phase des Rückkopplungssignals P 1 mit der Phase des Takt-Einlaufsignals CR konvergiert hat (nach dem Ziehpunkt Γ16 in den Fig. 7A, 7D, 7E), ändert sich der Inhalt des Ein-/Aus-Befehls SX von »1« auf »0«, so daß die Rückkopplungsschleife geöffnet wird. Dann erfolgt keir Zählvorgang im Zähler 27, und der Inhalt der Bestimmungsdaten D 27 vom Zähler 27 ist festgelegt. Wenn also die Rückkopplungsschleife bei Pi = CR geöffnet hat, wird der Inhalt des Abtastimpuls-Ausgangssignals SPauf einen bestimmten der Abtasttakte CLifestgelegt, und das Ausgangssignal SP ist frei von Jitter. Die Phasenabweichung des Ausgangssignals SP von dem Signal CR oder der Phasenzähler zwischen SP und CR hängt ab von der Feinheit der Phasendifferenz zwischen benachbarten Abtasttakten CLi (z. B. zwischen CL 7 und CL 8). Derartige Phasenabweichungen oder Phasenfehler können minimiert werden, indem man die Anzahl von Anzapfpunkten der Verzögerungsleitung 12, die Anzahl von B/tstellen des Zählers 27 und die Anzahl der Auswahlmöglichkeiten des Selektors 13 erhöht.

Fig.9A zeigt eine Modifizierung der in Fig.9 gezeigten Schaltung. In Fig.9A empfängt ein mit drei Eingängen ausgestattetes UND-Glied 23 die Signale P 2, P 3 und SC, und es wird anstelle der in F i g. 9 gezeigten Schaltanordnung 90 verwendet.

Fig. 10 zeigt eine modifizierte Ausführungsform der in Fig.2 gezeigten LC-Verzögerungsleitung 12. In Fig. 10 sind η UND-Glieder 12, bis 12„ in Reihe geschaltet. Sie werden anstelle der (n-\) Anzapfungen aufweisenden Verzögerungsleitung 12 in F i g. 2 verwendet. Fig. 11 zeigt eine gegenüber der Schaltung nach Fig. 10 modifizierte Schaltung. In Fig. 11 werden anstelle eines UND-Glieds 12, zwei in Serie geschaltete Negatoren 12_raund 12* verwendet.

Obschon dies in der Zeichnung nicht dargestellt ist, kann jedes in Fig. 10 oder 11 dargestellte Verzögerungselement durch ein anderes Verzögerungselement ersetzt werden (z. B. durch einen RC-Integrator). Außerdem können als Verzögerungsleitung 12 Schieberegister, CCD- oder BBD-Schaltungen eingesetzt werden. Wie oben erläutert wurde, lassen sich exakt mit der Phase des Takt-Einlaufsignals CA synchronisierte Abtastimpuls-Ausgangssignale SP erhalten, indem die Phasendifferenz zwischen dem Rückkopplungssignal P\ und dem Takt-Einlaufsignal CR bei jedem Pegeländerungspunkt (Signalflanke) des Signals CR erfaßt wird, und indem das Voreilen oder Nacheilen der Phase des Abtastimpuls-Ausgangssignals SP festgestellt wird. Mit diesem Schaltungsaufbau entspricht die in der Schaltung zu verarbeitende Signalfrequenz im Höchstfall der Übertragungsgeschwindigkeits-Frequenz (8/5 fsc) der in dem Datensignal D enthaltenen Zeicheninformation. Demzufolge benötigt der erfindungsgemäße Abtastimpulsgenerator keine Schaltung, die in der Lage ist, extrem hohe Frequenzen zu verarbeiten. Weiterhin kann man ein Abtastimpuls-Ausgangssignal hoher Genauigkeit und einem verminderten Phasenfehler erhalten, wenn man die Anzahl von Anzapfpunkten der Verzögerungsleitung 12 erhöht Außerdem kann die Phasenkorrektur des Ausgangssignals SP für jeden Block des Zeichendatensignals D durchgeführt werden, so daß keine Phasenkontinuität zwischen benachbarten Blöcken des Zeichendatensignals D erforderlich ist

In Abwandlung der oben beschriebenen Ausführungsbeispiele kann die Frequenz des Bezugssignals

13

CL 1 genau so groß sein wie die Frequenz (4/5 fsc) des Takt-Einlaufsignals CR, und das von dem Selektor 13 ausgewählte Signal kann direkt als das Rückkopplungssignal P1 verwendet werden. In diesem Fall sollte das von dem Selektor 13 ausgewählte Signal durch einen Frequenzverdoppler verdoppelt werden, um als Abtastimpuls-Ausgangssignal SP ein Signal mit der Frequenz 8/5 fsc zu erhalten. Die von dem Ausgangssignal SP abzutastenden Daten können auch andere Daten als j Zeichendaten sein, beispielsweise irgendwelche Sym-

'; boldaten (Bilddaten und dergleichen).

• 1 Die Erfindung schafft also die Möglichkeit mit einem

Abtastimpulsgenerator sehr genaue Abtastimpulse zu erzeugen, ohne daß Gebrauch gemacht wird von einem Signal extrem hoher Frequenz, was zu erhöhten Her-Stellungskosten des Abtastimpulsgenerators führen würde.

Hierzu 7 Blatt Zeichnungen

20

25

30

35

40

45

50

55

IiO

Claims

Patentansprüche:

1. Abtastimpulsgenerator zur Verwendung beim Abtasten eines Zeichen- oder Symboldatensignals, welches in einem übertragenen Datensignal enthalten ist, wobei das Symboldatensignal (D) ein Takt-Einlaufsignal (CR) enthält, das als Phasenbezug für das Symboldatensignal (D) verwendet wird, mit folgenden Merkmalen: eine Signalquelle (80—84) erzeugt ein Bezugssignal (CL 1), dessen Frequenz (8/5 fsc) der Frequenz (4/5 fsc) des abzutastenden Symboldatensignals (D) entspricht,

an die Signalquelle (80—84) ist eine Verzögerungseinrichtung (12) angeschlossen, die das Bezugssignal (CL 1) verzögert und mehrere Abtasttakte (CLi) liefert, deren Frequenzen sämtlich gleich der Frequenz (8/5 fsc) des Bezugssignals (CL 1) sind, und deren Phasen bezüglich des Bezugssignals (CL 1) individueile Werte (7732,2 Γ/32,... oder 16 7732) aufweisen,
an die Verzögerungseinrichtung (12) ist eine Auswähleinrichtung (13) angeschlossen, die auf Bestimmungsdaten (D 27) anspricht, um aus den Abtasttakten (CLi) nach Maßgabe des Inhalts der Bestimmungsdaten (D 27) ein Aixastimpuls-Ausgangsjignal (SP) auszuwählen,

an die Auswähleinrichtung (13) ist eine Bestimmungseinrichtung (18—27) angeschlossen, die auf Steuerdaten (D \S) anspricht, um die Bestimmungsdaten (D 27) l\i erzeugen, und
in die Auswähleinrid.tung (.13) und die Bestimmungseinrichtung (18—27) ist eine Vergleicheranordnung (14—17) angeschiosse . die auf das Takt-Einlaufsignal (CR) und ein Rückkopiungssignal (Pi) anspricht, welches mit dem Abtastimpuis-Ausgangssignal (SP) in Phase und synchronisiert ist, um die Phase des Rückkopplungssignals (Pi) mit der des Takt-Einlaufsignals (CR) zu vergleichen und die Steuerdaten (D 15) nach Maßgabe des Vergleichsergebnisses zu erzeugen,

dadurch gekennzeichnet, daß die Auswähleinrichtung (13) als Abtastimpuls-Ausgangssignal einen solchen Abtasttakt auf der Grundlage der Bestimmungsdaten (D 27) auswählt, daß die Phasendifferenz zwischen dem Rückkopplungssignal (Pi) und dem Takt-Einlaufsignal (CR)ein Minimum wird, und daß die Bestimmungseinrichtung (18—27) die Bestimmungsdaten (D 27) derart erzeugt, daß ihr Inhalt nach Maßgabe der Steuerdaten (D 15) erhöht oder erniedrigt wird.

2. Generator nach Anspruch 1, dadurch gekennzeichnet, daß die Auswähleinrichtung (13), die Bestimmungseinrichtung (18—27) und die Vergleicherasordnung (14—17) gemeinsam eine geschlossene Gegenkopplungsschleife bilden, die die die Regelgröße der Rückkoplungsschleife bildende Phasendifferenz zwischen dem Rückkopplungssignal (P 1) und dem Takt-Einlaufsignal (CR) minimiert.

3. Generator nach Anspruch 2, dadurch gekennzeichnet, daß das Rückkopplungssignal (Pi) und das Takt-Einlaufsignal (CR) ein erstes Steuersignal (EiSA) erzeugen, wenn das Rückkopplungssignal (Pi) dem Takt-Einlaufsignal (CR) in der Phase vorauseilt, und ein zweites Steuersignal (EiSB) erzeugen, wenn das Rückkopplungssignal (Pi) dem Takt-Einlaufsignal (CR) in der Phase nacheilt, wobei das erste und das zweite Steuersignal (Ei5A, Ei5B)die Steuerdaten (D 15) bilden, daß das erste Steuersignal (EiSA) erzeugt wird, um den Inhalt der geschlossenen Gegenkopplungsschleife zu erhöhen, und daß die Gegenkopplungsschleife Mittel (90) aufweist, die auf einen Ein-/Aus-Befehl (SX) ansprechen, um die geschlossene Rückkopplungsschleife zu öffnen, wenn der Inhalt des Ein-/Aus-Befehls (SX) ein »Ausschalten« des Gegenkopplungsbetnebs bedeutet, so daß der inhalt der Bestimmungsdaten (D 27) festgelegt wird, während die Rückkopplungsschleife geschlossen wird, wenn der Inhalt des Ein-/ Aus-Befehls (SX) ein »Einschalten« des Gegenkopplungsbetriebs bedeutet.

4. Generator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vergleicheranordnung (14—17) folgende Merkmale aufweist:

einen Frequenzumsetzer (14), der die Frequenz (8/5 fsc) des Abtastimpuls-Ausgangssignals (SP) in die Frequenz (4/5 fsc) des Rückkopplungssignals (P 1) umsetzt und das umgesetzte Ergebnis als Rückkopplungssignal (P 1) abgibt, und
einen Phasen vergleicher (15, 17), der die Phasen des Rückkopplungssignals und des Takt-Einlaufsignals (CR) vergleicht, ein erstes Steuersignal erzeugt, wenn das Rückkopplungssignal dem Takt-Einlaufsignal in der Phase vorauseilt, und ein zweites Steuersignal erzeugt, wenn das Rückkopplungssignal dem Takt-Einlaufsignal in der Phase nacheilt, wobei das erste und das zweite Steuersignal (EiSA, EiSB)AXs. Steuerdaten (D i5) bilden, und
wobei das erste Steuersignal erzeugt wird, um den Inhalt der Bestimmungsdaten (D 27) zu erhöhen, und das zweite Steuersignal (EiSB) erzeugt wird, um den Inhalt der Bestimmungsdaten (D 27) zu vermindern.

5. Generator nach Anspruch 4, dadurch gekennzeichnet, daß der Phasenvergleicher (15, 17) aufweist:

einen zweiten Frequenzumsetzer (17), der die Frequenz (4/5 fsc) des Takt-Einlaufsignals (CR) in die Frequenz (8/5 fsc) des Abtastimpuls-Ausgangssignals (SP) umsetzt und ein Taktsignal (P 2) erzeugt, welches dieselbe Frequenz (8/5 fsc) besitzt wie das Abtastimpuls-Ausgangssignal (SP), und
ein D-Flipflop (15), das an seinem D-Eingang das Rückkopplungssignal (Pi) empfängt, das von dem Taktsignal (P2) getaktet wird, und das das erste und das zweite Steuersignal (EiSA, EiSB) an seinem Q-Ausgang bzw. seinem invertierten 0-Ausgang erzeugt.

6. Generator nach Anspruch 5, dadurch gekennzeichnet, daß die Bestimmungseinrichtung (18—27) aufweist:

eine Gatterschaltung (18—26). die auf das Datensignal (D) und die Steuerdaten (D 15) anspricht, um ein mit dem Datensignal (D) synchronisiertes Aufwärts-Zählsignal (£26) zu liefern, wenn die Steuerdaten (D 15) durch das erste Steuersignal (EiSA) gebildet werden, und um ein mit dem Datensignal (D) synchronisiertes Abwärts-Zählsignal (EIS) zu liefern, wenn die Steuerdaten (D 15) durch das zweite Steuersignal (E i5B)gebildet werden,
einen Auf-/Ab-Zähler (27), der das Aufwärts-Zählsignal (E26) hochzählt, wenn die Steuerdaten (D 15) durch das erste Steuersignal (E\5A) gebildet werden, und der das Abwärts-Zähisignal (EiSB) hcrunterzählt, wenn die Steuerdaten (D 15) durch das zweite Steuersignal (EiSB) gebildet werden, wobei

das Zählergebnis des Auf-/Ab-Zählers die Bestimmungsdaten (D 27) bildet

7. Generator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (12) mit einem dritten Frequenzumsetzer (80—84) ausgestattet ist, der auf ein die Frequenz (fsc) des Farbträgers des Fernsehsystems aufweisendes Hilfsträgersignal (SC) anspricht, um das Hilfsträgersignal (SC) auf die Frequenz (8/5 fsc) des Bezugssignals (CL 1) einzustellen, und daß das Datensignal (D) Zeicheninformation eines Teletext- oder Videotext-Systems enthält, wobei die Frequenz (4/5 fsc) der Information halb so groß ist wie diejenige (8/5 fsc) des Abtastimpuls-Ausgangssignals (SP).

8. Generator nach Anspruch 6, dadurch gekennzeichnet, daß die Gatterschaltung (18—26) aufweist: ein erstes UND-Glied (18), das ein erstes Ausgangssignal (EiS) abgibt, welches der logischen UND-Verknüpfung des zweiten Steuersignals (E \5B) und

,l~- r\„*~ : 5- sni . :~i_*

uca i~raicii3!gilai3 (Ly/ ciiia^iit-iii,

ein zweites UND-Glied (19), das ein zv-eites Ausgangssignal (E 19) abgibt, welches der logischen UND-Verknüpfung des ersten Steuersignals (E\5A) und des Datensignais (D) entspricht,
ein drittes UND-Glied (20), das ein drittes Ausgangssignal (£20) abgibt, welches der logischen UND-Verknüpfung des zweiten Steuersignals (E \5B) und des invertierten Datensignals (£22) entspricht,
ein viertes UND-Glied (21), das ein viertes Ausgangssignal (E2\) abgibt, welches der logischen UND-Verknüpfung des ersten Steuersignals (E \5A) und des invertierten Signals (£22) entspricht,
ein erstes ODER-Glied (26), das an das zweite und das dritte UND-Glied (19, 20) angeschlossen ist und Hac Aufwärts-Zähls^ns! /£26^ entsⁿrechend der logischen ODER-Verknüpfung des zweiten und des dritten Ausgangssignals (E 19, £20) liefert, und
ein zweites ODER-Glied (25), das an das erste und das vierte UND-Glied (18,21) angeschlossen ist und das Abwärts-Zählsignal (£25) entsprechend der logischen ODER-Verknüpfung des ersten und des vierten Ausgangssignals (E i§, £21) liefert.

9. Generator nach Anspruch 8, dadurch gekennzeichnet, daß die Gatterschaltung (18—26) weiterhin aufweist:

ein fünftes UND-Glied (23), das auf ein Taktsignal (P2) mit derselben Fiequenz (8/5 fsc) wie das Abtastimpuls-Ausgangssignal (SP) und auf ein Takt-Steuersignal (P3) anspricht, um einen Taktimpulszug (£23) abzugeben, der der logischen UND-Verknüpfung des Taktsignals (P2) und des Takt-Steuersignals (P3) entspricht, wobei der Taktimpulszug (£23) als ein Eingangssigna! an jedes der ersten bis vierten UND-Glieder (18—21) geliefert wird und eine Frequenz (8/5 fsc) besitzt, die die Zählgeschwindigkeit des Auf-/A b-Zählers (27) festlegt.

10. Generator nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, daß der zweite Frequenzumsetzer (17) ein Frequenzverdoppler ist und folgende Merkmale aufweist:

ein Verzögerungselement (171, 172), welches das Takt-Einlaufsignal (CR) um eine gegebene Zeit verzögert, um ein verzögertes Signal (£172) zu erhalten, und

ein auf das verzögerte Signal (£172) und das Takt-Einlaufsigna! (CR) ansprechendes Verknüpfungsglied (173), welches das Taktsignal (P 2) erzeugt, wenn der logische Pegel des verzögerten Signals (£172) dem des Takt-Einlaufsignak (CR) entgegengesetzt ist.