DE3343227A1 - Verfahren zur ueberwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren - Google Patents

Verfahren zur ueberwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren

Info

Publication number
DE3343227A1
DE3343227A1 DE19833343227 DE3343227A DE3343227A1 DE 3343227 A1 DE3343227 A1 DE 3343227A1 DE 19833343227 DE19833343227 DE 19833343227 DE 3343227 A DE3343227 A DE 3343227A DE 3343227 A1 DE3343227 A1 DE 3343227A1
Authority
DE
Germany
Prior art keywords
reset
monitoring device
pattern
comparison
pct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19833343227
Other languages
English (en)
Inventor
Manfred 7151 Auenwald Urban
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=6215602&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE3343227(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19833343227 priority Critical patent/DE3343227A1/de
Priority to PCT/DE1984/000232 priority patent/WO1985002475A1/de
Priority to BR8407193A priority patent/BR8407193A/pt
Priority to AU35554/84A priority patent/AU571906B2/en
Priority to US06/760,734 priority patent/US4683568A/en
Priority to DE8484904096T priority patent/DE3476592D1/de
Priority to JP59504096A priority patent/JPH063586B2/ja
Priority to EP84904096A priority patent/EP0163670B1/de
Publication of DE3343227A1 publication Critical patent/DE3343227A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level

Description

R. 19079
17-11.1983 Ko/Pi
ROBERT BOSCH GMBH, 7000 STUTTGART
Verfahren zur Überwachung von elektronischen Rechenbausteinen;, insbesondere Mikroprozessoren
Stand der Technik
Die Erfindung geht aus von einem Verfahren zur Überwachung von elektronischen Rechenbausteinen, insbesondere Mikroprozessoren, nach der Gattung des Hauptanspruches.
Aus der DE-OS 28 k2 392 und der DE-OS 29 03 638 sind Überwachungseinrichtungen für programmgesteuerte Vorrichtungen bekannt, die kurzzeitige Störungen oder Systemausfälle erkennen, und darauf einen Reset- oder Interrupt-Eingang eines Mikroprozessors betätigen. Dadurch wird der momentane Programmablauf gestoppt und durch Rücksetzung auf den Programmbeginn ordnungsgemäß in Gang gebracht, um eine Notschalteinrichtung zu betätigen. Problematisch an einer derartigen Einrichtung ist, daß keine Unterscheidung möglich ist, ob eine Rüchsetzung (Reset) von der Überwachungseinrichtung (sog. Watch-Dog-Reset) oder durch andere Ursachen, wie beispielsweise durch Einschalten der Ver-
sorgungsspannung (sog. Power-on-Reset) geschehen ist.
Um nach dem Einschalten der Versorgungsspannung einen definierten Zustand zu erreichen, von dem ein normaler Programmablauf aus gestartet werden kann, ist es erforderlich, daß die Not schalteinrichtung erst nach Erreichen eines stabilen Zustandes des Mikroprozessors auf den Mikroprozessor geschaltet wird. Durch schaltungstechnische bzw. programmgesteuerte Maßnahmen ist es erforderlich, daß die Aufschaltung der Überwachungseinrichtung so erfolgt, daß nicht sofort ein Rücksetzsignal der Überwachungseinrichtung den Mikroprozessor stoppen und wieder anlaufen läßt.
Aus der DE-OS 32 ko lOk ist eine Schaltungsanordnung zur Überwachung von elektronischen Rechenbausteinen bekannt, die bei langer anhaltenden Störungen immer wieder durch Rücksetzsignale einen erneuten Programmstart des Rechenbausteins versucht. Auch hier ist problematisch, daß keine Unterscheidung zwischen einer Rücksetzung durch Einschalten der Versorgungsspannung, bzw. durch Betätigen einer Rücksetz-Taste oder einer Rücksetzung durch eine Überwachungseinrichtung möglich ist.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren zur Überwachung von elektronischen Rechenbausteinen, insbesondere Mikroprozessoren, mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß durch eine einfache programmgesteuerte Entscheidung zu Beginn des der Rücksetzung folgenden Programmteiles eine Erkennung möglich ist, ob die Rücksetzung unbedingt oder durch die Tätigkeit einer Überwachungseinrichtung bedingt ausgelöst wurde. Da diese Entscheidung programm-
BAD ORIGINAL
gesteuert durch den Mikroprozessor vorgenommen wird, ist es leicht möglich, Änderungen "bzw. weitere Entscheidungen in den Entscheidungsablauf zu implementieren. Das hat den Vorteil, den Wiederanlauf des Programmes erheblich zu verkürzen, da eine vollständige Reinitialisierung der Register und ein IJeuladen des Benutzerprogrammes nicht mehr notwendig ist. Von weiterem Vorteil ist, daß eine Entscheidung nach dem erfindungemäßen Verfahren keine besondere schaltungstechnische Ausarbeitung erfordert.
Zeichnung
Ein Ausführungsbeispiel ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt Figur 1 ein Schaltdiagramm einer Vorrichtung zur Durchführung des Verfahrens und Figur 2 ein Signaldiagramm zur Erläuterung der Wirkungsweise.
Beschreibung des Ausführungsbeispieles
Es zeigt Figur 1 einen Mikroprozessor (MP) 1, eine Überwachungseinrichtung (Watch-Dog) 2, eine Power-on-Reset-Schaltung (PO) 5, einen Festwertspeicher (ROM) β und einen flüchtigen Speicher (RAM) 7·
Der Mikroprozessor 1 ist über einen Bus an einem Ausgang 13 mit dem Festwertspeicher 6 und dem flüchtigen Speicher T verbunden. Ein Ausgang 11 des Mikroprozessors ist mit einem Eingang 21 des Watch-Dog 2 verbunden, dessen Ausgang 22 an einen Eingang eines ODER-Gliedes h angeschlossen ist. Ein weiterer Eingang des ODER-Gliedes k ist mit einem Ausgang 51 der Power-on-Reset-Schaltung verbunden, der Ausgang des ODER-Gliedes führt an einen Eingang 12 des Mikroprozessors 1.
Der Mikroprozessor 1 liefert über den Ausgang 11 dem Watch-Dog 2 in bekannter Weise statistisch verteilte Signale in einem definierten Frequenzbereich. Liegt das Signal außerhalb dieses Frequenzbereiches, z.B. bei Stillstand, so liegt ein Undefinierter Programmablauf des Mikroprozessors 1 vor, der vom Watch-Dog 2 erkannt wird, ■welcher darauf eine bedingte Rücksetzung über das ODER-Glied h auslöst. Bei Einschalten der Versorgungsspannung wird durch die Power-on-Reset-Schaltung 5 über das ODER-Glied h eine unbedingte Rücksetzung ausgelöst.
!lach Figur 2 ist im Normalzustand der Mikroprozessor 1 in einer Schleife zwischen einem Hauptprogramm βθ, in dem mindestens ein Impuls am Ausgang 11 gebildet wird, und einer Reset-Abfrage 6] durch Abfragen des Eingangs 12. Dabei spielt es keine Rolle, ob diese Abfrage im für die konkrete Anwendung gewählten Mikroprozessortyp durch ein Programm oder durch schaltungstechnische Maßnahmen realisiert ist. Liegt also keine Rücksetzung vor ("0"), so wird im Hauptprogramm 60 weitergefahren.
Bei Vorliegen einer Rücksetzung ("1") wird ein Mustervergleich 62 durchgeführt. Dieser Mustervergleich ermöglicht es zu erkennen, ob eine Rücksetzung durch den Watch-Dog 2 oder durch die Power-on-Reset-Schaltung 5 erfolgt. Bei Power-on-Reset liegt im flüchtigen Speicher ies Mikroprozessors 1 ein Undefiniertes Muster vor. Bei Watch-Dog-Rücksetzung liegt mindestens in einem kleinen Teil des flüchtigen Speichers ein für die Vorgeschichte einer Watch-Dog-Rücksetzung typisches Muster vor, das apriori bekannt ist. Für den Vergleich 62 wird ein diesem typischen Muster entsprechendes Vergleichsmuster aus dem Festwertspeicher c geladen, und mit lern Muster in dem betreffenden flüchtigen Speicher verglichen. Bei
BAD ORIGINAL
Gleichheit, bzw. typischer teilweiser Gleichheit dieser Muster ("1") wird zu einem Programmteil 6h verzweigt, der eine der Watch-Dog-Rücksetzung zugeordnete Aufgabe ausführt und den Watch-Dog 2 über den Ausgang 11 des Mikroprozessors 1 reaktiviert. Bei Nichtgleichhei4; der Muster ("0") wird zu einem Programmteil 63 verzweigt, der den Power-on-Reset behandelt und eine Reinitialisierung 65 des Gesamtsystems veranlaßt. !Jach Beendigung der Programme 63, 65 oder 6h ist die Vorrichtung nach Figur 1 wieder im Programmzustand 60, 6l nach Figur 2.
BAD ORIGINAL
Leerseite -

Claims (1)

  1. R. 19079
    17.11.1983 Ko/Pi
    ROBERT BOSCH GMBH, 7000 STUTTGART 1
    Ansprüche
    Cl) Verfahren ZUT Überwachung von Rechentausteinen ( 1 ) , insbesondere Mikroprozessoren, mit einer Überwachungseinrichtung (2) für den Rechenbaustein (1), die eine Rücksetzung des Rechenbausteins (1) veranlaßt, dadurch gekennzeichnet, daß nach der Rücksetzung ein Vergleich (62) zwischen einem in einem nichtflüchtigen Speicher (6) abgelegten Vergleichsmuster und einem in einem flüchtigen Speicher (7) vorhandenen Muster durchgeführt ■wird und daß bei zumindest teilweiser Gleichheit zwischen dem Muster und dem Vergleichsmuster eine Entscheidung dahingehend durchgeführt wird, daß die Rücksetzung von der Überwachungseinrichtung (2) veranlaßt wurde.
    2, Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei zumindest teilweiser Gleichheit zwischen dem Muster und dem Vergleichsmuster ein Programm (6^) durchgeführt wird, das eine einer Rücksetzung durch die Überwachungseinrichtung (2) zugeordnete Funktion ausführt.
    3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Funktion eine Aktivierung der Überwachungseinrichtung (2) beeinhaltet.
    «■. Vorrichtung zur Durchführung eines Verfahrens nach einem der vorhergehenden Ansprüche, dadurch gekenn-3eichnet, daß die Überwachungseinrichtung (2) sowie eine Power-on-Reset-Schaltung (5) mit einem logischen Verknüpfungsglied (k) , insbesondere ein. ODER-Glied, verbunden sind, und daß der Ausgang des logischen Verknüpfungsgliedes (U) mit einem Eingang (12) des Rechenbausteins (1) verbunden ist.
    BAD ORIGINAL
DE19833343227 1983-11-30 1983-11-30 Verfahren zur ueberwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren Ceased DE3343227A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19833343227 DE3343227A1 (de) 1983-11-30 1983-11-30 Verfahren zur ueberwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren
PCT/DE1984/000232 WO1985002475A1 (en) 1983-11-30 1984-11-02 Process for monitoring electronic computing elements, particularly microprocessors
BR8407193A BR8407193A (pt) 1983-11-30 1984-11-02 Processo e dispositivo para a supervisao de unidades eletronicas de computador,sobretudo microprocessadores
AU35554/84A AU571906B2 (en) 1983-11-30 1984-11-02 Process for monitoring electronic computing elements, particularly microprocessors
US06/760,734 US4683568A (en) 1983-11-30 1984-11-02 Method of monitoring computer elements, particularly microprocessors
DE8484904096T DE3476592D1 (en) 1983-11-30 1984-11-02 Apparatus for monitoring electronic computing elements, particularly microprocessors
JP59504096A JPH063586B2 (ja) 1983-11-30 1984-11-02 計算モジュールの監視方法
EP84904096A EP0163670B1 (de) 1983-11-30 1984-11-02 Vorrichtung zur überwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833343227 DE3343227A1 (de) 1983-11-30 1983-11-30 Verfahren zur ueberwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren

Publications (1)

Publication Number Publication Date
DE3343227A1 true DE3343227A1 (de) 1985-06-05

Family

ID=6215602

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19833343227 Ceased DE3343227A1 (de) 1983-11-30 1983-11-30 Verfahren zur ueberwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren
DE8484904096T Expired DE3476592D1 (en) 1983-11-30 1984-11-02 Apparatus for monitoring electronic computing elements, particularly microprocessors

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8484904096T Expired DE3476592D1 (en) 1983-11-30 1984-11-02 Apparatus for monitoring electronic computing elements, particularly microprocessors

Country Status (7)

Country Link
US (1) US4683568A (de)
EP (1) EP0163670B1 (de)
JP (1) JPH063586B2 (de)
AU (1) AU571906B2 (de)
BR (1) BR8407193A (de)
DE (2) DE3343227A1 (de)
WO (1) WO1985002475A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT399237B (de) * 1986-02-06 1995-04-25 Ant Nachrichtentech Vorrichtung zur überwachung eines prozessorsystems
DE19601804A1 (de) * 1996-01-19 1997-07-24 Bosch Gmbh Robert Verfahren und Vorrichtung zum Überwachen einer elektronischen Recheneinheit

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803682A (en) * 1985-03-04 1989-02-07 Sanyo Electric Co., Ltd. Resetting system
US4926427A (en) * 1986-09-30 1990-05-15 Siemens Aktiengesellschaft Software error detection apparatus
GB2197507A (en) * 1986-11-03 1988-05-18 Philips Electronic Associated Data processing system
US4811200A (en) * 1987-05-12 1989-03-07 Motorola, Inc. Multiple microprocessor watchdog system
US4819237A (en) * 1987-08-05 1989-04-04 Digital Appliance Controls, Inc. Method and apparatus for monitoring the validity of microprocess or volatile memory
JPH01159716A (ja) * 1987-12-16 1989-06-22 Alpine Electron Inc マイコンのリセット回路
US5051936A (en) * 1987-12-21 1991-09-24 Johnson Service Company Microprocessor-based controller with synchronous reset
US4931975A (en) * 1987-12-21 1990-06-05 Johnson Service Company Microprocessor-based controller with synchronous reset
US4912708A (en) * 1988-03-22 1990-03-27 Siemens Transmission Systems, Inc. Automatic microprocessor fault recovery system
US4947393A (en) * 1988-09-12 1990-08-07 Unisys Corporation Activity verification system for memory or logic
JPH0317760A (ja) * 1989-06-14 1991-01-25 Mitsubishi Electric Corp データ書込み確認方式
US5068852A (en) * 1989-11-23 1991-11-26 John Fluke Mfg. Co., Inc. Hardware enhancements for improved performance of memory emulation method
DE4112334A1 (de) * 1991-04-16 1992-10-22 Bosch Gmbh Robert Mehrrechnersystem in einem kraftfahrzeug
JP2758742B2 (ja) * 1991-07-19 1998-05-28 日本電気株式会社 誤動作検出方式
US6134655A (en) * 1992-05-13 2000-10-17 Comverge Technologies, Inc. Method and apparatus for initializing a microprocessor to insure fault-free operation
US5345583A (en) * 1992-05-13 1994-09-06 Scientific-Atlanta, Inc. Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state
US5408573A (en) * 1992-06-17 1995-04-18 Johnson Service Company Integrated motor controller
US5519832A (en) * 1992-11-13 1996-05-21 Digital Equipment Corporation Method and apparatus for displaying module diagnostic results
EP0613077B1 (de) * 1993-01-25 1996-03-27 Siemens Aktiengesellschaft Verfahren zur Reset-Erzeugung in Datenverarbeitungsanlagen
US5542042A (en) * 1993-05-27 1996-07-30 Whirlpool Corporation Method and apparatus for monitoring volatile memory validity
US6212651B1 (en) * 1993-06-30 2001-04-03 Dell Usa L.P. Computer system having an instruction interception and substitution circuit
DE19508793A1 (de) * 1995-03-14 1996-09-19 Bosch Gmbh Robert Schaltung zum Betreiben von Rechenbausteinen, insbesondere Mikroprozessoren
DE19541651C1 (de) * 1995-11-08 1997-01-30 Siemens Nixdorf Inf Syst Schnelleinschaltungsverfahren
US5872670A (en) * 1997-02-07 1999-02-16 Quantum Corporation Methods and apparatus for preventing disk drive damage by parking a transducer during microprocessor failures
US8051282B2 (en) * 2008-04-02 2011-11-01 S.C. Johnson & Son, Inc. Low voltage reset determination and operational flow modification for microprocessor-controlled devices
JP5663821B2 (ja) * 2011-03-16 2015-02-04 レシップホールディングス株式会社 非常用発電機の制御装置および制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2900955A1 (de) * 1978-01-11 1979-08-02 Nissan Motor Verfahren und vorrichtung zur sicherung eines mikrocomputers gegen datenverlust bei stromausfall
US4410991A (en) * 1981-06-03 1983-10-18 Gte Laboratories Incorporated Supervisory control apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287565A (en) * 1978-09-29 1981-09-01 Robert Bosch Gmbh Monitoring system for program controlled apparatus
US4263647A (en) * 1979-02-07 1981-04-21 Allen-Bradley Company Fault monitor for numerical control system
JPS6032217B2 (ja) * 1979-04-02 1985-07-26 日産自動車株式会社 制御用コンピュ−タのフェィルセ−フ装置
IT1118947B (it) * 1979-10-04 1986-03-03 Indesit Circuito elettronico di memorizzazione di dati in un apparato elettrodomestico
CA1160753A (en) * 1980-08-20 1984-01-17 David R. Boothman Microprocessor watchdog system
JPS5779535A (en) * 1980-11-06 1982-05-18 Canon Inc Information processor
JPS58158726A (ja) * 1982-03-12 1983-09-21 Fuji Xerox Co Ltd マイクロコンピユ−タ用制御装置
DE3240704A1 (de) * 1982-11-04 1984-05-10 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen
US4594685A (en) * 1983-06-24 1986-06-10 General Signal Corporation Watchdog timer
US4586179A (en) * 1983-12-09 1986-04-29 Zenith Electronics Corporation Microprocessor reset with power level detection and watchdog timer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2900955A1 (de) * 1978-01-11 1979-08-02 Nissan Motor Verfahren und vorrichtung zur sicherung eines mikrocomputers gegen datenverlust bei stromausfall
US4410991A (en) * 1981-06-03 1983-10-18 Gte Laboratories Incorporated Supervisory control apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Feichtinger Herwig, Wie der Computer wieder auf die Füße fällt, in: mc 2/1982, S. 56 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT399237B (de) * 1986-02-06 1995-04-25 Ant Nachrichtentech Vorrichtung zur überwachung eines prozessorsystems
DE19601804A1 (de) * 1996-01-19 1997-07-24 Bosch Gmbh Robert Verfahren und Vorrichtung zum Überwachen einer elektronischen Recheneinheit

Also Published As

Publication number Publication date
JPS61500570A (ja) 1986-03-27
WO1985002475A1 (en) 1985-06-06
AU571906B2 (en) 1988-04-28
EP0163670B1 (de) 1989-02-01
EP0163670A1 (de) 1985-12-11
JPH063586B2 (ja) 1994-01-12
DE3476592D1 (en) 1989-03-09
US4683568A (en) 1987-07-28
AU3555484A (en) 1985-06-13
BR8407193A (pt) 1985-11-05

Similar Documents

Publication Publication Date Title
DE3343227A1 (de) Verfahren zur ueberwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren
DE3700426C2 (de) Überwachungszeitgeber
DE3345863C2 (de)
EP0907912B1 (de) Synchronisationsverfahren
DE4111072C3 (de) Verfahren zum Feststellen einer Störung in einem Mikrocomputersystem
EP0011685B1 (de) Programmierbare Speicherschutzeinrichtung für Mikroprozessorsysteme und Schaltungsanordnung mit einer derartigen Einrichtung
DE3248680A1 (de) Microcomputer mit energiespar-betriebszustand
DE3521081A1 (de) Mikrocomputeranordnung
DE2946081A1 (de) Anordnung zur ueberwachung der funktion eines programmierbaren elektronischen schaltkreises
DE2555963A1 (de) Einrichtung zur funktionsmodifizierung
DE102009022330A1 (de) Mikrocomputer mit einer zentralen Verarbeitungseinheit und einem Pulsbreitenmodulations-Zeitgeber
EP0671031B1 (de) Mikrorechner mit überwachungsschaltung
DE69233345T2 (de) Ein-Chip-Mikrocomputer mit zwei Zeitgeberfunktionsarten
EP0104490A2 (de) Verfahren und Vorrichtung zur Synchronisation von Datenverarbeitungsanlagen
DE2120289A1 (de) Gesteuerte Pause in einer Datenverarbeitungsanlage
DE112017002556B4 (de) Steuerungssystem
EP1927053B1 (de) Mikrocontroller und verfahren zum betrieb
DE19520771C2 (de) Schnittstelleneinrichtung
DE102011083655A1 (de) Überwachungsvorrichtung zur Überwachung eines Betriebs einer Steuerverarbeitungsvorrichtung
DE10028064B4 (de) Computersystem mit ROM-Korrektureinheiten
EP2338111B1 (de) Verfahren und vorrichtung zum testen eines rechnerkerns in einer mindestens zwei rechnerkerne aufweisenden recheneinheit
EP0977160B1 (de) Verfahren und Datenverarbeitungsanordnung zum gesicherten Ausführen von Befehlen
DE4115662C2 (de) Mehrrechnersystem in einem Kraftfahrzeug
DE2737133C2 (de) Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage
DE3644248C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection