DE3513834C2 - - Google Patents

Info

Publication number
DE3513834C2
DE3513834C2 DE3513834A DE3513834A DE3513834C2 DE 3513834 C2 DE3513834 C2 DE 3513834C2 DE 3513834 A DE3513834 A DE 3513834A DE 3513834 A DE3513834 A DE 3513834A DE 3513834 C2 DE3513834 C2 DE 3513834C2
Authority
DE
Germany
Prior art keywords
data
address
memory
logging
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3513834A
Other languages
English (en)
Other versions
DE3513834A1 (de
Inventor
Joji Kobe Hyogo Jp Kawai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3513834A1 publication Critical patent/DE3513834A1/de
Application granted granted Critical
Publication of DE3513834C2 publication Critical patent/DE3513834C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/348Circuit details, i.e. tracer hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/349Performance evaluation by tracing or monitoring for interfaces, buses

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Protokollieren von entsprechend einem Programm in eine Zentralprozessoreinheit eingebbaren und aus dieser ausgebbaren Daten, mit
einem Protokollierungsspeicher, der auf einen Schreibimpuls die Daten speichert,
einem Zähler, der auf ein Triggersignal einen Zähl­ stand markiert und ein Adressensignal an den Proto­ kollierungsspeicher abgibt, und
einer Adressenwandlerschaltung, die auf ein von der Zentralprozessoreinheit abgegebenes Adressen- oder Steuer-Ausgangssignal den Schreibimpuls und das Triggersignal erzeugt.
Eine derartige Schaltungsanordnung ist aus der DE-OS 25 00 841 bekannt und hat die Aufgabe, den Funktionsablauf innerhalb einer Datenverarbeitungs­ anlage mit einer Zentralprozessoreinheit und einem Speicher für Prüfzwecke transparent zu machen und dabei periodisch in Übereinstimmung mit einem Pro­ gramm die vergangenen und gegenwärtigen, in die Zentralprozessoreinheit eingegebenen und von der Zentralprozessoreinheit abgegebenen Daten zu spei­ chern. Hierzu besitzt die bekannte Einrichtung den Protokollierungsspeicher, der auf einen Schreibim­ puls Daten speichert. Der Zähler markiert auf ein von einer Impulserzeugungsschaltung abgegebenes Signal einen Zählstand und gibt ein Adressensignal an den Protokollierungsspeicher ab. Der Schreibim­ puls für den Protokollierungsspeicher und das Triggersignal für den Zähler werden von einer Adressenwandlerschaltung erzeugt, welche auf ein von der Zentralprozessoreinheit abgegebenes Adres­ sen- oder Steuer-Ausgangssignal reagiert.
Werden in einem zu verfolgenden Programm unter­ schiedliche Datenarten verwendet, so ist es wün­ schenswert und zweckmäßig, die unterschiedlichen Datenarten unabhängig und getrennt voneinander protokollieren und verfolgen zu können. Dies ist wegen der Übersichtlichkeit der zu verfolgenden Datenarten insbesondere dann wünschenswert, wenn nur eine oder einige wenige der Datenarten inner­ halb des Programms verfolgt werden sollen. Dies ist jedoch mit der bekannten Einrichtung nicht möglich, da diese während des Protokollierens und Verfolgens nicht zwischen verschiedenen Datenarten unterschei­ den kann, was ein Nachteil ist und wodurch die Effi­ zienz der bekannten Verfolgungseinrichtung herabge­ setzt wird.
Ferner ist aus der JP-59-83 253 A eine Speicherein­ heit zum Protokollieren von Daten bekannt, die in Fig. 1 dargestellt ist. In diesem Blockschalt­ bild ist mit der Bezugsziffer 1 eine Zentralprozessor­ einheit, die nachstehend als CPU bezeichnet wird, be­ zeichnet, die in einer Steuereinheit enthalten ist, während die Bezugsziffer 2 einen Datenbus zur Abgabe bzw. zum Empfang von zwischen der CPU 1 und nicht darge­ stellten Speicher- oder Eingangs/Ausgangs-Einheiten aus­ getauschten Daten bezeichnet und mit der Bezugsziffer 3 ein Adressen- und Befehlsbus gekennzeichnet ist. Die CPU und beide Sammelleitung bzw. Busse sind im wesentlichen in der Steuereinheit enthalten. Mit der Bezugsziffer 11 ist eine bekannte Speichereinheit zum Protokollieren bezeichnet, die der CPU zugeordnet ist, mit der Bezugsziffer 12 ein Protokollierungsspeicher zum Speichern der zu protokollierenden Daten, mit der Bezugsziffer 13 ein Binärzähler zur Abgabe eines Teils der Adresse für den Protokollierungsspeicher 12 und mit der Bezugsziffer 14 eine Adressen-Wandlerschaltung, die auf vom Adressen- und Befehlsbus 3 abgegebene Signale Impulse zur Betätigung des Protokollierungsspeichers 12 anspricht und den Binärzähler 13 veranlaßt, seinen Zählerstand zu erhöhen.
Nachstehend soll die Funktionsweise der in Fig. 1 dar­ gestellten Einheit näher erläutert werden. Eine derar­ tige Speichereinheit zum Protokollieren ist grundsätz­ lich so aufgebaut, daß sie nicht die Funktion der Steuereinheit insgesamt beeinflußt. Das bedeutet, daß, während die CPU 1 ihre Steuer- und Datenverarbeitungs­ funktionen durchführt, indem sie Daten vom Speicher oder den Eingangs/Ausgangs-Einheiten aufnimmt bzw. Daten an den Speicher oder die Eingangs/Ausgangs-Ein­ heiten abgibt, die Daten gleichzeitig in dem Protokol­ lierungsspeicher 12 gespeichert werden. Nimmt man an, daß drei Arten von Daten A, B und C protokolliert werden sollen, so empfängt die Adressen-Wandlerschal­ tung 14 entsprechende, sich augenblicklich ändernde Daten (A 1, A 2, A 3, . . ., A n ), (B 1, B 2, B 3, . . ., B n ), und (C 1, C 2, C 3, . . ., C n ) über den Adressen- und Be­ fehlsbus 3, gibt an den Protokollierungsspeicher 12 eine Umwandlungsadresse 16 ab, deren Binärziffer der Art der betreffenden Daten für den Fall entspricht, daß deren Adressenwert mit einer der Daten A, B und C über­ einstimmt. Beispielsweise kann die Umwandlungsadresse 16 (0,0) für die Daten A, (0,1), für die Daten B und (1,0) für die Daten C lauten. Die Adressen-Wandlerschal­ tung 14 gibt zur gleichen Zeit einen Schreibimpuls an den Protokollierungsspeicher 12 ab, der die momentan auf dem Datenbus 2 befindlichen Daten einschreibt, näm­ lich den Augenblickswert jeder der Daten A, B und C. Dadurch wird der Augenblickswert jeder der Daten A, B und C in den Protokollierungsspeicher 12 in eine Adresse eingeschrieben, die sich aus einer Kombination des Ausgangssignal 15 des Binärzählers 13 und des Aus­ gangssignals 16 von der Adressen-Wandlerschaltung 14 zu­ sammensetzt.
Da die Steuer- und Datenverarbeitungsoperationen der CPU 1 periodisch durchgeführt werden, werden die Augen­ blicksdaten der Daten A, B und C in den Speicher bei­ spielsweise in der Reihenfolge: A 1, B 1, C 1, A 2, B 2, C 2, A 3, B 3, C 3, . . ., A n , B n , C n eingeschrieben. Damit an­ schließend dieselbe Datenart nicht unter derselben Adresse in den Speicher eingeschrieben wird, gibt die Adressen-Wandlerschaltung ein Ausgangs-Impulssignal 17 an den Binärzähler 13 ab, der seinen Zählerstand nur dann erhöht, wenn spezifisch vorgegebene Daten, beispielsweise die Daten C eingeschrieben werden. Da der Zählerstand des Binärzählers 13 nach Null zurück­ kehrt, wenn er bis zum maximalen Zählerstand gelangt ist, werden die gegenwärtigen und vergangenen Daten stets im Protokollierungsspeicher 12 gespeichert.
Aufgrund dieses Aufbaus der bekannten Speichereinheit zum Protokollieren ist die maximale Anzahl von Daten­ arten, die protokolliert werden kann, durch die Anzahl der Bits des Ausgangs 16 der Adressen-Wandlerschaltung begrenzt, so daß die Effizienz des Speichers in dem Falle herabgesetzt ist, wo die Anzahl von Datenarten geringer als die Maximalzahl ist. Für den Fall, daß die verschiedenen Daten periodisch eingeschrieben werden, muß entweder der Zählimpuls 17 im Binärzähler 13 mit dem Eingangs- und Ausgangs-Timing mit der kürzesten Periode übereinstimmen oder die bekannte Speicherein­ heit zum Protokollieren muß dieselbe Anzahl aufweisen wie die Anzahl der verschiedenen Perioden beträgt. Im erstgenannten Fall wäre die Wirksamkeit bei der Verwen­ dung des Protokollierungsspeichers herabgesetzt und im letztgenannten Fall müßten wirtschaftliche und andere Nachteile in Kauf genommen werden.
Aus der DD-PS 20 06 596 ist eine Schaltungsanord­ nung bekannt, bei welcher die Daten im Zusammenhang mit deren Protokollierung markiert und zusammen mit der zugehörigen Markierung abgespeichert werden. Jedoch erfolgt die Abspeicherung der Daten und der zugehörigen Markierung in getrennten Speichern. Aufgrund des zusätzlich vorgesehenen, separaten Markierungsspeichers wird einerseits der Aufwand an benötigter Hardware erhöht und andererseits ist dadurch die Ausnutzung des gesamten, nunmehr ver­ größerten Speicherplatzes nicht sehr effizient. Wegen der Speicherung in getrennten Speichern bildet ein be­ sonderes Problem die mangelnde Zuordnung der in dem einen Speicher abgespeicherten Daten zu der entspre­ chenden Markierung, die in einem anderen Speicher abgespeichert wird. Um die Zuordnung der Daten zu der entsprechenden Markierung sicherzustellen, ist somit ein weiterer Aufwand an zusätzlicher Hardware und Software (Zuordnungsprogramm) notwendig.
Schließlich offenbart die DE-AS 22 61 211 eine Schaltungsanordnung zur Diagnoseerleichterung in Datenverarbeitungsanlagen, bei welcher Schieberegi­ ster verwendet werden.
Aufgabe der vorliegenden Erfindung ist es, die ein­ gangs beschriebene Schaltungsanordnung derart wei­ terzuentwickeln, daß ein Protokollieren und Ver­ folgen von unterschiedlichen Datenarten mit hoher Wirksamkeit trotz begrenzter Speicherkapazität mög­ lich ist.
Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art dadurch gelöst, daß die Adressen­ wandlerschaltung auf das von der Zentralprozessor­ einheit abgegebene Adressen- oder Steuer-Ausgangs­ signal zusätzlich ein Codesignal zur Markierung einer bestimmten Datenart erzeugt, und daß der Protokollierungsspeicher das Codesignal zusam­ men mit den Daten als ein Wort speichert.
Bei einer alternativen Schaltungsanordnung, bei wel­ cher ein Zähler nicht vorhanden ist, wird diese Auf­ gabe dadurch gelöst, daß die Adressenwandlerschal­ tung auf das von der Zentralprozessoreinheit abgege­ bene Adressen- oder Steuer-Ausgangssignal zusätz­ lich ein Codesignal zur Markierung einer bestimmten Datenart erzeugt und daß der Protokollierungsspeicher als Schieberegister ausgebildet ist, das das Codesignal zusammen mit den Daten als ein Wort speichert.
Kern der Erfindung ist somit die Markierung bestimm­ ter Datenarten mit einem Codesignal, um die ver­ schiedenen Datenarten während der Ablaufverfolgung voneinander unterscheiden zu können, und die darauf­ hin folgende Abspeicherung der Daten zusammen mit dem die jeweilige Datenart kennzeichnenden Codesig­ nal als ein Wort im Protokollierungsspeicher. Dabei werden Markierungsbits oder -codes entsprechend der Art der in den Protokollierungsspeicher einzuschrei­ benden Daten zuvor festgelegt und die Markierungsbits oder -codes gleichzeitig mit den Augenblicksdaten in den Protokollierungsspeicher eingeschrieben. Er­ findungsgemäß ist nur ein einziger Speicher, näm­ lich der Protokollierungsspeicher, vorgesehen, in dem die Daten zusammen mit dem zugehörigen Codesig­ nal jeweils als ein gemeinsames Wort abgespeichert werden. Somit kann die Zuordnung des Markierungs- bzw. Codesignals zu den entsprechenden Datenarten nicht verlorengehen, sondern bleibt immer bestehen, ohne daß ein zusätzlicher Aufwand an Hardware oder Software benötigt wird.
Mit Hilfe der erfindungsgemäßen Lösung ist demnach die Protokollierung und Verfolgung einer bestimmten Datenart durch das Programm gezielt möglich, wo­ durch sich die erfindungsgemäße Schaltungsanordnung durch eine hohe Effizienz auszeichnet.
Anhand eines in der Zeichnung dargestellten Ausfüh­ rungsbeispieles soll die Erfindung näher erläutert werden. Es zeigt
Fig. 1 ein Blockschaltbild einer Steuereinheit mit einer bekannten Speichereinheit zum Protokollieren;
Fig. 2 ein Blockschaltbild einer Steuereinheit mit einer erfindungsgemäßen Speicherein­ heit zum Protokollieren;
Fig. 3 ein Blockschaltbild einer Steuereinheit mit einer Variante der Speichereinheit zum Protokollieren und
Fig. 4 eine Darstellung der gespeicherten Daten­ zustände in dem in der Einheit gemäß Fig. 2 enthaltenen Speicher.
In den nachstehend beschriebenen Blockschaltbildern sind gleiche Teile wie in Fig. 1 mit gleichen Bezugs­ ziffern versehen. Fig. 2 zeigt eine Speichereinheit zum Protokollieren 21, eine Adressen-Wandlerschaltung 24, die auf vom Adressen- und Befehlsbus 3 abgegebene Sig­ nale ein Codierungs- oder Markierungssignal 26 zusammen mit einem Zähler-Triggerimpuls 27 und einem Schreibim­ puls 28 erzeugt, einen Binärzähler 23, der auf Abgabe des Zähler-Triggerimpulses seinen Zählerstand erhöht und ein binäres Ausgangssignal 25 abgibt, einen Proto­ kollierungsspeicher 22, der auf den Schreibimpuls 28 die gegenwärtig auf den Datenbus 2 befindlichen Daten und das Codierungs- oder Markierungssignal 26 unter der Adresse einschreibt, die das binäre Ausgangssignal 25 des Binärzählers 23 angibt.
Nachstehend soll die Funktionsweise der erfindungsge­ mäßen Speichereinheit unter Bezugnahme auf die Fig. 2 und 4 näher erläutert werden.
Bezüglich der zu protokollierenden Daten wird ange­ nommen, daß es sich um die oben beschriebenen drei Arten von Daten A, B und C handelt, die zu proto­ kollieren sind. Erscheint eines der Daten A, B und C auf dem Datenbus 2 infolge einer Eingangs/Ausgangs-Opera­ tion der CPU 1, gibt die Adressen-Wandlerschaltung 24 in Übereinstimmung mit der zu diesem Zeitpunkt auf dem Adressen- und Befehlsbus 3 vorhandenen Information das Codierungs- oder Markierungssignal 26 entsprechend der Datenart ab und erzeugt unmittelbar danach einen Schreibimpuls 28. Infolge dieser Operation werden die Daten auf dem Datenbus 2 und das oben erwähnte Codie­ rungs- oder Markierungssignal gleichzeitig als ein Wort in den Speicher unter der Adresse eingeschrieben, die durch das binäre Ausgangssignal 25 des Binärzählers an­ gegeben ist. Danach erzeugt die Adressen-Wandlerschal­ tung 24 den Zähler-Triggerimpuls 27, wodurch der Zähl­ stand des Binärzählers 23 um eine Einheit erhöht wird. Der oben beschriebene Ablauf wird für sämtliche zu protokollierende Daten durchgeführt. Der Abschnitt (a) gemäß Fig. 4 zeigt den Inhalt des Protokollierungs­ speichers 22 für den Fall, daß der anfängliche Zähl­ stand des Zählers Null betrug und das Einschreiben der zu protokollierenden Daten mit den Daten A begonnen wurde. In der Darstellung gemäß Fig. 4 ist die Codie­ rung (0,0) den Daten A, die Codierung (0,1) den Daten B und die Codierung (1,0) den Daten C zugeordnet worden. Da sämtliche Daten auf diese Weise in der Reihenfolge ihres Auftretens aufgezeichnet wurden und darüber hinaus die Art jeder der Daten mit der Codierung über­ einstimmt, können die Daten vollständig voneinander zum Zeitpunkt des Abrufs oder Auslesens der protokollierten Daten unterschieden werden. Bei dieser Datenprotokollie­ rungsmethode können die Daten durch die Codierung voll­ ständig voneinander unterschieden werden, selbst wenn die Periode des Auftretens der Daten verschieden ist, so daß die Kapazität des Speichers vollständig ausge­ nutzt und Leerraum vermieden wird, obwohl die Anzahl der Art der Daten begrenzt ist durch die Anzahl der Bits für die Codierungen. Treten entsprechende Daten in denselben Zeitabständen auf, können die Daten ge­ speichert werden, ohne daß die Codierungen verwendet werden, indem eine Markierung nur spezifischen Daten wie im Abschnitt (b) der Fig. 4 dargestellt ist, zu­ geordnet werden.
Der Abschnitt (b) gemäß Fig. 4 zeigt den Status der Daten im Speicher wie eine Markierung den Daten A zuge­ ordnet wurde. In diesem Falle wird die Periode des Auf­ tretens derselben Datenart durch die den Daten A hinzu­ gefügte Markierung angezeigt und sämtliche Datenarten, die innerhalb einer Periode auftreten, werden durch die Reihenfolge gezählt von den Referenzdaten, d. h. von den Daten A, identifiziert. In diesem Falle gibt es keine Begrenzung der Anzahl der Datenarten, die in dem Speicher gespeichert werden können, so daß der Speicher zu 100% ausgenutzt werden kann.
Fig. 3 zeigt ein weiteres Ausführungsbeispiel der vor­ liegenden Erfindung. Dieses Ausführungsbeispiel enthält eine Protokollierungsspeichereinheit 31, die anders auf­ gebaut ist als die in dem zuvor beschriebenen Ausfüh­ rungsbeispiel, eine Adressen-Wandlerschaltung 34 zur Er­ zeugung eines Codierungs- oder Markierungssignals 36 und eines Schiebe- und Schreibimpulses 38 für ein Schieberegister oder nachstehend beschriebenes FIFO 32, das die Daten einschreibt und abgibt. Das Schiebere­ gister oder FIFO 32 schiebt die gespeicherten Daten zu seinem Ausgang zur gleichen Zeit wie es die Daten als neues Eingangssignal erhält und speichert die auf dem Datenbus 2 auftretende Daten sowie das Codierungs- oder Markierungssignal 36.
Das Schieberegister oder FIFO 32 weist N Teilregister, Nr. 1 bis Nr. N jeweils in einer EIN-WORT-EINHEIT auf. Das Register Nr. N ist an das Eingangsende ange­ schlossen, während das Register Nr. 1 an das Ausgangs­ ende angeschlossen ist. Wird ein Schiebe- und Schreib­ impuls 38 zugeführt, werden die in den internen Re­ gistern befindlichen Daten zu den nächsten Registern mit den kleineren Ziffern geschoben. Demzufolge empfängt das Register N die zu diesem Zeitpunkt auf dem Datenbus 2 befindlichen Daten als neue Eingangsdaten, die Daten im Register M (1<MN) werden zum Register Nr. (M-1) geschoben und die Daten im Register 1 ver­ schwinden. Auf diese Weise sind die letzten N-Daten­ sätze stets im FIFO gespeichert. In diesem Falle ist die Anordnung eines Zählers nicht erforderlich.
Mit der Bezugsziffer 39 ist ein Datenbus zum Auslesen der protokollierten Daten bezeichnet.
Die vorstehend beschriebene Schaltung ist so aufgebaut, daß die den zu protokollierenden Daten entsprechenden Codierungs- oder Markierungsbits gleichzeitig zusammen mit den zu protokollierenden Daten gespeichert werden, so daß beispielsweise eine einzelne Protokollierungs­ speichereinheit die Daten in unterschiedlich auftreten­ den Perioden mit einer 100%igen Ausnutzung ihres Speichers speichern kann. Dabei bewirkt die Verwendung eines Schieberegisters oder FIFOs den gleichen Effekt, ohne daß ein Binärzähler erforderlich ist.

Claims (2)

1. Schaltungsanordnung zum Protokollieren von ent­ sprechend einem Programm in eine Zentralprozessor­ einheit (1) eingebbaren und aus dieser ausgebbaren Daten, mit
einem Protokollierungsspeicher (22), der auf einen Schreibimpulse (28) die Daten speichert,
einem Zähler (23), der auf ein Triggersignal (27) einen Zählstand markiert und ein Adressensignal (25) an den Protokollierungsspeicher (22) abgibt, und
einer Adressenwandlerschaltung (24), die auf ein von der Zentralprozessoreinheit (1) abgegebenes Adressen- oder Steuer-Ausgangssignal den Schreib­ impuls (28) und das Triggersignal (27) erzeugt,
dadurch gekennzeichnet, daß
die Adressenwandlerschaltung (24) auf das von der Zentralprozessoreinheit (1) abgegebene Adressen- oder Steuer-Ausgangssignal zusätzlich ein Codesig­ nal (26) zur Markierung einer bestimmten Datenart erzeugt, und daß
der Protokollierungsspeicher (22) das Codesignal (26) zusammen mit den Daten als ein Wort speichert.
2. Schaltungsanordnung zum Protokollieren von ent­ sprechend einem Programm in eine Zentralprozessor­ einheit (1) eingebbaren und aus dieser ausgebbaren Daten, mit
einem Protokollierungsspeicher (32), der auf einen Schreibimpuls (38) die Daten speichert, und mit einer Adressenwandlerschaltung (34), die auf ein von der Zentralprozessoreinheit (1) abgegebenes Adressen- und Steuer-Ausgangssignal den Schreib­ impuls (38) erzeugt,
dadurch gekennzeichnet, daß
die Adressenwandlerschaltung (34) auf das von der Zentralprozessoreinheit (1) abgegebene Adressen- oder Steuer-Ausgangssignal zusätzlich ein Codesig­ nal (36) zur Markierung einer bestimmten Datenart erzeugt und daß
der Protokollierungsspeicher als Schieberegister (32) ausgebildet ist, das das Codesignal (26) zu­ sammen mit den Daten als ein Wort speichert.
DE19853513834 1984-05-14 1985-04-17 Speichereinheit zum protokollieren von daten Granted DE3513834A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59094478A JPS60238944A (ja) 1984-05-14 1984-05-14 トレ−ス用記憶装置

Publications (2)

Publication Number Publication Date
DE3513834A1 DE3513834A1 (de) 1985-11-14
DE3513834C2 true DE3513834C2 (de) 1990-05-31

Family

ID=14111383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853513834 Granted DE3513834A1 (de) 1984-05-14 1985-04-17 Speichereinheit zum protokollieren von daten

Country Status (3)

Country Link
US (1) US4835675A (de)
JP (1) JPS60238944A (de)
DE (1) DE3513834A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19544723A1 (de) * 1995-11-30 1997-06-05 Siemens Ag Prozessor-Analysesystem

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5127103A (en) * 1987-10-14 1992-06-30 North American Philips Corporation Real-time tracing of dynamic local data in high level languages in the presence of process context switches
US5073968A (en) * 1988-08-09 1991-12-17 Hewlett-Packard Company Method and apparatus for marking emulation analysis states
FR2717921B1 (fr) * 1994-03-24 1996-06-21 Texas Instruments France Dispositif de gestion de conflit d'accès entre un CPU et des mémoires.
JP3074594B2 (ja) * 1995-01-25 2000-08-07 アンリツ株式会社 波形観測装置
JP3443720B2 (ja) * 1995-12-12 2003-09-08 株式会社日立製作所 エミュレータ
JPH1078889A (ja) * 1996-09-04 1998-03-24 Mitsubishi Electric Corp マイクロコンピュータ
JP3542463B2 (ja) 1997-07-29 2004-07-14 Necエレクトロニクス株式会社 集積回路装置、その動作制御方法
US7287147B1 (en) * 2000-12-29 2007-10-23 Mips Technologies, Inc. Configurable co-processor interface
US7237090B1 (en) 2000-12-29 2007-06-26 Mips Technologies, Inc. Configurable out-of-order data transfer in a coprocessor interface
US7124072B1 (en) 2001-04-30 2006-10-17 Mips Technologies, Inc. Program counter and data tracing from a multi-issue processor
US7069544B1 (en) 2001-04-30 2006-06-27 Mips Technologies, Inc. Dynamic selection of a compression algorithm for trace data
US7134116B1 (en) 2001-04-30 2006-11-07 Mips Technologies, Inc. External trace synchronization via periodic sampling
US7181728B1 (en) 2001-04-30 2007-02-20 Mips Technologies, Inc. User controlled trace records
US7185234B1 (en) * 2001-04-30 2007-02-27 Mips Technologies, Inc. Trace control from hardware and software
US7178133B1 (en) 2001-04-30 2007-02-13 Mips Technologies, Inc. Trace control based on a characteristic of a processor's operating state
US7168066B1 (en) 2001-04-30 2007-01-23 Mips Technologies, Inc. Tracing out-of order load data
US7065675B1 (en) 2001-05-08 2006-06-20 Mips Technologies, Inc. System and method for speeding up EJTAG block data transfers
US7231551B1 (en) 2001-06-29 2007-06-12 Mips Technologies, Inc. Distributed tap controller
US7043668B1 (en) 2001-06-29 2006-05-09 Mips Technologies, Inc. Optimized external trace formats
US6834365B2 (en) 2001-07-17 2004-12-21 International Business Machines Corporation Integrated real-time data tracing with low pin count output
JP3900470B2 (ja) * 2002-01-08 2007-04-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ディジタル信号測定装置及びトラフィック観測方法
US7159101B1 (en) 2003-05-28 2007-01-02 Mips Technologies, Inc. System and method to trace high performance multi-issue processors
US7418629B2 (en) * 2005-02-11 2008-08-26 International Business Machines Corporation Synchronizing triggering of multiple hardware trace facilities using an existing system bus
US7437617B2 (en) * 2005-02-11 2008-10-14 International Business Machines Corporation Method, apparatus, and computer program product in a processor for concurrently sharing a memory controller among a tracing process and non-tracing processes using a programmable variable number of shared memory write buffers
US20060184837A1 (en) * 2005-02-11 2006-08-17 International Business Machines Corporation Method, apparatus, and computer program product in a processor for balancing hardware trace collection among different hardware trace facilities
US7437618B2 (en) * 2005-02-11 2008-10-14 International Business Machines Corporation Method in a processor for dynamically during runtime allocating memory for in-memory hardware tracing
US7464874B2 (en) * 2005-02-24 2008-12-16 Robert William Donner Method and system for transparent and secure vote tabulation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3704363A (en) * 1971-06-09 1972-11-28 Ibm Statistical and environmental data logging system for data processing storage subsystem
JPS537266B2 (de) * 1973-04-27 1978-03-16
FR2258668A1 (en) * 1974-01-18 1975-08-18 Labo Cent Telecommunicat Data processor tracing unit - permits real time monitoring of system operation especially in telephone exchange systems
JPS5161236A (de) * 1974-11-25 1976-05-27 Fujitsu Ltd
US4166290A (en) * 1978-05-10 1979-08-28 Tesdata Systems Corporation Computer monitoring system
DD206596A1 (de) * 1981-12-17 1984-02-01 Adw Ddr Anordnung zur prozessorientierten programmablaufkontrolle im echtzeitbetrieb
JPS5983253A (ja) * 1982-11-04 1984-05-14 Mitsubishi Electric Corp トレ−ス用記憶装置
JPS59216256A (ja) * 1983-05-24 1984-12-06 Iwatsu Electric Co Ltd マイクロプロセツサの動作解析装置
US4636941A (en) * 1983-05-24 1987-01-13 Iwatsu Electric Co., Ltd. Method and apparatus for analysis of microprocessor operation
JPS607549A (ja) * 1983-06-24 1985-01-16 Mitsubishi Electric Corp 故障診断装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19544723A1 (de) * 1995-11-30 1997-06-05 Siemens Ag Prozessor-Analysesystem
DE19544723C2 (de) * 1995-11-30 1999-11-11 Siemens Ag Prozessor-Analysesystem

Also Published As

Publication number Publication date
DE3513834A1 (de) 1985-11-14
JPS60238944A (ja) 1985-11-27
US4835675A (en) 1989-05-30

Similar Documents

Publication Publication Date Title
DE3513834C2 (de)
DE2455803A1 (de) Mehrprozessor-datenverarbeitungsanlage
DE2145709B2 (de)
DE3911721C2 (de)
DE2753650C2 (de) Zeithaltende Einrichtung mit einem Register zum Speichern von Zeitzähldaten
DE4107558C2 (de)
DE2311503C2 (de) Datenverarbeitungsanlage mit mehreren Zentraleinheiten
DE2807857C2 (de)
DE2343501C3 (de) Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von Ein-/Ausgabe-Programmen bestimmten Registern
DE1499286A1 (de) Datenbearbeitungsanlage
DE2915113A1 (de) Busvorrichtung fuer ein datenverarbeitendes system
DE2233164A1 (de) Schaltungsanordnung zur ausblendung eines beliebig waehlbaren bereichs einer bitfolge bei deren uebertragung zwischen zwei registern
DE2004762A1 (de) Übertragungsanschlussgerät
DE1524878A1 (de) Verfahren zum Erzeugen von Steuersignalen fuer die Steuerung adressierbarer Speicher
DE1449540B2 (de) Digitalrechner
DE1474090B2 (de) Datenverarbeitungsanlage
DE3431770A1 (de) Verfahren und anordnung zur sicherung von wichtigen informationen in speichereinheiten mit wahlweisem zugriff, insbesondere solchen aus ram-bausteinen
EP0494329A1 (de) Schaltungsanordnung zur Abbildung des logischen Adressraums einer Prozessoreinheit auf den physikalischen Adressraum eines Speichers
DE2702586B2 (de) Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner
EP0026460A1 (de) Schaltungsanordnung zum Adressieren von Daten für Lese- und Schreibzugriffe in einer Datenverarbeitungsanlage
DE3918453C2 (de) LRU-Schaltung
DE2714314A1 (de) Datenverarbeitende vorrichtung mit einem datenspeicher
DE2901455B2 (de) Speicherzugriffssteuerung zum wahlfreien Zugriff zu einem umlaufenden Speicher und Verfahren zum Betreiben desselben
DE2415555C3 (de) Einrichtung zur Fehlerortbestimmung
DE2645044A1 (de) Speicheranordnung mit direkter adressierung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING.

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee