DE3525396C2 - - Google Patents

Info

Publication number
DE3525396C2
DE3525396C2 DE3525396A DE3525396A DE3525396C2 DE 3525396 C2 DE3525396 C2 DE 3525396C2 DE 3525396 A DE3525396 A DE 3525396A DE 3525396 A DE3525396 A DE 3525396A DE 3525396 C2 DE3525396 C2 DE 3525396C2
Authority
DE
Germany
Prior art keywords
pit
layer
line
film
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3525396A
Other languages
English (en)
Other versions
DE3525396A1 (de
Inventor
Shigeru Chigasaki Kanagawa Jp Nakajima
Kazushige Atsugi Kanagawa Jp Minegishi
Kenji Isehara Kanagawa Jp Miura
Takashi Morie
Toshifumi Zama Kanagawa Jp Somatani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of DE3525396A1 publication Critical patent/DE3525396A1/de
Application granted granted Critical
Publication of DE3525396C2 publication Critical patent/DE3525396C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/168—V-Grooves

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Vertical-Metalloxidhalbleiter- Feldeffekttransistors (MOSFET) der im Oberbegriff des Patentanspruchs 1 genannten Art.
Ein derartiges Verfahren ist bekannt aus "Patents Abstracts of Japan", Vol. 8, No 53, 09.03.1984 (JP-58-2 07 675 (A)). Bei dem bekannten MOSFET befindet sich die GATE-Elektrode nur an den Mantelwänden der Grube, die von der oberen Diffusionsschicht (SOURCE) umgeben wird. Um die GATE-Elektrode mit einem Metallanschluß zu versehen, muß die Oxiddeckschicht genau an der Stirnseite der äußerst dünnen GATE-Elek­ trodenschicht abgeätzt werden. Im Hinblick auf die bei der Maskenjustierung zwangsläufig auftretenden Verzerrungen besteht daher die Gefahr, daß die Ätzstelle in der Oxidschicht nicht genau auf die Stirnseite der äußerst feinen GATE-Elektrode trifft und somit kein Kontakt zu dem Metallanschluß erfolgt. Es kann auch leicht vorkommen, daß die für den GATE-Anschluß vorgesehene Metallelektrode statt dessen oder zusätzlich Kontakt zu der nahegelegenen Diffusionsschicht (SOURCE) erhält, was in beiden Fällen zu einer Ausschußproduktion führt. Ferner besteht die Gefahr, daß der Metallanschluß für die GATE-Elektrode mit dem Metallanschluß für die in der Mitte der Halbleiteranordnung befindliche DRAIN-Elektrode Kontakt bekommt. Der letzt­ genannte Kontakt kann nur durch eine dicke Isolationsschicht zwischen der GATE-Elek­ trode und der zentralen DRAIN-Elektrode vermieden werden. Eine dicke Isolationsschicht, wie sie bei dem bekannten MOSFET zu diesem Zweck verwendet wird, widerspricht jedoch dem Erfordernis einer kleinen Bauweise, die im Hinblick auf die geforderte hohe Integrationsdichte unabdingbar ist.
Aus "IBM Technical Disclosure Bulletin, Vol. 22, 1980, S. 3630 bis 3634" ist ein Inversionsladungstransistor mit V-Grube bekannt, der ein P-Halbleitersubstrat mit einer V-Grube, einem N⁺ DRAIN-Bereich und einen N⁺ SOURCE-Bereich aufweist. Eine dünne Isolierschicht bedeckt die Seitenwände der Grube, und eine dicke Isolierschicht bedeckt die Substratoberfläche. Auf der Isolierschicht ist ein leitender Streifen angeordnet, der aus dotiertem Polysilicium besteht, sowie ein zweiter leitender Streifen aus demselben Material, der von dem ersten Streifen isoliert ist. Der zweite Polysiliciumstreifen dient als Vorspannelektrode und erzeugt Inversionsladungsbereiche in dem Substrat. Der erste Polysiliciumstreifen wirkt als GATE-Schaltelektrode, d. h. als eigentliche GATE-Elektrode. Bei diesem Transistor können SOURCE und DRAIN unter Beibehaltung einer symmetrischen Betriebsweise vertauscht werden. Darüber, wie der GATE-Anschluß kontaktiert werden soll, ist nichts ausgesagt, ebensowenig über die Kontaktierung der Vorspannelektrode oder die Kontaktierung von SOURCE und DRAIN. Derartige Transistoren weisen bei vorgegebener Größe eine vergleichsweise geringe ef­ fektive Kanalbreite und daher vergleichsweise niedrige Stromschalteigenschaften auf. Bei Ausführungsformen mit einer SOURCE/DRAIN-Zone im Bereich der Spitze der V-Grube kann diese SOURCE/DRAIN-Zone nur über die Substrat­ rückseite und somit als gemeinsamer Anschluß kontaktiert werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, bei dem die Transistorfläche möglichst klein ist und bei dem trotzdem eine exakte Kontaktierung der Elektrodenanschlüsse möglich ist.
Die Lösung dieser Aufgabe ist in dem kennzeichnenden Teil des Patentanspruchs 1 angegeben.
Eine vorteilhafte Ausführungsform ist dem Unteranspruch zu entnehmen.
Die Erfindung wird im folgenden an Hand des in den Figuren schematisch dar­ gestellten Ausführungsbeispieles näher erläutert. Es zeigen:
Fig. 1 einen Schnitt eines Vertical-MOSFETs nach einer Ausführungsform der Erfindung;
Fig. 2 eine Draufsicht des Vertical-MOSFETs der Fig. 1 und
Fig. 3 bis 16 Schnittansichten zur Erläuterung des Verfahrens zur Herstellung des Vertical-MOSFETs der Fig. 1.
Fig. 1 zeigt einen Schnitt eines Vertical-MOSFETs ent­ sprechend einer Ausführungsform der Erfindung und Fig. 2 zeigt denselben MOSFET in der Draufsicht. In den Fig. 1 und 2 bezieht sich das Bezugszeichen 11 auf ein p-leitendes Siliciumsubstrat, Bezugszeichen 12 und 13 auf n-leitende Diffusionsschichten, die jeweils als SOURCE/DRAIN-Zonen dienen, Bezugszeichen 14 auf eine Grube, Bezugszeichen 15 auf einen GATE-Oxidfilm, Bezugs­ zeichen 16 auf eine GATE-Elektrode, Bezugszeichen 17 auf eine Elektrode der SOURCE/DRAIN-Zone 13, die am Grund der Grube 14 ausgebildet ist, Bezugszeichen 18 auf den Bereich, in dem das Halbleiterelement ausgebil­ det ist, Bezugszeichen 19 auf Kontaktlöcher zum An­ schluß der SOURCE/DRAIN-Zonen 12 und 13 an die Al-Elek­ trodenverdrahtungsschichten 20. Die Grube 14 ist im wesentlichen vertikal in einer Hauptebene des p-leiten­ den Siliciumsubstrats 11 ausgebildet. Die SOURCE/DRAIN-Zo­ nen 12 und 13 sind jeweils in einer Oberflächenschicht des Substrates und am Grund der Grube 14 ausgeformt. Die GATE-Elektrode 16 bedeckt die Seitenwand der Grube 14 über den GATE-Oxidfilm 15. Die Elektrode 17 füllt die Grube 14 aus und ist durch einen Isolationsfilm 21 isoliert. Das Bezugszeichen 22 kennzeichnet einen Iso­ lationsfilm, der das Halbleiterelement isoliert, und das Bezugszeichen 23 kennzeichnet eine Isolationszwi­ schenschicht. Wenngleich in den Fig. 1 und 2 nicht dargestellt, ist eine dotierte Kanalzone (weiter unten beschrieben) zwischen den SOURCE/DRAIN-Zonen ausge­ formt.
Der Vertical-MOSFET weist eine hohe Stromschaltfähig­ keit auf. Die maximale Mustergröße und die Überlappungs­ genauigkeit sind durch 1 µm bzw. 0,5 µm gegeben. Ein Mindestbereich für das Halbleiter­ element des Feldeffekttransistors beträgt 2·5 µm2.
Die effektive Kanalbreite des Vertical-MOSFETs dieses Ausführungsbei­ spiels entspricht jedoch einer Länge rund um die qua­ dratische Grube 14, die eine Seitenlänge von 1 µm auf­ weist, wodurch eine effektive Kanallänge von 4 µm (= 1·4) erhalten wird.
Deswegen ist die Stromschaltfähigkeit des Vertical-MOSFETs dieses Ausführungsbeispiels 0,4 m Vergleich zu 0,17 bei konventionellen Lateral-MOSFETs und 0,25 bei konventionellen Vertical-MOSFETs. Aus diesem Grund ist die Stromsteuerfähigkeit des Verti­ cal-MOSFETs dieses Ausführungsbeispieles auf das 2- bis 2,5fache gegenüber konventionellen Lateral-MOSFETs und etwa auf das 1,6fache bei konventionel­ len Vertical-MOSFETs erhöht. Zusätzlich zur großen Stromsteuerfähigkeit zeichnet sich der MOSFET dieses Ausführungsbeispieles auch durch hohe Schaltgeschwin­ digkeit aus folgenden Gründen aus. Bei den konventionel­ len Vertical-MOSFETs muß entweder die SOURCE oder der DRAIN als gemeinsamer Anschluß dienen. Im Gegensatz zu konventionellen MOSFETs ist der Vertical-MOSFET dieses Ausführungsbeispiels nicht in dieser Weise be­ schränkt. Wenn die SOURCE/DRAIN-Zone 13 als Ausgangs­ anschluß verwendet wird, ist die als Diffusionsschicht ausgebildete Zone auf einen vorgegebenen Bereich bei der Grundschicht der Grube 14 beschränkt, wobei die Übergangskapazität verringert und folglich die Betriebs­ geschwindigkeit erhöht wird.
Ein Verfahren zur Herstellung des oben beschriebenen Vertical-MOSFETs wird nachfolgend ausführlich anhand von Beispielen beschrieben.
Beispiel 1
Wie in Fig. 3 gezeigt, ist ein dicker Halbleiterisola­ tionsfilm aus Siliciumoxid (Schutzring) 31 auf der Haupt­ fläche des P-leitenden Siliciumsubstrats ausgebildet. Arsenionen sind in den Aktivbereich, (d. h. in einen Bereich, der für die Bildung eines Halbleiterelementes vorgesehen ist) A implantiert. Dieser Bereich ist durch den dicken Halbleiterelementisolationsfilm aus Siliciumoxid 31 iso­ liert und bildet eine 0,2 µm dicke n-leitende Schicht 32, die als SOURCE/DRAIN-Zone dient. Eine Oberflächen­ schicht des Substrates 11 ist thermisch oxidiert, um einen dünnen Siliciumoxidfilm 33 auf dem aktiven Bereich A zu bilden. Durch chemische Bedampfung (chemical vapor deposition) ist eine 100 nm dicke Silicium-Nitrid-Schicht 34 auf dem Siliciumoxidfilm 33 niedergeschlagen, und eine 900 nm dicke Schicht aus Phosphorsilicatglas (PSG) 35 ist auf dem Silicium-Nitridfilm 34 angebracht.
Wie in Fig. 4 gezeigt, ist ein Schutzmuster mit einer Seitenlänge von 1 µm auf dem Phosphorsilicatglasfilm 35 durch Lithographie aufgebracht, derart, daß eine Öffnung in dem Schutzmuster einem bestimmten Grubenbereich ent­ spricht. Der Phosphorsilicatglasfilm 35, der Silicium-Ni­ tridfilm 34 und der Siliciumoxidfilm 33 werden durch reaktive Ionenätzung (reactive ion etching, abgekürzt: RIE) geätzt, wobei das Schutzmuster als Maske dient. Nachdem das Schutzmuster entfernt ist, wird das Sili­ ciumsubstrat 11 durch RIE geätzt, wobei der Phosphor­ silicatglasfilm (PSG-Film) 35 als Maske verwendet wird, und eine 1,5 µm tiefe Grube 36 erzeugt wird. Nachdem der PSG-Film 35 durch eine Flußsäurelösung geätzt ist, wird die Oberfläche des Substrates 11 in der Grube um 100 nm mit einer Mischung aus Flußsäure und Salpeter­ säure geätzt, so daß Ätzverunreinigungen und Beschädi­ gungen beseitigt werden (Fig. 5). Darauffolgend wird der Sili­ cium-Nitridfilm 34 mit einer heißen Phosphorsäurelösung und der Siliciumoxidfilm 33 mit einer Flußsäurelösung geätzt. Durch thermische Oxidation wird ein 30 nm dicker GATE-Oxid­ film 37 erzeugt. Borionen werden in das Substrat 11 implantiert, um eine dotierte Kanalschicht 38 mit be­ stimmter Tiefe zu erzeugen. Die dotierte Kanalschicht 38 ist dünner im Bereich des dickeren Siliciumoxidfilms 31 als im Halbleiterelementbereich. Die dotierte Kanal­ schicht 38 ist durch einen Bereich angedeutet, der in Fig. 5 mit zwei gestrichelten Linien begrenzt ist. Der zentrale Teil des Bereiches hat die höchste Bor­ konzentration, die in Vertikalrichtung allmählich ent­ sprechend einer Gauß-Verteilung abnimmt. Ein Phosphor dotierter Polysiliciumfilm 39, der die gesamte Fläche bedeckt, wird durch Niederdruck-CVD (LPCVD = low pres­ sure chemical vapor deposition) gebildet, wobei phosphin­ haltiges Monosilangas verwendet wird. Die Phosphorkon­ zentration des Polysiliciumfilms 39 beträgt 1·1021 cm-3. Das Mischungsverhältnis der Gase wird so gesteuert, daß eine Dicke von 700 nm auf der Hauptoberfläche des Si­ liciumsubstrats 11 und eine Dicke von 300 nm in der inneren Fläche der Grube 36 erhalten wird. Der Polysili­ ciumfilm 39 dient als GATE-Elektrode.
Danach wird eine anisotrope Ätzung, wie beispiels­ weise RIE durchgeführt, um den Polysiliciumfilm 39 vom Grund der Grube 36 zu entfernen. Der GATE-Oxidfilm 37 am Grund der Grube 36 wird ebenfalls durch eine Fluß­ säurelösung, wie in Fig. 6 gezeigt, geätzt.
Gemäß Fig. 7 wird eine Feuchtoxidation bei einer Tempera­ tur von 600 bis 650°C durchgeführt, um einen die gesam­ te Fläche bedeckenden Oxidfilm zu erzeugen. Die Wachs­ tumsrate des Oxidfilms auf dem Phosphor-dotierten Poly­ siliciumfilm 39 ist groß, so daß eine 150 nm dicke Siliciumoxidschicht 40 auf dem Polysiliciumfilm 39 er­ zeugt wird. Eine 10 nm dicke Siliciumoxidschicht 41 wird jedoch auf der Oberfläche des Siliciumsubstrates 11 erzeugt, die den Grund der Grube darstellt.
Wie in Fig. 8 gezeigt, wird nur der Siliciumoxidfilm 41 durch die Flußsäurelösung geätzt. Ein zweiter Phosphor­ dotierter Polysiliciumfilm 42 mit einer hohen Phosphor­ konzentration wird durch CVD in die Grube eingefüllt. Der dabei entstehende Aufbau wird danach getempert, um den Phosphor aus dem Polysiliciumfilm 42 in das Siliciumsubstrat 11 einzudiffundieren, wobei eine n-leitende Schicht 43 gebildet wird.
Wie in Fig. 9 gezeigt, wird ein bestimmtes GATE-Elek­ trodenschutzmuster durch Lithographie erzeugt. Der zwei­ te Polysiliciumfilm 42, der Siliciumoxidfilm 40 und der erste Polysiliciumfilm 39 werden nacheinander durch RIE geätzt, wobei das Schutzmuster als Maske dient.
Wenn, wie in Fig. 10 gezeigt, das Schutzmuster entfernt ist, wird ein bestimmtes Schutzmuster für den Polysilicium­ film 42 durch Lithographie erzeugt und der Polysilicium­ film 42 wird geätzt, wobei das Schutzmuster als Maske dient. Wenn das Schutzmuster entfernt ist wird eine thermische Oxidation durchgeführt, um einen 100 nm dicken Silicium­ oxidfilm 44 und einen 100 nm dicken Siliciumoxidfilm 45 auf der freiliegenden Wandoberfläche und der freien Oberfläche des Polysiliciumfilms 42 zu erzeugen. Wie in Fig. 11 gezeigt, wird ein PSG-Film 46 als isolierende Zwischenschicht gebildet. Kontaktlöcher 47 werden in dem PSG-Film erzeugt, und ein Al-Elektrodenmuster 48 wird aus­ geformt.
Um die dielektrische Durchbruchsspannung zwischen dem ersten und zweiten Polysiliciumfilm 39 und 42 an der Kante des Grundes der Grube zu erhöhen, kann der fol­ gende Prozeß verwendet werden. Im Schritt der Fig. 6, nach dem der Polysiliciumfilm 39 und der Siliciumoxid­ film 37 vom Grund der Grube weggeätzt sind, kann eine Oberflächenschicht aus p-leitendem Siliciumsubstrat 11 um etwa 100 nm geätzt werden. Nachdem die Sili­ ciumoxidfilme 40 und 41 gebildet sind, kann ein dünner 100 nm dicker Silicium-Nitridfilm 49 erzeugt werden und dann anisotrop durch RIE geätzt werden, wobei Silicium-Nitridfilmteile auf der oberen flachen Ober­ fläche und am Grund der Grube entfernt werden, während der Silicium-Nitridfilm 49 nur an den Seitenwandteilen des Siliciumoxidfilms 40, wie in Fig. 12 gezeigt, zu­ rückbleibt. Danach wird der Siliciumoxidfilm 41 durch denselben Schritt wie in Fig. 11 erläutert, entfernt. Es wird der zweite Polysiliciumfilm 42 und danach die n-leitende Schicht 43 gebildet. Bei diesem Aufbau kön­ nen der erste und der zweite Polysiliciumfilm 39 und 42 am Grunde der Grube durch einen 2-Schichtfilm be­ stehend aus dem Siliciumoxidfilm 40 und dem Silicium-Ni­ tridfilm 49 isoliert werden.
Beispiel 2
Es werden die gleichen Schritte durchgeführt, wie an­ hand der Fig. 3 bis 6 des Beispieles 1 erläutert. Ein bestimmtes GATE-Elektrodenschutzmuster wird durch Lithographie erzeugt, und der Siliciumoxidfilm 40 und der Polysiliciumfilm 39 werden durch RIE geätzt, wo­ bei das Schutzmuster als Maske dient. Ein 100 nm dicker Siliciumoxidfilm 44 wird durch Feuchtoxidation bei einer Temperatur von 600 bis 650°C auf der freien Seitenwandfläche des Polysiliciumfilms 39, wie in Fig. 13 gezeigt, erzeugt. In diesem Fall werden die Dicken der Teile des Siliciumoxidfilms 40 auf den Polysili­ ciumfilm 39 und der Teile des Siliciumoxidfilms 41 am Grund der Grube geringfügig erhöht.
Der Siliciumoxidfilm 41 wird durch die Flußsäurelösung vom Grund der Grube weggeätzt. Ein Polysiliciumfilm 42a und eine n-leitende Schicht 43a werden in gleicher Weise wie in Beispiel 1 erzeugt. Der Polysiliciumfilm 42a er­ hält durch Lithographie und RIE ein vorgegebenes Muster, wie in Fig. 14 gezeigt. Die nachfolgenden Schritte sind die gleichen wie im Beispiel 1.
Im Beispiel 1 ist der Kontaktbereich des zweiten Polysili­ ciumfilms 42 auf einen Bereich oberhalb des ersten Polysiliciumfilms 39 beschränkt. Im Beispiel 2 jedoch, wird der zweite Polysiliciumfilm 42a unabhängig vom ersten Polysiliciumfilm 39 erzeugt. Beispielsweise, wenn eine Vielzahl von Feldeffekttransistoren mit einer iden­ tischen Struktur kontinuierlich erzeugt werden, kann die Elektrode bestehend aus dem zweiten Polysilicium­ film zusammen mit der GATE-Elektrode bestehend aus dem ersten Polysiliciumfilm benachbarter Feldeffekttransis­ toren erzeugt werden, wobei die Packungsdichte der An­ ordnung erhöht wird.
In den Beispielen 1 und 2 werden die n-leitenden Schich­ ten 43 und 43a am Grund der Gruben durch thermische Diffusion erzeugt, wobei die zweiten Polysiliciumfilme 42 und 42a als Dotierungsquellen dienen.
Ein p-leitendes Siliciumsubstrat 11a, das flach längs der ⟨100⟩ Achsen ausgerichtet ist, kann verwendet wer­ den, und ein Grubenbildungsschutzmuster kann so er­ zeugt werden, daß die Seitenkanten der rechteckigen Gruben 36a parallel zu den ⟨100⟩ Achsen wie in Fig. 15 gezeigt, liegen. Die kristallografische Achse längs der Richtung senkrecht zu der Grubenwandoberfläche kann die ⟨100⟩ Achse sein, d. h. die Seitenwandfläche der Grube kann parallel zur (100)-Ebene sein. Deshalb kann die Zwischenschicht zwischen dem p-leitenden Si­ liciumsubstrat und dem auf diesem gebildeten Silicium­ oxidfilm verringert werden. Aus diesem Grund kann die Leckstromcharakteristik (d. h. ein Leitkoeffizient, der unterhalb der Schwellspannung liegt) des Feldeffekt­ transistors verbessert werden.
Bei dem Vertical-MOSFET gemäß der Erfindung wird die dotierte Kanalschicht 38 zwischen dem Grund der Grube und der oberen SOURCE/DRAIN-Zone ausgebildet, so daß sie eine vorgegebene Dicke aufweist. In diesem Fall entspricht die effektive Kanallänge zur Bestimmung des Kanalwiderstandes der vorgegebenen Dicke. Der Abstand zwischen den oberen und unteren SOURCE/DRAIN-Zonen kann verkürzt werden, und infolge der Anwesenheit der dotierten Kanalschicht wird die Neigung zu Durchbrü­ chen verhindert, wobei die dielektrische Durchschlags­ spannung zwischen SOURCE und DRAIN verbessert wird. Eine dotierte Kanalschicht 38a (Fig. 16) kann so aus­ gebildet werden, daß ein Bereich mit der höchsten Bor­ konzentration, d. h. das Zentrum des Streifenbereichs der Fig. 5, mit dem Grund der n-leitenden Schicht 32 ausgerichtet ist. In diesem Fall kann die effektive Kanallänge L weiter verkürzt und die Tiefe der Grube verlängert werden. Wenn die Grube flach ist, kann die n-leitende Schicht leicht durch Ionenimplantation er­ zeugt werden, oder es ist auch möglich, verschiedene Filme in der Grube herzustellen.
Die n-leitende Schicht, die die dotierte Kanalschicht berührt, dient vorzugsweise als SOURCE-Zone aus folgenden Gründen. Wenn die n-leitende Schicht als DRAIN verwendet wird, wird norma­ lerweise eine Spannung von +5 V an den DRAIN angelegt, und die Potentialdifferenz zwischen dem DRAIN und dem Substrat, die auf -1 bis -2 V gehalten wird, wird 7 V. Ein starkes elektrisches Feld wird erzeugt, und die Ver­ armungsschicht neigt nicht zur Ausdehnung, so daß die dielektrische Durchbruchsspannung verringert wird. Wenn jedoch die n-leitende Zone als SOURCE verwendet wird, wird diese auf Erdpotential gehalten. Somit kann die Verarmungsschicht leicht durch die SOURCE gesteuert werden.
In dem oben beschriebenen Ausführungsbeispiel wird das Substrat durch ein p-leitendes Siliciumsubstrat veranschaulicht. Das Substrat ist jedoch nicht auf p-leitendes Siliciumsubstrat beschränkt, sondern kann durch ein n-leitendes Substrat ersetzt werden. In diesem Fall werden die Leitungsarten der entsprechen­ den Zonen umgekehrt.
Wenn darüber hinaus die zweite Leiterschicht gebildet wird, nachdem die erste Leiterschicht geätzt wird, um das bestimmte Muster zu erhalten, wird die zweite Lei­ terschicht normalerweise nach der Erzeugung der Diffu­ sionsschicht am Grund der Grube geätzt. Die Diffusions­ schicht kann jedoch erzeugt werden, nachdem die zweite Leiterschicht geätzt ist. Wenn die Diffusionsschicht am Grund der Grube gebildet ist und die erste Leiter­ schicht ihr Muster vor der zweiten Leiterschicht er­ halten hat, wird die erste Leiterschicht normalerweise geätzt, nachdem die Diffusionsschicht erzeugt ist, so daß ein Aufladungsphänomen vermieden wird, da die Leiterschicht vorzugsweise die gesamte Oberfläche be­ deckt. Das Verfahren ist jedoch nicht an die oben be­ schriebene Reihenfolge gebunden.
Im oben beschriebenen Ausführungsbeispiel weist der MOSFET eine dotierte Kanalzone auf. Die Kanalzone muß jedoch nicht notwendigerweise erzeugt werden.
In dem oben beschriebenen Ausführungsbeispiel wird die Diffusionsschicht rings um die Öffnung der Grube er­ zeugt, und der gesamte Bereich rings um die Grube dient als Kanalzone. In diesem Fall weist der so entstehende MOSFET eine hohe Stromschaltfähigkeit, wie beschrieben, auf. Jedoch muß die Diffusionsschicht nicht im gesam­ ten Bereich um die Grube erzeugt werden. Eine Diffusions­ schicht kann auch teilweise in dem Bereich rings um die Grube hergestellt werden, so daß dieser Bereich nur teil­ weise als Kanalzone verwendet wird. In diesem Fall hat der entstehende MOSFET nicht die hohe Stromsteuereigen­ schaft. Jedoch können die GATE-, SOURCE- und DRAIN-Elek­ troden an die Hauptfläche des Substrates angeschlossen werden, und die Transistorfläche wird in der Draufsicht verkleinert.

Claims (3)

1. Verfahren zur Herstellung eines Vertical-MOSFETs mit folgenden Verfahrensschritten:
  • - Bildung einer Grube (14; 36) in einer Hauptebene eines Halbleitersubstrates (11) einer ersten Leitungsart, welche Grube (14; 36) eine Seitenwandfläche aufweist, die im wesentlichen senkrecht zu der Hauptebene des Halbleitersubstrats (11) ist, wobei die Grube angrenzend an einen als SOURCE/DRAIN-Zone bestimmten Bereich (12; 32) mit einer der ersten Leitungsart entgegengesetzten Leitungsart in dem Halbleitersubstrat (11) gebildet wird;
  • - Bildung eines GATE-Isolationsfilms (15; 37) mindestens auf der Seitenwandfläche der Grube (14; 36);
  • - Bildung einer ersten, als GATE-Elektrode dienenden Leitungsschicht (16; 39) auf mindestens einem Teil der Oberfläche des Substrats (11) und an der inneren Wandfläche der Grube (14; 36), derart, daß die Grube (14; 36) nicht vollständig von der ersten Leitungsschicht (16; 39) ausgefüllt wird;
  • - Entfernen der ersten Leitungsschicht und des GATE-Isolationsfilms durch Ätzen zumindest von einem vorgegebenen Bereich am Grund der Grube;
  • - Bildung eines Isolationsfilms (21; 40) auf der Oberfläche der ersten Leitungsschicht (16; 39);
  • - Bildung einer zweiten Leitungsschicht (17; 42) in Kontakt mit dem Halbleitersubstrat am Grund der Grube und isoliert von der ersten Leitungsschicht (16; 39);
  • - Bildung einer als DRAIN/SOURCE-Zone dienenden Diffusionsschicht (13, 43, 43a) der der ersten Leitungsart entgegengesetzten Leitungsart am Grund der Grube;
dadurch gekennzeichnet,
daß für die Bildung der zweiten Leitungsschicht (17; 42; 42a) dotiertes Halbleitermaterial verwendet wird und Dotierstoff von der zweiten Leitungsschicht (17; 42; 42a) in den Grund der Grube eindiffundiert wird, um die Diffusionsschicht (13; 43; 43a) zu bilden, und
daß die erste und die zweite Leitungsschicht (16; 17; 39, 42) mit einer Ätzschutzmaske versehen und geätzt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine dotierte Kanalschicht (38) in einem gegebenen Bereich in einer bestimmten Tiefe von der Hauptebene des Halbleitersubstrats (11) ausgebildet wird, derart, daß Kontakt zu der Seitenwandfläche der Grube (14; 36) besteht.
DE19853525396 1984-07-16 1985-07-16 Vertical mosfet und verfahren zu seiner herstellung Granted DE3525396A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14603784A JPS6126261A (ja) 1984-07-16 1984-07-16 縦形ｍｏｓ電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE3525396A1 DE3525396A1 (de) 1986-01-16
DE3525396C2 true DE3525396C2 (de) 1992-11-19

Family

ID=15398677

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853525396 Granted DE3525396A1 (de) 1984-07-16 1985-07-16 Vertical mosfet und verfahren zu seiner herstellung

Country Status (4)

Country Link
US (1) US4683643A (de)
JP (1) JPS6126261A (de)
KR (1) KR890004469B1 (de)
DE (1) DE3525396A1 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830981A (en) * 1984-07-03 1989-05-16 Texas Instruments Inc. Trench capacitor process for high density dynamic ram
US5017504A (en) * 1986-12-01 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Vertical type MOS transistor and method of formation thereof
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US4890144A (en) * 1987-09-14 1989-12-26 Motorola, Inc. Integrated circuit trench cell
JPS6486561A (en) * 1987-06-17 1989-03-31 Nec Corp Vertical mos transistor
JPH0795582B2 (ja) * 1987-11-17 1995-10-11 三菱電機株式会社 半導体装置の溝型キャパシタセルの製造方法
JP2507502B2 (ja) * 1987-12-28 1996-06-12 三菱電機株式会社 半導体装置
US5100823A (en) * 1988-02-29 1992-03-31 Motorola, Inc. Method of making buried stacked transistor-capacitor
US5060029A (en) * 1989-02-28 1991-10-22 Small Power Communication Systems Research Laboratories Co., Ltd. Step cut type insulated gate SIT having low-resistance electrode and method of manufacturing the same
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5162250A (en) * 1989-06-30 1992-11-10 Texas Instruments, Incorporated Method for interconnecting a filament channel transistor with a wordline conductor
US5066603A (en) * 1989-09-06 1991-11-19 Gte Laboratories Incorporated Method of manufacturing static induction transistors
US5023196A (en) * 1990-01-29 1991-06-11 Motorola Inc. Method for forming a MOSFET with substrate source contact
US5250450A (en) * 1991-04-08 1993-10-05 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5285093A (en) * 1992-10-05 1994-02-08 Motorola, Inc. Semiconductor memory cell having a trench structure
US5349224A (en) * 1993-06-30 1994-09-20 Purdue Research Foundation Integrable MOS and IGBT devices having trench gate structure
JP3395473B2 (ja) * 1994-10-25 2003-04-14 富士電機株式会社 横型トレンチｍｉｓｆｅｔおよびその製造方法
US5719067A (en) * 1996-09-06 1998-02-17 Advanced Micro Devices, Inc. Trench transistor and method for making same
US5940707A (en) * 1996-10-08 1999-08-17 Advanced Micro Devices, Inc. Vertically integrated advanced transistor formation
KR100259078B1 (ko) 1997-08-14 2000-06-15 김영환 박막트랜지스터 및 이의 제조방법
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
DE19845003C1 (de) * 1998-09-30 2000-02-10 Siemens Ag Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US6849898B2 (en) * 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US7291884B2 (en) 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US6690040B2 (en) * 2001-09-10 2004-02-10 Agere Systems Inc. Vertical replacement-gate junction field-effect transistor
US20030052365A1 (en) * 2001-09-18 2003-03-20 Samir Chaudhry Structure and fabrication method for capacitors integratible with vertical replacement gate transistors
US6759730B2 (en) 2001-09-18 2004-07-06 Agere Systems Inc. Bipolar junction transistor compatible with vertical replacement gate transistor
US6686604B2 (en) 2001-09-21 2004-02-03 Agere Systems Inc. Multiple operating voltage vertical replacement-gate (VRG) transistor
US6709904B2 (en) * 2001-09-28 2004-03-23 Agere Systems Inc. Vertical replacement-gate silicon-on-insulator transistor
US6773994B2 (en) 2001-12-26 2004-08-10 Agere Systems Inc. CMOS vertical replacement gate (VRG) transistors
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
DE10224201B4 (de) * 2002-05-31 2010-11-25 Infineon Technologies Ag Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE102004063991B4 (de) * 2004-10-29 2009-06-18 Infineon Technologies Ag Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors
JP2007220734A (ja) * 2006-02-14 2007-08-30 Elpida Memory Inc 半導体装置及びその製造方法
US7982284B2 (en) * 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
EP2183781B1 (de) * 2007-06-28 2012-10-24 3M Innovative Properties Company Verfahren zur bildung von gatestrukturen
US8022472B2 (en) * 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8476704B2 (en) * 2011-08-19 2013-07-02 Nan Ya Technology Corporation Circuit structure with vertical double gate
KR102188883B1 (ko) * 2013-12-13 2020-12-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10403751B2 (en) 2017-01-13 2019-09-03 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518509A (en) * 1966-06-17 1970-06-30 Int Standard Electric Corp Complementary field-effect transistors on common substrate by multiple epitaxy techniques
JPS5681974A (en) * 1979-12-07 1981-07-04 Toshiba Corp Manufacture of mos type semiconductor device
US4587712A (en) * 1981-11-23 1986-05-13 General Electric Company Method for making vertical channel field controlled device employing a recessed gate structure
US4476622A (en) * 1981-12-24 1984-10-16 Gte Laboratories Inc. Recessed gate static induction transistor fabrication
JPS58207675A (ja) * 1982-05-28 1983-12-03 Oki Electric Ind Co Ltd Ｍｉｓ型半導体装置
US4577208A (en) * 1982-09-23 1986-03-18 Eaton Corporation Bidirectional power FET with integral avalanche protection
JPH0665225B2 (ja) * 1984-01-13 1994-08-22 株式会社東芝 半導体記憶装置の製造方法
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques

Also Published As

Publication number Publication date
DE3525396A1 (de) 1986-01-16
US4683643A (en) 1987-08-04
KR860001490A (ko) 1986-02-26
KR890004469B1 (ko) 1989-11-04
JPS6126261A (ja) 1986-02-05
JPH0527976B2 (de) 1993-04-22

Similar Documents

Publication Publication Date Title
DE3525396C2 (de)
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE2502235C2 (de)
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
EP0029900B1 (de) Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung
DE2539073A1 (de) Feldeffekt-transistor mit isolierter gate-elektrode
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
EP0271599A1 (de) Kollektorkontakt eines integrierten Bipolartransistors
DE10158706B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3625742C2 (de) Integrierte CMOS-Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/336

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee