DE3525567A1 - Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen - Google Patents

Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen

Info

Publication number
DE3525567A1
DE3525567A1 DE19853525567 DE3525567A DE3525567A1 DE 3525567 A1 DE3525567 A1 DE 3525567A1 DE 19853525567 DE19853525567 DE 19853525567 DE 3525567 A DE3525567 A DE 3525567A DE 3525567 A1 DE3525567 A1 DE 3525567A1
Authority
DE
Germany
Prior art keywords
stuffing
clock
image
moving picture
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853525567
Other languages
English (en)
Other versions
DE3525567C2 (de
Inventor
Helmut Dr Kliem
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ADC GmbH
Original Assignee
Krone GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Krone GmbH filed Critical Krone GmbH
Priority to DE19853525567 priority Critical patent/DE3525567A1/de
Priority to DE8686730089T priority patent/DE3676579D1/de
Priority to AT86730089T priority patent/ATE59517T1/de
Priority to EP86730089A priority patent/EP0209483B1/de
Priority to ES556573A priority patent/ES8801489A1/es
Priority to NO862569A priority patent/NO170119C/no
Priority to IE1769/86A priority patent/IE57406B1/en
Priority to IN499/CAL/86A priority patent/IN165749B/en
Priority to NZ216740A priority patent/NZ216740A/xx
Priority to AU59719/86A priority patent/AU583218B2/en
Priority to CA000513213A priority patent/CA1302555C/en
Priority to JP61158878A priority patent/JPS6215973A/ja
Priority to US06/884,542 priority patent/US4731646A/en
Priority to CN86104523A priority patent/CN1008592B/zh
Priority to FI862935A priority patent/FI82348C/fi
Priority to PT82976A priority patent/PT82976B/pt
Priority to BR8603308A priority patent/BR8603308A/pt
Priority to DK333486A priority patent/DK165721C/da
Priority to ZA865231A priority patent/ZA865231B/xx
Publication of DE3525567A1 publication Critical patent/DE3525567A1/de
Application granted granted Critical
Publication of DE3525567C2 publication Critical patent/DE3525567C2/de
Priority to JP004508U priority patent/JPH0593167U/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
    • H04N7/56—Synchronising systems therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Taktanpassung der äquidistanten digitalen Bildabtastwerte eines in FBAS vorliegenden Bewegtbildsignals an den Gerätetakt einer digitalen Übertragungsstrecke mittels eines Bewegtbildkodierers.
Für die digitale Übertragung von in FBAS-Form vorliegenden Bewegtbildsignalen dient als Grundlage die feststehende orthogonale Abtastung der Signale, d. h. die Signalabtastung mit einer Taktfrequenz, welche mit der Bildzeilenfrequenz korreliert ist, d. h. welche ein ganzzahliges Vielfaches der Bildzeilenfrequenz beträgt.
In der Praxis sind Bildkamera und Übertragungseinrichtungen meist nicht miteinander synchronisiert, so daß zwischen der Zeilenfrequenz der Bildsignale und dem Takt der Übertragungseinrichtungen keine feste Beziehung besteht. Um dennoch die erzeugten Abtastwerte über einen digitalen Kanal fester Größe übertragen zu können, muß der Kanal grundsätzlich etwas größer sein als es der Abtastrate entspricht. Die Differenz zwischen Übertragungskapazität und Abtastrate wird durch Einfügen von Stopfbit oder Stopfzeichen ausgeglichen. Um Stopfbit oder Stopfzeichen von den Nutzbit bzw. von Nutzzeichen unterscheiden zu können, müssen erstere als solche gekennzeichnet sein.
Die grundlegende Idee, zwecks Anpassung von Quellensignalen an die Kapazität eines Übertragungs-Kanals Stopfzeichen zu verwenden, stammt von S. Butman, Synchronization of PCM Channes by the Method of Word Stuffing IEEE Trans COM., 1968, Seiten 252-254. Die Anwendung dieser Idee zur Synchronisation digitaler Netze ist in der DE-OS 29 25 391 und in der DE-OS 3 10 15 396 beschrieben.
Aus der DE-OS 32 13 534 ist ein 139, 264 MHz- Zeitmultiplexsystem bekannt, dessen Rahmenstruktur eine Übertragung eines Bewegtbildkanals mit 136, 256 Mbit/s und eines Breitbandkanals mit 2,048 Mbit/s erlaubt.
Bei Taktabweichungen in asynchronen Netzen wird hier zum Ausgleich beim Übergang von einem Netzteil auf ein anderes Netzteil an dem entsprechenden Knotenpunkt die jeweilige Kanalkapazitäts-Differenz mittels einer Fremdkennzeichnung durch Positiv/Negativ-Bitstopfen und in alternativer Form durch Positiv/Negativ- Zeichenstopfen ausgeglichen.
Der Nachteil der Verfahren mit Fremdkennzeichnung besteht darin, daß nach der Rückwandlung des FBAS- Signales in diesem Signal durch den sog. Wartezeiteffekt störende niederfrequente Frequenzanteile verbleiben.
Aufgabe der Erfindung ist es daher, ein Verfahren und eine Vorrichtung zu schaffen, die die störenden Frequenzkomponenten nicht enthält.
Die Lösung der Aufgabe besteht darin, daß der Wartezeiteffekt dadurch vermieden wird, daß sofort bei Auftreten eines Stopferfordernisses ein Stopfzeichen mit Selbstkennzeichnung erzeugt und in den abgehenden Übertragungskanal zwecks Angleich der Abtastrate an die Kanalkapazität gelangt, daß im Sendeteil des Bewegtbildkodierers Stopfzeichen eingefügt werden, die sich jeweils selbst durch ein Zusatzbit kennzeichnen und daß im Empfangsteil des Bewegtbildkodierers das Stopfzeichen-Zusatzbit erkannt und das zugehörige Stopfzeichen unterdrückt wird, so daß die ursprüngliche Zeichenfolge hergestellt ist.
Das Einfügen des Stopfzeichens erfolgt im Sendeteil des Bewegtbildkodierers mittels eines Stopfprozessors, der aus einem Phasendetektor zur Erzeugung eines Stopfbefehls bei einem zu geringen zeitlichen Abstand zwischen Leseimpuls und zugeordnetem Schreibimpuls eines elastischen Speicher, aus einem Sperrgatter zum Unterdrücken eines Leseimpulses des Bildkanaltaktes für die Dauer eines Zeichens und aus einem Stopfzeichengenerator zur Aussendung eines Stopfkennzeichnungsbit zu einem Kanalmultiplexer besteht.
Das Erkennen und Entfernen des Stopfzeichen-Zusatzbits erfolgt im Stopfprozessorteil des Empfängers, der ein Sperrgatter zur Verhinderung des Einschreibens des Stopfzeichens in den elastischen Speicher und eine aus Phasendetektor, PLL-Filter und Oszillator bestehende Phasenregelschaltung, zur Erzeugung eines 13,5 MHz- Taktes zum Auslesen der 9 bit-Bildzeichen aus dem elastischen Speicher, aufweist.
Durch diese sender- und empfangsseitigen Maßnahmen wird erreicht, daß keine störenden niederfrequenten Frequenzanteile nach der Rückwandlung des FBAS-Signals in diesem Signal enthalten sind. Des weiteren verringert sich der schaltungstechnische Aufwand zur Lösung des Problems der Taktanpassung gegenüber der Schaltung und Fremdkennzeichnung der Stopfzeichen.
Vorteilhafte weitere Ausgestaltungen sind in den Unteransprüchen gekennzeichnet. So besteht eine weitere Lösungsmöglichkeit darin, daß im Sendeteil des Bewegtbildkodierers Stopfzeichen eingefügt werden, die sich jeweils selbst durch ein Codewort kennzeichnen, das im Codevorrat der Abtastwerte nicht enthalten ist und daß im Empfangsteil des Bewegtbildkodierers das Stopfzeichen-Codewort erkannt und entfernt wird, so daß die ursprünglich äquidistante Zeilenfolge hergestellt ist.
Hierzu besteht das Stopfprozessorteil des Sendeteils des Bewegtbildkodierers aus einem über einen Phasendetektor angesteuerten Stopfzeichen-Generator zur Aussendung eines Stopfzeichen-Codewortes über einer /Oderverknüpfung zum Kanal-Multiplexer und aus einem dem elastischen Speicher vorgeschalteten Zeichen- Modifikator zur Erzeugung des Codevorrats der Bildabtastwerte zwecks Gewinnung eines Codewortes zur Kennzeichnung der Stopfzeichen.
Im Empfänger wird bei diesem Ausführungsbeispiel das Stopfprozessorteil aus einem Stopfzeichendetektor, der bei Auftreten eines Stopfzeichen-Codeworts das Einschreiben des Zeichens in den elastischen Speicher über das Sperrgatter verhindert, und einer aus Phasendetektor, PLL-Filter und Oszillator bestehenden Phasenregelschaltung zur Erzeugung eines äquidistanten Lesetaktes, die exakte Frequenz der der in den Speicher eingeschriebenen Bildzeichenfolge entspricht, gebildet.
Die Erfindung wird anhand der in den Zeichnungen dargestellten Ausführungsbeispiele näher erläutert, darin zeigen:
Fig. 1 die Geräteanordnung zur digitalen Übertragung von Bewegtbildsignalen,
Fig. 2 das Blockschaltbild des Sendeteils des Bewegtbildkodierers,
Fig. 3 das Blockschaltbild des Empfangsteils des Bewegtbildkodierers,
Fig. 4 den Stopfprozessorteil im Sender des Bewegtbildkodierers bei alternativer Ausführungsform,
Fig. 5 den Stopfprozessorteil im Empfänger des Bewegtbildkodierers bei alternativer Ausführungsform.
Die Fig. 1 zeigt die grundlegende Geräteanordnung zur digitalen Übertragung von Bewegtbildsignalen in FBAS-Form. Das FBAS-Signal 100 wird dem Sendeteil eines Bewegtbildkodierers 10 zugeführt. Dort wird das analoge Signal durch äquidistante und kohärente, zeilensynchrone Abtastung und durch anschließende Analog/Digitalwandlung in ein Digitalsignal der Bruttobitrate 135 Mbit/s umgewandelt. Unter Zusatz von Stopfzeichen wird das Signal in einen Kanal etwas höherer Kanalkapazität eingefügt, der Teil eines für die Übertragung geeigneten Zeitmultiplexsystems ist. In dieser Form gelangt das Signal über die digitale Übertragungsstrecke, bestehend aus Sender, Übertragungsleitung und Empfänger, zum Empfangsteil des Bewegtbildkodierers 30. Dort werden die Stopfzeichen entfernt und durch Phasenregelung die ursprüngliche äquidistante Zeichenfolge hergestellt. Durch anschließende Digital/Analog-Wandlung wird aus der Zeichenfolge das ursprüngliche FBAS-Signal 100 rekonstruiert.
Die Fig. 2 zeigt das Blockschaltbild des Sendeteils des Bewegtbildkodierers 10, und zwar in der Ausführungsform der Selbstkennzeichnung der Stopfzeichen mit Hilfe eines Zusatzbits.
Das FBAS-Signal 100 gelangt zum Zeilentakt-Dekoder 11. Der Zeilentakt-Dekoder 11 leitet aus dem FBAS-Signal den 15,625 kHz-Zeilentakt des Bildsignales ab und legt ihn an den einen Eingang A des Phasendetektors 12. Am zweiten Eingang B des Phasendetektors 12 liegt der um den Faktor 864 heruntergeteilte Takt des spannungsgesteuerten 13,5 MHz-Oszillators 16 an. Durch Wirkung der aus Phasendetektor 12, PLL-Filter 13, Oszillator 16 und Teiler 14 gebildeten Phasenregelschleife ist der vom Oszillator 16 abgegebene 13,5 MHz-Takt synchron zum Zeilentakt des FBAS-Signales. Mit dem 13,5 MHz- Takt wird das FBAS-Signal abgetastet und durch den n-stufigen A/D-Wandler 15 (n = 9) in eine äquidistante PCM-Zeichenfolge umgewandelt. Sie ist synchron zum Zeilentakt und besitzt so die gewünschte Orthogonalität zum Bildsignal. Mit dem gleichen 13,5 MHz-Takt werden die aus n = 9 bit bestehenden Zeichen in paralleler Form in einen elastischen Speicher 17 geschrieben.
Das Auslesen der Zeichen aus dem elastischen Speicher 17 und die Weiterleitung zum Kanalmultiplexer 21 erfolgt mit Hilfe des im Taktgenerator 23 erzeugten 13,5168 MHz Bildkanaltaktes, der seinerseits synchron zum Übertragungstakt des der Übertragung zugrundeliegenden 139,264 MHz Zeitmultiplexsystems ist. Die Frequenz des Bildkanaltaktes ist geringfügig höher als die Frequenz der im elastischen Speicher zwischengespeicherten Zeichenfolge. Das Auslesen aus dem Speicher erfolgt daher etwas schneller als das Einschreiben. Erreicht der zeitliche Abstand eines Leseimpulses gegenüber dem Schreibimpuls des gleichen Zeichens eine vorgegebene untere Grenze, so erzeugt der Phasendetektor 18 einen Stopfbefehl. Dieser bewirkt zweierlei: Erstens wird durch Wirkung des Sperrgatters 19 ein einzelner Leseimpuls des Bildkanaltaktes unterdrückt, so daß das Auslesen aus dem elastischen Speicher für die Dauer eines Zeichens unterbleibt; einander zugeordnete Schreib- und Leseimpulse rücken dann wieder zeitlich auseinander. Zweitens wird vom Stopfzeichengenerator 20 an einer separaten Leitung für die Dauer einer Zeichentaktperiode ein Stopfkennzeichen bit k = "1" ausgegeben und zum Kanalmultiplexer 21 geleitet.
Im Kanalmultiplexer werden die 9 bit-Bildzeichen und das Zusatzbit in 10 bit-Zeitschlitze des zur Verfügung stehenden 135, 168 Mhz-Bildkanals eingefügt und zum Parallel/Serienwandler 22 geführt. In serieller Form werden die Bildsignale schließlich innerhalb des verwendeten 139,264 MHz-Zeitmultiplexsystems den nachfolgenden Übertragungseinrichtungen zugeführt.
Die Fig. 3 zeigt das Blockschaltbild des Bewegtbildkodierer- Empfangsteiles 30 in der Ausführungsform der Selbstkennzeichnung der Stopfzeichen mit Hilfe eines Zusatzbits.
Die von den Übertragungseinrichtungen angelieferten seriellen 139,264 Mbit/s-Daten werden im Serien/ Parallelwandler 31 in 10 bit-Zeichen umgewandelt und in dieser Form dem Kanal-Demultiplexer 33 zugeführt. Parallel dazu detektiert der S/P-Wandler 31 aus den angelieferten Daten den zugehörigen Zeichentakt sowie den Rahmentakt des verwendeten Zeitmultiplexrahmens. Zeichentakt und Rahmentakt werden im Taktteiler zur Erzeugung der Multiplextakte für den Kanal-Demultiplexer sowie zur Erzeugung des 135,168 MHz-Bildkanaltaktes verwendet. Synchron zum Bildkanaltext gibt der Kanal-Demultiplexer 33 die im Bildkanal enthaltenen 10 bit-Zeichen aus. Der 9 bit-Bildanteil gelangt zum elastischen Speicher 36. Das Bit Nr. 10, das Stopfkennzeichnungsbit, gelangt zum Sperrgatter 34. Solange das Stopfkennzeichen-bit den Zustand "0" besitzt, läßt das Sperrgatter 34 den Bildkanaltext passieren und sorgt so dafür, daß die zugehörigen Bildzeichen in den elastischen Speicher 36 eingeschrieben werden. Hat das Stopfkennzeichnungsbit den Zustand "1", d. h. das anstehende Zeichen ist ein Stopfzeichen, so sperrt das Sperrgatter 34 den Bildkanaltakt für die Dauer eines Taktimpulses; das Einschreiben des Stopfzeichens in den elastischen Speicher 36 wird damit verhindert.
Das äquidistante Auslesen der 9 bit-Zeichen aus dem elastischen Speicher wird mit dem vom Oszillator 38 erzeugten 13,5 MHz-Takt vorgenommen. Die Bildzeichen werden dem Digital/Analogwandler 39 zugeliefert und dort in das ursprüngliche FBAS-Signal 100 rückgewandelt. Der 13,5 MHz-Takt des Oszillators 38 entspricht frequenzmäßig exakt der Frequenz der in den elastischen Speicher 36 geschriebenen Bildzeichen. Dies wird durch Wirkung der aus Phasendetektor 35, PLL-Filter 37 und dem spannungsgesteuerten Oszillator 38 bestehenden Phasenregelschaltung erzwungen: Der vom Sperrgatter 34 an den Phasendetektor 35 angelieferte nicht äquidistante Bildkanaltakt wird durch die Phasenregelschaltung phasenmäßig geglättet; eine Frequenzänderung des Taktes findet nicht statt.
Die Fig. 4 zeigt den Stopfprozessorteil des Bewegtbildkodierers 40 in der Ausführungsform der Selbstkennzeichnung der Stopfzeichen durch ein spezielles Codewort. Die übrigen Teile des Bewegtbildkopierers entsprechen dem Aufbau nach Fig. 2.
Bei dem vorliegenden Stopfprozessor tritt anstelle des Stopfzeichengenerators 20 nach Fig. 2, der auf einer einzelnen Leitung eine Zusatzbit-Kennzeichnung ausgibt, der Stopfzeichengenerator 45. Dieser gibt als Folge eines Stopfbefehls ein Stopfzeichen aus n = 9 bit über den Phasendetektor 43 und die Oderverknüpfung 46 zum Kanalmultiplexer. Das Stopfzeichen hat den Wert
0 0000 0000 (1)
Um zu verhindern, daß vom orthogonalen Bildabtaster Bildzeichen mit dem gleichen Wert in den elastischen Speicher 42 eingeschrieben und so Stopfzeichen vorgetäuscht werden, ist dem elastischen Speicher 42 ein Zeichen-Modifikator 41 vorgeschaltet. Wird vom Abtaster ein Bildzeichen (1) angeliefert, so ändert der Modifikator 41 das Zeichen in den nicht mit dem Stopfzeichen verwechselbaren Wert
0 0000 0001 (2)
Dabei ist das von "0" nach "1" veränderte bit das LSAB - Least Significant Bit - des Bildzeichens. Durch die Modifikation wird der Bildinhalt des übertragenen Bewegtbildes nicht beeinträchtigt, da das Zeichen (1) nur in den Bildlücken des FBAS-Signals entsteht.
Die Fig. 5 zeigt den Stopfprozessorteil im Empfänger des Bewegtbildkodierers 50 in der Ausführungsform der Selbstkennzeichnung der Stopfzeichen durch ein spezielles Codewort. Die übrigen Teile des Bewegtbildkodierers entsprechen dem Aufbau nach Fig. 3.
Der dargestellte Prozessorteil unterscheidet sich von dem Stopfprozessorteil in Fig. 3 durch den zusätzlichen Stopfzeichen-Detektor 51. Diesem Stopfzeichen- Detektor 51 wird die gesamte Folge der Bildzeichen von den Demultiplexeinrichtungen zugeführt. Bei Auftreten des Stopfzeichen-Codewortes
0 0000 0000
erzeugt der Detektor einen Sperrbefehl, der in der gleichen Weise wie in Fig. 3 das Sperrgatter 52 für die Dauer einer Taktperiode sperrt und so das Einschreiben des Stopfzeichens in den elastischen Speicher 54 unterbindet. Außerdem wird dadurch dafür gesorgt, daß durch Wirkung der aus Phasendetektor 53, PLL-Filter 55 und Oszillator 56 aufgebauten Phasenregelschaltung ein äquidistanter Lesetakt erzeugt wird, dessen Frequenz exakt den gleichen Wert hat wie die in den elastischen Speicher 54 eingeschriebene Bildzeichenfolge.
  • Bezugszeichenliste Bewegtbildkodierer mit Selbstkennzeichnung der Stopfzeichen 10 Bewegtbild-Kodierer/Sendeteil
     11 Zeilentakt-Dekoder
     12 Phasendetektor
     13 PLL-Filter
     14 Teiler
     15 A/D-Wandler
     16 Oszillator
     17 elast. Speicher
     18 Phasendetektor
     19 Sperrgatter
     20 Stopfkennzeichnungs-Generator
     21 Kanal-Multiplexer
     22 P/S-Wandler
     23 Takt-Generator
     30 Bewegtbild-Kodierer/Empfangsteil
     31 S/P-Wandler
     32 Taktteiler
     33 Kanal-Demultiplexer
     34 Sperrgatter
     35 Phasendetektor
     36 elast. Speicher
     37 PLL-Filter
     38 Oszillator
     39 D/A-Wandler
     40 Stopfprozessorteil/Sender
     41 Zeichenmodifikator
     42 elast. Speicher
     43 Phasendetektor
     44 Gatter
     45 Stopfzeichen-Generator
     46 Oderverknüpfung
     50 Stopfprozessor/Empfänger
     51 Stopfzeichendetektor
     52 Sperrgatter
     53 Phasendetektor
     54 elastischer Speicher
     55 PLL-Filter
     56 Oszillator
    100 FBAS-Signal, wobei FBAS für FARB BILD AUSTAST SIGNAL steht.
    A = Eingang
    B = Eingang

Claims (6)

1. Verfahren zur Taktanpassung der äquidistanten digitalen Bildabtastwerte eines in FBAS vorliegenden Bewegtbildsignals an den Gerätetakt einer digitalen Übertragungsstrecke mittels eines Bewegtbildkodierers, dadurch gekennzeichnet, daß im Sendeteil des Bewegtbildkodierers Stopfzeichen eingefügt werden, die sich jeweils selbst durch ein Zusatzbit kennzeichnen und daß im Empfangsteil des Bewegtbildkodierers die durch Zusatzbit gekennzeichneten Stopfzeichen derart entfernt werden, daß die ursprünglich äquidistante Bildzeichenfolge hergestellt ist.
2. Verfahren zur Taktanpassung der äquidistanten digitalen Bildabtastwerte eines in FBAS vorliegenden Bewegtbildsignals an den Gerätetakt einer digitalen Übertragungsstrecke mittels eines Bewegtbildkodierers, dadurch gekennzeichnet, daß im Sendeteil des Bewegtbildkodierers Stopfzeichen eingefügt werden, die sich jeweils selbst durch ein Codewort kennzeichnen, das durch Modifikation der Bildabtastwerte in Codevorrat der übertragenen Bildzeichen enthalten ist und daß im Empfangsteil des Bewegtbildkodierers das Stopfzeichen-Codewort erkannt und entfernt wird, so daß die ursprünglich äquidistante Zeichenfolge hergestellt ist.
3. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß der Stopfprozessor des Sendeteils des Bewegtbildkodierers (10) aufweist:
- einen Phasendetektor (18) zur Erzeugung eines Stopfbefehles bei einem zeitlich zu geringen Abstand zwischen Schreibimpuls und Leseimpuls des elastischen Speichers (17) für das gleiche Bildzeichen,
- ein Sperrgatter (19) zum Unterdrücken eines Leseimpulses des Bildkanaltaktes für die Dauer eines Zeichens und
- einen Stopfzeichengenerator (20) zur Aussendung eines Stopfkennzeichnungsbit zum Kanalmultiplexer (21).
4. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß der Stopfprozessor des Empfängers des Bewegtbildkodierers (30) aufweist:
- ein Sperrgatter (34) zur Verhinderung des Einschreibens des durch Stopfzeichenbit gekennzeichneten Stopfzeichens in den elastischen Speicher (36),
- eine aus Phasendetektor (35), PLL-Filter (37) und Oszillator (38) bestehende Phasenregelschaltung zur Erzeugung eines 13,5 MHz-Taktes, der frequenzmäßig exakt der in den elastischen Speicher (36) geschriebenen Bildzeichenfolge entspricht.
5. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet, daß ein Stopfprozessorteil (40) im Sender des Bewegtbildkodierers aus
- einem durch den Phasendetektor (43) gesteuerten Stopfzeichengenerator (45) zur Aussendung von Stopfzeichen-Codeworten über die Oderverknüpfung (46) zum Kanal-Multiplexer und aus
- einem dem elastischen Speicher (42) vorgeschalteten Zeichen-Modifikator (41) zur Erzeugung des Codevorrats der Bildabtastwerte zwecks Gewinnung eines Codewortes zur Kennzeichnung der Stopfzeichen.
6. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet, daß das Stopfprozessorteil (50) im Empfänger des Bewegtbildkodierers aus
- einem Stopfzeichendetektor (51), der bei Auftreten eines Stopfzeichen-Codewortes das Einschreiben des Zeichens in den elastischen Speicher (54) über das Sperrgatter (52) verhindert und aus
- einer aus Phasendetektor (53), PLL-Filter (55) und Oszillator (56) bestehenden Phasenregelschaltung zur Erzeugung eines äquidistanten Lesetaktes, der frequenzmäßig exakt der in den elastischen Speicher (54) eingeschriebenen Bildzeichenfolge entspricht, aufgebaut ist.
DE19853525567 1985-07-15 1985-07-15 Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen Granted DE3525567A1 (de)

Priority Applications (20)

Application Number Priority Date Filing Date Title
DE19853525567 DE3525567A1 (de) 1985-07-15 1985-07-15 Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen
DE8686730089T DE3676579D1 (de) 1985-07-15 1986-05-23 Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen.
AT86730089T ATE59517T1 (de) 1985-07-15 1986-05-23 Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen.
EP86730089A EP0209483B1 (de) 1985-07-15 1986-05-23 Bewegtbildkodierer mit Selbstkennzeichnung der Stopfzeichen
ES556573A ES8801489A1 (es) 1985-07-15 1986-06-24 Procedimiento y dispositivo para la adaptacion de reloj de los valores de exploracion de imagen digitales
NO862569A NO170119C (no) 1985-07-15 1986-06-25 Fremgangsmaate for takttilpasning av den ekvidistante digitale verdirekken av et kildesignal samt innretning for utfoerelse av fremgangsmaaten
IE1769/86A IE57406B1 (en) 1985-07-15 1986-07-01 Coder for moving pictures recognizing the stuffing characters by itself
NZ216740A NZ216740A (en) 1985-07-15 1986-07-03 Adjusting clock rate of video signals with stuffing characters
AU59719/86A AU583218B2 (en) 1985-07-15 1986-07-03 Moving-image coder with self-identification of the stuffing characters
IN499/CAL/86A IN165749B (de) 1985-07-15 1986-07-03
CA000513213A CA1302555C (en) 1985-07-15 1986-07-07 Moving-image coder with self-identification of the stuffing characters
JP61158878A JPS6215973A (ja) 1985-07-15 1986-07-08 動画ビデオ信号のクロツク整合方法及び装置
US06/884,542 US4731646A (en) 1985-07-15 1986-07-11 Moving-image coder with self-identification of the stuffing characters
CN86104523A CN1008592B (zh) 1985-07-15 1986-07-12 具有自标识填充符的动态图象编码器
PT82976A PT82976B (pt) 1985-07-15 1986-07-14 Processo para a adaptacao da cadencia do sinal de imagens moveis a cadencia dos aparelhos e dispositivo para a sua realizacao
BR8603308A BR8603308A (pt) 1985-07-15 1986-07-14 Processo e instalacao para a ajustagem de cadencia dos valores de rastreamento de imagem digital
FI862935A FI82348C (fi) 1985-07-15 1986-07-14 Kodare foer roerlig bild med fyllnadstecken med inre kodord.
DK333486A DK165721C (da) 1985-07-15 1986-07-14 Fremgangsmaade og indretning til frekvenstilpasning af den aekvidistante, digitale talfoelge i et kildesignal til frekvensen i en digital overfoeringsstraekning
ZA865231A ZA865231B (en) 1985-07-15 1986-07-14 Moving-image coder with self-identification of the stuffing characters
JP004508U JPH0593167U (ja) 1985-07-15 1993-02-15 動画ビデオ信号のクロックパルス調整装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853525567 DE3525567A1 (de) 1985-07-15 1985-07-15 Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen

Publications (2)

Publication Number Publication Date
DE3525567A1 true DE3525567A1 (de) 1987-05-07
DE3525567C2 DE3525567C2 (de) 1987-10-15

Family

ID=6276027

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19853525567 Granted DE3525567A1 (de) 1985-07-15 1985-07-15 Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen
DE8686730089T Expired - Fee Related DE3676579D1 (de) 1985-07-15 1986-05-23 Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen.

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8686730089T Expired - Fee Related DE3676579D1 (de) 1985-07-15 1986-05-23 Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen.

Country Status (18)

Country Link
US (1) US4731646A (de)
EP (1) EP0209483B1 (de)
JP (2) JPS6215973A (de)
CN (1) CN1008592B (de)
AT (1) ATE59517T1 (de)
AU (1) AU583218B2 (de)
BR (1) BR8603308A (de)
CA (1) CA1302555C (de)
DE (2) DE3525567A1 (de)
DK (1) DK165721C (de)
ES (1) ES8801489A1 (de)
FI (1) FI82348C (de)
IE (1) IE57406B1 (de)
IN (1) IN165749B (de)
NO (1) NO170119C (de)
NZ (1) NZ216740A (de)
PT (1) PT82976B (de)
ZA (1) ZA865231B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1294701C (en) * 1907-08-20 1992-01-21 Norio Suzuki Color television signal sampling clock phase control system
US4870479A (en) * 1988-05-02 1989-09-26 Dubner Computer Systems, Inc. Video graphics memory storage reduction technique
US4885758A (en) * 1988-06-06 1989-12-05 Hayes Microcomputer Products, Inc. Speed correction and stop bit control circuit for data communications device
DE3942883A1 (de) * 1989-12-23 1991-06-27 Philips Patentverwaltung Schaltungsanordnung zur bitratenanpassung
US5263057A (en) * 1990-05-09 1993-11-16 Ant Nachrichtentechnik Gmbh Method of reducing waiting time jitter
DE4027968A1 (de) * 1990-09-04 1992-03-05 Philips Patentverwaltung Schaltungsanordnung zur bitratenanpassung zweier digitaler signale
US5638411A (en) * 1991-05-23 1997-06-10 Mitsubishi Denki Kabushiki Kaisha Stuff bit synchronization system
US5353313A (en) * 1992-04-10 1994-10-04 At&T Bell Laboratories Transmission of a clock signal over an asynchronous data channel
JP2778412B2 (ja) * 1993-05-20 1998-07-23 国際電信電話株式会社 動き補償フレーム間コンポジットｔｖ信号直接符号化装置
US5534937A (en) * 1994-04-14 1996-07-09 Motorola, Inc. Minimum-delay jitter smoothing device and method for packet video communications
US5539785A (en) * 1994-07-27 1996-07-23 Adtran Jitter/wander reduction circuit for pulse-stuffed, synchronized digital communications
US5936859A (en) * 1996-04-15 1999-08-10 Lsi Logic Corporation Method and apparatus for performing decimation and interpolation of PCM data
EP0903022B1 (de) * 1996-05-31 2003-10-29 Unisys Corporation Summierung von zittern verhinderndes digitales nachrichtenübertragungssystem
JP3573396B2 (ja) * 1997-06-20 2004-10-06 富士通株式会社 動画像復号方法及び装置
US6043845A (en) * 1997-08-29 2000-03-28 Logitech Video capture and compression system and method for composite video
GB0212430D0 (en) * 2002-05-29 2002-07-10 Snell & Wilcox Ltd Video signal processing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2925391A1 (de) * 1979-06-21 1981-01-15 Hertz Inst Heinrich Verfahren zur uebermittlung von zeitmultiplexsignalen in einem digitalen nachrichtennetz

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2399163A1 (fr) * 1977-07-26 1979-02-23 Telecommunications Sa Multiplexeur-demultiplexeur de signaux numeriques plesiosynchrones de debits differents
US4320419A (en) * 1979-07-30 1982-03-16 Crosfield Electronics Limited Image reproduction equipment
DE2935291A1 (de) * 1979-08-31 1981-03-19 Siemens AG, 1000 Berlin und 8000 München Monolithische statische speicherzelle
JPS56102157A (en) * 1980-01-18 1981-08-15 Ricoh Co Ltd Memory device of facsimile device
DE3101536A1 (de) * 1981-01-14 1982-09-02 Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH, 1000 Berlin Verfahren zur uebermittlung von zeitmultiplexsignalen in einem digitalen nachrichtennetz
US4561100A (en) * 1981-01-20 1985-12-24 Sanyo Electric Co., Ltd. Digital signal receiver
DE3230943A1 (de) * 1982-08-20 1984-02-23 Ant Nachrichtentech System zur digitalen uebertragung von video- bzw. bildfernsprechsignalen
DE3314384A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Uebertragungssystem
DE3317115A1 (de) * 1983-05-10 1984-11-15 Siemens AG, 1000 Berlin und 8000 München Verfahren zur uebertragung von digitalen luminanz- und chrominanzsignalen des fernsehens
DE3333225A1 (de) * 1983-09-14 1985-03-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zur taktratenkonversion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2925391A1 (de) * 1979-06-21 1981-01-15 Hertz Inst Heinrich Verfahren zur uebermittlung von zeitmultiplexsignalen in einem digitalen nachrichtennetz

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Z.: IEEE Transactions on Communications, Vol.COM-20, No.3, June 1972, S.275-281 *
US-Z.: SMPTE Journal, Volume 85, March 1976, S.141-145 *

Also Published As

Publication number Publication date
DK165721C (da) 1993-05-24
EP0209483A2 (de) 1987-01-21
DK333486A (da) 1987-01-16
PT82976A (de) 1986-08-01
ES8801489A1 (es) 1987-12-16
CA1302555C (en) 1992-06-02
BR8603308A (pt) 1987-02-24
FI82348C (fi) 1991-02-11
IE861769L (en) 1987-01-15
IN165749B (de) 1990-01-06
DK165721B (da) 1993-01-04
NO170119B (no) 1992-06-01
AU583218B2 (en) 1989-04-20
CN1008592B (zh) 1990-06-27
FI862935A (fi) 1987-01-16
IE57406B1 (en) 1992-08-26
EP0209483B1 (de) 1990-12-27
PT82976B (pt) 1992-09-30
JPS6215973A (ja) 1987-01-24
JPH0593167U (ja) 1993-12-17
ATE59517T1 (de) 1991-01-15
ES556573A0 (es) 1987-12-16
NO862569D0 (no) 1986-06-25
DE3676579D1 (de) 1991-02-07
US4731646A (en) 1988-03-15
DK333486D0 (da) 1986-07-14
NZ216740A (en) 1989-01-27
NO170119C (no) 1992-09-09
FI82348B (fi) 1990-10-31
FI862935A0 (fi) 1986-07-14
EP0209483A3 (en) 1988-08-31
NO862569L (no) 1987-01-16
DE3525567C2 (de) 1987-10-15
AU5971986A (en) 1987-01-22
CN86104523A (zh) 1987-04-22
ZA865231B (en) 1987-03-25

Similar Documents

Publication Publication Date Title
DE3525567A1 (de) Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen
EP0708541A1 (de) Übertragungssystem mit einem Regelkreis
EP0475498A2 (de) Schaltungsanordnung zur Bitratenanpassung zweier digitaler Signale
DE3316192A1 (de) Horizontalablenkfrepuenzmultiplizierschaltung
DE3520333C2 (de)
DE2757462A1 (de) Elastischer speicher zur unterdrueckung einer phasenstoerung in einem system zur uebertragung von digitalsignalen
DE2846960C2 (de) Multiplexgerät
DE3230943C2 (de)
DE4415288A1 (de) Verfahren zur Aufbereitung und Wiedergewinnung von Daten sowie Anordnung hierzu
DE3201965A1 (de) Digitales nachrichtenuebertragungssystem
DE3212450A1 (de) Synchronisiereinrichtung einer digitalsignal-demultiplexeinrichung
EP0419895A2 (de) Taktversorgung für Multiplexsysteme
EP0210611A1 (de) Verfahren zum Zusammenfassen eines digitalen Bildsignals und dreier digitaler Schmalbandsignale zu einem 139 264-kbit/s-Signal
DE3526051A1 (de) Digitales nachrichtenuebertragungssystem mit einem nb/(n+1)b-leitungscode
EP0143268A2 (de) Verfahren und Anordnung zum Einfügen eines digitalen binären Schmalbandsignals in ein oder zum Abtrennen dieses Schmalbandsignals aus einem Zeitmultiplexsignal
EP0565890A2 (de) Verfahren und Anordnung zur Übertragung eines Digitalsignals in einem VC-12-Container über Übertragungskanäle
DE3526052A1 (de) Digitales nachrichtenuebertragungssystem mit einem nb/(n+1)b-leitungscode
DE4329041A1 (de) Meßvorrichtung für ein synchrones Übertragungssystem
DE2814000B2 (de) Demultiplex-Anordnung
DE2815423C2 (de) Verfahren und Schaltungsanordnung zum störungsfreien Aneinanderreihen zweier selbsttaktender Signale
DE2741823C3 (de) Kanalüberwachungssystem
DE3608357A1 (de) Multiplex- und nb/mb-codieranordnung
DE2634411A1 (de) Faksimileempfaenger
DE3534081A1 (de) Datendemodulator
DE3202063A1 (de) Zur multiplexbildung von signalen sehr unterschiedlicher bitrate geeignete rahmenstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee