DE3529338C1 - Digital-Analogumsetzer - Google Patents
Digital-AnalogumsetzerInfo
- Publication number
- DE3529338C1 DE3529338C1 DE3529338A DE3529338A DE3529338C1 DE 3529338 C1 DE3529338 C1 DE 3529338C1 DE 3529338 A DE3529338 A DE 3529338A DE 3529338 A DE3529338 A DE 3529338A DE 3529338 C1 DE3529338 C1 DE 3529338C1
- Authority
- DE
- Germany
- Prior art keywords
- resistors
- branches
- digital
- circuit
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007792 addition Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000007620 mathematical function Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Description
" Die Erfindung betrifft einen Digital-Analogumsetzer mit einer Reihe von Widerständen zwischen einem
Ausgangsanschluß und Massenpotential, mit diversen Widerstandszweigen, die mit je einem Parallelwiderstand
ausgestattet sind und deren Parallelwiderstände sämtlichst den gleichen Widerstandswert haben, welche Zweige
einerseits an jeweils zugeordneten Knoten zwischen den Widerständen der Widerstandsreihe und andererseits
je an einen Umschalter angeschlossen sind, der den betreffenden Zweig wahlweise an Massenpotential oder an
ein für alle Zweige gemeinsames Bezugspotential schaltet.
Bei einem bekannten Digital-Analogumsetzer dieser Art können nur Digital-Analogumsetzungen durchgeführt
werden.
Aufgabe der Erfindung ist es, einen Umsetzer der eingangs genannten Art so zu modifizieren, daß mit ihm
auch einfache Rechenarten, zum Beispiel Additionen und Subtraktionen, zusätzlich betrieben werden können.
Diese Aufgabe wird dadurch gelöst, daß an die Knoten je zwei benachbarter Widerstände der Widerstandsreihe
jeweils eine Gruppe von Zweigen angeschlossen ist und der Widerstandswert eines jeden dieser Zweige der
gleiche ist, und daß jeder der Zweige an einen Umschalter angeschlossen ist, der den betreffenden Zweig
wahlweise an Massenpotential oder an ein für alle Zweige gemeinsames Bezugspotential schaltet.
Eine besonders übersichtlich ausgestaltete Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß an jeden Knoten zwischen je zwei benachbarten Widerständen der Widerstandsreihe jeweils die gleiche Anzahl von Zweigen angeschlossen ist.
Eine besonders übersichtlich ausgestaltete Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß an jeden Knoten zwischen je zwei benachbarten Widerständen der Widerstandsreihe jeweils die gleiche Anzahl von Zweigen angeschlossen ist.
Durch entsprechende Betätigung der Schalter und Einsteuerung der Digitalsignale läßt sich die Schaltung so
betreiben, daß eingesteuerte Digitalsignale addiert und dann analogisiert werden oder subtrahiert und dann
analogisiert werden. Es sind auch noch weitere Rechenarten möglich, wie dies im einzelnen anhand der Zeichnungen
weiter unten beschrieben wird.
Die Erfindung wird nun anhand der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt
F i g. 1 ein prinzipielles Schaltbild eines Digital-Analogumsetzers, der zusätzliche Rechenfunktionen durchführen kann,
F i g. 1 ein prinzipielles Schaltbild eines Digital-Analogumsetzers, der zusätzliche Rechenfunktionen durchführen kann,
F i g. 2 bis 7 Ersatzschaltbilder für verschiedene Schaltfunktionen eines Digital-Analogumsetzers nach F i g. 1,
wobei jedoch in
F i g. 5 und 7 zusätzliche Schaltungselemente für den Digital-Analogumsetzer nach F i g. 1 vorgesehen sind
und
F i g. 8 die Schaltung eines bekannten Digital-Analogumsetzers.
F i g. 8 zeigt die Schaltung eines bekannten Digital-Analogumsetzers. Zu dieser Schaltung gehört eine Gruppe
von Parallelwiderständen R Io bis R In. Diese Widerstände haben alle den gleichen Widerstandswert 2R. Ihre
Anzahl beträgt iVplus 1 (N+1). Diese Widerstände sind alle parallel geschaltet mit einem Begrenzungswiderstand
Ro. Der Widerstandswert des Begrenzungswiderstandes beträgt 2R. Der Widerstand Ro liegt mit einer
Anzahl von Reihenwiderständen R 2\ bis R 2n in Reihe. Die Reihenwiderstände haben den Widerstandswert R
und der letzte der Reihenwiderstände R 2n ist an den Ausgangsanschluß Vb angeschlossen. Die einzelnen
Parallelwiderstände sind einerseits zwischen zwei benachbarte Reihenwiderstände und andererseits über einen
Schalter Sb bis Sn an Massenpotential oder an ein gemeinsames Bezugspotential Vs angeschlossen. Bei den
Schaltern handelt es sich um Schaltkreise, die durch Digitalsignale 60 bis oyv geschaltet werden. Wenn durch das
zugehörige Digitalsignal »Ein« ein solcher Schalter aus der gezeichneten Stellung umgeschaltet wird, dann ist
der zugehörige Parallelwiderstand an das Bezugspotential K angeschlossen. Es wird demzufolge eine analoge
Ausgangsspannung Vb am Ausgangsanschluß erzeugt, die sich nach der Gleichung (1) errechnet:
. V0-(W2) x {bo-2-N+ O1 -2-(.V-D + ... + 6λ_, . 2->
+ bN ■ 2P) (1)
In der Gleichung ist bo bis on entweder 1 oder 0 entsprechend der binären Struktur des Digitalsignals.
Wenn man an den Ausgangsanschluß Vb einen Begrenzungswiderstand anschließt, kann der Spannungswert
von V0 gegenüber der Gleichung (1) abgesenkt werden.
Bei diesem bekannten Digital-Analogumsetzer werden also die Schalter und damit die Parallelwiderstände
Bei diesem bekannten Digital-Analogumsetzer werden also die Schalter und damit die Parallelwiderstände
R Io bis R l/v in Abhängigkeit von den Digitalsignalen ein- und ausgeschaltet. Wenn vor oder nach der Digitalumsetzung
zusätzliche mathematische Funktionen, zum Beispiel Additionen und/oder Subtraktionen, gewünscht
werden, dann müssen entsprechende addierende und subtrahierende Schaltkreise hinzugefügt werden.
Bei Digital-Analogumsetzern nach der Erfindung sind solche Schaltfunktionen integriert.
In den nachfolgenden Fig. 1 bis 7 sind neben den einzelnen Widerständen die Widerstandswerte der betreffenden
Widerstände eingetragen entsprechend wie in F i g. 8.
Nach F i g. 1 bilden die Schalter S01, Sm bis Son eine erste Schaltergruppe und so fort. Entsprechend bilden auch
die zugehörigen Parallelwiderstände Gruppen. Die Anzahl der Parallelwiderstände beziehungsweise Parallelzweige
einer jeden Gruppe ist gleich groß und beträgt n. Wenn die Schaltung nach F i g. 1 als gewöhnlicher
Digital-Analogumsetzer betrieben werden soll, dann werden die Schalter durch das Digitalsignal gruppenweise
geschaltet. Auf diese Weise werden immer alle Parallelwiderstände einer Gruppe zusammen an das Bezugspotential
Vs angeschlossen. Der Gesamtwiderstandswert einer Gruppe, die jeweils η Parallelwiderstände umfaßt,
beträgt dann 2R. Die Schaltung nach F i g. 1 entspricht dann in jeder Hinsicht der bekannten Schaltung aus
F i g. 8 mit dem einzigen Unterschied, daß anstelle der Widerstände R lo, R Ii bis R Iv aus F i g. 8 entsprechende
Widerstandsgruppen mit zugehörigen Schaltergruppen vorgesehen sind.
Für diese Digital-Analogumsetzung gilt also Gleichung (1).
Wenn jeweils nur ein Schaltkreis Sq 1 bis Sv 1 jeder Schaltergruppe umgeschaltet werden kann und die anderen
Schalter jeder Schaltergruppe in der Schaltstellung wie in F i g. 1 gezeichnet stehenbleiben, dann ergibt sich eine
Schaltung wie sie in F i g. 2 dargestellt ist. Das Ausgangssignal Vo der Schaltung nach F i g. 2 entspricht der
Gleichung (2):
Vo = (Vs/2n)bo ■ 2-"+6, ■ 2-^-0 + ... + bN ■ 2°) (2)
Wenn diese Schaltung nach F i g. 2 als Addierer betrieben werden soll, werden die Widerstände R I0 bis R l,v
eines jeden Digit aktiviert entsprechend der Anzahl der Additionssignale η und die zugehörigen Schalter Sh bis
Son,... Snh werden angesteuert durch die zugehörigen Digitalsignale bo\ bus bo„, b\-1 bis Ön„, die addiert werden
sollen. Auf diese Weise werden Digitalsignale, die addiert werden sollen, konvertiert in Analogsignale und
summiert am Ausgangsanschluß Vo ausgesteuert.
Wenn die Schaltung nach F i g. 2 als Subtrahierer betrieben wird, dann werden die Widerstände R Io bis R 1,\
jeder Gruppe geordnet entsprechend der Anzahl der Eingangssignale und die Schalter Sj bis Sv, die dem zu
subtrahierenden Signal beziehungsweise dem Minus-Signal zugeordnet sind, werden über Invertoren Ao bis Av
angesteuert. Auf diese Weise wird der Subtraktionsprozeß durchgeführt. F i g. 3 zeigt die Schaltung nach F i g. 1
betrieben als Subtrahierer. Die Invertoren Ao bis An sind in die Steuerleitungen der Schalter S02 bis Sv 2 für das
zweite Eingangssignal gelegt. Wenn beide Eingangssignale gleichen Wert haben, wenn also das Ergebnis der
Subtraktion »Null« ist, dann wird das eine Signal invertiert und die addierten Digitalwerte werden alle »1«. Das
Ausgangssignal Vo, das gegenüber dem Bezugspotential V5 erzeugt wird, ergibt sich nach Gleichung (2) als
Gleichung (3):
Vo = (Vs/4){bo ■ 2-H+h ■ 2-IW-1) + ... + bN · 2°) (3)
Die Spannung des Ausgangssignals Vo steigt oder fällt entsprechend dem Ergebnis der Subtraktion auch im
Falle des Polaritätswechsels (+, —) mit Bezug auf die Spannung entsprechend Gleichung (3) für den Fall, daß das
Ergebnis »Null« wird.
Für den Fall, daß die Schaltung nach F i g. 1 betrieben werden soll als Koinzidenzprüfer für zwei Digitalsignale
ist die Arbeitsweise entsprechend. Es wird ein Ausgangssignal Vo erzeugt oder nicht, je nachdem ob der Wert
von bo bis ΟΛ/nach Gleichung (3) »Eins« ist oder nicht.
Wenn die Schaltung zur Spannungskompensation eingesetzt werden soll, werden zwei Widerstände in jeder
Widerstandsgruppe als Parallelwiderstände R Io bis R l,v betrieben, vergleiche F i g. 4 die Widerstände R loi bis
R l/v 1 und R I02 bis R 1/V2· Diese Gruppen von Widerständen, also die »1«-Gruppe und die »2«-Gruppe, werden
an unterschiedliche Bezugsspannungen + V5 und — V5 angeschlossen. Die Bezugsspannungen sind gleich aber
von unterschiedlicher Polarität. Das Ausgangssignal Vo wird dadurch eine Kompensationsspannung der Bezugsspannung und wenn das Bezugssignal mit dem Eingangssignal übereinstimmt, wird die Ausgangsspannung V0
»Null«. Die Schaltung kann auf diese Weise als Subtrahierschaltung betrieben werden, die ein negatives Spannungssignal
liefert, wenn das Subtraktionsergebnis negativ ist.
Wie in F i g. 5 dargestellt, ist es auch möglich, an den Ausgangsanschluß der Subtraktionsschaltung aus F i g. 3
einen Operationsverstärker Aop anzuschließen, dessen Bezugspotential mit der Spannung übereinstimmt, die
sich ergibt, wenn die Werte von bo bis bu der Gleichung (3) alle auf »1« gesetzt sind. Wenn das Eingangssignal mit
dem Bezugssignal übereinstimmt, liefert der Operationsverstärker Aop das Ausgangssignal »Null«.
F i g. 6 zeigt einen Digital-Analogkonverter mit zusätzlichen Funktionen, bei dem das Bezugspotential Vs. das
für alle Eingänge maßgeblich ist, +10 Volt beträgt. Ein variabler Widerstand RVl ist zur Justierung der
Ausgangssspannung an den Ausgangsanschluß Vo angeschlossen.
Wenn der Konverter nach F i g. 6 im Additionsbetrieb betrieben wird, dann entspricht das Ausgangssignal Vo
der Gleichung (3) jedoch modifiziert durch einen Koeffizient K(X bis 0) entsprechend dem Wert des variablen
Widerstandes RVi. Die entsprechend modifizierte Gleichung für diese Schaltung im Additionsbetrieb ist die
Gleichung (4):
V0 = K(5/2)(bo,+bo2) ■ 2~2 + (bn + bn) ■ 2~<
+ (b2i + b22) ■ 2° (4)
' Wenn also beide Digitalsignale auf »1« sind, ist die maximale Ausgangsspannung V0 gleich K χ (35/4) Volt.
Wenn die Schaltung nach F i g. 6 als Subtrahierer betrieben wird, dann wird ein Satz der Digitalsignale O02, b\ 2,
622 über Inverter entsprechend denen aus F i g. 4 an die zugehörigen Schalter S02 bis S22 geleitet. Wenn dann
beide Gruppen von Digitalsignalen übereinstimmen, wird ein Ausgangssignal Vo=K χ (35/8) Volt erzeugt nach
5 Gleichung (4) wie oben dargelegt. Auf diese Weise wird nicht nur Koinzidenz festgestellt, sondern auch jede
Differenz zwischen dem Ausgangssignal V0 und dem Bezugspotential ergibt sich als Ergebnis einer analogen
Subtraktion.
Wenn die Schaltung nach F i g. 6 als Kompensationsschaltung betrieben wird, dann wird, wie in F i g. 7
Wenn die Schaltung nach F i g. 6 als Kompensationsschaltung betrieben wird, dann wird, wie in F i g. 7
dargestellt, ein Operationsverstärker Aop \ zugeschaltet, der eine Spannungsdifferenz Delta V zwischen der
10 Bezugsspannung /C (35/8) und dem Ausgangssignal Vo erzeugt. Die Schaltung wird mithin so gesteuert, daß das
Bezugssignal mit dem Eingangssignal übereinstimmt, mithin also die Spannungsdifferenz Delta Vzu »Null« wird
aufgrund einer Rückkoppelung dieser Spannungsdifferenz an die Steuerschaltung 10.
Die Schaltung nach F i g. 1 kann also auf ganz verschiedene Weise betrieben werden, einfach indem man die
Schalter entsprechend ansteuert und indem man gegebenenfalls zusätzlich die in den F i g. 3 angegebenen und
15 im Text zu F i g. 6 erwähnten Inverter vorsieht. Die schaltungsmäßigen Ergänzungen, die gemäß F i g. 5 und 7
vorgesehen sind, sind einfach und führen zu zusätzlichen Anwendungsmöglichkeiten.
Hierzu 5 Blatt Zeichnungen 20
Claims (2)
1. Digital-Analogumsetzer mit einer Reihe von Widerständen zwischen einem Ausgangsanschluß und
Massenpotential, mit diversen Widerstandszweigen, die mit je einem Parallelwiderstand ausgestattet sind
und deren Parallelwiderstände sämtlichst den gleichen Widerstandswert haben, welche Zweige einerseits an
jeweils zugeordneten Knoten zwischen den Widerständen der Widerstandsreihe und andererseits je an einen
Umschalter angeschlossen sind, der den betreffenden Zweig wahlweise an Massenpotential oder an ein für
alle Zweige gemeinsames Bezugspotential schaltet, dadurch gekennzeichnet,
daß an die Knoten je zwei benachbarter Widerstände (R 2t, R 2j) der Widerstandsreihe jeweils eine Gruppe ίο von Zweigen (R lot, R I02 · · ·) angeschlossen ist und der Widerstandswert eines jeden dieser Zweige der gleiche ist, und
daß an die Knoten je zwei benachbarter Widerstände (R 2t, R 2j) der Widerstandsreihe jeweils eine Gruppe ίο von Zweigen (R lot, R I02 · · ·) angeschlossen ist und der Widerstandswert eines jeden dieser Zweige der gleiche ist, und
daß jeder der Zweige an einen Umschalter angeschlossen ist, der den betreffenden Zweig wahlweise an
Massenpotential oder an ein für alle Zweige gemeinsames Bezugspotential schaltet.
2. Digital-Analogumsetzer nach Anspruch 1, dadurch gekennzeichnet, daß an jeden Knoten zwischen je
zwei benachbarten Widerständen (Ä2|, R 22) der Widerstandsreihe jeweils die gleiche Anzahl (n) von
Zweigen (R loi... R I02) angeschlossen ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60004961A JPS61164338A (ja) | 1985-01-17 | 1985-01-17 | 多重演算型d/a変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3529338C1 true DE3529338C1 (de) | 1986-06-05 |
Family
ID=11598178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3529338A Expired DE3529338C1 (de) | 1985-01-17 | 1985-08-16 | Digital-Analogumsetzer |
Country Status (5)
Country | Link |
---|---|
US (1) | US4636772A (de) |
JP (1) | JPS61164338A (de) |
DE (1) | DE3529338C1 (de) |
FR (1) | FR2576167B1 (de) |
GB (1) | GB2170069B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2620883A1 (fr) * | 1987-09-21 | 1989-03-24 | Thomson Semiconducteurs | Convertisseur numerique/analogique de sommes ponderees de mots binaires |
EP0494536A3 (en) * | 1991-01-08 | 1993-02-03 | Canon Kabushiki Kaisha | Operational circuit device |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6232789B1 (en) * | 1997-05-28 | 2001-05-15 | Cascade Microtech, Inc. | Probe holder for low current measurements |
US5914613A (en) * | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
US5969658A (en) * | 1997-11-18 | 1999-10-19 | Burr-Brown Corporation | R/2R ladder circuit and method for digital-to-analog converter |
US6256882B1 (en) * | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
US6578264B1 (en) | 1999-06-04 | 2003-06-17 | Cascade Microtech, Inc. | Method for constructing a membrane probe using a depression |
US6838890B2 (en) * | 2000-02-25 | 2005-01-04 | Cascade Microtech, Inc. | Membrane probing system |
DE20114544U1 (de) | 2000-12-04 | 2002-02-21 | Cascade Microtech Inc | Wafersonde |
US7355420B2 (en) * | 2001-08-21 | 2008-04-08 | Cascade Microtech, Inc. | Membrane probing system |
AU2003233659A1 (en) * | 2002-05-23 | 2003-12-12 | Cascade Microtech, Inc. | Probe for testing a device under test |
US7057404B2 (en) * | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
KR100960496B1 (ko) * | 2003-10-31 | 2010-06-01 | 엘지디스플레이 주식회사 | 액정표시소자의 러빙방법 |
WO2005065258A2 (en) * | 2003-12-24 | 2005-07-21 | Cascade Microtech, Inc. | Active wafer probe |
US7368927B2 (en) * | 2004-07-07 | 2008-05-06 | Cascade Microtech, Inc. | Probe head having a membrane suspended probe |
JP2008512680A (ja) | 2004-09-13 | 2008-04-24 | カスケード マイクロテック インコーポレイテッド | 両面プロービング構造体 |
US7449899B2 (en) * | 2005-06-08 | 2008-11-11 | Cascade Microtech, Inc. | Probe for high frequency signals |
US7443186B2 (en) * | 2006-06-12 | 2008-10-28 | Cascade Microtech, Inc. | On-wafer test structures for differential signals |
US7403028B2 (en) * | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
US7764072B2 (en) * | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
US7723999B2 (en) * | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
US7876114B2 (en) * | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
US7888957B2 (en) * | 2008-10-06 | 2011-02-15 | Cascade Microtech, Inc. | Probing apparatus with impedance optimized interface |
WO2010059247A2 (en) * | 2008-11-21 | 2010-05-27 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
US8766841B2 (en) | 2009-12-11 | 2014-07-01 | Ess Technology, Inc. | Impedance network for producing a weighted sum of inputs |
JP6111701B2 (ja) * | 2013-01-31 | 2017-04-12 | 株式会社ソシオネクスト | D/a変換器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4424894Y1 (de) * | 1966-01-24 | 1969-10-20 | ||
US3504360A (en) * | 1966-06-27 | 1970-03-31 | Sanders Associates Inc | Logic circuit producing an analog signal corresponding to an additive combination of digital signals |
EP0053193B1 (de) * | 1980-11-27 | 1985-04-17 | Deutsche ITT Industries GmbH | Monolithisch integrierbares R-2R-Netzwerk |
JPS58168325A (ja) * | 1982-03-29 | 1983-10-04 | Sanyo Electric Co Ltd | Da変換器 |
-
1985
- 1985-01-17 JP JP60004961A patent/JPS61164338A/ja active Pending
- 1985-05-22 US US06/737,022 patent/US4636772A/en not_active Expired - Fee Related
- 1985-05-28 GB GB08513404A patent/GB2170069B/en not_active Expired
- 1985-08-13 FR FR858512315A patent/FR2576167B1/fr not_active Expired - Lifetime
- 1985-08-16 DE DE3529338A patent/DE3529338C1/de not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS-ERMITTELT * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2620883A1 (fr) * | 1987-09-21 | 1989-03-24 | Thomson Semiconducteurs | Convertisseur numerique/analogique de sommes ponderees de mots binaires |
EP0310524A1 (de) * | 1987-09-21 | 1989-04-05 | STMicroelectronics S.A. | Digital-Analogwandler von bewerteten Summen binärer Wörter |
EP0494536A3 (en) * | 1991-01-08 | 1993-02-03 | Canon Kabushiki Kaisha | Operational circuit device |
Also Published As
Publication number | Publication date |
---|---|
FR2576167A1 (fr) | 1986-07-18 |
GB2170069A (en) | 1986-07-23 |
JPS61164338A (ja) | 1986-07-25 |
US4636772A (en) | 1987-01-13 |
FR2576167B1 (fr) | 1991-05-24 |
GB8513404D0 (en) | 1985-07-03 |
GB2170069B (en) | 1988-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3529338C1 (de) | Digital-Analogumsetzer | |
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
DE3730098A1 (de) | Stabilisiertes differenz-latch mit rueckstellung | |
DE2602382C2 (de) | Reihen-Parallel-Analog-Digital-Umsetzereinrichtung | |
CH644233A5 (de) | Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere pcm-signalen, in diesen entsprechende analog-signale, mit einem r-2r-kettennetzwerk. | |
DE2900383C2 (de) | Interpolativer PCM-Dekodierer | |
DE1269165B (de) | Schaltungsanordnung zur Digital-Analog-Umsetzung | |
DE2406171C3 (de) | Synchron-Mehrzweck-Zähler | |
DE2337442A1 (de) | Verfahren und schaltungsanordnung zum kombinieren eines analogen signals mit einem digitalen signal | |
DE1945205A1 (de) | Amplituden-Kompressions-Coder und Amplituden-Expansions-Decoder | |
DE1268663B (de) | Bipolarer Analog-Digital-Umsetzer nach der Iterationsmethode | |
EP0151769B1 (de) | Integrierbarer Analog/Digitalwandler | |
DE2803099C3 (de) | Digital-Analog-Umsetzer in integrierter Schaltungstechnik | |
DE2348831C3 (de) | Digital-Analogwandler | |
DE1287622B (de) | ||
DE2805475A1 (de) | Digitalanalogwandler mit binaer- und bcd-betriebsart | |
DE2121970A1 (de) | Multifunktionelle Verknüpfungsschaltung | |
DE2720729A1 (de) | Segment-digital/analog-wandler | |
DE2906740A1 (de) | Verfahren zur erhoehung der genauigkeit ein digital-analog- bzw. analog-digital- wandlers und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE2905116C2 (de) | ||
EP0301284B1 (de) | Schaltungsanordnung einer Spannungsquelle mit vorgebbaren Werten der Quellenspannung und des Innenwiderstandes | |
EP0131229B1 (de) | Schaltungsanordnung zur Ausgabe von Analogsignalen | |
EP0028695B1 (de) | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere von PCM-Signalen, in diesen entsprechende Analog-Signale, mit einem R-2R-Kettennetzwerk | |
DE2534994C3 (de) | Lichtstellanlage mit analoger Multiplikation | |
DE1073773B (de) | Relaisrechcnschaltung zur Vornahme der Addition zweier verschlüsselter Dezimalziffern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |