DE3531991A1 - Method for transmitting digital data - Google Patents
Method for transmitting digital dataInfo
- Publication number
- DE3531991A1 DE3531991A1 DE19853531991 DE3531991A DE3531991A1 DE 3531991 A1 DE3531991 A1 DE 3531991A1 DE 19853531991 DE19853531991 DE 19853531991 DE 3531991 A DE3531991 A DE 3531991A DE 3531991 A1 DE3531991 A1 DE 3531991A1
- Authority
- DE
- Germany
- Prior art keywords
- information
- block
- data stream
- transmission
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Abstract
Description
Die Erfindunge bezieht sich auf ein Verfahren zur Übertragung von
digitalen Daten, die in Form eines aus Bits bestehenden Datenstroms über
Lichtwellenleiter von einem Sender zu einem Empfänger übertragen werden,
bei welchem
- der Datenstrom auf der Senderseite in Datenblöcke mit jeweils n Bits
unterteilt wird,
- die Datenblöcke in einem Festwertspeicher mit vorher festgelegter
Zuordnung in Sendeblöcke mit (n + 1) Bits umgesetzt werden,
- die Sendeblöcke auf die Übertragungsstrecke gegeben und mit erhöhter
Geschwindigkeit übertragen werden,
- die Sendeblöcke auf der Empfängerseite in einem Festwertspeicher mit
gleicher Zuordnung wie auf der Senderseite wieder in Datenblöcke mit
n Bits umgesetzt werden und
- Sendeblöcke, die wegen Verfälschung ihrer Binärinformation nicht in
Datenblöcke umgesetzt werden können zur Fehlererkennung ausgewertet
werden (Zeitschrift "Frequenz 34 (1980) 2", Seiten 45 bis 52).The invention relates to a method for the transmission of digital data which are transmitted in the form of a data stream consisting of bits via optical waveguides from a transmitter to a receiver, in which
the data stream on the transmitter side is divided into data blocks with n bits each,
the data blocks in a read-only memory with a predetermined assignment are converted into transmission blocks with ( n + 1) bits,
the transmission blocks are placed on the transmission path and are transmitted at increased speed,
- The transmission blocks on the receiver side in a read-only memory with the same assignment as on the transmitter side are converted back into data blocks with n bits and
- Transmission blocks that cannot be converted into data blocks due to falsification of their binary information can be evaluated for error detection (magazine "Frequency 34 (1980) 2", pages 45 to 52).
Bei Übertragung von digitalen Daten über Lichtwellenleiter - im folgenden kurz "LWL" genannt - können Fehler auftreten. Die sogenannten "Bitfehler" können beispielsweise dann entstehen, wenn der Sendepegel zu niedrig ist, wenn der sendende Laser defekt ist, wenn die Leitungsdämpfung zu hoch ist oder wenn die Empfängerseite nicht empfindlich genug ist. Damit sichergestellt werden kann, daß die Übertragung einwandfrei ist, muß dieselbe ständig überwacht werden. Dazu kann beispielsweise ein Verfahren verwendet werden, wie es eingangs beschrieben ist. Bei diesem Verfahren werden binäre Blockcodes verwendet, die unter Einsatz eines Codealphabets zur Überwachung des Übertragungssystems benutzt werden. Ein bei diesem bekannten Verfahren verwendeter Code mit gutem Wirkungsgrad ist der sogenannte 5B6B-Code, bei dem ein Datenblock mit n = 5 Bits in einen Sendeblock mit (n + 1) = 6 Bits umgesetzt wird. Das Verfahren läßt sich mit unterschiedlichen Wirkungsgraden auch für andere Werte von "n" durchführen. Stellvertretend für alle Möglichkeiten wird im folgenden auf den 5B6B-Code mit n = 5 eingegangen.Errors can occur when digital data is transmitted via optical fibers - hereinafter referred to as "LWL". The so-called "bit errors" can arise, for example, if the transmission level is too low, if the transmitting laser is defective, if the line attenuation is too high or if the receiver side is not sensitive enough. To ensure that the transmission is flawless, it must be monitored continuously. For this purpose, for example, a method can be used as described at the beginning. This method uses binary block codes, which are used to monitor the transmission system using a code alphabet. A code with good efficiency used in this known method is the so-called 5B6B code, in which a data block with n = 5 bits is converted into a transmission block with ( n + 1) = 6 bits. The method can also be carried out with different efficiencies for other values of " n ". Representing all possibilities, the 5B6B code with n = 5 is discussed below.
Bei diesem Code müssen 25 möglichen Datenblöcken mit 5 Bits geeignete Sendeblöcke mit jeweils 6 Bits zugeordnet werden. Es wird dabei ein aus einem positiven Mode und einem negativen Mode bestehendes Codealphabet gebildet. Der positive Mode enthält nur ausgewogene und positive Wörter, wobei die Anzahl der Einsen im Wort größer als die Anzahl der Nullen ist, während der negative Mode lediglich ausgewogene und negative Wörter enthält, wobei die Anzahl der Nullen größer als die Anzahl der Einsen ist. Die gewünschte Blockstruktur wird bei diesem Verfahren als Codealphabet in Festwertspeichern abgelegt. Wenn bei der Übertragung der Daten am Festwertspeicher der Empfängerseite ein Sendeblock ankommt, dessen binäre Information dort nicht abgelegt ist, dann kann dieser Sendeblock nicht in einen Datenblock zurückgewandelt werden. Es liegt dann ein Fehler im Übertragungssystem vor, der ausgewertet wird. Dieses Verfahren hat sich bei der Fehlerüberwachung von digitalen Übertragungssystemen bewährt.With this code, 2 5 possible data blocks with 5 bits must be assigned suitable transmission blocks with 6 bits each. A code alphabet consisting of a positive mode and a negative mode is formed. The positive mode contains only balanced and positive words, the number of ones in the word being greater than the number of zeros, while the negative mode contains only balanced and negative words, the number of zeros being greater than the number of ones. With this method, the desired block structure is stored as code alphabet in read-only memories. If a transmission block arrives when the data is transferred to the read-only memory on the receiver side, the binary information of which is not stored there, then this transmission block cannot be converted back into a data block. There is then an error in the transmission system that is being evaluated. This method has proven itself in the error monitoring of digital transmission systems.
Der Erfindung liegt die Aufgabe zugrunde, das bekannte Überwachungsverfahren zur Übertragung zusätzlicher Information auszunutzen, ohne dabei die Qualität der Fehlerüberwachung negativ zu beeinflussen.The invention has for its object the known monitoring method to transfer additional information without thereby negatively influencing the quality of error monitoring.
Diese Aufgabe wird bei einem Verfahren der eingangs geschilderten Art
gemäß der Erfindung dadurch gelöst,
- daß auf der Senderseite in gleichbleibenden Abständen unter Umgehung
des Festwertspeichers anstelle eines Sendeblocks ein Informationblock
mit (n + 1) Bits in den Datenstrom eingefügt wird.
- daß der Informationsblock aus einem der Datenblöcke mit n Bits
besteht, dem ein aus mindestens einem Hilfsdatenstrom entnommenes
Informationsbit hinzugefügt wird,
- daß das Informationsbit den Datenblöcken immer an der gleichen
Position hinzugefügt wird,
- daß die Frequenz des Hilfsdatenstroms mindestens um den Faktor "2"
niedriger als die Frequenz des Datenstroms ist,
- daß das Informationsbit auf der Empfängerseite aus dem Informationsblock
herausgefiltert wird und
- daß der n Bits aufweisende Datenblock des Informationsblocks unter
Umgehung des Festwertspeichers wieder in den Datenstrom eingefügt
wird.This object is achieved in a method of the type described at the outset according to the invention in that
- That an information block with ( n + 1) bits is inserted into the data stream at constant intervals bypassing the read-only memory instead of a transmission block.
that the information block consists of one of the data blocks with n bits, to which an information bit taken from at least one auxiliary data stream is added,
that the information bit is always added to the data blocks in the same position,
that the frequency of the auxiliary data stream is at least a factor of "2" lower than the frequency of the data stream,
- That the information bit on the receiver side is filtered out of the information block and
- That the data block of n bits of the information block is inserted into the data stream bypassing the read-only memory.
Das Wort "Hilfsdatenstrom" wurde gewählt, um den Datenstrom, aus dem das Informationsbit entnommen wird, gegenüber dem eigentlichen Datenstrom im Beschreibungstext abgrenzen zu können. Tatsächlich handelt es sich aber ebenso um einen digitalen Datenstrom wie bei dem eigentlichen Datenstrom.The word "auxiliary data stream" was chosen to mean the data stream from which the Information bit is taken from the actual data stream in the To be able to delimit description text. In fact, it is just as much about a digital data stream as with the actual data stream.
Der Faktor "2", um den die Frequenz des Hilfsdatenstroms niederiger ist als die des Datenstroms, gilt für den Fall, daß die Datenblöcke aus nur einem Bit bestehen und daß jeder zweite Sendeblock durch einen Informationsblock ersetzt wird. Wegen der dazu erforderlichen hohen Übertragungsgeschwindigkeit ist ein solches Verfahren allerdings nur mit sehr großem Schaltungsaufwand realisierbar. Bei Einsatz eines dem 5B6B-Code entsprechenden Verfahrens ergibt sich bereits ein Faktor "12", wenn auch bei diesem Verfahren jeder zweite Sendeblock durch einen Informationsblock ersetzt wird. Der Faktor wird um so größer, je größer die Anzahl der verbleibenden Sendeblöcke ist, bevor anstelle eines Sendeblocks ein Informationsblock eingefügt wird.The factor "2" by which the frequency of the auxiliary data stream is lower than that of the data stream, applies in the event that the data blocks consist only of one bit and that every second transmission block by an information block is replaced. Because of the high transmission speed required for this However, such a procedure is only very helpful large amount of circuitry feasible. When using the 5B6B code corresponding procedure results in a factor of "12", albeit in this method, every second transmission block by an information block is replaced. The larger the number, the greater the factor of the remaining broadcast blocks is before instead of a broadcast block Information block is inserted.
Durch Einfügen des das Informationsbit enthaltenden Informationsblocks anstelle eines Sendeblocks ist es möglich, neben dem eigentlichen Datenstrom mindestens einen weiteren als Hilfsdatenstrom bezeichneten Datenstrom gleichzeitig im gleichen System zu übertragen. Der jeweils wievielte Sendeblock durch einen Informationsblock ersetzt wird, hängt von der geforderten Genauigkeit bei der Ermittlung der Bitfehlerrate ab. So kann vorzugsweise jeder 11. Sendeblock durch einen Informationsblock ersetzt werden. Dementsprechend ist auch die Frequenz des Hilfsdatenstroms zu wählen, dem das Informationsbit entnommen wird. By inserting the information block containing the information bit instead of a transmission block, it is possible to next to the actual Data stream at least one further designated as auxiliary data stream Transfer data stream simultaneously in the same system. The each how many transmit blocks are replaced by an information block depends on the required accuracy when determining the bit error rate. For example, every 11th transmission block can preferably be generated by an information block be replaced. The frequency of the auxiliary data stream is also corresponding to choose from which the information bit is taken.
Der Datenstrom wird durch dieses Verfahren in keiner Weise beeinflußt bzw. verfälscht. Es werden nur auf der Senderseite in festen Abständen Datenblöcke speziell codiert, ohne daß dabei ihre binären Informationen verändert werden. Diese spezielle Codierung wird auf der Empfängerseite rückgängig gemacht und die Datenblöcke in ihrer ursprünglichen Form weitergegeben.The data stream is in no way affected by this method or falsified. It will only be on the transmitter side at fixed intervals Data blocks specially encoded without losing their binary information to be changed. This special coding is on the receiving end undone and the data blocks in their original Form passed on.
Das Verfahren nach der Erfindung wird im folgenden als Ausführungsbeispiel anhand der Zeichnungen erläutert.The method according to the invention is in the following as an embodiment explained using the drawings.
Es zeigen:Show it:
Fig. 1 eine senderseitige Schaltung zur Realisierung des Verfahrens nach der Erfindung. Fig. 1 shows a transmitter-side circuit for realizing the method according to the invention.
Fig. 2 die entsprechende empfängerseitige Schaltung. Fig. 2 shows the corresponding receiver circuit.
Fig. 3 einen möglichen Zusatz zur Schaltung nach Fig. 1, Fig. 3 shows a possible addition to the circuit of FIG. 1,
Fig. 4 einen möglichen Zusatz zur Schaltung nach Fig. 2. Fig. 4 shows a possible addition to the circuit of FIG. 2.
In der folgenden Beschreibung wird die Erfindung anhand des bekannten 5B6B-Codes erläutert. Der Buchstabe "n" beträgt damit "5". Jeder Datenblock hat also 5 bits und jeder Sendeblock hat 6 Bits. Prinzipiell kann die Erfindung aber auch bei anderen Blockcodeverfahren angewendet werden. Der Wirkungsgrad der einzelnen Verfahren gibt hier sinnvolle Grenzen an.In the following description, the invention is explained using the known 5B6B code. The letter " n " is therefore "5". Each data block therefore has 5 bits and each transmission block has 6 bits. In principle, however, the invention can also be applied to other block code methods. The efficiency of the individual processes indicates reasonable limits.
An welcher Stelle das Informationsbit dem jeweiligen Datenblock hinzugefügt wird, ist beliebig. Vorzugsweise wird das Informationsbit an letzter Stelle hinzugefügt. At which point the information bit is added to the respective data block is arbitrary. The information bit is preferably on last digit added.
Das Senden der Datenblöcke (Fig. 1) mit einer um 6/5 erhöhten Bitrate macht es erforderlich, zwei unterschiedliche Taktfrequenzen bereitzustellen, deren Verknüpfungsverhältnis 6/5 in bekannter Schaltungstechnik, z. B. PLL, realisiert werden kann. Der Takt mit der niedrigeren Frequenz - beispielsweise 138 MHz - liest den bei E 1ankommenden Datenstrom in ein Schieberegister 1 ein. Das Schieberegister 1 setzt sich beispielsweise aus fünf Flip-Flops zusammen. Ein Taktteiler 2 erzeugt nach jeweils fünf Taktperioden einen Impuls, der einen Zwischenspeicher 3 veranlaßt, die im Schieberegister 1 enthaltene Information zu übernehmen.Sending the data blocks ( Fig. 1) with a bit rate increased by 6/5 makes it necessary to provide two different clock frequencies, the link ratio 6/5 in known circuit technology, for. B. PLL can be realized. The clock with the lower frequency - for example 138 MHz - reads the data stream arriving at E 1 into a shift register 1 . The shift register 1 is composed, for example, of five flip-flops. A clock divider 2 generates a pulse after every five clock periods, which causes a buffer 3 to take over the information contained in the shift register 1 .
Die Ausgänge des Zwischenspeichers 3 steuern einen Festwertspeicher 4 - im folgenden kurz "PROM 4" genannt - der jeweils einem Datenblock mit 5 Bits einen Sendeblock mit 6 Bits und eine Information über den Folgemode zuweist. Die Information über den Folgemode wird in einem Flip-Flop 7 zwischengespeichert. Das Flip-Flop 7 wird von dem gleichen Impuls getriggert, der auch den Zwischenspeicher 3 ansteuert. Damit erhält jeder Datenblock eine Information, aus welchem Mode (positiv oder negativ) der zuzuweisende Sendeblock entnommen werden soll.The outputs of the intermediate memory 3 control a read-only memory 4 - hereinafter referred to as "PROM 4 " for short - which in each case assigns a data block with 5 bits to a transmission block with 6 bits and information about the subsequent mode. The information about the subsequent mode is buffered in a flip-flop 7 . The flip-flop 7 is triggered by the same pulse that also drives the buffer 3 . Each data block thus receives information about which mode (positive or negative) the transmission block to be assigned should be taken from.
Der Takt mit der höheren Frequenz - hier also 167 MHz - steuert einen Taktteiler 8 an, der nach jeweils sechs Taktperioden einen Impuls erzeugt. Für die Dauer dieses Impulses wird ein Schieberegister 9 auf Einlesen geschaltet. Hierbei wird dann der jeweils zugewiesene Sendeblock eingelesen, sofern die Umschalter 10 (Multiplexer) den Sendeblock des PROMs 4 ausgeben. Mit dem ausgangsseitigen Takt von 167 MHz wird dann der Sendeblock bei A 1 aus dem Schieberegister 9 ausgelesen und auf die Übertragungsstrecke gegeben.The clock with the higher frequency - in this case 167 MHz - drives a clock divider 8 , which generates a pulse after every six clock periods. A shift register 9 is switched to read in for the duration of this pulse. The assigned transmission block is then read in, provided that the changeover switch 10 (multiplexer) outputs the transmission block of the PROM 4 . With the clock of 167 MHz on the output side, the transmission block at A 1 is then read out from the shift register 9 and transferred to the transmission link.
Damit ist in Kurzfassung das bekannte Überwachungsverfahren nach dem 5B6B-Code auf der Sender- bzw. Codierseite beschrieben. Dieses Verfahren wird gemäß der Erfindung zur zusätzlichen Übertragung von Informationen ausgenutzt, indem in gleichbleibenden Abständen ein Sendeblock durch einen Informationsblock ersetzt wird. Welcher Sendeblock dabei fortgelassen wird, hängt von zwei Grenzen ab, zwischen denen einerseits die Fehlerüberwachung noch gewährleistet ist und andererseits die Übertragungsqualität der zu übertragenden Information noch ausreicht. In diesem Sinne kann der 5. Sendeblock als untere Grenze angesehen werden, während der 15. Sendeblock die obere Grenze sein kann. Die folgenden Ausführungen gelten für den 11. Sendeblock, so daß jeder 11. Sendeblock durch einen Informationsblock ersetzt wird, der ein Informationsbit enthält. Dies geschieht beispielsweise wie folgt:This is the well-known surveillance method according to the 5B6B code described on the transmitter or coding side. This method is according to the invention for additional transmission of information exploited by sending a transmission block at constant intervals an information block is replaced. Which broadcast block was left out depends on two boundaries, between which the Error monitoring is still guaranteed and on the other hand the transmission quality the information to be transmitted is still sufficient. In this The 5th transmission block can be viewed as the lower limit during the 15th transmission block can be the upper limit. The following statements apply to the 11th transmission block, so that every 11th transmission block through an information block is replaced that contains an information bit. For example, this happens as follows:
Der Ausgangsimpuls des Taktteilers 8 triggert auch einen Impulsteiler 12, der nach jeweils elf Eingangsimpulsen einen Ausgangsimpuls liefert. Für die Dauer dieses Ausgangsimpulses schalten die Umschalter 10 um. Die Verbindungen zum PROM 4 sind dadurch unterbrochen, während fünf der sechs Umschalter 10 jetzt direkt mit dem Zwischenspeicher 3 verbunden sind. Von dort wird unter Umgebung des PROMs 4 ein Datenblock mit 5 Bits direkt übernommen und anstelle eines vom PROM 4 codierten Sendeblocks in das Schieberegister 9 eingelesen. An 6. Stelle wird dabei über den freigebliebenen 6. Umschalter (in Fig. 1 ganz links) ein frei verfügbares Informationsbit IB hinzugefügt, das eine zusätzliche Nutzinformation trägt. Dieses Informationsbit wird dem Hilfsdatenstrom entnommen. Der Ausgangsimpuls des Impulsteilers 12 verriegelt dabei über ein logisches Gatter 13 (ODER-Verknüpfung) und das Flip-Flop 7 den Zwischenspeicher 3 für den Folgemode für die Dauer eines Datenblocks. Es wird damit bewirkt, daß der nächste zu codierende Datenblock in den Mode gewiesen wird, der eigentlich für den vorherigen Datenblock vorgesehen war.The output pulse of the clock divider 8 also triggers a pulse divider 12 which delivers an output pulse after every eleven input pulses. The changeover switches 10 switch over for the duration of this output pulse. The connections to the PROM 4 are interrupted, while five of the six changeover switches 10 are now connected directly to the buffer store 3 . From there, the PROM 4 is directly taken over a block of data of 5 bits and is read instead of a coded from the PROM 4 transmit block into the shift register 9 under ambient. In the 6th position, a freely available information bit IB is added via the free 6th switch (left in Fig. 1), which carries additional useful information. This information bit is taken from the auxiliary data stream. The output pulse of the pulse divider 12 locks the latch 3 for the following mode for the duration of a data block via a logic gate 13 (OR operation) and the flip-flop 7 . This causes the next data block to be coded to be put into the mode that was actually intended for the previous data block.
Die Frequenz des Hilfsdatenstroms soll entsprechend obigen Ausführungen deutlich unterhalb der Frequenz des Datenstroms liegen. Wenn zur Übertragung beispielsweise das bekannte 140-Mbit-System verwendet wird, dann wird wegen der Umwandlung des Datenblocks mit 5 Bits in einen Sendeblock mit 6 Bits die Übertragungsgeschwindigkeit auf 167 Mbit/s gesteigert. Wird jetzt jeder 11. Datenblock durch einen Informationsblock ersetzt, dann darf die Frequenz des Hilfsdatenstroms nicht über 2,53 Mbit/s (167 : 66) liegen.The frequency of the auxiliary data stream should correspond to the above statements are significantly below the frequency of the data stream. If to Transmission, for example, the well-known 140 Mbit system is used, then because of the conversion of the data block with 5 bits into one Send block with 6 bits the transmission speed to 167 Mbit / s increased. Now every 11th data block is replaced by an information block replaced, then the frequency of the auxiliary data stream must not exceed 2.53 Mbit / s (167: 66).
Wird für den Hilfsdatenstrom das ebenfalls bekannte 256-kbit-System eingesetzt, dann könnte bei den oben geschilderten Bedingungen jedes Informationsbit dieses Hilfsdatenstroms 9- bis 10mal übertragen werden. Es könnten dann also problemlos auch Informationsbits aus mehr als einem Hilfsdatenstrom hinzugefügt werden.The 256 kbit system, which is also known, is used for the auxiliary data stream used, then each could under the conditions described above Information bit of this auxiliary data stream are transmitted 9 to 10 times. Information bits from more than one could then be used without any problems Auxiliary data stream can be added.
Das gilt auch, wenn statt des 140-Mbit-Systems beispielsweise das ebenfalls bekannte 34-Mbit-System unter den gleichen Bedingungen für den Datenstrom verwendet wird. Als oberen Grenze für die Frequenz des Hilfsdatenstroms ergäben sich hier 621,2 Kbit/s (41.000 : 66), so daß ein Informationsbit des 256-kbit-Systems 2- bis 3mal übertragen werden könnte.This also applies if, for example, that instead of the 140 Mbit system also known 34 Mbit system under the same conditions for the Data stream is used. As an upper limit for the frequency of the Auxiliary data stream would result in 621.2 Kbit / s (41,000: 66), so that an information bit of the 256 kbit system is transmitted 2 to 3 times could.
Der aus Sendeblöcken und Informationsblöcken bestehende Datenstrom wird über den Ausgang A 1 ausgelesen und über die angeschlossene Übertragungsstrecke übertragen. Der Datenstrom gelangt am Ende der Übertragungsstrecke zum Empfänger (Fig. 2) und wird diesem über den Eingang E 2 zugeführt. Anhand von Fig. 2 wird zunächst die an sich bekannte Fehlererkennung bei Verwendung des 5B6B-Codes erläutert:The data stream consisting of transmission blocks and information blocks is read out via output A 1 and transmitted over the connected transmission link. The data stream arrives at the end of the transmission path to the receiver ( FIG. 2) and is fed to it via input E 2 . The known error detection when using the 5B6B code is first explained with reference to FIG. 2:
Ein Schieberegister 14 liest den bei E 2 ankommenden Datenstrom ein. Das Schieberegister 14 setzt sich aus sechs Flip-Flops zusammen, die hier mit einer Frequenz von 167 MHz getaktet werden. Der Takt kann mit bekannter Schaltungstechnik aus dem ankommenden Datenstrom gewonnen werden. Ein Taktteiler 16 erzeugt nach jeweils sechs Taktperioden einen Impuls, der einen Zwischenspeicher 17 veranlaßt, die im Schieberegister 14 enthaltene Information zu übernehmen. Die im Zwischenspeicher 17 gespeicherten Sendeblöcke mit 6-Bits werden in einen Festwertspeicher 18 - im folgenden kurz "PROM 18" genannt - gegeben und von diesem wieder in einen Datenblock mit 5 Bits zurückgewandelt. Über die Umschalter 19 steht ein solcher Datenblock nunmehr vor einem Schieberegister 20.A shift register 14 reads the data stream arriving at E 2 . The shift register 14 is composed of six flip-flops, which are clocked here at a frequency of 167 MHz. The clock can be obtained from the incoming data stream using known circuit technology. A clock divider 16 generates a pulse after every six clock periods, which causes an intermediate memory 17 to take over the information contained in the shift register 14 . The transmission blocks with 6 bits stored in the buffer 17 are placed in a read-only memory 18 - hereinafter referred to as "PROM 18 " for short - and converted back into a data block with 5 bits. Such a data block is now in front of a shift register 20 via the changeover switch 19 .
Die Empfängerschaltung wird - wie im Sender - außer mit dem Takt 167 MHz zusätzlich mit einem zweiten Takt versorgt, dessen Frequenz jedoch um den Faktor 5/6 niedriger liegt - hier also mit 139 MHz. Ein von diesem Takt gesteuerter Taktteiler 21 erzeugt nach jeweils fünf Taktperioden einen Impuls, für dessen Dauer das aus fünf Flip-Flops bestehende Schieberegister 20 auf "Einlesen" geschaltet wird. Hierbei wird der an den Ausgängen der Umschalter 19 bereitgestellte Datenblock in das Schieberegister 20 übernommen.As in the transmitter, the receiver circuit is also supplied with a second clock, in addition to the clock rate of 167 MHz, but the frequency of which is 5/6 times lower - in this case, therefore, with 139 MHz. A clock divider 21 controlled by this clock generates a pulse after every five clock periods, for the duration of which the shift register 20 consisting of five flip-flops is switched to "read". Here, the data block provided at the outputs of the changeover switch 19 is transferred to the shift register 20 .
Bei der Decodierung der Sendeblöcke durch das PROM 18 gibt es bei fehlerhafter Übertragung des Datenstroms Decodierzustände, die wegen ihrer verfälschten Binärinformation nicht in einen Datenblock zurückgewandelt werden können. Erkennt das PROM 18 einen solchen verfälschten Sendeblock, dann wird ein Fehlerimpuls F abgegeben. Häufen sich solche Fehler, dann liegt am Ausgang X eine hohe Fehlerquote vor. Es wird dann angenommen, daß die Schaltung nicht im Raster der gesendeten Datenblöcke liegt. Die Schaltung läuft dann nicht synchron. Über den der Synchronisierung dienenden Eingang S 1 wird dann ein Impuls auf den Taktteiler 16 gegeben, der bewirkt, daß der eingangsseitige Takt (167 MHz) für eine Periodendauer unwirksam wird. Damit wird das Einlesen der Daten um ein Bit versetzt. Dieser Vorgang wiederholt sich so lange, bis die Schaltung synchron läuft, d. h. bis das PROM 18 die Sendeblöcke auch tatsächlich im Blockraster einliest. Die Fehlerquote am Ausgang X ist dann auf einen deutlich verminderten Wert gesenkt.When the PROM 18 decodes the transmission blocks, there are decoding states if the data stream is incorrectly transmitted, which cannot be converted back into a data block due to their corrupted binary information. If the PROM 18 detects such a corrupted transmission block, an error pulse F is emitted. If such errors accumulate, there is a high error rate at output X. It is then assumed that the circuit is not in the grid of the transmitted data blocks. The circuit then does not run synchronously. A pulse is then applied to the clock divider 16 via the input S 1 which serves for synchronization, which causes the clock on the input side (167 MHz) to become ineffective for a period. The reading of the data is thus shifted by one bit. This process is repeated until the circuit runs synchronously, ie until the PROM 18 actually reads the transmission blocks in the block grid. The error rate at output X is then reduced to a significantly reduced value.
Wenn die Überwachungsschaltung einen LDS-Zähler 32 enthält, der die laufende digitale Summe zählt, dann wird der bei E 2 ankommende Datenstrom auch zu diesem Zähler geführt. Der LDS-Zähler 32 gibt dann einen Fehlerimpuls ab, wenn die dem jeweiligen System zugeordnete Summe - beispielsweise ± 3 - über- oder unterschritten ist. Es erfolgt dadurch eine Einzelfehlermarkierung EF, aus welcher bei diesem bekannten Blockcodeverfahren die Bitfehlerrate abgeleitet werden.If the monitoring circuit contains an LDS counter 32 which counts the running digital sum, then the data stream arriving at E 2 is also led to this counter. The LDS counter 32 then emits an error pulse if the sum assigned to the respective system - for example ± 3 - is exceeded or fallen below. This results in an individual error marking EF , from which the bit error rate is derived in this known block code method.
Die Rückgewinnung des Informationsbits aus dem Datenstrom geschieht wie folgt:How to recover the information bit from the data stream follows:
Die Ausgangsimpulse des Taktteilers 16 triggern einen Impulsteiler 22, der nach jeweils elf Eingangsimpulsen einen Ausgangsimpuls erzeugt. Durch diesen Ausgangsimpuls werden für seine Dauer die fünf Umschalter 19 umgeschaltet. Es wird dadurch eine direkte Verbindung zum Zwischenspeicher 17 hergestellt. Dadurch wird der im Zwischenspeicher 17 anstehende Informationsblock unter Umgebung des PROMs 18 direkt zu den Umschaltern 19 geführt. Der ursprüngliche Datenblock mit 5 Bits wird von den Umschaltern 19 an das Schieberegister 20 weitergereicht. Der ausgangsseitige Takt liest die Daten insgesamt aus dem Schieberegister 20 aus. Am Ausgang A 2 haben die Daten dann wieder ihre ursprüngliche Form.The output pulses of the clock divider 16 trigger a pulse divider 22 which generates an output pulse after every eleven input pulses. The five changeover switches 19 are switched over for this duration by this output pulse. A direct connection to the buffer store 17 is thereby established. As a result, the information block in the buffer 17 is routed directly to the changeover switches 19 in the vicinity of the PROM 18 . The original data block with 5 bits is passed on by the switches 19 to the shift register 20 . The clock on the output side reads the data overall from the shift register 20 . The data then have their original form again at output A 2 .
Das an 6. Stelle des Informationsblocks hinzugefügte Informationsbit steht an 6. Stelle im Zwischenspeicher 17. Es wird vom Ausgangsimpuls des Impulsteilers 22 in einem Flip-Flop 23 abgespeichert. Am Ausgang A 3 steht damit wieder die binäre Information des Informationsbits IB zur Verfügung.The information bit added in the 6th position of the information block is in the 6th position in the buffer store 17 It is stored in a flip-flop 23 by the output pulse of the pulse divider 22 . The binary information of the information bit IB is thus again available at the output A 3 .
Zur Rückgewinnung des Informationsbits IB auf dem geschilderten Wege muß zunächst der das Informationsbit aufweisende Informationsblock auf der Empfängerseite gefunden werden. Das geschieht wie folgt:To recover the information bit IB in the manner described, the information block containing the information bit must first be found on the receiver side. This is done as follows:
Da der Informationsblock für die Fehlerüberwachung nicht mit verwendet werden darf, wird der Fehlerausgang des PROMS 18 über ein Gatter 33 und eine Inverterstufe 35 bei jedem 11. Sendeblock gesperrt - der Informationsblock ersetzt im hier geschilderten Ausführungsbeispiel jeden 11. Sendeblock. Dabei wird zu Beginn der Informationsblock nur zufällig erfaßt. In diesem Falle wäre der am Ausgang X ermittelte Fehler gleich Null. Wenn der Fehlerausgang des PROMS 18 - was zu Beginn der Fall sein wird - während des Sendeblocks gesperrt wird, dann stellt sich am Ausgang X eine konstante Fehlerquote mit dem oben erwähnten verminderten Wert ein. Der Synchronisierimpuls S 2 hält dann den Taktteiler 22 für die Dauer einer Periode eines Steuerimpulses an. Das wird so oft wiederholt, bis der Informationsblock gefunden ist, also solange, bis am Ausgang X kein Fehler mehr angezeigt wird.Since the information block for error monitoring must not be used, the error output of the PROMS 18 is blocked by a gate 33 and an inverter stage 35 every 11th transmission block - the information block replaces every 11th transmission block in the exemplary embodiment described here. At the beginning, the information block is only recorded randomly. In this case, the error determined at output X would be zero. If the error output of the PROMS 18 - which will be the case at the beginning - is blocked during the transmission block, then a constant error rate with the reduced value mentioned above is set at output X. The synchronization pulse S 2 then stops the clock divider 22 for the duration of a period of a control pulse. This is repeated until the information block is found, that is, until no more errors are displayed at output X.
Der ausgewogene Code kann bei der geschilderten Übertragung im System des 5B6B-Codes durch das Einfügen des Informationsblocks gestört werden. Diese Tatsache muß auch für den LDS-Zähler 32 berücksichtigt werden. Für die Dauer des Informationsblocks muß der LDS-Zähler 32 also gesperrt werden. Das kann wie folgt geschehen:The balanced code can be disturbed in the transmission described in the 5B6B code system by inserting the information block. This fact must also be taken into account for the LDS counter 32 . The LDS counter 32 must therefore be blocked for the duration of the information block. This can be done as follows:
Der LDS-Zähler 32 wird von der höheren Frequenz (167 MHz) getaktet. Er erhält - nach Synchronisierung der Schaltung - vom Taktteiler 22 außerdem über das Gatter 34 immer dann einen Impuls, wenn der Informationsblock im Schieberegister 14 steht und wird durch diesen Impuls für die Dauer des Informationsblocks, also für 6 Takte, gesperrt. Gleichzeitig ist auch der Fehlerausgang des PROMS 18 - wie oben beschrieben - durch einen Steuerimpuls des Taktteilers 22 über das Gatter 33 gesperrt.The LDS counter 32 is clocked by the higher frequency (167 MHz). After synchronization of the circuit, it also receives a pulse from the clock divider 22 via the gate 34 whenever the information block is in the shift register 14 and is blocked by this pulse for the duration of the information block, that is to say for 6 clocks. At the same time, the error output of PROMS 18 - as described above - is blocked by a control pulse from clock divider 22 via gate 33 .
Für die in Zwischen-Regeneratoren der Übertragungsstrecke vorhandenen LDS-Zähler gilt das gleiche wie für den LDS-Zähler 32 der Empfängerseite. Auch diese LDS-Zähler müssen für die Dauer der Informationsblöcke gesperrt werden. Die in den Zwischen-Regeneratoren erforderliche Synchronisierung erfolgt über eine Auswertung des Einzelfehlers EF.The same applies to the LDS counters present in intermediate regenerators of the transmission link as for the LDS counter 32 on the receiver side. These LDS counters must also be blocked for the duration of the information blocks. The synchronization required in the intermediate regenerators takes place via an evaluation of the individual error EF .
Die vorangehende Beschreibung gilt für das Hinzufügen eines Informationsbits aus nur einem Hilfsdatenstrom zu einem Datenblock, so daß vorzugsweise anstelle jedes 11. Sendeblocks ein Informationsblock tritt. Bei entsprechender Frequenz und davon abhängiger Abtastgeschwindigkeit können auch Informationsbits aus mehr als einem Hilfsdatenstrom hinzugefügt werden, so wie es weiter oben schon erwähnt wurde. So ist es beispielsweise möglich, entsprechend der Schaltung nach Fig. 3 Informationsbits aus vier Hilfsdatenströmen zu Datenblöcken hinzuzufügen.The preceding description applies to the addition of an information bit from only one auxiliary data stream to a data block, so that an information block preferably occurs instead of every 11th transmission block. With a corresponding frequency and dependent scanning speed, information bits from more than one auxiliary data stream can also be added, as already mentioned above. For example, it is possible to add information bits from four auxiliary data streams to data blocks in accordance with the circuit according to FIG. 3.
Zur Durchführung dieses Verfahrens wird an den Taktteiler 12 ein weiterer Taktteiler 24 angeschlossen, der nach jeweils vier Taktperioden einen Impuls abgibt, der als Steuersignal auf einen Umschalter 25 gegeben wird. An den Umschalter 25 sind außerdem vier Hilfsdatenströme D 1 bis D 4 angeschlossen. Nach Maßgabe des Steuersignals des Taktteilers 24 wird vom Umschalter 25 jeweils ein Informationsbit IB eines der Hilfsdatenströme auf den 6. Umschalter 10 gegeben und dort, wie schon für Fig. 1 beschrieben, einem Datenblock hinzugefügt, so daß sich ein Informationsblock mit 6 Bits ergibt.To carry out this method, a further clock divider 24 is connected to the clock divider 12 , which emits a pulse after every four clock periods, which is given as a control signal to a changeover switch 25 . Four auxiliary data streams D 1 to D 4 are also connected to the changeover switch 25 . In accordance with the control signal of the clock divider 24 , an information bit IB of one of the auxiliary data streams is given to the 6th changeover switch 10 by the changeover switch 25 and, as already described for FIG. 1, is added to a data block there, so that an information block with 6 bits results.
Solange nur Informationsbits eines Hilfsdatenstromes verwendet werden, reicht die oben beschriebene Synchronisierung zur Rückgewinnung der binären Information aus. Bei mehr als einem Hilfsdatenstrom ist eine zusätzliche Synchronisierung der unterschiedlichen Hilfsdatenströme erforderlich. Dazu kann beispielsweise der Anschluß D 4 des Umschalters 25 verwendet werden, der mit dem Ausgang eines Taktteilers 26 verbunden ist. Der Taktteiler 26 ist mit dem Taktteiler 24 verbunden und liefert nach je zwei Takten einen Impuls. Es erfolgt dadurch die richtige Zuordnung der Informationsbits aus den einzelnen Hilfsdatenströmen.As long as only information bits of an auxiliary data stream are used, the synchronization described above is sufficient to recover the binary information. If there is more than one auxiliary data stream, additional synchronization of the different auxiliary data streams is required. For this purpose, the connection D 4 of the switch 25 can be used, for example, which is connected to the output of a clock divider 26 . The clock divider 26 is connected to the clock divider 24 and delivers a pulse after every two clocks. This ensures that the information bits from the individual auxiliary data streams are assigned correctly.
Auf der Empfängerseite werden die Informationsbits der vier Hilfsdatenströme nach Fig. 4 beispielsweise wie folgt getrennt zurückgewonnen:On the receiver side, the information bits of the four auxiliary data streams according to FIG. 4 are recovered separately, for example as follows:
Der Taktteiler 22 steuert einen zusätzlichen Taktteiler 27, der nach jeweils vier Eingangsimpulsen einen Ausgangsimpuls liefert, der einem Decoder 28 zugeführt wird. Über einen Zwischenspeicher 29 werden die Informationsbits an die zugehörigen Ausgänge der Hilfsdatenströme gegeben. Im Zwischenspeicher 29 wird immer nur die Information gespeichert, die dem betreffenden Decodierzustand entspricht. The clock divider 22 controls an additional clock divider 27 which , after every four input pulses, delivers an output pulse which is fed to a decoder 28 . The information bits are sent to the associated outputs of the auxiliary data streams via a buffer 29 . Only the information that corresponds to the relevant decoding state is stored in the buffer 29 .
D 4 ist wie schon für die Senderseite beschrieben der Synchronisierkanal. Er wird vorzugsweise mit der Bitfolge 010101.... belegt. Die an D 4 liegende Signalfolge wird mit einer von einem Taktteiler 30 erzeugten Signalfolge als Referenz verglichen. Der Taktteiler 30 liefert nach je zwei Eingangsimpulsen einen Ausgangsimpuls. Der Vergleich erfolgt mittels eines EXOR-Gatters 31. Wenn am Ausgang A 4 ein Fehler festgestellt wird, dann stimmt die Synchronisierung nicht. Über S 3 wird der Taktteiler 27 dann solange veranlaßt, jeweils einen Raster bzw. Takt weiterzugehen, bis bei A 4 kein Fehler mehr vorliegt. Die Informationsbits werden dann den Ausgängen D 1 bis D 3 richtig zugeordnet.As already described for the transmitter side, D 4 is the synchronization channel. It is preferably assigned the bit sequence 010101 .... The signal sequence at D 4 is compared with a signal sequence generated by a clock divider 30 as a reference. The clock divider 30 delivers an output pulse after every two input pulses. The comparison is carried out using an EXOR gate 31 . If an error is detected at output A 4 , then the synchronization is not correct. Via S 3 , the clock divider 27 is then prompted to continue one grid or cycle at a time until A 4 no longer has an error. The information bits are then correctly assigned to the outputs D 1 to D 3 .
Die Erfindung wurde im Vorangehenden zum Teil mit speziellen Zahlenangaben von Frequenzen bzw. Bitraten erläutert. Dabei werden nur international genormte Übertragungssysteme erwähnt. Selbstverständlich ist das Verfahren auch anwendbar, wenn nicht genormte Übertragungssysteme eingesetzt werden.The invention has been made in the foregoing in part with special numerical data of frequencies or bit rates explained. It will only be international standardized transmission systems mentioned. Of course it is The method can also be used if the transmission systems are not standardized be used.
Der Synchronisierkanal D 4 enthält keine eigentliche Dateninformation, da er nur der Synchronisierung der anderen Datenströme D 1 bis D 3 dient. Prinzipiell ist es möglich, auch über den Synchronisierkanal noch eine Information zu übertragen, die dann allerdings wesentlich niederfrequenter als die anderen Datenströme sein muß. Diese Zusatzinformation kann beispielsweise aus einem Datenstrom von 300 Bit/s entnommen werden. Das wäre beispielsweise ein digitalisiertes Telemetriesignal, das auch die Bezeichnung "ISM"-Signal hat.The synchronization channel D 4 does not contain any actual data information, since it only serves to synchronize the other data streams D 1 to D 3 . In principle, it is also possible to transmit information via the synchronization channel, which then, however, must be significantly lower in frequency than the other data streams. This additional information can be obtained, for example, from a data stream of 300 bit / s. That would be, for example, a digitized telemetry signal, which is also called the "ISM" signal.
Claims (5)
- der Datenstrom auf der Senderseite in Datenblöcke mit jeweils n Bits unterteilt wird,
- die Datenblöcke in einem Festwertspeicher mit vorher festgelegter Zuordnung in Sendeblöcke mit (n + l) Bits umgesetzt werden,
- die Sendeblöcke auf die Übertragungsstrecke gegeben und mit erhöhter Geschwindigkeit übertragen werden,
- die Sendeblöcke auf der Empfängerseite in einem Festwertspeicher mit gleicher Zuordnung wie auf der Senderseite wieder in Datenblöcke mit n Bits umgesetzt werden und
- Sendeblöcke, die wegen Verfälschung ihrer Binärinformation nicht in Datenblöcke umgesetzt werden können zur Fehlererkennung ausgewertet werden,
dadurch gekennzeichnet,
- daß auf der Senderseite in gleichbleibenden Abständen unter Umgebung des Festwertspeichers (4) anstelle eines Sendeblocks ein Informationsblock mit (n + 1) Bits in den Datenstrom eingefügt wird,
- daß der Informationsblock aus einem der Datenblöcke mit n Bits besteht, dem ein aus mindestens einem Hilfsdatenstrom entnommenes Informationsbit hinzugefügt wird,
- daß das Informationsbit den Datenblöcken immer an der gleichen Position hinzugefügt wird,
- daß die Frequenz des Hilfsdatenstroms mindestens um den Faktor "2" niedriger als die Frequenz des Datenstroms ist,
- daß das Informationsbit auf der Empfängerseite aus dem Informationsblock herausgefiltert wird und
- daß der n Bits aufweisende Datenblock des Informationsblocks unter Umgehung des Festspeichers (18) wieder in den Datenstrom eingefügt wird. 1. Method for the transmission of digital data, which are transmitted in the form of a data stream consisting of bits via optical fibers from a transmitter to a receiver, in which
the data stream on the transmitter side is divided into data blocks with n bits each,
the data blocks in a read-only memory with a predetermined assignment are converted into transmission blocks with ( n + 1) bits,
the transmission blocks are placed on the transmission path and are transmitted at increased speed,
- The transmission blocks on the receiver side in a read-only memory with the same assignment as on the transmitter side are converted back into data blocks with n bits and
- Send blocks that cannot be converted into data blocks due to falsification of their binary information are evaluated for error detection,
characterized by
- That an information block with ( n + 1) bits is inserted into the data stream instead of a transmission block on the transmitter side at constant intervals in the vicinity of the read-only memory ( 4 ),
that the information block consists of one of the data blocks with n bits, to which an information bit taken from at least one auxiliary data stream is added,
that the information bit is always added to the data blocks in the same position,
that the frequency of the auxiliary data stream is at least a factor of "2" lower than the frequency of the data stream,
- That the information bit on the receiver side is filtered out of the information block and
- That the n- bit data block of the information block is bypassed the fixed memory ( 18 ) is inserted again in the data stream.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853531991 DE3531991A1 (en) | 1985-08-06 | 1985-09-07 | Method for transmitting digital data |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3528149 | 1985-08-06 | ||
| DE19853531991 DE3531991A1 (en) | 1985-08-06 | 1985-09-07 | Method for transmitting digital data |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3531991A1 true DE3531991A1 (en) | 1987-02-12 |
Family
ID=25834774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19853531991 Withdrawn DE3531991A1 (en) | 1985-08-06 | 1985-09-07 | Method for transmitting digital data |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3531991A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0367093A2 (en) * | 1988-11-02 | 1990-05-09 | Hewlett-Packard Company | DC-free line code for arbitrary data transmission |
| US5438621A (en) * | 1988-11-02 | 1995-08-01 | Hewlett-Packard Company | DC-free line code and bit and frame synchronization for arbitrary data transmission |
| DE4410563B4 (en) * | 1993-04-02 | 2005-04-28 | Thomson Consumer Electronics | Apparatus for non-additive combining of first and second data signals |
-
1985
- 1985-09-07 DE DE19853531991 patent/DE3531991A1/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0367093A2 (en) * | 1988-11-02 | 1990-05-09 | Hewlett-Packard Company | DC-free line code for arbitrary data transmission |
| EP0367093A3 (en) * | 1988-11-02 | 1991-07-31 | Hewlett-Packard Company | Dc-free line code for arbitrary data transmission |
| US5438621A (en) * | 1988-11-02 | 1995-08-01 | Hewlett-Packard Company | DC-free line code and bit and frame synchronization for arbitrary data transmission |
| DE4410563B4 (en) * | 1993-04-02 | 2005-04-28 | Thomson Consumer Electronics | Apparatus for non-additive combining of first and second data signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2717163B2 (en) | Method and apparatus for adding and removing an additional digital information signal in a multi-level digital transmission | |
| EP0201634B1 (en) | Digital word generator for automatically generating periodic permanent signals from n bit words of all weights and their permutations | |
| DE3344074C2 (en) | ||
| DE3038360A1 (en) | CIRCUIT ARRANGEMENT FOR IDENTIFYING A SYNCHRONIZING WORD IN A DIGITAL SIGNAL TRANSMISSION SYSTEM | |
| DE3125724C2 (en) | ||
| DE3131897C2 (en) | Control signal multiplexing circuit | |
| EP0503486A2 (en) | Line monitoring for SDH-signals | |
| DE3435097C2 (en) | ||
| DE2240218B2 (en) | MONITORING DEVICE FOR A PULSE CODE MODULATION SYSTEM | |
| DE3729732A1 (en) | Data transmission method and device | |
| DE3531991A1 (en) | Method for transmitting digital data | |
| DE3037872C2 (en) | Method and circuit arrangement for the serial transmission of a clock signal and several binary data signals arriving in parallel | |
| DE3438369A1 (en) | Digital data transmission system | |
| EP0059493A1 (en) | Arrangement for decoding a biphase coded signal, as well as utilisation of the arrangement | |
| DE3342638C2 (en) | ||
| EP0160748B1 (en) | Error code insertion for alphabet code converters | |
| DE2242639B2 (en) | TIME MULTIPLEX TELEGRAPHY SYSTEM FOR NESTING BY CHARACTER | |
| EP0359072B1 (en) | Digital information transmission system with transmission of additional information | |
| DE3530219C2 (en) | ||
| DE2741823C3 (en) | Sewer monitoring system | |
| DE3522346A1 (en) | Method for transmitting data via optical waveguides | |
| DE2624101C3 (en) | Decoding method for an HDB decoder | |
| DE2023740C3 (en) | Device for multiplex coding and decoding of two-valued signals | |
| DE1917891C3 (en) | Method and circuit arrangement for receiving and forwarding pulse code modulated message signals in a PCM exchange | |
| DE2807074C2 (en) | Radio relay system for time division multiplex transmission of digital signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |