DE3537047C2 - Verfahren zur lokalen Oxidation von Silizium - Google Patents
Verfahren zur lokalen Oxidation von SiliziumInfo
- Publication number
- DE3537047C2 DE3537047C2 DE3537047A DE3537047A DE3537047C2 DE 3537047 C2 DE3537047 C2 DE 3537047C2 DE 3537047 A DE3537047 A DE 3537047A DE 3537047 A DE3537047 A DE 3537047A DE 3537047 C2 DE3537047 C2 DE 3537047C2
- Authority
- DE
- Germany
- Prior art keywords
- oxide
- silicon
- nitride
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/117—Oxidation, selective
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/131—Reactive ion etching rie
Description
Die Erfindung betrifft ein Verfahren zur lokalen Oxidation von
Silizium zur Herstellung integrierter elektronischer Komponenten
gemäß Oberbegriff des Patentanspruchs 1. Ein derartiges Verfahren
ist aus US 4,374,698 bekannt.
Das Verfahren, bei dem Oxid in ausgewählten
Zonen einer ebenen Siliziumoberfläche aufwachsen gelassen
wird, wird gewöhnlich für die Feldisolation in MOS- und
CMOS-Verfahren verwendet, da sie eine Selbstausrichtung
der Isolierungsimplantation schafft und steile Stufen am
Rand verhindert.
Diese Technologie macht die folgende Folge von Herstel
lungsschritten erforderlich:
- a. Das Aufwachsenlassen eines dünnen Oxids (30 bis 90 nm) auf einem Siliziumsubstrat;
- b. das Aufbringen einer dünnen Schicht aus Silizium nitrid (90 bis 300 nm);
- c. das Aufbringen von Fotolack und eine Maskierung;
- d. ein Ätzen des Siliziumnitrids in einem Plasma, das selektiv gegenüber dem darunterliegen den Oxid ist, mit einer Entfernung des Nitrids von der Zone, wo das Feldoxid wachsen soll;
- e. das Entfernen des Fotolacks;
- f. bei Bedarf das Entfernen des anfänglichen Oxids von der Zone, die nicht länger mit Nitrid bedeckt ist, und das Wachsenlassen des Feldoxids;
- g. das Entfernen des restlichen Nitrids und des darun terliegenden anfänglichen dünnen Oxids und Festlegen der aktiven Zonen, die nicht mit Feldoxid versehen sind.
Der Hauptnachteil der derzeitigen Technologie
liegt in der Entstehung eines sog. "Vogelschnabels", d. h. dem Wachsen von
Oxidkeilen unter dem Nitrid an den Rändern der damit
bedeckten Zone. Dieses Phänomen bringt einen Verlust von
0,5 bis 1 µm der Nennabmessungen der aktiven Zone mit
sich und begrenzt somit die Schaltungsdichte.
Es ist aus der Literatur bekannt, daß die Länge des
Schnabels direkt proportional zur Dünne des
Nitrids und zur Dicke des darunterliegenden Oxids ist.
Gleichzeitig sind derzeitige Verfahren zum Ätzen von
Nitrid in Plasma oder in RIE (reaktives Ionenätzen) etwas
selektiv gegenüber dem Oxid, ätzen jedoch Silicium viel
schneller als sie Nitrid ätzen.
Das Verhältnis der Oxiddicke zur Nitriddicke kann daher
nicht besonders stark reduziert werden, um nicht zu
riskieren, daß während des Nitridätzens auch das gesamte
Oxid weggeätzt wird, mit dem darauf folgenden Ätzen und einer
ernsthaften Beschädigung des darunterliegenden
Siliziums.
Das naßchemische Ätzen des Nitrids schafft eine größere
Selektivität, ist jedoch derzeit nicht in Gebrauch wegen
der hohen Konzentration von Defekten und einer schlechten
Abmessungssteuerung.
Derzeit richten sich die Anstrengungen auf diesem Gebiet
hauptsächlich auf das Auffinden von Plasma- oder RIE-
Nitridätzverfahren, die selektiver hinsichtlich des Oxids
sind. Zufriedenstellende Lösungen des Problems sind
jedoch nicht verfügbar.
Aus der Druckschrift US 4,374,698 ist ein gattungsgemäßen Verfahren zur Herstellung
einer Halbleitervorrichtung bekannt, bei dem eine Siliziumdioxidschicht
und eine darüber angeordnete Siliziumnitridschicht durch
bringen mit Bestandteilen eines in einem Gasgemisch gebildeten Plasmas geätzt werden, wobei das Gasgemisch eine durch
CF₄ dargestellte Fluorverbindung, eine durch O₂ oder durch NO
dargestellte Sauerstoffverbindung und 1 bis 15 Vol.-% einer gasförmigen
Verbindung, die ein anderes Halogen als Fluor enthält (geeignete
Verbindungen sind Chlorverbindungen, wie etwa CF₂Cl₂, Cl₂, CCl₄,
CFCl₃, HCl usw., oder Bromverbindungen, wie etwa CF₃Br, CF₂Br₂,
HBr, Br₂, BrF₃, BrF₅ usw.) Im
Ergebnis ist das Plasma hinsichtlich Siliziumdioxid selektiv bezüglich
des Siliziumnitrids: Siliziumnitrid wird mindestens fünfmal schneller als
Siliziumdioxid fortgeätzt; die schützende Siliziumdioxidschicht kann
daher bei einer Dicke im Bereich von 20 nm bis 100 nm verhältnismäßig
dünn sein. Derartige Dickenwerte sind jedoch nicht klein genug, um die
Ausdehnung des Vogelschnabels zu begrenzen.
In seinem Aufsatz "Selective reactive ion etching of silicon dioxide" in
"Solid State Technology", April 1984, Seiten 214-218, offenbart J.S.
Chang, daß ein 9 : 1-Gemisch von CHF₃ und CO₂ als hochselektives
Ätzmittel für Silizumdioxid bezüglich Silizum verwendet werden kann,
wobei die Ätzgeschwindigkeit für Silizumdioxid mindestens 20mal
höher ist als diejenige für Silizum.
Aus der Druckschrift US 4,354,897 sind Ausführungen über die
Möglichkeit des Gebrauchs von CHF₃ zum Ätzen von Silizumnitrid
bekannt.
Der Erfindung liegt die Aufgabe zugrunde, ein
Verfahren zur lokalen Oxidation von Silizium zur Herstellung integrierte elektronische Komponenten
verfügbar zu machen, das die Ausmaße des Vogelschnabels
und folglich die damit verbundenen Abmessungsverluste
begrenzt, während eine gute Ausbeute und Steuerung der
Abmessungen aufrecht erhalten wird.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1
gelöst.
Dies gibt die Möglichkeit des Nitridätzens und bei Bedarf
des Ätzens des darunterliegenden Oxids ohne die Gefahr
einer Beschädigung des Siliziums. Die Oxidschicht kann
daher dünner sein (weniger als 10 nm) und verursacht
folglich einen sehr kleinen Vogelschnabel. Abmessungs
verluste werden daher vernachlässigbar und es gibt keine
unerwünschten Verluste an Ausbeute und Abmessungskontrol
le.
Eine geeignete RIE-Ätzmethode mit hoher Selektivität
gegenüber Silizium wird kommerziell zum Ätzen von
Kontakten verwendet. Es hat sich gezeigt, daß diese
Technologie eine Nitridätzung verfügbar macht, die nur
wenig langsamer als die Oxidätzung ist, während das Ätzen
spontan auf dem Silizium aufhört.
Insbesondere kann ein Gerät für die RIE-Ätzung verwendet
werden, das unter dem Namen A.M.E. 8111 bekannt ist und
ein CHF₃ + CO₂-Plasma mit 75 cm³/min CHF₃ und 6 cm³/min
CO₂ verwendet. Die verwendete Leistung beträgt 1300 W bei
13,5 MHz und der Druck beträgt 8 Pa. Die Oxidätzge
schwindigkeit ist 45 nm/min und die Siliziumätzgeschwin
digkeit beträgt 1,5 nm/min. Die Oxid/Silizium-Selektivität
ist daher 30 : 1.
Die Erfindung und Weiterbildungen der Erfindung werden
nun anhand einer Ausführungsform näher erläutert.
Die Fig. 1 bis 7 zeigen verschiedene Herstellungsschritte
der Reihe nach.
Fig. 1 zeigt ein Siliziumsubstrat 1, auf dem als erstes
ein dünnes Oxid 2 gewachsen ist, das eine
Dicke von weniger als 10 nm aufweist.
Auf dem Oxid 2 wird dann eine Schicht aus Siliziumnitrid
3 (Fig. 2) niedergeschlagen, die vorzugsweise dicker als
200 nm ist.
Nach dem Aufbringen eines Fotolacks 4 (Fig. 3) auf
derjenigen Zone, die dazu bestimmt ist, eine aktive
Fläche der Komponente zu werden, und nach einem geeigne
ten Maskieren wird eine Ätzung des Nitrids 3 und des dünnen
Oxids 2 mit einer RIE-Technologie (reaktives Ionenätzen)
durchgeführt, das hochgradig selektiv gegenüber Silizium
ist. Insbesondere kann das zuvor genannte Gerät A. M.E.
8111 mit CHF₃ + CO₂-Plasma verwendet werden.
Dies ergibt die in Fig. 4 gezeigte Struktur, die bei
Bedarf einer Ionenimplantation unterzogen werden kann, um
die Dotierstoffkonzentration auf der Oberfläche der
ungeschützten Zonen zu korrigieren.
Nach dem Entfernen des Fotolacks 4 nimmt die Struktur das
in Fig. 5 gezeigte Aussehen an, d. h., das Siliziumsub
strat ist mit einer dünnen Oxidschicht 2 und einer Nitrid
schicht 3 lediglich in derjenigen Zone, die dazu bestimmt
ist, der aktive Bereich zu werden, bedeckt.
Nach einer bei Bedarf durchzuführenden Reinigung der
Siliziumoberfläche wird Feldoxid 5 an den Seiten der
zuvor genannten Zone wachsen gelassen und dringt
teilweise in das Siliziumsubstrat ein. Dies gibt der
Komponente die in Fig. 6 gezeigte Konfiguration, bei der
praktisch kein Oxid unter das Nitrid 3 gewachsen ist.
Diese letztere Eigenschaft ist klar das Ergebnis des
dünneren Oxids 2.
Restliches Nitrid 3 und das darunterliegende anfängliche dünne
Oxid 2 werden dann entfernt, um eine endgültige Komponen
te wie die in Fig. 7 gezeigte zu schaffen, die einen
wohldefinierten aktiven Bereich 6 mit minimalem Abmes
sungsverlust aufgrund der Bildung eines Vogelschnabels 7
aufweist.
Claims (2)
1. Schnabelreduzierendes Verfahren für die Herstellung integrierter
elektronischer Komponenten, mit folgenden aufeinanderfolgenden
Schritten:
- (a) Aufwachsenlassen einer Schicht aus dünnem Oxid auf ein Siliziumsubstrat,
- (b) Aufbringen einer Nitridschicht,
- (c) Aufbringen und Maskieren einer Photolack-Schicht,
- (d) Ätzen der Nitridschicht und des darunterliegenden dünnen Oxids an den Seiten von Zonen, die dazu bestimmt sind, aktive Zonen der Komponenten zu werden,
- (e) Entfernen der Photolack-Schicht,
- (f) Aufwachsenlassen von Feldoxid rund um diese Zonen, und
- (g) Entfernen des restlichen Nitrids und des darunterliegenden
anfänglich vorhandenen dünnen Oxids von den genannten
Zonen,
dadurch gekennzeichnet, - (h) daß die Schicht aus dünnem Oxid eine Dicke von kleiner oder gleich 10 nm aufweist und
- (i) daß das Ätzen der Nitridschicht bezüglich des Oxids mittel reaktiven Ionenätzens (RIE-Ätzmethode) mit hoher Selektivität gegenüber Silizium durchgeführt wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß zur Durchführung der RIE-Ätz
methode ein CHF₃ + CO₂ enthaltendes Plasma verwendet wird, wobei die
Zusammensetzung des Plasmas und die Betriebsbedingungen so
gewählt werden, daß ein schnelles
Ätzen von Nitrid und Oxid und ein langsames Ätzen von
Silicium erfolgt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8423283A IT1213230B (it) | 1984-10-23 | 1984-10-23 | Processo planox a becco ridotto per la formazione di componenti elettronici integrati. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3537047A1 DE3537047A1 (de) | 1986-04-24 |
DE3537047C2 true DE3537047C2 (de) | 1995-06-01 |
Family
ID=11205638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3537047A Expired - Fee Related DE3537047C2 (de) | 1984-10-23 | 1985-10-17 | Verfahren zur lokalen Oxidation von Silizium |
Country Status (7)
Country | Link |
---|---|
US (1) | US4897365A (de) |
JP (1) | JPS61101047A (de) |
DE (1) | DE3537047C2 (de) |
FR (1) | FR2572217B1 (de) |
GB (1) | GB2165992B (de) |
IT (1) | IT1213230B (de) |
NL (1) | NL193393C (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5290396A (en) * | 1991-06-06 | 1994-03-01 | Lsi Logic Corporation | Trench planarization techniques |
US5413966A (en) * | 1990-12-20 | 1995-05-09 | Lsi Logic Corporation | Shallow trench etch |
US5248625A (en) * | 1991-06-06 | 1993-09-28 | Lsi Logic Corporation | Techniques for forming isolation structures |
US5225358A (en) * | 1991-06-06 | 1993-07-06 | Lsi Logic Corporation | Method of forming late isolation with polishing |
US5252503A (en) * | 1991-06-06 | 1993-10-12 | Lsi Logic Corporation | Techniques for forming isolation structures |
EP0792516B1 (de) * | 1994-11-18 | 1999-03-10 | Advanced Micro Devices, Inc. | Verfahren zum ätzen von siliziumnitrid mit verstärkung der kritischen abmessung |
US6253704B1 (en) | 1995-10-13 | 2001-07-03 | Mattson Technology, Inc. | Apparatus and method for pulsed plasma processing of a semiconductor substrate |
US5983828A (en) * | 1995-10-13 | 1999-11-16 | Mattson Technology, Inc. | Apparatus and method for pulsed plasma processing of a semiconductor substrate |
US6794301B2 (en) | 1995-10-13 | 2004-09-21 | Mattson Technology, Inc. | Pulsed plasma processing of semiconductor substrates |
US5861339A (en) * | 1995-10-27 | 1999-01-19 | Integrated Device Technology, Inc. | Recessed isolation with double oxidation |
US5882993A (en) | 1996-08-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Integrated circuit with differing gate oxide thickness and process for making same |
US6033943A (en) * | 1996-08-23 | 2000-03-07 | Advanced Micro Devices, Inc. | Dual gate oxide thickness integrated circuit and process for making same |
KR19980064466A (ko) * | 1996-12-23 | 1998-10-07 | 윌리엄비.켐플러 | 이산화탄소로 실리콘 산화물을 에칭하는 공정 |
US5926730A (en) * | 1997-02-19 | 1999-07-20 | Micron Technology, Inc. | Conductor layer nitridation |
US5962914A (en) * | 1998-01-14 | 1999-10-05 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
JPH11214355A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | 異方性ドライエッチング方法 |
US6531364B1 (en) | 1998-08-05 | 2003-03-11 | Advanced Micro Devices, Inc. | Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer |
US20050287916A1 (en) * | 2004-01-23 | 2005-12-29 | Sheltman David A | Pneumatically actuated stunt device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4080718A (en) * | 1976-12-14 | 1978-03-28 | Smc Standard Microsystems Corporation | Method of modifying electrical characteristics of MOS devices using ion implantation |
US4283249A (en) * | 1979-05-02 | 1981-08-11 | International Business Machines Corporation | Reactive ion etching |
JPS5691446A (en) * | 1979-12-25 | 1981-07-24 | Seiko Epson Corp | Forming of element segregation region of semiconductor integrated circuit |
JPS56114319A (en) * | 1980-02-14 | 1981-09-08 | Fujitsu Ltd | Method for forming contact hole |
EP0040081B1 (de) * | 1980-05-12 | 1984-09-12 | Fujitsu Limited | Verfahren und Vorrichtung zum Plasma-Ätzen |
JPS56158873A (en) * | 1980-05-14 | 1981-12-07 | Hitachi Ltd | Dry etching method |
US4324611A (en) * | 1980-06-26 | 1982-04-13 | Branson International Plasma Corporation | Process and gas mixture for etching silicon dioxide and silicon nitride |
NL8004005A (nl) * | 1980-07-11 | 1982-02-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
JPS5775429A (en) * | 1980-10-28 | 1982-05-12 | Toshiba Corp | Manufacture of semiconductor device |
US4330931A (en) * | 1981-02-03 | 1982-05-25 | Intel Corporation | Process for forming metal plated regions and lines in MOS circuits |
US4454647A (en) * | 1981-08-27 | 1984-06-19 | International Business Machines Corporation | Isolation for high density integrated circuits |
US4376672A (en) * | 1981-10-26 | 1983-03-15 | Applied Materials, Inc. | Materials and methods for plasma etching of oxides and nitrides of silicon |
US4563227A (en) * | 1981-12-08 | 1986-01-07 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a semiconductor device |
US4484979A (en) * | 1984-04-16 | 1984-11-27 | At&T Bell Laboratories | Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer |
US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
-
1984
- 1984-10-23 IT IT8423283A patent/IT1213230B/it active
-
1985
- 1985-09-30 GB GB08524041A patent/GB2165992B/en not_active Expired
- 1985-10-07 NL NL8502733A patent/NL193393C/nl not_active IP Right Cessation
- 1985-10-17 DE DE3537047A patent/DE3537047C2/de not_active Expired - Fee Related
- 1985-10-22 JP JP60234661A patent/JPS61101047A/ja active Pending
- 1985-10-23 FR FR858515760A patent/FR2572217B1/fr not_active Expired - Lifetime
-
1987
- 1987-11-23 US US07/124,440 patent/US4897365A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
NL8502733A (nl) | 1986-05-16 |
GB2165992A (en) | 1986-04-23 |
IT1213230B (it) | 1989-12-14 |
IT8423283A0 (it) | 1984-10-23 |
FR2572217A1 (fr) | 1986-04-25 |
DE3537047A1 (de) | 1986-04-24 |
JPS61101047A (ja) | 1986-05-19 |
NL193393C (nl) | 1999-08-03 |
GB2165992B (en) | 1988-11-09 |
GB8524041D0 (en) | 1985-11-06 |
FR2572217B1 (fr) | 1990-03-30 |
US4897365A (en) | 1990-01-30 |
NL193393B (nl) | 1999-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3537047C2 (de) | Verfahren zur lokalen Oxidation von Silizium | |
EP0010624B1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
EP0111086B1 (de) | Verfahren zum Herstellen von Strukturen mit Abmessungen im Submikrometerbereich und die Anwendung dieses Verfahrens zur Herstellung einer tiefen dielektrischen Isolation mit Submikrometerbreite in einem Siliciumkörper | |
DE102006062035B4 (de) | Verfahren zum Entfernen von Lackmaterial nach einer Implantation mit hoher Dosis in einem Halbleiterbauelement | |
EP0020998B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
DE3334624C2 (de) | ||
DE4142469B4 (de) | Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen | |
DE4109184C2 (de) | Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils | |
DE1589810A1 (de) | Halbleiterbauelement | |
DE2615754C2 (de) | ||
EP0018520A1 (de) | Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung | |
DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
DE10351008A1 (de) | Verbesserte Technik zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe | |
DE4446850C2 (de) | Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung | |
WO2007147790A1 (de) | Verfahren zur selektiven entspiegelung einer halbleitergrenzfläche durch eine besondere prozessführung | |
DE19716687B4 (de) | Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung | |
EP0166893A1 (de) | Trockenätzverfahren | |
DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
DE4447148C2 (de) | Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung | |
DE19645440C2 (de) | Verfahren zur Isolierung von Bauelementen einer Halbleiter-Vorrichtung | |
DE1923035A1 (de) | Verfahren zur Herstellung eines Halbleiterelements mit Passivierfilm | |
DE19859090B4 (de) | Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken | |
EP0028786A1 (de) | Ionenimplantationsverfahren | |
DE2900747C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE10306310A1 (de) | Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N¶2¶-Implantierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |