DE3543471C1 - In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen - Google Patents

In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen

Info

Publication number
DE3543471C1
DE3543471C1 DE3543471A DE3543471A DE3543471C1 DE 3543471 C1 DE3543471 C1 DE 3543471C1 DE 3543471 A DE3543471 A DE 3543471A DE 3543471 A DE3543471 A DE 3543471A DE 3543471 C1 DE3543471 C1 DE 3543471C1
Authority
DE
Germany
Prior art keywords
selector
logic
field
inputs
logic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3543471A
Other languages
English (en)
Inventor
Werner Brockmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wincor Nixdorf International GmbH
Original Assignee
Nixdorf Computer AG
Nixdorf Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nixdorf Computer AG, Nixdorf Computer Corp filed Critical Nixdorf Computer AG
Priority to DE3543471A priority Critical patent/DE3543471C1/de
Priority to EP86114347A priority patent/EP0231434B1/de
Priority to DE8686114347T priority patent/DE3677752D1/de
Priority to AT86114347T priority patent/ATE61176T1/de
Priority to US06/937,560 priority patent/US4818902A/en
Priority to JP61290320A priority patent/JPS62139412A/ja
Application granted granted Critical
Publication of DE3543471C1 publication Critical patent/DE3543471C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays

Description

Die Erfindung betrifft einen in integrierter Technik hergestellten Baustein zur Erstellung integrierter Schaltungen mit einer Mehrzahl von Eingängen, mindestens einem UND-Verknüpfungsfeld und einem diesem nachgeschalteten ODER-Verknüpfungsfeld, wobei mindestens eines der Verknüpfungsfelder programmierbar ist.
Derartige als "programmierbare Logik-Arrays" bekannten Bausteine können mit Hilfe von Masken oder auch auf elektrischem Wege programmierbar sein. Die elektrische Programierung kann wie beispielsweise bei programmierbaren Festwertspeichern (PROM) erfolgen. Die genannten Bausteine erhalten ihre Flexibilität dadurch, daß sie z. B. direkt beliebige boolesche Gleichungen realisieren können. Dadurch kann die Spezifizierung der zu realisierenden Schaltung mit relativ einfachen Softwarewerkzeugen vorgenommen werden. Die elektrische Programmierbarkeit bietet den Vorteil, daß die Anwender spezielle Schaltkreise auch in kleinen Stückzahlen selbst ohne großen Zeit- und Kostenaufwand definieren können. Zur Spezifizierung werden dabei entsprechende Verbindungen innerhalb der Verknüpfungsfelder hergestellt bzw. alle übrigen Verbindungen unterbrochen, so daß eine Verkopplung an den Kreuzungspunkten der Verknüpfungsfelder entsprechend der Beschreibung vorgenommen wird. Die Arraystruktur der Verknüpfungsfelder bietet dabei den Vorteil, daß alle denkbaren Verknüpfungen der Eingangsgrößen untereinander und gegebenenfalls mit zurückgeführten Signalen vorgenommen werden können. Bei den Verknüpfungen kann in den programmierbaren Abschnitten von "Wired-AND", "Wired-OR", "Wired-NOR" bzw. "Wired-NAND"-Verknüpfungen Gebrauch gemacht werden.
Die bisher bekannten Strukturen der vorstehend beschriebenen Art haben den Nachteil, daß im UND-Verknüpfungsfeld nur eine kleine Anzahl aller möglichen Kombinationen der Eingangssignale auscodiert werden kann, so daß die Anzahl der möglichen Produktterme einen Engpaß darstellt, der gegebenenfalls zur Einschränkung der Komplexität der Funktionen des Bausteins führen kann.
Aus dem IBM Technical Disclosure Bulletin, Vol. 25, Nr. 12, May 1983, Seiten 6488 bis 6490, ist es bei einer PLA-Struktur der eingangs genannten Art bekannt, zwischen einem UND- und einem ODER-Verknüpfungsfeld eine programmierbare Stufe zur durch Programmierung wahlweisen Inversion der dem ODER-Verknüpfungsfeld vom UND- Verknüpfungsfeld zugeführten Signale vorzusehen. Der Aufwand, der wegen der Programmierbarkeit für jeden programmierbaren Kreuzungspunkt getrieben werden muß, ist im Vergleich zu einem Baustein mit einer fest vorgegebenen logischen Struktur um ein Vielfaches größer. Dies erhöht ebenfalls die erforderliche Fläche des Bausteins und die Kosten.
Der Erfindung liegt die Aufgabe zugrunde, einen Baustein der eingangs genannten Art so auszubilden, daß der Aufwand für die Bausteinfläche, die erforderlichen Leitungen und die Programmierung ohne Einbußen an Flexibilität reduziert wird bzw. daß bei vergleichbarem Aufwand die Flexibilität erhöht wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß dem ODER-Verknüpfungsfeld ein Selektor nachgeschaltet ist, der mindestens einen Teil der Ausgänge des ODER- Verknüpfungsfeldes in Abhängigkeit von Steuersignalen selektiert. Als Selektor wird dabei ein Element oder eine Schaltungsanordnung bezeichnet, die aus ersten Signalen (Datensignalen), die über eine erste Gruppe von Signalleitungen angeboten werden, in Abhängigkeit von zweiten Signalen (Steuersignalen), die über eine zweite Leitungsgruppe ankommen, bestimmte Signale auswählt.
Es besteht nun die Möglichkeit, die Eingänge des Bausteins in zwei Gruppen aufzuteilen, wobei die Eingänge einer Gruppe in der bekannten Weise dem UND-Verknüpfungsfeld zugeführt werden, während die Eingänge der zweiten Gruppe mit den Steuereingängen des Selektors verbunden sind. Dadurch, daß bei vorgegebener Gesamtzahl der Eingänge die Anzahl der Eingänge des UND-Verknüpfungsfeldes verringert wird, wird bei gleichbleibender Anzahl von Produkttermen die Größe des Verknüpfungsfeldes verringert, die Flexibilität des Bausteines und die Komplexität der möglichen Funktionen erhöht. Andererseits kann bei gleichbleibendem Funktionsumfang bezüglich dieser Eingänge die Anzahl der Produktterme verringert und damit die Größe des UND-Verknüpfungsfeldes in zweierlei Hinsicht verkleinert werden. Das ODER-Verknüpfungsfeld wird im allgemeinen so strukturiert, daß jedem Ausgang des Selektors bei s Steuereingängen 2 s Ausgänge des ODER-Verknüpfungsfeldes zugeordnet werden, die entsprechend den s Steuereingängen ausgewählt werden.
Neben der Einsparung an Fläche ergibt sich in der Regel auch ein Gewinn an Verarbeitungsgeschwindigkeit. Zudem läßt die Reduzierung des Aufwandes eine gleichzeitige Verringerung der Leistungsaufnahme erwarten. Die erfindungsgemäße Struktur bietet ferner den Vorteil, daß die Logikminimierung vereinfacht bzw. effektiver gestaltet wird, da die Selektor-Steuereingänge im Gegensatz zu den Dateneingängen, bei denen eine vollständige Decodierung wegen der begrenzten Zahl von Produkttermen nicht möglich ist, vollständig ausdecodiert werden. Es entsteht auf diese Weise ein zusätzlicher Feiheitsgrad, nämlich die Zuordnung der Eingänge.
Die erfindungsgemäße Lösung ist auf alle Arten von programmierbaren Logik-Arrays anwendbar unabhängig davon, ob diese mit Registern und/oder logischen Ausgangsschaltungen verbunden sind oder Rückführungen aufweisen.
Die zur Steuerung des Selektors bestimmten Eingänge des Bausteins können direkt oder auch über Leitungen des UND- Verknüpfungsfeldes und des ODER-Verknüpfungsfeldes mit den Steuereingängen des Selektors verbunden sein. Im letzteren Falle werden Laufzeitunterschiede zwischen beiden Eingangssignalgruppen, d. h. zwischen den Datensignalen und den Steuersignalen eliminiert.
Anstelle eines fest vorgegebenen Selektors kann dieser auch ganz oder teilweise programmierbar ausgeführt sein. Dadurch ist eine vollständige Decodierung nicht mehr erforderlich, und es läßt sich seine Größe und die des ODER- Verknüpfungsfeldes reduzieren.
Der Selektor kann auch durch rückgeführte Signale oder durch interne Signale, z. B. Ausgänge des UND- und/oder ODER- Verknüpfungsfeldes bzw. von Registern gesteuert werden. Es können auch gegebenenfalls mehrere Selektoren kaskadenartig hintereinandergeschaltet sein. Im übrigen ist die erfindungsgemäße Struktur mit anderen auf demselben Substrat (Chip) befindlichen Schaltungsbausteinen kombinierbar.
Die folgende Beschreibung erläutert in Verbindung mit den Zeichnungen die Erfindung anhand von Ausführungsbeispielen. Es zeigt
Fig. 1 eine schematische Darstellung eines bekannten programmierbaren Logik-Arrays,
Fig. 2 eine schematische Darstellung der erfindungsgemäßen Struktur und
Fig. 3 eine der Fig. 2 entsprechende Darstellung einer erweiterten Ausführungsform der Erfindung.
Fig. 1 zeigt ein herkömmliches sogenanntes "programmable logic-array" mit einem matrixförmigen UND-Verknüpfungsfeld 10 mit Eingängen 11, an das sich ein ebenfalls matrixförmiges ODER-Verknüpfungsfeld 12 anschließt. Die Eingangssignale werden den Leitungen 14 des UND- Verknüpfungsfeldes 10 durch Phasensplitter 16 direkt und invertiert zugeführt. Die an den Ausgängen 18 des ODER- Verknüpfungsfeldes 12 auftretenden Ausgangssignale können in beliebiger Weise weiter verarbeitet werden. An den Kreuzungspunkten der Leitungen der Verknüpfungsfelder sind die Verbindungen zwischen den sich kreuzenden Leitungen auftrennbar. Bei der Auslieferung des Bausteins sind z. B. alle Verbindungen intakt. Zur Programmierung werden überflüssige Verbindungen durch Überspannung durchgebrannt.
Die Anzahl der Verknüpfungen bestimmt direkt die Größe des Bausteins und damit neben der Laufzeit der Signale auch die Herstellungskosten.
Fig. 2 zeigt den schematischen Aufbau eines erfindungsgemäßen Bausteins. Dem ODER-Verknüpfungsfeld 12 ist ein Selektor, z. B. ein Multiplexer 20 nachgeschaltet, dessen Dateneingänge 22 mit den Ausgängen 18 des ODER-Verknüpfungsfeldes 12 verbunden sind. Ein Teil der Eingänge 11 des UND-Verknüpfungsfeldes 10 ist mit den Steuereingängen 24 des Selektors 20 verbunden. Das UND-Verknüpfungsfeld kann in Anpassung an die verbliebenen Eingänge 14 verkleinert werden. Umgekehrt kann bei gleicher Flächengröße des Bausteins gegenüber der Struktur gemäß Fig. 1 die Flexibilität dadurch erhöht werden, daß die Anzahl der Produktterme des UND-Verknüpfungsfeldes 10 gleich bleibt. Jedem der a Ausgänge 26 des Selektors 20 sind im allgemeinen 2 s Ausgänge 18 des ODER-Verknüpfungsfeldes 12 zugeordnet, so daß sich die Ausgänge 18 des ODER- Verknüpfungsfeldes in a Gruppen zu 2 s Ausgängen ordnen lassen.
Die an den Steuereingängen 24 ankommenden Steuersignale können auch durch das UND-Verknüpfungsfeld und das ODER- Verknüpfungsfeld hindurchgeschleift werden, um Laufzeitunterschiede zwischen den Steuersignalen und den an den Dateneingängen 22 ankommenden Datensignalen zu vermeiden.
Fig. 3 zeigt eine Ausführungsform, bei der r Ausgänge des Selektors 20 einem Register 28 zugeführt werden, dessen Ausgänge 30 wiederum dem UND-Verknüpfungsfeld 10 zugeführt werden. Es kann auch z. B. eine einfache Rückführung ohne Register 28 vorgesehen sein. Man erhält am Ausgang des ODER-Verknüpfungsfeldes 12 (r+a) · 2 s Ausgangssignale, die auf den Selektor 20 gegeben werden. Auch die Steuereingänge des Selektors 20 können mit zurückgeführten Signalen belegt werden. Ebenso kann der Selektor durch interne Signale gesteuert werden. Den übrigen Ausgängen des Selektors können beliebige weitere integrierte Schaltungsbausteine nachgeordnet werden.
Die Herstellungstechnologie spielt bei der erfindungsgemäßen Anordnung wie bei herkömmlichen Logik-Arrays keine Rolle. Ebenso ist die Art der Programmierung für die erfindungsgemäße Struktur nicht wesentlich. Je nach Betrachtungsweise läßt sich der Aufwand für die erforderliche Bausteinfläche und/oder die Programmierung erheblich senken bei gleichzeitiger Verkürzung der Signallaufzeiten und gegebenenfalls einer Erhöhung der Flexibilität des Bausteins. Der verringerte Aufwand für die Programmierung ist besonders wesentlich, wenn man bedenkt, daß für die Programmierung eine Ansteuerung der Programmierungspunkte, Transistoren je Programmierpunkt, Stromquellen, Programmiergeräte und Programmierzeit vorhanden sein müssen. Durch Variationen der verschiedenen Parameter kann die erfindungsgemäße Struktur an die jeweiligen Bedürfnisse angepaßt werden, je nachdem, ob man primär eine Einsparung an Bausteinfläche, eine Verringerung des Programmieraufwandes oder eine Verkürzung der Signallaufzeiten erreichen will. Weil nicht alle Vorteile gleichzeitig oder in gleichem Umfange auftreten, ist eine Optimierung der Parameter erforderlich.
Im folgenden Beispiel sollen zwei völlig willkürliche Funktionen y 1 und y 2 aus den Eingangsgrößen A, B und C in herkömmlicher Weise und gemäß der erfindungsgemäßen Lösung realisiert werden. Dabei soll die Anzahl der zur Realisierung der Funktionen erforderlichen Kreuzungspunkte der Verknüpfungsfelder nach der erfindungsgemäßen Lösung mit der entsprechenden Anzahl bei einer herkömmlichen Lösung verglichen werden.
Tabelle 1 zeigt die Werte der Eingangsgrößen A, B und C und die Werte der aus diesen Eingangsgrößen gebildeten Funktionen y 1 und y 2.
Tabelle 1
Zur Realisierung dieser Funktionen gibt es prinzipiell als Lösungssätze die direkte Darstellung, die minimierte Darstellung, die Realisierung der komplementären Funktionen und die Minimierung der komplementären Funktionen. Im folgenden soll nur der direkte Lösungsansatz betrachtet werden. Danach erhält man für
Diese Gleichung läßt sich durch Ausklammern jeweils einer Größe A, B oder C auch folgendermaßen schreiben:
In der gleichen Weise erhält man für y 2n bzw. y 2A, y 2B, y 2C: Bei der erfindungsgemäßen Lösung kann man nun beispielsweise die Größe A, B oder C auf den Steuereingang des Selektors geben, während die beiden anderen Größen den Eingängen des UND-Verknüpfungsfeldes zugeführt werden. Tabelle 2 zeigt nun in den letzten drei Spalten die für das UND-Verknüpfungsfeld, das ODER-Verknüpfungsfeld und insgesamt benötigten Kreuzungspunkte für die Realisierung der Funktionen yin (herkömmliche Verknüpfungsweise) und yiA, yiB, yiC (Verknüpfung nach der erfindungsgemäßen Lösung).
Tabelle 2
Man sieht, daß bei der Realisierung der Funktionen y 1 ein deutlicher Unterschied zwischen der Anzahl der nach der herkömmlichen Lösung und der nach der erfindungsgemäßen Lösung benötigten Kreuzungspunkte besteht. Werden statt einer Eingangsgröße jeweils zwei Eingangsgrößen auf die Steuereingänge des Selektors gegeben, so fällt dieser Unterschied noch krasser aus. In gleicher Weise lassen sich auch für die anderen Lösungsansätze die jeweils erforderlichen Kreuzungspunkte ermitteln.
Die Anzahl der Kreuzungspunkte ist ein aussagekräftiger Parameter, da die Anzahl der Kreuzungspunkte unmittelbar den Flächenbedarf für die Verknüpfungsfelder und auch den Bedarf an Hilfsstrukturen für die Programmierung der Verknüpfungsfelder betrifft.

Claims (7)

1. In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen mit einer Mehrzahl von Eingängen, mindestens einem UND-Verknüpfungsfeld und einem diesem nachgeschalteten ODER-Verknüpfungsfeld, wobei mindestens eines der Verknüpfungsfelder programmierbar ist, dadurch gekennzeichnet, daß dem ODER-Verknüpfungsfeld (12) ein Selektor (20) nachgeschaltet ist, der mindestens einen Teil der Ausgänge des ODER-Verknüpfungsfeldes (12) in Abhängigkeit von Steuersignalen selektiert.
2. Baustein nach Anspruch 1, dadurch gekennzeichnet, daß mindestens einer der Eingänge des Bausteins direkt mit einem Steuereingang (24) des Selektors (20) verbunden ist.
3. Baustein nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mindestens ein Steuereingang (24) des Selektors (20) mit einer internen Signalleitung, z. B. einem Ausgang des UND-Verknüpfungsfeldes (10) oder des ODER-Verknüpfungsfeldes (12) verbunden ist.
4. Baustein nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß mindestens einer der Eingänge des Bausteins über Leitungen des UND- Verknüpfungsfeldes (10) und des ODER-Verknüpfungsfeldes (12) mit einem Steuereingang (24) des Selektors (20) verbunden ist.
5. Baustein nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Selektor (20) programmierbar ist.
6. Baustein nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß mindestens zwei Selektoren kaskadenartig hintereinandergeschaltet sind.
7. Baustein nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß mindestens ein Ausgang des UND- und/oder ODER-Verknüpfungsfeldes an dem Selektor vorbeigeführt ist.
DE3543471A 1985-12-09 1985-12-09 In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen Expired - Fee Related DE3543471C1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE3543471A DE3543471C1 (de) 1985-12-09 1985-12-09 In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
EP86114347A EP0231434B1 (de) 1985-12-09 1986-10-16 In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE8686114347T DE3677752D1 (de) 1985-12-09 1986-10-16 In integrierter technik hergestellter baustein zur erstellung integrierter schaltungen.
AT86114347T ATE61176T1 (de) 1985-12-09 1986-10-16 In integrierter technik hergestellter baustein zur erstellung integrierter schaltungen.
US06/937,560 US4818902A (en) 1985-12-09 1986-12-03 Integrated circuit component
JP61290320A JPS62139412A (ja) 1985-12-09 1986-12-05 集積技術で製作された集積回路形成用構成素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3543471A DE3543471C1 (de) 1985-12-09 1985-12-09 In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen

Publications (1)

Publication Number Publication Date
DE3543471C1 true DE3543471C1 (de) 1992-01-09

Family

ID=6288014

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3543471A Expired - Fee Related DE3543471C1 (de) 1985-12-09 1985-12-09 In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE8686114347T Expired - Fee Related DE3677752D1 (de) 1985-12-09 1986-10-16 In integrierter technik hergestellter baustein zur erstellung integrierter schaltungen.

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8686114347T Expired - Fee Related DE3677752D1 (de) 1985-12-09 1986-10-16 In integrierter technik hergestellter baustein zur erstellung integrierter schaltungen.

Country Status (5)

Country Link
US (1) US4818902A (de)
EP (1) EP0231434B1 (de)
JP (1) JPS62139412A (de)
AT (1) ATE61176T1 (de)
DE (2) DE3543471C1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36443E (en) * 1988-10-31 1999-12-14 Sgs-Thomson Microelectronics, Inc. Dialer with internal option select circuit programmed with externally hardwired address
US4896060A (en) * 1988-10-31 1990-01-23 Sgs-Thomson Microelectronics, Inc. Dialer with internal option select circuit programmed with externally hardwired address
US4942319A (en) * 1989-01-19 1990-07-17 National Semiconductor Corp. Multiple page programmable logic architecture
US4967107A (en) * 1989-05-12 1990-10-30 Plus Logic, Inc. Programmable logic expander
EP0418417A1 (de) * 1989-09-21 1991-03-27 Siemens Aktiengesellschaft Schaltungsanordnung zur Generierung kombinatorischer binärer Logik mit Multiplexern und Invertern
US20020130681A1 (en) * 1991-09-03 2002-09-19 Cliff Richard G. Programmable logic array integrated circuits
US5260610A (en) * 1991-09-03 1993-11-09 Altera Corporation Programmable logic element interconnections for programmable logic array integrated circuits
US6759870B2 (en) 1991-09-03 2004-07-06 Altera Corporation Programmable logic array integrated circuits
US6720796B1 (en) 2001-05-06 2004-04-13 Altera Corporation Multiple size memories in a programmable logic device
EP1930875A3 (de) * 2006-12-06 2008-07-02 Yamaha Corporation Musiktonerzeugende Fahrzeugvorrichtung, Musiktonerzeugungsverfahren und Programm
US8438522B1 (en) 2008-09-24 2013-05-07 Iowa State University Research Foundation, Inc. Logic element architecture for generic logic chains in programmable devices
US8661394B1 (en) 2008-09-24 2014-02-25 Iowa State University Research Foundation, Inc. Depth-optimal mapping of logic chains in reconfigurable fabrics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484268A (en) * 1982-02-22 1984-11-20 Thoma Nandor G Apparatus and method for decoding an operation code using a plurality of multiplexed programmable logic arrays

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54123864A (en) * 1978-03-17 1979-09-26 Nec Corp Programmable logic array
JPS54153563A (en) * 1978-05-24 1979-12-03 Nec Corp Logical array circuit
JPS58133040A (ja) * 1982-02-03 1983-08-08 Yoshihiro Toma プログラマブル・ロジツク・アレイ装置
JPS5945722A (ja) * 1982-09-09 1984-03-14 Matsushita Electric Ind Co Ltd プログラマブルロジツクアレイ
SU1077052A1 (ru) * 1982-10-11 1984-02-29 Организация П/Я А-3500 Многофункциональный логический модуль
US4486880A (en) * 1982-12-09 1984-12-04 Motorola, Inc. Output multiplexer having one gate delay
US4668880A (en) * 1984-03-26 1987-05-26 American Telephone And Telegraph Company, At&T Bell Laboratories Chain logic scheme for programmed logic array
JPS60229425A (ja) * 1984-04-26 1985-11-14 Nec Corp プログラマブル・ロジツク・アレイ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484268A (en) * 1982-02-22 1984-11-20 Thoma Nandor G Apparatus and method for decoding an operation code using a plurality of multiplexed programmable logic arrays

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Vol. 16, No. 2, July 1973, S. 586, 587 *
IBM Technical Disclosure Bulletin, Vol. 20, No. 12, May 1978, S. 5205-5208 *
US-Z IBM Technical Disclosure Bulletin, Vol.25, No.12, May 1983, S.6488-6490 *

Also Published As

Publication number Publication date
EP0231434B1 (de) 1991-02-27
JPH0258810B2 (de) 1990-12-10
JPS62139412A (ja) 1987-06-23
DE3677752D1 (de) 1991-04-04
US4818902A (en) 1989-04-04
EP0231434A1 (de) 1987-08-12
ATE61176T1 (de) 1991-03-15

Similar Documents

Publication Publication Date Title
DE69924486T2 (de) Spezielle schnittstellenarchitektur für eine hybride schaltung
DE2723821C2 (de) Programmierbare logische Anordnung
DE102015117672A1 (de) Matrixsubstrat, berührungsanzeigetafel und ansteuerungsverfahren für matrixsubstrat
EP0010173A1 (de) Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen
DE3543471C1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE2916065C2 (de) Datenverarbeitungseinrichtung
DE3727035C2 (de)
DE10130122A1 (de) Verzögerungsregelkreis
DE3743586C2 (de)
EP0176981A1 (de) D/A-Wandler
DE2638208C2 (de)
DE10143967A1 (de) Plazierungs- und Weiterleitungsabtastkettenunterteilung nach Taktregionen
DE2900587C3 (de) Decodierschaltung
DE2038123B2 (de) Schaltungsanordnung zur logischen verknuepfung
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE2210541A1 (de) Polantatshalteverriegelungsanordnung mit einem gemeinsamen Anschluß fur die Daten Eingabe Ausgabe, insbesondere für datenverarbeitende Systeine
EP0025855A2 (de) Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage für die Durchführung erzwungener Operationen
DE1806172A1 (de) Prioritaetsschaltung
EP0368859B1 (de) Programmierbare schaltungsanordnung
EP0155371B1 (de) Befehlsdecoder für ein Steuerwerk eines Prozessors
DE2443749A1 (de) Computer-speichersystem mit einer speichereinheit
DE60213079T2 (de) Hochgeschwingkeitsdatenerfassungsschaltung für ein digitales gerät
EP0683566A1 (de) Schaltungsanordnung zum Teilen eines Taktsignals
DE3246212A1 (de) Steuereinrichtung mit gespeichertem programm
DE3715291C2 (de) Schaltungsanordnung zur Erweiterung der Anschlußmöglichkeiten für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8363 Opposition against the patent
8327 Change in the person/name/address of the patent owner

Owner name: SIEMENS NIXDORF INFORMATIONSSYSTEME AG, 4790 PADER

8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D3 Patent maintained restricted (no unexamined application published)
8339 Ceased/non-payment of the annual fee