DE3604158C2 - - Google Patents

Description

Die Erfindung betrifft ein mit Abgriffen versehenes Widerstandsnetzwerk nach dem Oberbegriff des Anspruchs 1 und betrifft insbesondere eine Einrichtung zur Erzeugung abgestufter Teilwerte einer Referenzspannung, wie man sie insbesondere in A/D-Wandlern brauchen kann.

Aus der DE-OS 29 05 116 ist ein Widerstandsnetzwerk bekannt, das aus einem groben Teilnetzwerk und einem feinen Teilnetzwerk besteht. Bei der bekannten Schaltung sind die beiden Teilnetzwerke in Serie geschaltet, wobei das grobe Netzwerk große und das feine Netzwerk kleine Widerstände aufweist. Durch diese Schaltung soll die Anzahl der zum Verbinden der Abgriffe des Netzwerks mit der übrigen Schaltung benötigten Schaltelemente vermindert werden.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, für die Verwendung in einem Analog/Digital-Wandler ein für die Herstellung als integriertes Bauteil geeignetes Widerstandsnetzwerk anzugeben, bei dem die Spannungsstufen genau einstellbar und gegenüber Veränderungen des Belastungszustands innerhalb des Widerstandsnetzwerks unempfindlich sind.

Ferner liegt der Erfindung die Aufgabe zugrunde, einen für die Herstellung als integriertes Bauteil geeigneten Analog/Digital-Wandler anzugeben, der insbesondere auch für höhere Verarbeitungsgeschwindigkeiten geeignet ist.

Die Aufgabe wird durch die Schaltungen mit den Merkmalen der Ansprüche 1 bzw. 6 gelöst.

Vorteilhafte Weiterbildungen der erfindungsgemäßen Schaltungen sind in den Unteransprüchen gekennzeichnet.

Nachstehend werden der Stand der Technik und Ausführungsbeispiele der Erfindung an Hand der Zeichnung erläutert, wobei zur Bezeichnung gleicher oder gleichartiger Bauteile gleiche Bezugszeichen verwendet werden.

Fig. 1 zeigt teils als Schaltbild und teils in Blockform einen A/D-Wandler gemäß dem Stand der Technik.

Fig. 2 zeigt teils als Schaltbild und teils in Blockform einen A/D-Wandler gemäß der Erfindung.

Fig. 3 ist ein ausführliches Schaltbild eines Widerstands-Grobsegmentes in Parallelschaltung mit einem feinteilenden Widerstandselement gemäß der Erfindung.

Fig. 4 ist eine Draufsicht auf ein langgestrecktes Diffusionsgebiet, das zur Bildung eines feingeteilten ("feinen") Widerstandselementes gemäß der Erfindung verwendet wird.

Fig. 5 ist ein detailliertes Schaltbild eines integrierten "feinen" Widerstandselementes gemäß einer Ausführungsform der Erfindung.

Fig. 6 ist ein Schaltbild einer Vergleicherschaltung, die sich zur Realisierung der Erfindung eignet.

Fig. 7 ist ein Schaltbild eines Abschnitts eines Widerstandsnetzwerkes zur Erzeugung von Bruchteilwerten gefühlter Spannungen.

Der in Fig. 1 dargestellte A/D-Wandler ist eine bekannte Ausführungsform eines mit 8 Bits arbeitenden Blitzwandlers, bei dem ein weiter Bereich von Referenzspannungsstufen dadurch erhalten wird, daß ein mit Abgriffen versehenes Widerstandsnetzwerk an eine Referenzspannung angeschlossen wird und an bekannten ohmschen Teilungen längs des Widerstandsnetzwerkes Kontakte (Abgriffe) vorgesehen werden. Die Anzahl der Teilungen oder "Schritte" und somit die Anzahl der Abgriffe längs des Widerstandsnetzwerkes hängt davon ab, mit welcher Anzahl von Bits die Auflösung erfolgen soll. Im allgemeinen werden für ein "n"-Bit-System 2 ⁿ -Referenzspannungs-Teilschritte erzeugt. In einem mit 8 Bits auflösenden A/D-Wandler, d. h. wenn "n" gleich 8 ist, wird als die Referenzspannung des Systems in 256 im wesentlichen gleiche Spannungsschritte unterteilt, was mit Hilfe von Abgriffen erfolgt, die an Punkten gleicher Widerstandsabstufung entlang eines Widerstandsnetzwerkes angeschlossen sind, das zwischen V _{REF ⁺} und V _{REF ⁻} geschaltet ist. Jeder Abgriff ist über ein zugeordnetes Schaltglied (Torschaltung), das selektiv durch ein Referenz-Taktsignal (CL _REF ) aktiviert wird, mit einem zugeordneten Vergleicher verbunden. In der Schaltung nach Fig. 1 sind also 256 Vergleicher notwendig. Diese große Anzahl von Vergleichern erfordert viel Platz und verbraucht beträchtliche Leistung. In erfindungsgemäßen Schaltungen ist die Anzahl von Vergleichern wesentlich vermindert.

Die Herstellung des bekannten Widerstandsnetzwerkes mit einer großen Anzahl von Abgriffen bringt verschiedene Probleme:

Ein erstes Problem besteht darin, daß zum einwandfreien Betrieb die Gesamtimpedanz des Widerstandsnetzwerkes relativ klein gemacht werden muß, um zu verhindern, daß sich die Referenzspannungen an den verschiedenen Abgriffen merklich ändern, wenn die Abgriffe über die jeweils zugeordneten Schaltglieder mit den Eingängen ihrer zugeordneten Vergleicher gekoppelt werden. Wenn das Widerstandsnetzwerk auf einer integrierten Schaltung gebildet wird und eine niedrige Impedanz haben soll, dann wird es sehr großflächig und belegt einen wesentlichen Teil des Halbleiterplättchens.

Ein zweites Problem ist, daß es die große Anzahl (z. B. 256) von Unterteilungen einer relativ kleinen Impedanz erfordert, jeden Teilbereich mit einer proportional kleineren Impedanz auszulegen. Wenn solche kleinen ohmischen Teilungen in der Größenordnung von einigen Ohm oder darunter liegen, können ihre Werte nicht mehr genau kontrolliert werden.

Ein weiteres Problem ergibt sich dadurch, daß die Kopplung der Abgriffe des Widerstandsnetzwerkes mit den kapazitiven Eingängen der Vergleicher zu beträchtlicher Belastung und Verschiebung der Referenzspannungen führen, die entlang dem Widerstandsnetzwerk nicht gleichmäßig ist. Der Belastungseffekt ändert sich entlang der Länge des Widerstandsnetzwerkes und ist typischerweise an den extremen Enden des Netzwerkes am meisten ausgeprägt und in der Mitte des Netzwerkes am wenigsten ausgeprägt. Wenn z. B. die Eingangsspannung (V _IN ) abgefragt wird, werden die 256 Vergleichereingänge auf den Wert von V _IN geladen. Wenn die Referenzspannungsabgriffe anschließend mit den Vergleichereingängen gekoppelt werden, entladen sich die 256 kapazitiven Vergleichereingänge entweder in das Widerstandsnetzwerk, oder sie ziehen Ladung aus diesem Netzwerk. Das größte Mißverhältnis ergibt sich natürlich, wenn die Spannung V _IN beim Extremwert ihres Bereiches liegt, z. B. bei oder nahe 0 Volt oder bei oder nahe 5 Volt, und die Störung am Widerstandsnetzwerk ist am meisten ausgeprägt an seinem oberen Ende für V _IN nahe oder gleich Null und an seinem unteren Ende für V _IN nahe V _{REF ⁺}.

Die vorstehend beschriebenen Probleme werden verschlimmert, wenn die Schaltung mit relativ hohen Geschwindigkeiten betrieben wird. In diesem Fall muß eine Kapazität am Eingang jedes Vergleichers schnell auf die ihr zugeordnete Referenzspannungsstufe aufgeladen werden (z. B. innerhalb 25 Nanosekunden). Um die Kapazität schnell aufzuladen oder zu entladen, muß die Impedanz des Widerstandsnetzwerks niedrig gehalten werden.

Die erwähnten Schwierigkeiten werden mit Schaltungen, die gemäß der vorliegenden Erfindung ausgebildet sind, wesentlich reduziert oder überwunden. Die grundlegenden Merkmale der Erfindung sind im Patentanspruch 1 aufgeführt. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

In einem erfindungsgemäßen n-Bit-A/D-Wandler enthält das angezapfte Widerstandsnetzwerk ein "grobes", relativ niederohmiges Widerstandsnetzwerk, das an eine erste und eine zweite Klemme angeschlossen ist, zwischen die eine Quelle einer Bezugsspannung geschaltet ist. Das grobe Netzwerk ist in 2 ^x Grobsegmente unterteilt, um im wesentlichen gleiche Widerstands-Abstufungen zu erhalten. Dementsprechend fallen an den einzelnen Grobsegmenten insgesamt 2 ^x Grob-Teilbeträge der Referenzspannung ab, die im wesentlichen gleich groß sind. Das angezapfte Widerstandsnetzwerk enthält außerdem ein hochohmiges Netzwerk aus 2 ^x feingeteilten Widerstandselementen. Jedes Element dieses feinen Netzwerkes ist mit einem zugeordneten Exemplar der Grobsegmente parallelgeschaltet und seinerseits in 2 ^(n-x) feine Untersegmente unterteilt. Die Untersegmente jedes Elementes des feinen Netzwerkes teilen jede der 2 ^x groben Spannungsschritte in 2 ^(n-x) feine Spannungsschritte. Innerhalb des A/D-Wandlers kann der Wert einer Eingangsspannung bestimmt werden, indem zunächst gefühlt wird, welches der Grobnetzwerksegmente die Eingangsspannung einklammert, und indem anschließend die Eingangsspannung mit den feinen Referenzspannungsstufen in demjenigen feinen Widerstandselement verglichen wird, das dem speziellen einklammernden Grobnetzwerksegment parallelgeschaltet ist.

Die Fig. 2 zeigt eine Ausführungsform eines erfindungsgemäßen A/D-Blitzwandlers für 8 Bits. Der Wortbestandteil "Blitz" weist normalerweise darauf hin, daß die Analog/Digital-Umwandlung bzw. der Vergleichsvorgang in einem Schritt während einer Taktperiode erfolgt. Wie weiter unten ausführlicher erläutert, läßt sich die Schaltung nach Fig. 2 als "Zweischritt-Blitzwandler" bezeichnen, bei welcher ein Schritt dazu dient, den "groben" Wert einer Eingangsspannung (V _IN ) mit den vier höchstwertigen Bits (HWB) zu bestimmen, während der zweite Schritt benutzt wird, um den "feinen" Wert von V _IN mit den vier niedrigstwertigen Bits (NWB) zu bestimmen. Der Wandler ist in zwei 4-Bit-Abschnitte unterteilt, deren Ausgänge später wiedervereinigt werden, um die gewünschte 8-Bit-Information zu erhalten.

Der eine 4-Bit-Abschnitt wird als "Grobabschnitt" und der andere 4-Bit-Abschnitt als "Feinabschnitt" bezeichnet.

Der Grobabschnitt enthält Einrichtungen zur Unterteilung der Referenzspannung in 2⁴ "Grobsegmente" und zum Fühlen, welches Grobsegment die gerade abgefragte (oder gemessene) unbekannte Eingangsspannung einklammert. Der Feinabschnitt enthält Einrichtungen zur Unterteilung jedes der 2⁴ Grobsegmente in 2⁴ feine Untersegmente und zum Fühlen, welches feine Untersegment die abgefragte unbekannte Eingangsspannung einklammert. Der Grobabschnitt enthält eine grobe Widerstandskette 22 mit 2⁴ Grobabgriffen (TCi), die in Abständen gleicher Schrittweite entlang der Kette angeordnet sind, ferner 2⁴ als Torschaltungen wirkende Schaltglieder (TGCi) zur Kopplung der 2⁴ Abgriffe mit 2⁴ "Grob"-Vergleichern und schließlich eine einen "Grob"-Codierer bildende Logikanordnung 28. Der Feinabschnitt enthält eine feine Widerstandskette 24, bestehend aus 2⁴ Segmenten, deren jedes seinerseits in 2⁴ feine Untersegmente unterteilt ist, zwischen denen 2⁴ - 1 Abgriffe gebildet sind. Der Feinabschnitt enthält außerdem 2⁴ - 1 Torschaltglieder pro Segment, um die 2⁴ - 1 Abgriffe eines Segmentes mit 2⁴ - 1 zugeordneten Fein-Vergleichern zu koppeln, sowie eine einen "Fein"-Codierer bildende Logikanordnung 30.

Die grobe Widerstandskette (Grobwiderstandsnetzwerk) 22 kann dadurch gebildet werden, daß man diskrete ohmsche Elemente gleichen Widerstandswertes, die in Reihe zueinander zwischen V _{REF ⁺} und V _{REF ⁻} geschaltet sind, mit Abgriffen verbindet, die an den Verbindungsstellen zwischen den Widerstandselementen gebildet oder dort angeschlossen sind. Außerdem kann ein Abgriff (z. B. TC 16) an das Ende des mit V _{REF ⁺} verbundenen Widerstandes (z. B. R 16) angeschlossen sein. Alternativ läßt sich das Grobwiderstandsnetzwerk 22 auch mittels eines einzigen Widerstandselementes bilden, das zwischen die negative Referenzspannung V _{REF ⁻} und die positive Referenzspannung V _{REF ⁺} geschaltet ist. Die Abgriffe werden entlang dem Grobwiderstandselement 22 an Stellen gebildet oder angeschlossen, die im wesentlichen gleich großen ohmischen Teilschritten entsprechen, so daß im wesentlichen gleiche Spannungs-Teilbeträge an den zwischen den Grobabgriffen liegenden Grobsegmenten abfallen. Infolgedessen ergibt sich ein monotoner Spannungsanstieg, wenn man entlang dem Grobwiderstandselement vom Abgriff, der am nächsten an V _{REF ⁻} liegt, zum Abgriff, der am nächsten an V _{REF ⁺} liegt, fortschreitet.

Das Grobwiderstandsnetzwerk 22 ist ein relativ niederohmiger Wirkwiderstand. Bei der in Fig. 2 dargestellten Ausführungsform sei die Gesamtimpedanz des Netzwerkes 22 zwischen V _{REF ⁺} und V _{REF ⁻} ungefähr gleich 500 Ohm. Das Netzwerk 22 ist in 16 (d. h. 2⁴) Grobsegmente unterteilt, deren Widerstandswerte im wesentlichen einander gleich sind (z. B. jeweils ungefähr 30 Ohm), um 16 im wesentlichen gleiche Referenzspannungsstufen zu erhalten, die durch 4 Bits dargestellt werden können. In der nachstehenden Beschreibung sei der Einfachheit halber vorausgesetzt, daß V _{REF ⁻} dem Massepotential entspricht und V _{REF ⁺} gleich 6,4 Volt ist. Somit ist der Spannungsabfall ( Δ VC) an jedem Grobsegment gleich 400 Millivolt, und die Spannung an einem nächstfolgenden Abgriff entlang der Kette ist um 400 Millivolt größer als die Spannung am vorhergehenden Abgriff.

Es sind 16 "Grob"-Vergleicher (CCi) vorgesehen, jeweils ein Exemplar für jeden Grobabgriff entlang dem Widerstandsnetzwerk 22 und ein sechzehnter Vergleicher für den Abgriff, an den die Spannung V _{REF ⁺} gelegt ist. Der sechzehnte Vergleicher fühlt eine Überlaufbedingung, d. h. wenn V _IN größer ist als V _{REF ⁺}. In Fällen, in denen das Fühlen einer Überlaufbedingung nicht nötig ist, kann der sechzehnte Vergleicher weggelassen werden.

Zu jedem Grobabgriff (TCi) am Grobwiderstandsnetzwerk 22 ist ein Grob-Torschaltglied (TGCi) vorgesehen, um den betreffenden Grobabgriff (TCi) wahlweise mit dem Referenzeingang des jeweils zugeordneten Grobvergleichers (CCi) zu koppeln. Die Grobvergleicher und die Feinvergleicher können vom gleichen Typ wie der in Fig. 6 gezeigte Vergleicher sein. Es können jedoch statt dessen auch andere geeignete Vergleicher verwendet werden.

Die Ausgangsgrößen (OCCi) der Grobvergleicher werden auf eine Logikanordnung 28 gegeben, die einen Grob-Decoder/Codierer darstellt und folgendes liefert:

• 1. eine Grobanzeige des Wertes von V _IN , und
• 2. Steuersignale, die anzeigen, welches Grobsegment die gerade abgefragte Eingangsspannung einklammert.

Der Decoder/Codierer 28 kann von einem Typ sein, wie er in den integrierten Schaltungen CA3300 und CA3308 des Herstellers RCA Corporation verwendet wird und in einem entsprechenden Datenblatt der RCA Corporation beschrieben ist. Alternativ kann der Decoder/Codierer 28 irgendeine Ausführungsform bekannter Decoder/Codierer-Anordnungen sein, welche die vorstehend genannten Funktionen 1. und 2. erfüllen können.

Das Feinwiderstandsnetzwerk 24 ist ein relativ hochohmiges Widerstandsgebilde, das parallel zu dem relativ niederohmigen Grobwiderstandsnetzwerk 22 zwischen V _{REF ⁻} und V _{REF ⁺} geschaltet ist. Das Widerstandsnetzwerk 24 ist in 16 (d. h. 2⁴) feine Widerstandselemente oder "Feinsegente" unterteilt, deren jedes parallel zu einem zugeordneten Grobsegment geschaltet ist, wie es die Fig. 3 zeigt. Jedes Feinwiderstandselement ist seinerseits wiederum in 2⁴ (bzw. 16) Untersegmente unterteilt, um 2⁴ (bzw. 16) feine Referenzspannung-Abstufungen zwischen jedem Paar von Grobabgriffen (TCi und TCi + 1) zu schaffen. Immer zwischen jeweils zwei feinen Untersegmenten jedes Widerstandselementes ist ein Feinabgriff (Tfi) angeschlossen oder gebildet, so daß sich zwischen jedem Paar von Grobabgriffen jeweils 15 Feinabgriffe (Tf 1 bis Tf 15) ergeben, an denen 15 verschiedene feine Referenzspannungspegel (V _{f 1} bis V _{f 15}) geliefert werden. Wie in Fig. 3 gezeigt, gibt es also für jedes Grobsegment eine Gruppe oder Menge von 15 Feinabgriffen (Tfi), die in aufsteigender Folge von Tf 1 bis Tf 15 bezeichnet sind, wenn man längs dem Widerstandsnetzwerk vom Knoten i zum nächstfolgenden "höheren" Knoten (i + 1) fortschreitet. Wie im Falle des Grobwiderstandsnetzwerkes kann jedes feine Widerstandselement ein einziger Widerstandsstrang sein, der zwischen zwei Grobabgriffe geschaltet ist und an Stellen, die im wesentlichen gleiche ohmische Teilschritte entlang dem Strang definieren, mit Abgriffen ausgebildet oder verbunden sind. Alternativ kann das Feinwiderstandselement auch aus im wesentlichen gleichen "diskreten" Widerständen gebildet sein, die in Reihe geschaltet sind.

Der gesamte Widerstandswert des Feinwiderstandselementes zwischen einem Paar von Grobabgriffen ist typischerweise hundertmal so groß wie der Widerstandswert des zwischen diese beiden Abgriffe geschalteten Grobwiderstandes (Rc). Wenn z. B. der Wert eines Grobwiderstandes ungefähr gleich 30 Ohm ist, dann hat das Feinwiderstandselement einen Widerstandswert von 3200 Ohm, und die Impedanz zwischen jeweils zwei Feinabgriffen ist ungefähr gleich 200 Ohm. Somit ist der Spannungspegel an jedem Grobabgriff hauptsächlich durch den Grobwiderstandswert bestimmt.

Ein wesentlicher Vorteil der erfindungsgemäßen Schaltung besteht darin, daß das Feinwiderstandsnetzwerk 24 aus relativ hochohmigen Abschnitten gebildet werden kann. Das Feinwiderstandsnetzwerk kann also auf einer integrierten Schaltung unter Beanspruchung von relativ wenig Platz gebildet werden und verbraucht beträchtlich weniger Leistung als die Schaltungsanordnung nach dem Stand der Technik.

Eine Gestaltungsskizze eines Teils eines Feinwiderstandselementes zeigt die Fig. 4. In der erfindungsgemäßen Schaltung ist jedes Feinwiderstandselement aus einer langgestreckten N-Diffusion und einer langgestreckten P-Diffusion gebildet, die im wesentlichen parallel zueinander geschaltet sind und die geforderten Ohmabstufungen mit extrem hoher Packungsdichte liefern. Entlang der langgestreckten Diffusion sind P- und N-Transistoren gebildet, um die Diffusion in einzelne, im wesentlichen gleiche Ohmteilschritte zu unterteilen. Die Skizze zeigt einzelne, von den Diffusionen wegstehende Lappen. Diese Lappen bilden die Abgriffe entlang den Diffusionen und wirken außerdem als Source/Drain-Gebiete der die Fein-Torschaltglieder bildenden Transistoren, welche die jeweils zugeordneten Abgriffe mit dem Referenzeingang ihres jeweils zugeordneten Feinvergleichers koppeln.

Die Verwendung parallelgeschalteter N- und P-Diffusionen bringt einige wesentliche Vorteile. Als Beispiel sei angenommen, daß die Eingangsspannung V _IN einen Dynamikbereich zwischen 0 und 6,4 Volt umfaßt. Würde man ein Torschaltglied mit einem einzigen MOS-Transistor verwenden, um einen Abgriff mit einem Vergleicher zu verbinden, dann könnte der Transistor dieses Gliedes in manchen Fällen in der Sourcefolger-Betriebsart leiten und dadurch einen Offset hervorrufen. Da außerdem die Glieder durch gegenphasige Taktsignale angesteuert werden, wird Ladungsinjektion beim Schalten nahezu neutralisiert, was zu einer kürzeren Beruhigungszeit führt.

Wenn man also zur Bildung des Widerstandselementes nur eine einzige N-Diffusion oder nur eine einzige P-Diffusion verwenden würde, müßte man ein vollausgebildetes (d. h. komplementäres) Torschaltglied benutzen, um die vollen Feinabgriffspannungen auf die Vergleicher zu koppeln. Dies würde eine weitere Metallverbindung zwischen dem Torschaltglied und der N- oder der P-Diffusion erfordern, was die Verdrahtung sehr schwierig machen würde. Durch Parallelschaltung gleicher N- und P-Diffusionen liegen die Source/Drain-Gebiete der Torschaltglied-Transistoren an jedem einzelnen Abgriff auf demselben Potential. Die Folge ist, daß der Verdrahtungsaufwand minimal gehalten wird und der Dynamikbereich der Referenzspannung und der Eingangsspannung ganz ausgenutzt werden kann.

Die das Feinwiderstandselement bildenden langgestreckten N- und P-Diffusionen bilden auch die Source/Drain-Gebiete der Torschaltglied-Transistoren, die verwendet werden, um die "Abgreif"-Punkte des Feinwiderstandselementes mit den entsprechenden Feinvergleichern zu koppeln.

Das Schaltbild der in Fig. 4 als Gestaltungsskizze gezeigten Anordnung ist in Fig. 5 dargestellt. Wenn das Signal hoch und das Signal fsci niedrig wird, dann werden jedes Untersegment (z. B. R _{FN 1}) der N-Diffusion und das entsprechende Untersegment der P-Diffusion (z. B. R _{FP 1}) parallel zueinander über die jeweils zugeordneten Torschaltungstransistoren (TGfN 1 und TGfP 1) mit dem Eingang des jeweils zugeordneten Feinvergleichers (z. B. Fc 1) verbunden. Die Analyse der Gestaltungsskizze und des resultierenden Schaltbildes offenbart, daß es sich um eine sehr kompakte, mit geringen parasitären Erscheinungen behaftete und effiziente Ausführungsform handelt.

Es sind insgesamt 16 Gruppen (TGfi) von Fein-Torschaltgliedern vorgesehen, wobei jede Gruppe aus 15 Torschaltgliedern besteht. Jede Gruppe von Fein-Torschaltgliedern wird durch ein Steuersignal (fsci) aktiviert, das durch die Grob-Logikanordnung 28 erzeugt wird. Während des Betriebs des A/D-Wandlers ist zu jeder beliebigen Zeit jeweils nur eine Gruppe von Fein-Torschaltgliedern aktiviert. Wenn die Gruppe vgon Torschaltgliedern aktiviert wird, werden die zu dieser Gruppe gehörenden 15 Fein-Torschaltglieder mit den Eingängen der zugeordneten Feinvergleicher gekoppelt.

Die Fig. 2 und 3 sollten zeigen, daß immer, wenn ein Grobsegment eine Eingangsspannung einklammert, die 15 Exemplare der innerhalb dieses einklammernden Grobsegmentes enthaltenen Gruppe von Feinabgriffen (Tfi) über 15 zugehörige Torschaltglieder TGfj (1-15) mit den Referenzeingängen von einzelnen Vergleichern gekoppelt werden, und zwar in einer derartigen Zuordnung, daß die Ordnungszahl eines Abgriffs innerhalb der betreffenden Gruppe immer der Ordnungszahl des damit gekoppelten Vergleichers entspricht.

Es sind 15 Feinvergleicher (FC 1 bis FC 15) vorgesehen, die von dem in Fig. 6 gezeigten Typ sein können oder durch irgendeine andere von mehreren bekannten Vergleicherschaltungen gebildet sein können, deren Ausgänge mit einer Speichereinrichtung zum Halten und Speichern gekoppelt werden können. Die Feinvergleicher haben zwei Eingänge. Der eine Eingang empfängt das gerade abgefragte Eingangssignal V _IN . Der andere Eingang empfängt eine "ausgewählte" Fein-Referenzspannung. Wie in Fig. 6 gezeigt, ist dieses Referenz-Eingangssignal eines Vergleichers (i) irgendeine der 16 Feinspannungen V _fi . Beispielsweise werden die Feinspannungen (V _{f 1}) vom ersten Feinabgriff (T _{f 1}) eines jeden der 16 Grobsegmente über die jeweils zugehörigen Fein-Torschaltglieder TGfj 1 im Multiplex auf den ersten Feinvergleicher FC 1 gegeben. In ähnlicher Weise werden die Feinspannungen (V _{f 15}) vom 15ten Feinabgriff (T _{f 15}) eines jeden der 16 Grobsegmente über die ihnen zugeordneten Fein-Torschaltglieder TGfj 15 an den Vergleicher FC 15 gelegt.

Im einzelnen gelangen die am Signaleingang und am Referenzeingang angelegten Größen über jeweils ein Schaltglied (TGS bzw. TGR) auf einen Eingangskondensator C 1, wo ihre Werte verglichen werden. Eine eventuell sich ergebende Differenz wird über Inverter I 1 und I 2 verstärkt, die zwei Stufen von Verstärkungen bilden. Das verstärkte Ausgangssignal von I 2 wird auf eine Halteschaltung (Zwischenspeicher oder "Latch") gegeben, die das Signal speichert, für eine nachfolgende Verarbeitung in der Decoder/Codierer-Logikanordnung 30.

Die Ausgangssignale (Ofci) der Vergleicher gelangen also zu der "feinen" Decoder/Codierer-Logikschaltung 30 (Fig. 2), die nachstehend auch als Fein-Logikschaltung bezeichnet wird. Die Schaltung 30 liefert eine Ausgangsgröße, die den Wert der abgefragten Eingangsspannung innerhalb ihrer vier niedrigstwertigen Bits (NWB) anzeigt.

Der Betrieb des erfindungsgemäßen A/D-Wandlers läßt sich am besten an Hand der Fig. 2 und 3 erläutern. Wie bisher sei auch hier angenommen, daß

• a) V _{REF ⁺} bei 6,4 Volt liegt,
• b) V _{REF ⁻} das Massepotential ist,
• c) die Spannung an jedem Grobsegment dann gleich 400 Millivolt beträgt und in Teilschritten von jeweils 400 Millivolt entlang dem Grobnetzwerk 22 ansteigt, und
• d) die Spannung an jedem feinen Untersegment dann gleich 25 Millivolt ist und in Teilschritten von jeweils 25 Millivolt entlang dem Feinnetzwerk ansteigt.

Die abzufragende Eingangsspannung (V _IN ) wird über die abfragenden Schaltglieder TGS, die kurzzeitig aktiviert werden, auf die Eingänge der 16 Grobvergleicher und der 15 Feinvergleicher gegeben. Dies unterscheidet sich von der Schaltung nach dem Stand der Technik, wo 256 Vergleicher geladen oder entladen werden mußten. Nachdem das Eingangssignal "eingegeben" ist, werden die Abfrage-Schaltglieder gesperrt. Jedoch bleibt der Wert von V _IN an den Eingängen der Vergleicher gespeichert. Nach der Abfrage von V _IN wird ein Referenz-Steuersignal CL _REF angelegt, um alle Grob-Torschaltglieder (TGCi) gleichzeitig zu aktivieren.

Die an allen Grobabgriffen (TCi) vorhandenen Referenzspannungen werden dann über ihre jeweils zugeordneten Grob-Torschaltglieder (TGCi) auf den Referenzeingang des jeweils zugeordneten Grobvergleichers (CCi) gegeben.

Die Ausgänge (OCCi) aller Grobvergleicher liefern dann jeweils ein Signal, das anzeigt, ob die an den betreffenden Vergleicher angelegte Grob-Referenzspannung (VCi) größer oder kleiner ist als der Wert von V _IN , der zuvor an den Vergleichereingang gelegt wurde.

Zur Erleichterung der Beschreibung sei angenommen, daß der Ausgang OCCi eines Vergleichers "niedrig" bzw. gleich dem Logikwert "0" wird, wenn V _IN größer ist als die dort angelegte Referenzgröße VCi, und daß der Ausgang OCCi "hoch" bzw. gleich dem Logikwert "1" wird, wenn V _IN kleiner ist als VCi.

Als Beispiel sei nun angenommen, daß an die Vergleicher ein Eingangssignal V _IN mit einer Amplitude von 612,5 Millivolt gelegt wird. Anschließend wird, wenn die betreffenden "lokalen" Referenzspannungen (VCi) angelegt werden, der Ausgang OCC 1 niedrig, während die Ausgänge der übrigen Grobvergleicher hoch werden. Die Ausgangsgrößen aller Grobvergleicher werden auf die Decoder/Codierer-Logikanordnung 28 gegeben, die auf einer Signalleitung fsc 2 ein Aktivierungssignal liefert und auf allen übrigen Leitungen fsci ein Sperrsignal aufrechterhält. Das heißt, die Anordnung 28 ist so ausgelegt, daß sie ein Aktivierungssignal auf der Leitung fsc 2 und ein Sperrsignal auf den anderen Leitungen fsci erzeugt, wenn OCC 1 niedrig ist und OCC 2 (und jeder der übrigen Ausgänge OCCi) hoch ist. Die Aktivierung von fsc 2 zeigt an, daß V _IN in einem Bereich zwischen VC 1 und VC 2 liegt und daß diejenigen Feinsegmente ausgewählt werden müssen, die über das Grobsegment R 2 geschaltet sind. Die Anordnung 28 codiert außerdem die von den Grobvergleichern empfangene Information und liefert die vier höchstwertigen Bits (HWB) der die Eingangsspannung V _IN betreffenden Information. Unter der Voraussetzung, daß dem Spannungsbereich zwischen 0 Volt und VC 1 (oder TC 1) ein Binärwert von 0000 zugeordnet ist, wird eine zwischen VC 1 und VC 2 liegende Ausgangsgröße als Binärwert 0001 ausgelesen (d. h. größer als 0,4 Volt und kleiner als 0,8 Volt).

Nun schließt sich der zweite Schritt zur Bestimmung des Wertes von V _IN an. Das aktivierende Signal auf der Leitung fsc 2 aktiviert die 15 Fein-Torschaltglieder TGf 2 (1-15), wodurch alle diejenigen Fein-Referenzspannungen (Vfi), die entlang dem Grobsegment R 2 erzeugt werden, auf die zugeordneten Feinvergleicher FC 1 bis FC 15 gegeben werden.

Wie oben sei angenommen, daß der Ausgang (Ofci) eines Feinvergleichers niedrig wird, wenn V _IN größer ist als die an den Vergleichereingang gelegte örtliche Referenzspannung (Vfi), und daß Ofi hoch wird, wenn V _IN kleiner ist als Vfi.

Für einen angenommenen Wert von 612,5 Millivolt fühlen die Feinvergleicher FC 1 bis FC 8 einen V _IN -Wert, der größer ist als die örtlichen Referenzspannungen Vfi. Somit werden die Ausgänge (Ofc 1 bis Ofc 8) der Vergleicher FC 1 bis FC 8 niedrig.

Die Ausgänge Ofc 9 bis Ofc 15 der Vergleicher FC 9 bis FC 15 haben "hohen" Wert, was anzeigt, daß V _IN kleiner ist als Vf 9 bis Vf 15. Die Ausgangssignale der Feinvergleicher werden auf die Logikanordnung 30 (Fein-Codierer) gegeben. Der Codierer 30 ist so ausgelegt, daß er, wenn Of 1 bis Of 8 niedrig ist und Of 9 bis Of 15 hoch ist, einen 4-Bit-Code liefert, der den Wert von V _IN innerhalb seiner vier niedrigstwertigen Bits (NWB) darstellt. Die vier erzeugten NWB-Werte wären 1000. Durch Kombination der während des ersten Schrittes gelieferten höchstwertigen Bits mit den während des zweiten Schrittes gelieferten niedrigstwertigen Bits erhält man also für den Fall, daß V _IN gleich 612,5 Millivolt ist, eine binäre Auslesung in folgender Form:

HWB

NWB

0001

1000

Bei der vorstehend beschriebenen Ausführungsform sind die Grob- und Feinwiderstandsnetzwerke in gleiche Abstufungen unterteilt. Es sei erwähnt, daß die Verwendung eines Grob- und eines Feinwiderstandsnetzwerkes den weiteren Vorteil hat, daß auf recht einfache Weise die Erzeugung von Referenzspannungen möglich ist, die anders als die oben bechriebenen Spannungen sind. So kann z. B., wie in Fig. 7 gezeigt, der erste Abgriff (Tf 1) entlang dem Feinnetzwerk an einen Punkt gelegt werden, der eine Spannung V 1 liefert, die gleich der Hälfte (½) des Wertes jedes Fein-Teilschrittes ( Δ V _f ) ist. Die nachfolgenden Abgriffe entlang dem Feinnetzwerk können in Abständen von jeweils einem vollen Fein-Teilabschnitt angeordnet werden. Die Spannung an einem beliebigen Abgriff (Tfi) drückt sich dann jedoch folgendermaßen aus:

[i · Δ V - ½Δ V _f ]

wobei i die Nummer (Ordnungszahl) des Abgriffes entlang dem Feinnetzwerk ist. Durch dieses Merkmal ist es möglich, einen Vegleicherpunkt auf ½ des niedrigstwertigen Bits einzustellen, was auf dem hier in Rede stehenden Gebiet der Technik wünschenswert ist.

Die an einem bestimmten Grobsegment abfallende Spannung kann auch in einfacher Weise gesteuert oder verändert werden. Gemäß der Fig. 7 kann z. B. ein Widerstand Rx, der parallel zum Widerstand Rc geschaltet ist und dessen Widerstandswert 16mal so hoch wie derjenige von Rc ist, verwendet werden, um die Spannung am Knotenpunkt TC 1 auf einen Wert zu stellen, der um ein Sechzehntel kleiner ist als im Falle des Fehlens von Rx. Dieses Merkmal kann benutzt werden in Verbindung mit der Einstellung des ersten Feinabgriffs auf ½ NWB, um Referenzspannungsvergleiche an Punkten durchzuführen, die halben Werten der niedrigstwertigen Bits entsprechen.

Vorstehend wurde die Erfindung an Hand eines 8-Bit-Wandlers erläutert. Natürlich ist die Erfindung genauso gut auf A/D-Wandler anwendbar, die mit einer größeren oder mit einer kleineren Anzahl von Bits auflösen. Allgemein wird vorgeschlagen, die "n" Bits in zwei Abschnitte zu unterteilen. Beim vorstehend beschriebenen Ausführungsbeispiel werden die "n" Bits in zwei Abschnitte jeweils gleicher Anzahl von Bits aufgeteilt. Die Aufteilung braucht jedoch nicht zu gleichen Teilen erfolgen, obwohl dies normalerweise am vorteilhaftesten ist. So kann ein Abschnitt x Bits und der andere Abschnitt n-x Bits enthalten. Der eine Abschnitt (angenommenerweise der Grob-Abschnitt) erfordert dann 2 ^x Grobsegmente, und der andere Abschnitt (z. B. der feine Abschnitt) benötigt 2 ^(n-x) feine Untersegmente pro Grobsegment. Außerdem wird der eine (z. B. der grobe) Abschnitt im allgemeinen bis zu 2 ^x Abgriffe haben, während der andere (z. B. der feine) Abschnitt im allgemeinen 2 ^(n-x) - 1 Abgriffe haben wird.

Die Unterteilung des Widerstandsnetzwerkes in zwei Abschnitte bringt folgende wesentliche Vorteile:

• 1. Die Gesamtimpedanz ist vergleichbar mit derjenigen beim Stand der Technik, jedoch brauchen nur ¹/₁₆ der Anzahl von Vergleichern geladen oder entladen zu werden.
• 2. Die Geschwindigkeit der Vergleicher ist schneller, weil die vernetzte Leiter der codierten NWB mit weniger Kapazität behaftet ist und der Schaltweg nur durch eines der Torschaltglieder geht.

Obwohl die Gesamtimpedanz des Grobwiderstandnetzwerkes vergleichbar mit der Gesamtimpedanz bekannter Netzwerke ist, sind weniger Metallkontakte entlang dem Grobwiderstandsnetzwerk vorhanden. Was das feine oder hochohmige Netzwerk betrifft, so ist der Widerstandswert zwischen Abgriffen wesentlich höher als beim Stand der Technik, wodurch Kontaktwiderstandsvariable minimal sind. Der Gesamtwiderstand ist somit günstiger verteilt.

Die Anzahl der Vergleicher vermindert sich von 256 auf 31, so daß die in die Widerstandsleiter injizierte Ladung auf den achten Teil vermindert ist.

Claims (7)

1. Mit Abgriffen versehenes Widerstandsnetzwerk, das zwischen eine erste und eine zweite Klemme (V _{REF ⁺}, V _{REF ⁻}) geschaltet ist, um an seinen Abgriffen (TC 1 usw.) 2 ⁿ Stufenwerte einer an die Klemmen gelegten Referenzspannung zu liefern für die Verwendung in einem Analog/Digital-Wandler mit n Bit-Ausgang, bei dem die 2 ⁿ Spannungsstufenwerte und ein Analogsignal (V _IN ) einem Decoder (28, 30) zugeführt werden, um an einem Ausgang des Decoders n Bit (MSB′s, LSB′s) eines die Amplitude des Analogsignals repräsentierenden Digitalwortes zu erzeugen, wobei n eine ganze Zahl größer als 2 ist, dadurch gekennzeichnet, daß das Netzwerk folgendes aufweist:
ein grobes, relativ niederohmiges Widerstandsnetzwerk (22), das zwischen die erste und die zweite Klemme (V _{REF ⁺}, V _{REF ⁻}) geschaltet ist und in 2 ^x Grobsegmente unterteilt ist, um 2 ^x im wesentlichen gleiche ohmsche Teilwiderstände (R 1 usw.) zu bilden, wobei x eine ganze Zahl (z. B. 4) kleiner als n (z. B. 8) ist;
ein feines, relativ hochohmiges Netzwerk (24), das 2 ^x Widerstandselemente aufweist, deren jedes mit einem jeweils zugeordneten Grobsegment parallelgeschaltet ist und in 2 ^(n-x) feine Untersegmente unterteilt ist,
wobei jedes der Widerstandselemente des feinen Netzwerkes (24) eine Impedanz hat, die größer ist als die Impedanz des jeweils mit ihm verbundenen Exemplars der Grobsegmente.

2. Widerstandsnetzwerk nach Anspruch 1, dadurch gekennzeichnet, daß entlang dem groben Netzwerk 2 ^x Grobabgriffe (TC 1-TC 16) gebildet sind, von denen 2 ^x - 1 Exemplare (TC 1-TC 15) an Verbindungspunkten zwischen benachbarten Grobsegmenten gebildet sind und das restliche Exemplar (TC 16) an einem Ende (V _{REF ⁺}) des groben Netzwerkes gebildet ist.

3. Widerstandsnetzwerk nach Anspruch 2, dadurch gekennzeichnet, daß entlang jedem der Widerstandselemente des feinen Netzwerkes 2 ^(n-x) - 1 Feinabgriffe gebildet sind.

4. Widerstandsnetzwerk nach Anspruch 3, dadurch gekennzeichnet, daß das erste feine Untersegment einen anderen ohmschen Widerstandswert als die anderen feinen Untersegmente hat.

5. Widerstandsnetzwerk nach Anspruch 3, dadurch gekennzeichnet,
daß jedes der Widerstandselemente des feinen Netzwerkes ein erstes und ein zweites Diffusionsgebiet (P+ und N+) enthält, deren jedes in 2 ^(n-x) feine Untersegmente unterteilt ist (bei Tf 1 (i), usw.);
daß ein Ende jedes feinen Untersegments (z. B. Tf 1 (i)) in jedem Diffusionsgebiet über die Stromleitungsstrecke eines Transistors mit einem jeweils zugeordneten Anschluß (z. B. FC 1) aus einer Gruppe von Anschlüssen (FC 1-15) verbunden ist, die allen Widerstandselementen des feinen Netzwerkes gemeinsam ist, wobei jeder mit dem ersten Diffusionsgebiet verbundene Transistor einen Leitfähigkeitstyp hat, der entgegengesetzt dem Leitfähigkeitstyp eines mit dem zweiten Diffusionsgebiet verbundenen Transistors ist, so daß mit jedem Anschluß der erwähnten Gruppe jeweils ein Paar komplementäre Transistoren verbunden ist, das ein Torschaltglied bildet (z. B. TGf 1,1).

6. Analog/Digital-Wandler mit einer Auflösung von 2 ⁿ Bits, der ein Widerstandsnetzwerk nach einem der Ansprüche 1 bis 5 aufweist und ferner folgendes enthält: eine Signaleingangsklemme zum Empfang einer Eingangsspannung, deren Amplitude bestimmt werden soll, und eine Vergleicheranordnung zum Vergleichen der Spannung an der Eingangsklemme mit Spannungen, die an dem mit Abgriffen versehenen Widerstandsnetzwerk erzeugt werden, dadurch gekennzeichnet, daß die Vergleicheranordnung folgendes enthält:
eine erste Vergleichereinrichtung (Grobvergleicher 1-16, 28) zum Vergleichen der Eingangsspannung mit den Spannungsstufenwerten an den Grobsegmenten, um den groben Wertebereich festzustellen, in dem die Eingangsspannung liegt, und um ein Steuersignal (fsci, usw.) zu erzeugen, welches das die Eingangsspannung einklammernde Grobsegment anzeigt;
eine zweite Vergleichereinrichtung (TGf 1-15, Feinvergleicher 1-15), die auf das Steuersignal anspricht, um die Spannung an der Eingangsklemme mit nur denjenigen Spannungsstufenwerten zu vergleichen, die an den 2 ^(n-x) feinen Untersegmenten desjenigen Widerstandselementes des feinen Netzwerkes erzeugt werden, das dem die Eingangsspannung einklammernden Grobsegment parallelgeschaltet ist.

7. Analog/Digital-Wandler nach Anspruch 6, dadurch gekennzeichnet,
daß die erste Vergleichereinrichtung nicht mehr als 2 ^x Vergleicher (Grobvergleicher 1-16) enthält und eine Schalteinrichtung (TGC 1-16) aufweist, um jeden dieser Vergleicher mit einem ihm zugeordneten Exemplar der 2 ^x Segmente entlang dem groben Widerstandsnetzwerk zu koppeln;
daß die zweite Vergleichereinrichtung nicht mehr als 2 ^(n-x) - 1 Vergleicher (FC #1-#15) enthält;
so daß die Gesamtanzahl von Vergleichern für die Erzeugung von 2 ⁿ Bits nicht größer ist als 2 ^x + 2 ^(n-x) - 1.