DE3630160A1

DE3630160A1 - Cmos-ausgangsschaltung

Info

Publication number: DE3630160A1
Application number: DE19863630160
Authority: DE
Inventors: Yasuhiro Shin; Kazuhiko Yamada
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1985-09-04
Filing date: 1986-09-04
Publication date: 1987-03-12
Also published as: JPH0831789B2; US4733105A; JPS6256017A; DE3630160C2

Description

Die Erfindung betrifft eine CMOS-Ausgangsschaltung, insbesondere eine dynamische CMOS-Ausgangsschaltung mit Übertragungsgliedern (transfer gates).

Ein CMOS-Ausgangskreis bzw. eine -Ausgangsschaltung, die ein auf einem Steuersignal beruhendes Treibersignal mit mehreren Potentialstufen abgibt, wird auf einem Siliziumsubstrat realisiert und günstigerweise als Display-Treiberschaltung für eine Flüssigkristall(LCD)- Anzeige verwendet.

Bei neueren Anzeigeeinrichtungen für elektronische Geräte werden häufig LCD-Anzeigen mit geringem Energieverbrauch verwendet. Die LCD-Anzeigen umfassen Anzeigeelemente, die jeweils Elektroden mit Bereichen bzw. Anordnungen von Flüssigkristallmolekülen aufweisen, die sich in Abhängigkeit von einer an die Elektroden angelegten Spannung ändern. Dabei dienen die Elektroden dazu, die Steuerung und den Durchlaß von auf die Flüssigkristallmoleküle fallendem Licht zu steuern.

Daher werden vorzugsweise CMOS-Anzeigetreiberschaltungen als Treibereinrichtung verwendet, um den Energieverbrauch der gesamten LCD-Einrichtung weiter zu vermindern, da die Anzeigeelemente der LCD-Anzeige schon mit sehr geringem Stromverbrauch arbeiten.

Um die Haltbarkeit der Flüssigkristallmoleküle zu steigern, wird die LCD-Anzeige im allgemeinen dynamisch mit Wechselstrom betrieben.

Beim dynamischen Betrieb der LCD-Anzeige mit Flüssigkristallen zwischen matrixförmig angeordneten x- und y-Elektroden wird beispielsweise eine CMOS-Anzeigetreiberschaltung verwendet, die mehrstufige Treibersignale von beispielsweise +5 V, +3 V, +1 V, -1 V an die x- und y-Elektroden anlegen kann.

Die Display-Treiberschaltung unterwirft das Treibersignal einer Zeitsteuerung, damit keine Gleichspannungskomponente an die LCD-Elemente, die aus- und eingeschaltet werden, gelegt wird.

Es ist bekannt, das mehrstufige Treibersignal durch das zeitgesteuerte Zuschalten einer Vielzahl von Referenzspannungsquellen unter Verwendung einer Treibersignal- Ausgangsschaltung zu erzeugen, die einen CMOS-Inverter, ein Übertragungsglied, einen MOS-Transistor sowie eine Pegel-Verschiebungsschaltung aufweist.

Bekannte CMOS-Ausgangsschaltungen für Display-Treibereinrichtungen mit CMOS-Übertragungsgliedern haben folgende Nachteile:

Wenn die Spannungsdifferenz zwischen der maximalen und minimalen Spannungen mehrerer Referenzspannungsquellen größer wird (z. B. 14 V oder mehr) tritt bei einem CMOS-Inverter und einem Übertragungsglied einer elektrischen Signal-Ausgangsschaltung der sogenannte Latch- Up-Effekt auf, d. h., die Ausgangsspannung springt auf die Aussteuergrenze hoch und geht nicht mehr auf den Ausgangswert zurück; dabei fließt ein großer Strom.

Insbesondere bei der Zeitsteuerung einer LCD-Anzeigevorrichtung in einer großen Anzeige ist ein Hochspannungs- Treibersignal nötig, um zu verhindern, daß der Kontrast verschlechtert wird. Der daraufhin eintretende Latch-Up-Effekt führt zu ernsten Problemen.

Wenn die Differenz zwischen maximaler und minimaler Spannung bei mehreren Referenzquellen sehr klein wird (z. B. 4,0 V oder weniger), so wird die zwischen Gate und Source anliegende Spannung eines P- und NMOS-Transistors, der eine Treibersignal-Ausgangsschaltung darstellt, kleiner als die Schwellenwert- bzw. Schleusenspannung V _t wird, wodurch der zwischen Source und Drain der genannten Transistoren fließende Strom vermindert wird, so daß er nicht in der Lage ist, die Elemente ausreichend auszusteuern.

Da bei MOS-Transistoren einer Treibersignal-Ausgangsschaltung die Gate-Breite normalerweise erhöht wurde, um die Stromversorgungskapazität des Transistors zu erhöhen, trat das Problem auf, daß der Bereich auf dem Chip, auf dem die Schaltung integriert werden sollte, vergrößert wurde.

Es war sehr problematisch, auf eine Lösung zu warten, bei der die Stromversorgungskapazität für das LCD-Element nicht verschlechtert wurde, zumal es dringend erforderlich war, die Energieversorgungsschaltung für die Treibersignal-Ausgangsschaltung zu vereinfachen, indem eine LCD-Anzeige mit niedriger Spannung, beispielsweise 5 V, betrieben wurde.

Es ist daher Aufgabe der Erfindung, eine CMOS-Ausgangsschaltung zu schaffen, die ein Treiber-Ausgangssignal mit niedriger Spannung erzeugen kann und dabei eine ausreichende Stromversorgungskapazität aufweist.

Ziel der Erfindung ist es außerdem, eine CMOS-Ausgangsschaltung zu schaffen, die über einen weiten Bereich der Spannungsquelle sicher arbeitet.

Ein weiteres Ziel der Erfindung ist es, eine CMOS-Ausgangsschaltung zu schaffen, die im Hochspannungsbereich einer Spannungsquelle ohne Latch-Up-Effekt betrieben werden kann.

Schließlich ist es Ziel der Erfindung, eine CMOS-Ausgangsschaltung mit geringem Platzbedarf auf einem IC- Chip einer LCD-Treibereinrichtung zu schaffen.

Eine erfindungsgemäße CMOS-Ausgangsschaltung auf einem Halbleitersubstrat weist folgende Elemente auf:
Eine Steuersignal-Pegel-Verschiebungsschaltung, die auf mehrere externe Steuersignale anspricht und eine Vielzahl von Steuersignalen abgibt, die jeweils in Signale mit verschiedenen Amplitudenniveaus umgewandelt wurden;
eine erste Schalteinrichtung, die auf eines dieser umgewandelten Steuersignale anspricht und selektiv eine erste Referenzspannung abgibt;
eine zweite Schalteinrichtung, die auf das umgewandelte Steuersignal anspricht und selektiv eine zweite Referenzspannung abgibt;
eine dritte Schalteinrichtung, die auf eines der konvertierten Steuersignale anspricht und selektiv eine dritte Referenzspannung abgibt,
eine vierte Schalteinrichtung, die auf eines der umgewandelten Steuersignale anspricht und selektiv eine vierte Referenzspannung abgibt;
eine fünfte Schalteinrichtung, die aufgrund eines der konvertierten Steuersignale selektiv die erste, zweite, dritte oder vierte Referenzspannung an eine Ausgangsklemme abgibt;
eine parallel zur ersten Schalteinrichtung geschaltete sechste Schalteinrichtung, die auf eines der externen Steuersignale anspricht und selektiv die erste Referenzspannung abgibt;
eine parallel zur zweiten Schalteinrichtung geschaltete siebte Schalteinrichtung, die auf eines der externen Steuersignale hin selektiv die zweite Referenzspannung abgibt;
eine parallel zur dritten Schalteinrichtung geschaltete achte Schalteinrichtung, die auf eines der externen Steuersignale anspricht und selektiv die dritte Referenzspannung abgibt;
eine parallel zur vierten Schalteinrichtung geschaltete neunte Schalteinrichtung, die auf eines der externen Steuersignale anspricht, um die vierte Referenzspannung abzugeben;
eine mit den Ausgangsknoten der ersten und dritten Schalteinrichtung sowie deren Ausgangsklemmen verbundene zehnte Schalteinrichtung, die auf eines der externen Steuersignale anspricht und die erste oder dritte Referenzspannung an die genannten Ausgangsklemmen abgibt und
eine mit den Ausgangsknoten der zweiten und vierten Schaltung sowie deren Ausgangsklemmen verbundene elfte Schalteinrichtung, die auf eines der externen Steuersignale anspricht, um die zweite und vierte Referenzspannung an die genannten Ausgangsklemmen abzugeben.

Darüber hinaus weist die erfindungsgemäße CMOS-Ausgangsschaltung folgende Elemente auf:
Eine Mehrfach-Energiequelle zur Erzeugung der ersten, zweiten, dritten und vierten Bezugsspannung;
eine Steuersignal-Pegel-Verschiebungsschaltung zur Umwandlung mehrerer externer Steuersignale in Steuersignale mit verschiedenen Pegeln bzw. Amplitudenniveaus;
eine komplementäre MOS-Schalteinrichtung, die zwischen dem ersten und zweiten Signaleingangsknoten liegt und mittels eines der mehreren pegelverschobenen Steuersignalen ein- und ausgeschaltet wird und dadurch selektiv Referenzspannungen des ersten und zweiten Signaleingangsknotens an die Signalausgangsklemme liefert;
eine mit der ersten Referenzspannung und dem ersten Signaleingangsknoten der komplementären Schalteinrichtung verbundene erste MOS-Schalteinrichtung, die selektiv die erste Referenzspannung an den ersten Knoten aufgrund des pegelverschobenen Steuersignals abgibt;
eine zwischen der zweiten Referenzspannung und dem ersten Signaleingangsknoten der komplementären MOS- Schalteinrichtung liegende zweite MOS-Schalteinrichtung, die aufgrund des pegelverschobenen Steuersignals die zweite Referenzspannung an den zweiten Knoten abgibt;
eine zwischen dem zweiten Signalknoten der komplementären MOS-Schalteinrichtung und der dritten Referenzspannung liegende dritte MOS-Schalteinrichtung, die aufgrund des pegelverschobenen Steuersignals die dritte Referenzspannung an den zweiten Knoten abgibt;
eine zwischen dem zweiten Signalknoten der komplementären MOS-Schaltung und der vierten Referenzspannung liegende vierte MOS-Schaltung, die selektiv aufgrund des pegelverschobenen Steuersignals die vierte Referenzspannung an den zweiten Knoten abgibt;
eine zwischen der ersten Referenzspannung und dem ersten Signaleingangsknoten liegende fünfte MOS-Schaltung, die aufgrund des Steuersignals die erste Referenzspannung an den ersten Knoten abgibt;
eine mit der zweiten Referenzspannung und dem zweiten Signaleingangsknoten liegende sechste MOS-Schaltung, die aufgrund des Steuersignals die zweite Referenzspannung an den ersten Knoten abgibt;
eine zwischen dem ersten Signaleingangsknoten und der Signalausgangsklemme liegende siebte MOS-Schaltung, die von dem Steuersignal angesteuert wird um selektiv die Spannung des ersten Signaleingangsknotens an die Ausgangsklemme abzugeben; und
eine zwischen dem zweiten Signaleingangsknoten und der Signalausgangsklemme liegende achte MOS-Schaltung zur selektiven Abgabe der am zweiten Signaleingangsknoten liegenden Spannung an die Ausgangsklemme aufgrund der am zweiten Signaleingangsknoten und der Signalausgangsklemme anliegende Signale.

Die Erfindung wird im folgenden anhand der bevorzugte Ausführungsbeispiele darstellenden Zeichnung näher erläutert. Es zeigen:

Fig. 1: ein Blockschaltbild eines ersten Ausführungsbeispiels einer erfindungsgemäßen CMOS-Ausgangsschaltung;

Fig. 2(a) bis (j) verschiedene Signalwellenformen der einzelnen Bereiche der in Fig. 1 dargestellten Ausführungsform der Schaltung;

Fig. 3 eine ausführliche Darstellung der Pegel-Verschiebungsschaltung, mit welcher der Pegel eines Steuersignals im Ausführungsbeispiel nach Fig. 1 verschoben werden kann;

Fig. 4: ein Schaltbild einer Mehrfach-Energiequelle zur Verwendung im Ausführungsbeispiel gemäß Fig. 1 und

Fig. 5 A und B ein Blockschaltbild eines zweiten Ausführungsbeispiels der erfindungsgemäßen CMOS-Ausgangsschaltung.

Ein erstes Ausführungsbeispiel einer CMOS-Ausgangsschaltung, die für eine LCD-Treibereinrichtung geeignet ist, wird im folgenden anhand von Fig. 1 beschrieben:

Die CMOS-Ausgangsschaltung ist beispielsweise auf einem N-Typ Siliziumsubstrat ausgebildet.

Die in Fig. 1 dargestellte CMOS-Ausgangsschaltung umfaßt eine Pegel-Verschiebungsschaltung 30 zum Konvertieren bzw. Umformen von Steuersignalen S ₁₁ und S ₁₂ in die Steuersignale S ₁₃ und S ₁₄, wobei die Amplitude der Steuersignale S ₁₁ und S ₁₂ dem Potentialunterschied V _DD-V _SS zwischen den Referenzspannungen V _DD (+5 V) und V _SS (0 V) entspricht und die Amplitude der Steuersignale S ₁₃ und S ₁₄ der Potentialdifferenz
V _DD-V _EE - zwischen der Referenzspannung V _DD und einer Referenzspannung V _EE (-1 V) entspricht. Darüber hinaus weist die CMOS-Ausgangsschaltung einen auf die verschobenen Steuersignale S ₁₃, ansprechenden Übertragungsschalter 31 zur Übertragung der Referenzspannung V ₁ (+1 V) sowie einen auf die verschobenen Steuersignale S ₁₃, ansprechenden CMOS-Übertragungsschalter 34 zur Übertragung der Referenzspannung V ₂ (+1 V).

Darüber hinaus weist die CMOS-Ausgangsschaltung einen CMOS-Inverter 54 auf, der von dem Steuersignal S ₁₄ gesteuert wird, außerdem einen PMOS-Transistor 56 zur Übertragung der Referenzspannung V _DD (+5 V) an den CMOS- Inverter 54, der von dem Steuersignal gesteuert wird, welches durch einen Inverter 50 invertiert wurde, sowie einen NMOS-Transistor 36, der von dem Steuersignal zur Übertragung der Referenzspannung V _EE (-1 V) an den CMOS-Inverter 54 gesteuert wird.

Darüber hinaus umfaßt die CMOS-Ausgangsschaltung der Erfindung folgende Elemente:
einen PMOS-Transistor 32, der parallel zum Übertragungsschalter bzw. -glied 31 geschaltet ist und durch das Steuersignal S ₁₁ gesteuert wird;
einen PMOS-Transistor 35, der parallel zum CMOS-Gatter bzw. -Glied 34 geschaltet ist und von dem durch den Inverter 52 invertierten Steuersignal angesteuert wird;
einen PMOS-Transistor 33, der parallel zum MOS-Transistor 56 geschaltet ist und von dem Steuersignal S ₁₁ angesteuert wird; und
einem PMOS-Transistor 37, der parallel zum MOS-Transistor 36 geschaltet ist und von dem Steuersignal angesteuert wird.

Der CMOS-Inverter 54 in der CMOS-Ausgangsschaltung weist einen PMOS-Transistor 38 und einem NMOS-Transistor 40 auf, die in Reihe geschaltet sind und auf das Steuersignal S ₁₄ ansprechen, um eine ausgewählte Referenzspannung an eine Ausgangsklemme 28 abzugeben.

Die Ausgangsklemme 28 des CMOS-Inverters 54 ist mit einer Elektrode des LCD-Elements verbunden.

Ein PMOS-Transistor 39 liegt parallel zum PMOS-Transistor 38 des CMOS-Inverters 54 und wird vom Steuersignal S ₁₂ angesteuert.

Ein PMOS-Transistor 41 liegt parallel zum NMOS-Transistor 40 des CMOS-Inverters 54 und wird vom Steuersignal über einen Inverter 51 angesteuert.

Die CMOS-Ausgangsschaltung ist beispielsweise auf einem N-Typ Siliziumsubstrat realisiert und weist einen P-Wannenbereich auf, der den NMOS-Transistor bildet, welcher mit den Referenzspannungen V _EE oder V _SS verbunden ist. Bereiche des N-Typ Siliziumsubstrats, welche die PMOS-Transistoren der CMOS-Ausgangsschaltung bilden, sind mit der Referenzspannung V _DD verbunden.

Die Pegel-Verschiebungsschaltung 30 weist, wie beispielsweise in Fig. 3 dargestellt, eine Vielzahl von Spannungspegel-Konvertierungsschaltungen 58 auf, die jeweils aus PMOS-Transistoren 60 und 62 sowie CMOS-Invertern 64, 66 und 68 aufgebaut sind und dazu dienen, den L-Pegel der Eingangs-Steuersignale S ₁₁ und S ₁₂ auf V _EE zu verschieben.

An den Inverter 64 werden als Spannungsquellen V _DD (+5 V) und V _SS (0 V) angelegt, während an die Inverter 66 und 68 als Spannungsquellen V _DD und V _EE (-1 V) aufweisen.

Die Mehrfach-Energiequelle 70 gemäß Fig. 4 umfaßt eine Spannungsteilerschaltung, welche die Gleichstromquellen P 1 und P 2 sowie eine Vielzahl von Widerständen R aufweist und welche die Referenzspannungen V _EE (-1 V), V ₁ (+5 V), V ₂ (+3 V), V _DD (+5 V) und V _S (0 V) abgibt.

Die Inverter 51 und 52 haben als Spannungsquelle V _DD und V _SS, während der Inverter 50 an V _DD und V _EE liegt.

Die Funktion der CMOS-Ausgangsschaltung zum Treiben einer LCD-Anzeige gemäß Fig. 1 wird im folgenden anhand der Signalwellenformen gemäß Fig. 2 beschrieben.

An die Pegel-Verschiebungsschaltung 30 werden die Steuersignale S ₁₁ und S ₁₂ über die Eingangsklemmen 26 und 27 gelegt, die in Fig. 2(a) und 2(c) dargestellt sind.

Der H-Pegel der Steuersignale S ₁₁ und S ₁₂ wird als V _DD (+5 V) und der L-Pegel als V _SS (0 V) angenommen.

Die Steuersignale S ₁₁ und S ₁₂ haben in dem Zeitintervall T 11 gemäß Fig. 2(e) und 2(g) den Pegel L. Die Pegel- Verschiebungsschaltung 30 liefert die Steuersignale S ₁₃ und S ₁₄, die um 1 V (V _EE) in negativer Richtung verschoben sind.

Das Übertragungsglied 31, die NMOS- und PMOS-Transistoren 36 und 37 werden durch die Steuersignale S ₁₁, S ₁₃ und eingeschaltet. Außerdem werden die PMOS-Transistoren 38 und 39 durch die Steuersignale S ₁₄ und S ₁₂ eingeschaltet, während der PMOS-Transistor 32 durch das Steuersignal S ₁₁ eingeschaltet wird.

Das Übertragungsglied 34 wird durch die Steuersignale S ₁₃ und abgeschaltet, während die PMOS-Transistoren 33 und 56 durch die Steuersignale und abgeschaltet werden. Der NMOS-Transistor 40 und der PMOS-Transistor 41 werden durch die Steuersignale S ₁₄ und und der PMOS-Transistor 35 durch das Steuersignal abgeschaltet.

Daraufhin erscheint die Referenzspannung V ₁ (+3 V) gemäß Fig. 2(j) an der Ausgangsklemme 28.

V _DD und V _EE werden an die PMOS- und NMOS-Transistor-Substrate angelegt, die jeweils eine Schwellenspannung V _t von 0,7 V haben. Die PMOS-Transistoren 32 und 39 sind abgeschalet, wenn die Spannungsdifferenz zwischen den Referenzspannungen V _DD und V _EE in einem Bereich von 12,9 V bis 14 V liegt. An den Gates der PMOS-Transistoren 31 a und 38 liegt eine Spannung vn -8,6 V bis -9,6 V gegenüber der jeweiligen Source, so daß das Gate des MOS-Transistors 31 b einen Wert von +4,3 bis +4,7 V gegenüber der Source annimmt und die PMOS-Transistoren 31 a und 38 ausreichend in ihren eingeschalteten Zustand gebracht sind, wodurch ein ausreichender Treiberstrom an das LCD-Element abgegeben wird.

Wenn die Spannungsdifferenz zwischen V _DD und V _EE in einem Bereich von 6 bis 12,9 V liegt, haben die Gates der PMOS-Transistoren 32 und 39 eine Spannung von -3 bis -0,7 V gegenüber ihren Sources und die Gates der PMOS-Transistoren 31 a und 38 eine Spannung von -4 bis -8,6 V gegenüber den jeweiligen Sources und das Gate des NMOS-Transistors 31 b eine Spannung von +2 bis +4,3 V gegenüber seiner Source. Dadurch befinden sich die MOS-Transistoren 31, 32, 38 und 39 gänzlich in eingeschaltetem Zustand und versorgen daraufhin das LCD-Element mit einem ausreichenden Treiberstrom.

Wenn die Spannungsdifferenz zwischen V _DD und V _EE in einem Bereich von 2,5 bis 6 V liegt, sind die PMOS-Transistoren 31 a und 38 wahrscheinlich nicht ausreichend eingeschaltet, aber das Potential an den Gates der PMOS-Transistoren 32 und 39 liegt in einem Bereich von -4,17 bis -3 V gegenüber den jeweiligen Sources, wodurch die PMOS-Transistoren 32 und 39 vollständig eingeschaltet sind und das LCD-Element ausreichend treiben.

Wenn das Steuersignal S ₁₁ im Zeitintervall T 12 gemäß Fig. 2 den Pegel H annimmt, wechselt die Amplitude des Steuersignals S ₁₃ auf V _DD.

Dadurch werden das Übertragungsglied 34 und die PMOS- Transistoren 33 a, 33 b, 35, 38 und 39 eingeschaltet, während das Übertragungsglied 31, die PMOS-Transistoren 32, 37 und 41 sowie die NMOS-Transistoren 36 und 40 abgeschaltet werden.

Auf diese Weise wird die Referenzspannung V _DD (+5 V) gemäß Fig. 2(j) an die Ausgangsklemme 28 gelegt.

Wenn die Spannungsdifferenz zwischen den Referenzspannungen V _DD und V _EE in einem Bereich von 5 bis 14V liegt, fällt die Spannung zwischen Source und Gate der PMOS-Transistoren 38 und 39, während die PMOS-Transistoren 33, 38, 39 und 56 eingeschaltet werden, da die Spannungsdifferenz zwischen den Gates der PMOS-Transistoren 33 b und 39 größer als 4 V ist, und damit einen ausreichenden Treiberstrom an das LCD-Element liefern. Unter diesen Umständen kann der PMOS-Transistor 56 vernachlässigt werden.

Wenn die Spannungsdifferenz zwischen den Referenzspannungen V _DD und V _EE im Bereich von 2,5 bis 5 V liegt, sind die PMOS-Transistoren 33 und 39 vollständig eingeschaltet, da die Spannung zwischen Source und Gate der Transistoren 33 und 39 5 V beträgt. Sie können daraufhin das LCD-Element ausreichend treiben.

Anschließend nehmen im Zeitintervall T 13 in Fig. 2 die Steuersignale S ₁₁ und S ₁₂ den Wert L bzw. H an, wodurch der Übertragungsschalter 31, die PMOS-Transistoren 32, 37 und 41 sowie die NMOS-Transistoren 36 und 40 eingeschaltet werden, während der Übertragungsschalter 34 und die PMOS-Transistoren 33, 35, 38 und 39 ausgeschaltet werden.

Dadurch wird die Referenzspannung V _EE (-1 V) gemäß Fig. 2(j) an die Ausgangsklemme 28 geliefert.

Daraufhin liegt die Spannungsdifferenz zwischen den Bezugsspannungen V _DD und V _EE im Bereich von 4,3 bis 14 V und die zwischen den Bezugsspannungen V _DD und V _SS bei etwa 5 V. Dadurch sind die PMOS-Transistoren 37 und 41 abgeschaltet, während die Gates der NMOS-Transistoren 36 und 40 ein um 4,3 bis 14 V höheres Potential als deren Sources haben, so daß die NMOS-Transistoren 36 und 40 das LCD-Element ausreichend treiben.

Bei einer Spannungsdifferenz zwischen den Referenzspannungen im Bereich von 2,5 bis 4,3 V ist das Potential der Gates der PMOS-Transistoren 37 und 41 im Bereich von -2,5 bis -0,7 V gegenüber deren Sources, während an den Gates der NMOS-Transistoren 36 und 40 eine Spannung von 2,5 bis 4,3 V gegenüber deren Sources liegt, so daß diese ausreichend eingeschaltet sind und das LCD-Element treiben können.

Die MOS-Transistoren 36 und 40 sind zu den MOS-Transistoren 37 und 41 parallel geschaltet. Da erstere eine verschiedene Vorspannungscharakteristik haben, damit der Widerstand nicht vergrößert wird, können diese einen ausreichenden Treiberstrom an das LCD-Element liefern.

Im Zeitintervall T 14 in Fig. 2 wechseln die Kontrollsignale S ₁₁ und S ₁₂ auf den Wert H. Die Potential- Verschiebungsschaltung 30 liefert die Steuersignale S ₁₃ und S ₁₄ mit der Spannung V _DD.

Dadurch sind die Übertragungsschaltung 34, die PMOS- Transistoren 56, 33, 35 und 41 sowie der NMOS-Transistor 40 gemeinsam eingeschaltet, während der Übertragungsschalter 31, die PMOS-Transistoren 32, 37, 38 und 39 sowie der NMOS-Transistor 36 gemeinsam abgeschaltet sind.

Dadurch wird die Bezugsspannung V ₂ (+1 V) gemäß Fig. 2(j) an die Ausgangsklemme 28 gelegt.

Wenn sich die Potential-Differenz zwischen den Referenzspannungen V _DD und V _EE im Bereich von 6,45 bis 14 V bewegt, sind die PMOS-Transistoren 35 und 41 abgeschaltet, während am Gate des PMOS-Transistors 34 a eine Spannung von -2,15 bis -4,7V gegenüber dessen Source liegt und an den Gates der NMOS-Transistoren 34 b und 40 eine Spannung von 4,3 bis 9,3 V gegenüber deren Sources liegt. Entsprechend sind die P- und NMOS- Transistoren parallel geschaltet, damit ihre Widerstandskomponenten reduziert werden, so daß sie einen ausreichenden Treiberstrom an das LCD-Element liefern können.

Wenn die CMOS-Ausgangsschaltung mit einer Potentialdifferenz zwischen den Referenzspannungen V _DD und V _EE im Bereich von 2,5 bis 6,45 V betrieben wird, liegt an den Gates der P- und NMOS-Transistoren 34 a, 34 b und 40 eine nicht ausreichende Vorspannung, aber die Gates der PMOS-Transistoren 35 und 41 haben eine Spannung von -3,33 bis -0,7 V gegenüber ihren Sources, so daß sie das LCD-Element ausreichend treiben können.

Die Eingangs-/Ausgangscharakteristik der erfindungsgemäßen CMOS-Ausgangsschaltung wird folgendermaßen beschrieben:

Aus dieser Tabelle ergibt sich, daß die CMOS-Ausgangsschaltung Ausgangssignale mit 4 verschiedenen Pegeln abgeben kann, wobei die 2-Bit-Steuersignale S ₁₁ und S ₁₂ verwendet werden, und über einen weiten Bereich der Betriebsspannung einen ausreichenden Treiberstrom liefert.

Bei diesem Ausführungsbeispiel wird eine ausreichende Vorspannung an das Gate des PMOS-Transistors 33 angelegt, wenn die Spannungsdifferenz zwischen den LCD-Treiberspannungen V _DD und V _EE niedrig ist (2,5 bis 10 V), so daß ein ausreichender Versorgungsstrom vorhanden ist und der PMOS-Transistor 33 a entfernt werden kann.

Bei der erfindungsgemäßen CMOS-Ausgangsschaltung liegen die Gates der MOS-Transistoren an einer ausreichenden Vorspannung, wodurch die LCD-Einrichtung in einem weiten Treiberspannungs-Bereich betrieben werden kann (beispielsweise von 2,5 bis 5 V, 6 bis 10 V und 11 bis 14 V).

Mit der erfindungsgemäßen Schaltung, bei der die einen NMOS-Transistor aufweisende Schalteinrichtung parallel mit der einen PMOS-Transistor aufweisenden Schalteinrichtung parallel geschaltet ist, wird ein ausreichender Treiberstrom an das LCD-Element geliefert, selbst wenn die Potential-Differenz zwischen V _DD und V _EE niedrig wird (2,5 bis 4,0 V).

Wenn die Treiberspannung in einem niedrigen Bereich liegt, kann der PMOS-Transistor das LCD-Element treiben und dafür sorgen, daß alle Substrate der NMOS-Transistoren mit V _EE verbunden sind. Dadurch wird, selbst wenn die Potentialdifferenz zwischen V _DD und V _EE hoch wird (beispielsweise 14 V), das Drain-Potential des NMOS-Transistors höher gehalten als das der Source, wodurch der Latch-Up-Effekt vermieden werden kann.

Bei einer bekannten CMOS-Ausgangsschaltung als Treiberschaltung für ein LCD-Element waren Kanalbreiten der P- und NMOS-Transistoren von etwa 300 µm und 130 µm notwendig, um deren Treibereigenschaften zu verbessern. Bei der erfindungsgemäßen Schaltung können die Kanalbreiten der P- und NMOS-Transistoren auf etwa 230 µm und etwa 80 µm reduziert werden.

Bei der erfindungsgemäßen Ausgangsschaltung kann, obwohl die Anzahl der PMOS-Transistoren erhöht wird, die Fläche eines IC-Chips um etwa 16% reduziert werden. Dadurch wird die IC-Einrichtung preiswert.

Darüber hinaus werden bekannte Ausgangsschaltungen mit einer Potentialdifferenz zwischen V _DD und V _EE in einem Bereich von etwa 4,5 bis 13,5 V betrieben, während bei der erfindungsgemäßen Ausgangsschaltung die Potentialdifferenz einen weiten Bereich einnehmen kann, nämlich von etwa 2,5 bis 14 V.

Anhand von Fig. 5 wird ein zweites Ausführungsbeispiel der CMOS-Ausgangsschaltung mit zwei Ausgängen beschrieben, die eine Signalspannung an zwei LCD-Elemente liefern kann.

Die CMOS-Ausgangsschaltung gemäß Fig. 5 hat gegenüber der in Fig. 1 folgende zusätzliche Schaltelemente: zwischen den Übertragungsgliedern 31 und 34 sind zusätzlich ein CMOS-Glied, ein PMOS-Transistor 39 a, ein NMOS- Transistor 41 a und ein Inverter 51 A eingefügt.

Zusätzlich ist die Pegel-Verschiebungsschaltung 30 A mit 3 Spannungspegel-Konvertierungsschaltungen 58 (vergl. Fig. 3) versehen, die Steuersignale S ₁₃, S ₁₄ und S _14A liefern, die von 3-Bit-Steuersignalen S ₁₁, S ₁₂ und S _12A verschoben werden.

Bei dem zweiten Ausführungsbeispiel ist das Substrat für alle PMOS-Transistoren mit V _DD (+5 V) und das aller NMOS-Transistoren mit V _EE (-1 V) verbunden.

Die Kanalbreite des MOS-Transistors und der Drain-Strom Id sind zueinander gemäß der folgenden Näherungsgleichung proportional: wobei die Buchstaben folgende Bedeutung haben:
L: Kanallänge des MOS-Transistors
K: Konstante (1/Ω · V)
V _ds: Drain-Source-Spannung
V _gs: Gate-Source-Spannung und
V _t: Schwellenspannung.

Wie sich aus der Gleichung ergibt, müssen die Übertragungsglieder 31, 34 sowie die P- und NMOS-Transistoren 32, 33, 35, 36 und 37 einen Strom an die CMOS-Inverter 54, 54 A und 39, 41, 39 A sowie 41 A liefern. Daher ist es wünschenswert, daß ihre Kanalweite verdoppelt wird.

Die Ausgangscharakteristik des zweiten Ausführungsbeispiels der Treiberschaltung an den Ausgängen 28 und 28 A ergibt sich aus der folgenden Tabelle:

Die erfindungsgemäße CMOS-Ausgangsschaltung kann durch Erhöhung der Anzahl der CMOS-Glieder und PMOS-Transistoren zwischen den Übertragungsgliedern 31 und 34 etwa 10 bis 20 oder mehr Ausgangspegel aufweisen.

Die erfindungsgemäße CMOS-Ausgangsschaltung kann vorzugsweise für den Betrieb elektronischer Spielautomaten, elektronischer Schreibmaschinen, Wortprozessoren, Terminal-Einheiten usw. verwendet werden.

Darüber hinaus kann die erfindungsgemäße CMOS-Ausgangsschaltung auf einem P-Typ Siliziumsubstrat realisiert werden.

Claims

1. CMOS-Ausgangsschaltung auf einem Halbleitersubstrat, gekennzeichnet durch
(a) eine auf eine Vielzahl von externen Steuersignalen ansprechende Steuersignal-Verschiebungsschaltung zur Abgabe einer Vielzahl von Steuersignalen mit veränderten verschiedenen Amplitudenpegeln;
(b) eine auf eines der veränderten Steuersignale ansprechende erste Schalteinrichtung zur selektiven Abgabe einer ersten Referenzspannung;
(c) eine auf das veränderte Steuersignal ansprechende zweite Schalteinrichtung zur selektiven Abgabe einer zweiten Referenzspannung;
(d) eine auf eines der konvertierten Steuersignale ansprechende dritte Schalteinrichtung zur selektiven Abgabe einer dritten Referenzspannung;
(e) eine auf eines der konvertierten Steuersignale ansprechende vierte Schalteinrichtung zur selektiven Abgabe einer vierten Referenzspannung;
(f) eine fünfte Schalteinrichtung zur selektiven Abgabe einer ersten, zweiten, dritten und vierten Referenzspannung an eine Ausgangsklemme aufgrund eines der konvertierten Steuersignale;
(g) eine parallel zur ersten Schalteinrichtung geschaltete, auf eines der externen Steuersignale ansprechende sechste Schalteinrichtung zur selektiven Abgabe einer ersten Referenzspannung;
(h) eine parallel zur zweiten Schalteinrichtung geschaltete und auf eines der externen Steuersignale ansprechende siebte Schalteinrichtung zur selektiven Abgabe einer zweiten Referenzspannung;
(i) eine parallel zur dritten Schalteinrichtung geschaltete und auf eines der externen Steuersignale ansprechende achte Schalteinrichtung zur selektiven Abgabe der dritten Referenzspannung;
(j) eine parallel zur vierten Schalteinrichtung geschaltete und auf eines der externen Steuersignale ansprechende neunte Schalteinrichtung zur Abgabe einer vierten Referenzspannung;
(k) eine zwischen dem Ausgangsknoten der ersten und dritten Ausgangsschaltung und der Ausgangsklemme liegende zehnte Schalteinrichtung zur Abgabe einer ersten oder dritten Referenzspannung an die Ausgangsklemme in Abhängigkeit von einem der externen Steuersignale und
(l) eine zwischen dem Ausgangsknoten der zweiten und vierten Schalteinrichtung und der Ausgangsklemme liegende und auf eines der externen Steuersignale ansprechende elfte Schalteinrichtung zur Abgabe der zweiten oder vierten Referenzspannung an die Ausgangsklemme.

2. Eine CMOS-Ausgangsschaltung auf einem Halbleitersubstrat,
gekennzeichnet durch
(a) eine Mehrfach-Energiequelle zur Erzeugung einer ersten, zweiten, dritten und vierten Referenzspannung;
(b) eine Steuersignal-Verschiebungsschaltung zur Umwandlung einer Vielzahl von externen Steuersignale in auf verschiedene Amplitudenniveaus verschobene Steuersignale;
(c) eine komplementäre MOS-Schalteinrichtung, die mit dem ersten und zweiten Eingangsknoten verbunden ist und durch eines der mehreren niveauverschobenen Steuersignale ein- und ausgeschaltet wird, um selektiv an dem ersten oder zweiten Eingangsknoten anliegende Referenzspannungen an die Signalausgangsklemme zu liefern;
(d) eine erste MOS-Schalteinrichtung, die zwischen der ersten Referenzspannung und dem ersten Eingangssignalknoten der komplementären Schalteinrichtung liegt und in Abhängigkeit von dem niveauverschobenen Steuersignal selektiv die erste Referenzspannung an den ersten Knoten liefert;
(e) eine zweite MOS-Schalteinrichtung, die zwischen der Referenzspannung und dem ersten Signaleingangsknoten der komplementären MOS-Schalteinrichtung liegt und aufgrund des niveauverschobenen Steuersignals selektiv die erste Referenzspannung an den zweiten Knoten abgibt;
(f) eine dritte MOS-Schalteinrichtung, die zwischen der dritten Referenzspannung und dem zweiten Signalknoten der komplementären MOS-Schalteinrichtung liegt und selektiv die dritte Referenzspannung aufgrund des niveauverschobenen Steuersignals an den zweiten Knoten abgibt;
(g) eine vierte MOS-Schalteinrichtung, die zwischen der vierten Referenzspannung und dem zweiten Signalknoten der komplementären MOS-Schalteinrichtung liegt und selektiv die vierte Referenzspannung aufgrund des niveauverschobenen Steuersignals an den zweiten Knoten abgibt;
(h) eine fünfte MOS-Schalteinrichtung, die zwischen der ersten Referenzspannung und dem ersten Signaleingangsknoten liegt und selektiv die erste Referenzspannung aufgrund des Steuersignals an den ersten Knoten abgibt;
(i) eine sechste MOS-Schalteinrichtung, die zwischen der zweiten Referenzspannung und dem zweiten Signaleingangsknoten liegt und selektiv die zweite Referenzspannung aufgrund des Steuersignals an den ersten Knoten abgibt;
(j) eine siebte MOS-Schalteinrichtung, die zwischen dem ersten Signaleingangsknoten und der Signalausgangsklemme liegt und selektiv die Spannung am ersten Signaleingangsknoten an die Ausgangsklemme aufgrund des Steuersignals abgibt; und
(k) eine elfte MOS-Schalteinrichtung, die mit dem zweiten Signaleingangsknoten und der Signalausgangsklemme verbunden ist, um die Spannung am zweiten Signaleingangsknoten aufgrund des Steuersignals an die Ausgangsklemme abzugeben.

3. CMOS-Ausgangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die erste und dritte Schalteinrichtung jeweils ein CMOS-Übertragungsglied, die komplementäre MOS-Schalteinrichtung ein CMOS-Inverter und die fünfte bis zehnte MOS-Schalteinrichtung jeweils ein PMOS-Transistor sind.

4. CMOS-Ausgangsschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das den PMOS-Transistor bildende Halbleitersubstrat mit der zweiten Referenzspannung verbunden ist.

5. CMOS-Ausgangsschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste, zweite, dritte und vierte Referenzspannung +3 V, +5 V, +1 V und -1 V haben.

6. CMOS-Ausgangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuersignal-Pegel-Verschiebungsschaltung mehrere Spannungspegel-Konverterschaltungen umfaßt, die aus einer Vielzahl von PMOS-Schalttransistoren und MOS-Invertern besteht.

7. CMOS-Ausgangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Mehrfach-Energiequelle einen Spannungsteiler mit Widerständen umfaßt.

8. CMOS-Ausgangsschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die CMOS-Ausgangsschaltung außerdem eine zweite komplementäre MOS-Schalteinrichtung aufweist, die mit dem ersten und zweiten Eingangsknoten verbunden ist und durch das von der Pegel-Verschiebungsschaltung verschobene Steuersignal gesteuert wird.

9. CMOS-Ausgangsschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß
eine neunte MOS-Schalteinrichtung zwischen der dritten Referenzspannung und dem ersten Signaleingangsknoten angeschlossen ist und selektiv die dritte Referenzspannung an den ersten Signaleingangsknoten aufgrund des Steuersignals abgibt, und
daß eine zehnte MOS-Schalteinrichtung zwischen der vierten Referenzspannung und dem zweiten Signaleingangsknoten liegt und selektiv die vierte Referenzspannung an den zweiten Signaleingangsknoten aufgrund des Steuersignals abgibt.