DE3630160C2 - - Google Patents

Description

Die Erfindung betrifft eine CMOS-Ausgangsschaltung nach dem Oberbegriff des Anspruchs 1.

Eine CMOS-Ausgangsschaltung, die ein auf einem Steuersignal beruhendes Treibersignal mit mehreren Potentialstufen abgibt, wird auf einem Siliziumsubstrat realisiert und insbesondere als Display-Treiberschaltung für eine Flüssigkristall(LCD)-Anzeige verwendet.

Flüssigkristall(LCD)-Anzeigen werden häufig als Anzeigeeinrichtungen mit geringem Energieverbrauch für elektronische Geräte verwendet. Eine LCD-Anzeige weist eine Vielzahl von Anzeigeelementen auf, die jeweils eine Flüssigkristallschicht haben, die zwischen zwei Elektroden sandwichartig angeordnet ist und auf eine an die beiden Elektroden angelegte Treiberspannung so reagiert, daß sie ihre molekulare Ausrichtung ändert. Die molekulare Ausrichtung steuert die Streuung oder den Durchlaß des auf die Flüssigkristallschicht auftreffenden Lichts. Dabei werden LCD-Anzeigen üblicherweise mit Wechselspannungs-Treibersignalen betrieben, um ein Abtragen bzw. eine Beeinträchtigung des Flüssigkristallmaterials zu verhindern.

Beim Betrieb einer LCD-Anzeige mit einer Vielzahl von in Matrixform angeordneten x- und y-Elektroden und Flüssigkristallschichten zwischen den x- und y-Elektroden ist eine CMOS-Ausgangsschaltung bekannt, bei der mehrstufige Treibersignale von beispielsweise +5 V, +3 V, +1 V, -1 V an die x- und y-Elektroden der LCD-Anzeige durch selektive Steuerung verschiedener Referenzspannungsquellen angelegt werden.

Aus der DE 27 20 492 A1 und der EP 00 31 582 ist das zeitgesteuerte Zuschalten von mehreren Spannungsquellen zum Bilden eines beliebigen Kurvenverlaufs bekannt.

Bei Display-Treiberschaltungen ist es - wie eingangs erwähnt - bekannt, das Treibersignal durch das zeitgesteuerte Zuschalten einer Vielzahl von Referenzspannungsquellen unter Verwendung der vorgenannten Treibersignal- Ausgangsschaltung zu erzeugen.

Derartige Treiberschaltungen haben jedoch den Nachteil, daß dann, wenn die Differenz zwischen maximaler und minimaler Spannung mehrerer Referenzspannungsquellen größer wird, d. h. zum Beispiel 14 V oder mehr, der sogenannte Latch-up-Effekt auftritt, d. h. die Ausgangsspannung auf die Aussteuergrenze hochspringt und nicht mehr auf den Ausgangswert zurückgeht, wodurch ein unerwünscht großer Strom fließt. Dabei ist es möglich, diesen unerwünscht großen Strom zu stoppen, ohne daß die externe Spannungsversorgung unterbrochen wird.

Insbesondere bei einer großen LCD-Anzeige ist ein Treibersignal mit hoher Spannung erforderlich, um eine Beeinträchtigung des Bildschirmkontrasts zu verhindern. Dabei ist die Lösung des Latch-up-Problems besonders wichtig.

Aber auch dann, wenn die Differenz zwischen maximaler und minimaler Spannung bei mehreren Referenzspannungsquellen sehr klein wird, beispielsweise niedriger als eine Schwellwertspannung V _T, kann die CMOS- Ausgangsschaltung keinen ausreichenden Treiberstrom der LCD-Anzeige zuführen. Um dies zu verbessern, kann ein großer MOS-Transistor vorgesehen werden, der jedoch zu einer Zunahme der Chipfläche führt.

Demgegenüber besteht die Aufgabe der Erfindung darin, eine CMOS-Ausgangsschaltung zu schaffen, die auch dann ein ausreichendes Treiber- Ausgangssignal beispielsweise für ein LCD-Element erzeugt, wenn bei der zeitgesteuerten Zuschaltung der Referenzspannungsquellen die Differenz zwischen maximaler und minimaler Spannung mehrerer Referenzspannungsquellen größer oder kleiner wird, d. h. die Schaltung über einen weiten Bereich der Zuschaltung von mehreren Referenzspannungsquellen sicher arbeitet.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 beschriebenen Merkmale gelöst.

Mit der erfindungsgemäßen CMOS-Ausgangsschaltung wird erreicht, daß bei einem Größerwerden der Differenz zwischen maximaler und minimaler Spannung mehrerer zugeschalteter Referenzspannungsquellen der sogenannte Latch-up-Effekt vermieden und auch bei einem Kleinerwerden der vorgenannten Differenz eine ausreichende Aussteuerung der LCD-Anzeige durch das Treibersignal ermöglicht wird.

Es wird also eine CMOS-Ausgangsschaltung geschaffen, die über einen weiten Bereich der Spannungsquelle sicher arbeitet. So kann die CMOS- Ausgangsschaltung insbesondere auch bei einer niedrigeren Spannung von beispielsweise 5 V arbeiten, ohne daß der Treiberstrom zur LCD- Anzeige beeinträchtigt wird. Außerdem ist gewährleistet, daß die CMOS- Ausgangsschaltung auf dem Chip einer LCD-Treibereinrichtung nur einen geringen Platz benötigt.

Weitere vorteilhafte Ausführungsformen der Erfindung sind in den Ansprüchen 2 bis 9 beschrieben. Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen näher beschrieben. Es zeigt

Fig. 1 ein Blockschaltbild eines ersten Ausführungsbeispiels einer erfindungsgemäßen CMOS-Ausgangsschaltung,

Fig. 2 (a) bis (j) verschiedene Signalwellenformen der einzelnen Bereiche der in Fig. 1 dargestellten Ausführungsform der Schaltung,

Fig. 3 eine ausführliche Darstellung der Pegel-Verschiebungsschaltung, mit welcher der Pegel eines Steuersignals im Ausführungsbeispiel nach Fig. 1 verschoben werden kann,

Fig. 4 ein Schaltbild einer Mehrfach-Spannungsquelle zur Verwendung im Ausführungsbeispiel gemäß Fig. 1 und

Fig. 5A und B ein Blockschaltbild eines zweiten Ausführungsbeispiels der erfindungsgemäßen CMOS-Ausgangsschaltung.

Ein erstes Ausführungsbeispiel einer CMOS-Ausgangsschaltung, die für eine LCD-Treibereinrichtung geeignet ist, wird im folgenden anhand von Fig. 1 beschrieben:

Die CMOS-Ausgangsschaltung ist beispielsweise auf einem N-Typ Siliziumsubstrat ausgebildet.

Die in Fig. 1 dargestellte CMOS-Ausgangsschaltung umfaßt eine Pegel-Verschiebungsschaltung 30 zum Umformen von an Signaleingangsklemmen 26 und 27 anliegenden Steuersignalen S₁₁ und S₁₂ in die Steuersignale S₁₃ und S₁₄, wobei die Amplitude der Steuersignale S₁₁ und S₁₂ dem Potentialunterschied |V _DD-V _SS | zwischen den Referenzspannungen V _DD (+5 V) und V _SS (0 V) entspricht und die Amplitude der Steuersignale S₁₃ und S₁₄ der Potentialdifferenz |V _DD-V _EE | zwischen der Referenzspannung V _DD und einer Referenzspannung V _EE (-1 V) entspricht. Darüber hinaus weist die CMOS-Ausgangsschaltung einen auf die verschobenen Steuersignale S₁₃ und ansprechenden Übertragungsschalter 31 zur Übertragung der Referenzspannung V₁ (+3 V) sowie einen auf die verschobenen Steuersignale S₁₃ und ansprechenden CMOS-Übertragungsschalter 34 zur Übertragung der Referenzspannung V₂ (+1 V).

Darüber hinaus weist die CMOS-Ausgangsschaltung einen CMOS-Inverter 54 auf, der von dem Steuersignal S₁₄ gesteuert wird, außerdem einen PMOS-Transistor 56 zur Übertragung der Referenzspannung V _DD (+5 V) an den CMOS- Inverter 54, der von dem Steuersignal gesteuert wird, welches durch einen Inverter 50 invertiert wurde, sowie einen NMOS-Transistor 36, der von dem Steuersignal zur Übertragung der Referenzspannung V _EE (-1 V) an den CMOS-Inverter 54 gesteuert wird.

Darüber hinaus umfaßt die CMOS-Ausgangsschaltung der Erfindung folgende Elemente:
einen PMOS-Transistor 32, der parallel zum Übertragungsschalter 31 geschaltet ist und durch das Steuersignal S₁₁ gesteuert wird;
einen PMOS-Transistor 35, der parallel zum CMOS-Übertragungsschalter 34 geschaltet ist und von dem durch den Inverter 52 invertierten Steuersignal angesteuert wird;
einen PMOS-Transistor 33, der parallel zum MOS-Transistor 56 geschaltet ist und von dem Steuersignal angesteuert wird und
einen PMOS-Transistor 37, der parallel zum MOS-Transistor 36 geschaltet ist und von dem Steuersignal S₁₁ angesteuert wird.

Der CMOS-Inverter 54 in der CMOS-Ausgangsschaltung weist einen PMOS-Transistor 38 und einen NMOS-Transistor 40 auf, die in Reihe geschaltet sind und auf das Steuersignal S₁₄ ansprechen, um eine ausgewählte Referenzspannung an eine Ausgangsklemme 28 abzugeben.

Die Ausgangsklemme 28 des CMOS-Inverters 54 ist mit einer Elektrode des LCD-Elements verbunden.

Ein PMOS-Transistor 39 liegt parallel zum PMOS-Transistor 38 des CMOS-Inverters 54 und wird vom Steuersignal S₁₂ angesteuert.

Ein PMOS-Transistor 41 liegt parallel zum NMOS-Transistor 40 des CMOS-Inverters 54 und wird vom Steuersignal über einen Inverter 51 angesteuert.

Die CMOS-Ausgangsschaltung ist beispielsweise auf einem N-Typ Siliziumsubstrat realisiert und weist einen P-Wannenbereich auf, der den NMOS-Transistor bildet, welcher mit den Referenzspannungen V _EE oder V _SS verbunden ist. Bereiche des N-Typ Siliziumsubstrats, welche die PMOS-Transistoren der CMOS-Ausgangsschaltung bilden, sind mit der Referenzspannung V _DD verbunden.

Die Pegel-Verschiebungsschaltung 30 weist, wie beispielsweise in Fig. 3 dargestellt, eine Vielzahl von Spannungspegel-Konvertierungsschaltungen 58 auf, die jeweils aus PMOS-Transistoren 60 und 62 sowie CMOS-Invertern 64, 66 und 68 aufgebaut sind und dazu dienen, den L-Pegel der Eingangs-Steuersignale S₁₁ und S₁₂ auf V _EE zu verschieben.

An den Inverter 64 werden als Spannungsquellen V _DD (+5 V) und V _SS (0 V) angelegt, während an die Inverter 66 und 68 als Spannungsquellen V _DD und V _EE (-1 V) angelegt werden.

Eine Mehrfach-Spannungsquelle 70 gemäß Fig. 4 umfaßt eine Spannungsteilerschaltung, welche die Gleichstromquellen P 1 und P 2 sowie eine Vielzahl von Widerständen R aufweist und welche die Referenzspannungen V _EE (-1 V), V₁ (+3 V), V₂ (+1 V), V _DD (+5 V) und V _SS (0 V) abgibt.

Die Inverter 51 und 52 liegen an den Spannungsquellen V _DD und V _SS, während der Inverter 50 an V _DD und V _EE liegt.

Die Funktion der CMOS-Ausgangsschaltung zum Treiben einer LCD-Anzeige gemäß Fig. 1 wird im folgenden anhand der Signalwellenformen gemäß Fig. 2 beschrieben.

An die Pegel-Verschiebungsschaltung 30 werden die Steuersignale S₁₁ und S₁₂ über die Eingangsklemmen 26 und 27 gelegt, die in Fig. 2 (a) und 2 (c) dargestellt sind.

Der H-Pegel der Steuersignale S₁₁ und S₁₂ wird als V _DD (+5 V) und der L-Pegel als V _SS (0 V) angenommen.

Die Steuersignale S₁₁ und S₁₂ haben in dem Zeitintervall T 11 gemäß Fig. 2 (a) und 2 (c) den Pegel L. Die Pegel- Verschiebungsschaltung 30 liefert die Steuersignale S₁₃ und S₁₄, die um 1 V (V _EE) in negativer Richtung verschoben sind.

Der Übertragungsschalter 31 und die NMOS- und PMOS-Transistoren 36 und 37 werden durch die Steuersignale S₁₁, S₁₃ und eingeschaltet. Außerdem werden die PMOS-Transistoren 38 und 39 durch die Steuersignale S₁₄ und S₁₂ eingeschaltet, während der PMOS-Transistor 32 durch das Steuersignal S₁₁ eingeschaltet wird.

Der Übertragungsschalter 34 wird durch die Steuersignale S₁₃ und abgeschaltet, während die PMOS-Transistoren 33 und 56 durch die Steuersignale und abgeschaltet werden. Der NMOS-Transistor 40 und der PMOS-Transistor 41 werden durch die Steuersignale S₁₄ und und der PMOS-Transistor 35 durch das Steuersignal abgeschaltet.

Daraufhin erscheint die Referenzspannung V₁ (+3 V) gemäß Fig. 2 (j) an der Ausgangsklemme 28.

V _EE wird dem Substrat eines NMOS-Transistors mit einer Schwellwertspannung von 0,7 V zugeführt, während V _DD den N-Wannenbereichen im Substrat der PMOS-Transistoren zugeführt wird, die jeweils eine Schwellenspannung von 0,7 V haben. Die PMOS-Transistoren 32 und 39 sind abgeschaltet, wenn die Spannungsdifferenz zwischen den Referenzspannungen V _DD und V _EE in einem Bereich von 12,9 V bis 14 V liegt. An den Gates der PMOS-Transistoren 31 a und 38 liegt eine Spannung von -8,6 V bis -9,6 V gegenüber der jeweiligen Source, und das Gate des MOS-Transistors 31 b liegt an einer Spannung von +4,3 bis +4,7 V gegenüber der Source, wobei die PMOS-Transistoren 31 a und 38 in ihren eingeschalteten Zustand gebracht sind, wodurch ein ausreichender Treiberstrom an das LCD-Element abgegeben wird.

Wenn die Spannungsdifferenz zwischen V _DD und V _EE in einem Bereich von 6 bis 12,9 V liegt, liegen die Gate-Spannungen der PMOS-Transistoren 32 und 39 im Bereich von -3 bis -0,7 V gegenüber den Sources und die Gate-Spannung der PMOS-Transistoren 31 a und 38 liegt im Bereich von -4 bis -8,6 V gegenüber den jeweiligen Sources und die Gate-Spannung des NMOS-Transistors 31 b liegt im Bereich von +2 bis +4,3 V gegenüber der Source. Dadurch befinden sich die MOS-Transistoren 31, 32, 38 und 39 gänzlich in eingeschaltetem Zustand und versorgen daraufhin das LCD-Element mit einem ausreichenden Treiberstrom.

Wenn die Spannungsdifferenz zwischen V _DD und V _EE in einem Bereich von 2,5 bis 6 V liegt, sind die PMOS-Transistoren 31 a und 38 nicht ausreichend eingeschaltet, aber das Potential an den Gates der PMOS-Transistoren 32 und 39 liegt in einem Bereich von -4,17 bis -3 V gegenüber den jeweiligen Sources, wodurch die PMOS-Transistoren 32 und 39 vollständig eingeschaltet sind und das LCD-Element ausreichend treiben.

Wenn das Steuersignal S₁₁ im Zeitintervall T 12 gemäß Fig. 2 den Pegel H annimmt, wechselt die Amplitude des Steuersignals S₁₃ auf V _DD.

Dadurch werden der Übertragungsschalter 34 und die PMOS- Transistoren 33, 35, 38 und 39 eingeschaltet, während der Übertragungsschalter 31, die PMOS-Transistoren 32, 37 und 41 sowie die NMOS-Transistoren 36 und 40 abgeschaltet werden.

Auf diese Weise wird die Referenzspannung V _DD (+5 V) gemäß Fig. 2 (j) an die Ausgangsklemme 28 gelegt.

Wenn die Spannungsdifferenz zwischen den Referenzspannungen V _DD und V _EE in einem Bereich von 5 bis 14 V liegt, fällt die Spannung zwischen Source und Gate der PMOS-Transistoren 38 und 39, während die PMOS-Transistoren 33, 38, 39 und 56 eingeschaltet werden, da die Spannungsdifferenz zwischen den Gates der PMOS-Transistoren 33 und 39 größer als 4 V ist, und damit einen ausreichenden Treiberstrom an das LCD-Element liefern. Unter diesen Umständen kann der PMOS-Transistor 56 vernachlässigt werden.

Wenn die Spannungsdifferenz zwischen den Referenzspannungen V _DD und V _EE im Bereich von 2,5 bis 5 V liegt, sind die PMOS-Transistoren 33 und 39 vollständig eingeschaltet, da die Spannung zwischen Source und Gate der Transistoren 33 und 39 5 V beträgt. Sie können daraufhin das LCD-Element ausreichend treiben.

Anschließend nehmen im Zeitintervall T 13 in Fig. 2 die Steuersignale S₁₁ und S₁₂ den Wert L bzw. H an, wodurch der Übertragungsschalter 31, die PMOS-Transistoren 32, 37 und 41 sowie die NMOS-Transistoren 36 und40 eingeschaltet werden, während der Übertragungsschalter 34 und die PMOS-Transistoren 33, 35, 38 und 39 ausgeschaltet werden.

Dadurch wird die Referenzspannung V _EE (-1 V) gemäß Fig. 2 (j) an die Ausgangsklemme 28 geliefert.

Daraufhin liegt die Spannungsdifferenz zwischen den Bezugsspannungen V _DD und V _EE im Bereich von 4,3 bis 14 V und die zwischen den Bezugsspannungen V _DD und V _SS bei etwa 5 V. Dadurch sind die PMOS-Transistoren 37 und 41 abgeschaltet, während die Gates der NMOS-Transistoren 36 und 40 ein um 4,3 bis 14 V höheres Potential als deren Sources haben, so daß die NMOS-Transistoren 36 und 40 das LCD-Element ausreichend treiben.

Bei einer Spannungsdifferenz zwischen den Referenzspannungen im Bereich von 2,5 bis 4,3 V ist das Potential der Gates der PMOS-Transistoren 37 und 41 im Bereich von -2,5 bis -0,7 V gegenüber deren Sources, während an den Gates der NMOS-Transistoren 36 und 40 eine Spannung von 2,5 bis 4,3 V gegenüber deren Sources liegt, so daß diese ausreichend eingeschaltet sind und die LCD-Elemente ausreichend getrieben werden können.

Die MOS-Transistoren 36 und 40 sind zu den MOS-Transistoren 37 und 41 parallel geschaltet. Da erstere eine verschiedene Vorspannungscharakteristik haben, damit ihr Widerstand nicht vergrößert wird, können diese einen ausreichenden Treiberstrom an die LCD-Elemente liefern.

Im Zeitintervall T 14 in Fig. 2 wechseln die Steuersignale S₁₁ und S₁₂ gemeinsam auf den Pegel H. Die Potential- Verschiebungsschaltung 30 liefert die Steuersignale S₁₃ und S₁₄ mit der Spannung V _DD.

Dadurch sind der Übertragungsschalter 34, die PMOS- Transistoren 56, 33, 35 und 41 sowie der NMOS-Transistor 40 gemeinsam eingeschaltet, während der Übertragungsschalter 31, die PMOS-Transistoren 32, 37, 38 und 39 sowie der NMOS-Transistor 36 gemeinsam abgeschaltet sind.

Dadurch wird die Bezugsspannung V₂ (+1 V) gemäß Fig. 2 (j) an die Ausgangsklemme 28 gelegt.

Wenn sich die Potential-Differenz zwischen den Referenzspannungen V _DD und V _EE im Bereich von 6,45 bis 14 V bewegt, sind die PMOS-Transistoren 35 und 41 abgeschaltet, während am Gate des PMOS-Transistors 34 a eine Spannung von -2,15 bis -4,7 V gegenüber dessen Source liegt und an den Gates der NMOS-Transistoren 34 b und 40 eine Spannung von 4,3 bis 9,3 V gegenüber deren Sources liegt. Entsprechend sind die P- und NMOS- Transistoren parallel geschaltet, damit ihre Widerstandskomponenten reduziert werden, so daß sie einen ausreichenden Treiberstrom an die LCD-Elemente liefern können.

Wenn die CMOS-Ausgangsschaltung mit einer Potentialdifferenz zwischen den Referenzspannungen V _DD und V _EE im Bereich von 2,5 bis 6,45 V betrieben wird, liegt an den Gates der P- und NMOS-Transistoren 34 a, 34 b und 40 eine nicht ausreichende Vorspannung, aber die Gates der PMOS-Transistoren 35 und 41 haben eine Spannung von -3,33 bis -0,7 V gegenüber ihren Sources, so daß sie das LCD-Element ausreichend treiben können.

Die Eingangs-/Ausgangscharakteristik der erfindungsgemäßen CMOS-Ausgangsschaltung wird folgendermaßen beschrieben:

Aus dieser Tabelle ergibt sich, daß die CMOS-Ausgangsschaltung Ausgangssignale mit 4 verschiedenen Pegeln abgeben kann, wobei die 2-Bit-Steuersignale S₁₁ und S₁₂ verwendet werden, und über einen weiten Bereich der Betriebsspannung einen ausreichenden Treiberstrom liefert.

Bei diesem Ausführungsbeispiel wird eine ausreichende Vorspannung an das Gate des PMOS-Transistors 33 angelegt, wenn die Spannungsdifferenz zwischen den LCD-Treiberspannungen V _DD und V _EE niedrig ist (2,5 bis 10 V), so daß ein ausreichender Versorgungsstrom vorhanden ist und der PMOS-Transistor 33 entfernt werden kann.

Bei der erfindungsgemäßen CMOS-Ausgangsschaltung liegen die Gates der MOS-Transistoren an einer ausreichenden Vorspannung, wodurch die LCD-Einrichtung in einem weiten Treiberspannungs-Bereich betrieben werden kann (beispielsweise von 2,5 bis 5 V, 6 bis 10 V und 11 bis 14 V).

Mit der erfindungsgemäßen Schaltung, bei der die einen NMOS-Transistor aufweisende Schalteinrichtung parallel mit der einen PMOS-Transistor aufweisenden Schalteinrichtung parallel geschaltet ist, wird ein ausreichender Treiberstrom an das LCD-Element geliefert, selbst wenn die Potential-Differenz zwischen V _DD und V _EE niedrig ist (2,5 bis 4,0 V).

Wenn die Treiberspannung in niedrigen Bereichen liegt, kann der PMOS-Transistor das LCD-Element treiben und dafür sorgen, daß alle Substrate der NMOS-Transistoren mit V _EE verbunden sind. Dadurch wird, selbst wenn die Potentialdifferenz zwischen V _DD und V _EE hoch ist (beispielsweise 14 V), das Drain-Potential des NMOS-Transistors höher gehalten als das der Source, wodurch der Latch-Up-Effekt vermieden werden kann.

Bei einer bekannten CMOS-Ausgangsschaltung als Treiberschaltung für ein LCD-Element waren Kanalbreiten der P- und NMOS-Transistoren von etwa 300 µm und 130 µm notwendig, um deren Treibereigenschaften zu verbessern. Bei der erfindungsgemäßen Schaltung können die Kanalbreiten der P- bzw. NMOS-Transistoren auf etwa 230 µm bzw. etwa 80 µm reduziert werden.

Bei der erfindungsgemäßen Ausgangsschaltung kann, obwohl die Anzahl der PMOS-Transistoren erhöht wird, die Gesamtfläche eines IC-Chips um etwa 16% gegenüber der beim Stand der Technik reduziert werden. Dadurch wird die IC-Einrichtung preiswert.

Darüber hinaus werden bekannte Ausgangsschaltungen mit einer Potentialdifferenz zwischen V _DD und V _EE in einem Bereich von etwa 4,5 bis 13,5 V betrieben, während bei der erfindungsgemäßen Ausgangsschaltung die Potentialdifferenz einen weiten Bereich einnehmen kann, nämlich von etwa 2,5 bis 14 V.

Anhand von Fig. 5 wird ein zweites Ausführungsbeispiel der CMOS-Ausgangsschaltung mit zwei Ausgängen beschrieben, die Signalspannungen an zwei LCD-Elemente liefern kann.

Die CMOS-Ausgangsschaltung gemäß Fig. 5 hat gegenüber der in Fig. 1 folgende zusätzliche Schaltelemente: zwischen den Übertragungsgliedern 31 und 34 sind zusätzlich ein CMOS-Glied, ein PMOS-Transistor 39 a, ein NMOS- Transistor 41 a und ein Inverter 51 A eingefügt.

Zusätzlich ist die Pegel-Verschiebungsschaltung 30 A mit 3 Spannungspegel-Konvertierungsschaltungen 58 (vgl. Fig. 3) versehen, die Steuersignale S₁₃, S₁₄ und S _14A liefern, die von 3-Bit-Steuersignalen S₁₁, S₁₂ und S _12A verschoben werden.

Bei dem zweiten Ausführungsbeispiel ist das Substrat für alle PMOS-Transistoren mit V _DD (+5 V) und das aller NMOS-Transistoren mit V _EE (-1 V) verbunden.

Die Kanalbreite des MOS-Transistors und der Drain-Strom Id sind zueinander gemäß der folgenden Näherungsgleichung proportional:

wobei die Buchstaben folgende Bedeutung haben:

L: Kanallänge des MOS-Transistors
K: Konstante (1/Ω · V)
V _ds: Drain-Source-Spannung
V _gs: Gate-Source-Spannung und
V _t: Schwellenspannung.

Wie sich aus der Gleichung ergibt, müssen die Übertragungsschalter 31, 34 sowie die P- und NMOS-Transistoren 32, 33, 35, 36 und 37 einen Strom an die CMOS-Inverter 54, 54 A und 39, 41, 39 A sowie 41 A liefern. Daher muß ihre Kanalweite verdoppelt werden.

Die Ausgangscharakteristik des zweiten Ausführungsbeispiels der Treiberschaltung an den Ausgängen 28 und 28 A ergibt sich aus der folgenden Tabelle:

Die erfindungsgemäße CMOS-Ausgangsschaltung kann durch Erhöhung der Anzahl der CMOS-Schaltungen und PMOS-Transistoren zwischen den Übertragungsschaltern 31 und 34 etwa 10 bis 20 oder mehr Ausgangspegel aufweisen.

Die erfindungsgemäße CMOS-Ausgangsschaltung kann vorzugsweise zum Treiben von LCD-Anzeigen für elektronische Spielautomaten, elektronische Schreibmaschinen, Wortprozessoren, Terminal-Einheiten usw. verwendet werden.

Darüber hinaus kann die erfindungsgemäße CMOS-Ausgangsschaltung auf einem P-Typ Siliziumsubstrat realisiert werden.

Claims (10)

1. CMOS-Ausgangsschaltung auf einem Halbleitersubstrat, die insbesondere als Treiberschaltung für ein LCD-Element dient, mit

• a) einer auf eine Vielzahl von externen Steuersignalen ansprechenden Steuersignal-Verschiebungsschaltung (30) zum Durchschalten einer Vielzahl von Steuersignalen mit veränderten verschiedenen Amplitudenpegeln;
• b) einer auf eines der Steuersignale von der Steuersignal-Verschiebungsschaltung (30) ansprechenden ersten Schalteinrichtung (31) zum selektiven Durchschalten einer ersten Referenzspannung (V₁);
• c) einer auf eines der Steuersignale von der Steuersignal-Verschiebungsschaltung (30) ansprechenden zweiten Schalteinrichtung (34) zum selektiven Durchschalten einer zweiten Referenzspannung (V₂);
• d) einer auf eines der Steuersignale von der Steuersignal-Verschiebungsschaltung (30) ansprechenden dritten Schalteinrichtung (56) zum selektiven Durchschalten einer dritten Referenzspannung (V _DD);
• e) einer auf eines der Steuersignale von der Steuersignal-Verschiebungsschaltung (30) ansprechenden vierten Schalteinrichtung (36) zum selektiven Durchschalten einer vierten Referenzspannung (V _EE) und
• f) einer fünften Schalteinrichtung (54) zum selektiven Durchschalten einer der ersten, zweiten, dritten oder vierten Referenzspannung an eine Ausgangsklemme (28) aufgrund eines der Steuersignale von der Steuersignal-Verschiebungsschaltung (30),

dadurch gekennzeichnet, daß die Schaltung weiterhin aufweist:

• g) eine parallel zur ersten Schalteinrichtung (31) geschaltete, auf eines der externen Steuersignale ansprechende sechste Schalteinrichtung (32) zum selektiven Durchschalten der ersten Referenzspannung (V₁);
• h) eine parallel zur zweiten Schalteinrichtung (34) geschaltete und auf eines der externen Steuersignale ansprechende siebte Schalteinrichtung (35) zum selektiven Durchschalten der zweiten Referenzspannung (V₂);
• i) eine parallel zur vierten Schalteinrichtung (36) geschaltete und auf eines der externen Steuersignale ansprechende achte Schalteinrichtung (37) zum Durchschalten der vierten Referenzspannung (V _EE);
• j) eine zwischen dem Ausgangsknoten (A) der ersten und der dritten Schalteinrichtung (31, 56) und der Ausgangsklemme (28) liegende und auf eines der externen Steuersignale ansprechende neunte Schalteinrichtung (39) zum Durchschalten der jeweils an diesem Knoten (A) anliegenden ersten oder dritten Referenzspannung (V₁, V _DD) an die Ausgangsklemme (28) in Abhängigkeit von einem der externen Steuersignale und
• k) eine zwischen dem Ausgangsknoten (B) der zweiten und vierten Schalteinrichtung (34, 36) und der Ausgangsklemme (28) liegende und auf eines der externen Steuersignale ansprechende zehnte Schalteinrichtung (41) zum Durchschalten der jeweils an diesem Knoten (B) anliegenden zweiten oder vierten Referenzspannung (V₂, V _EE) an die Ausgangsklemme (28).

2. CMOS-Ausgangsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung weiterhin aufweist:

• a) eine Mehrfach-Spannungsquelle (70) zur Erzeugung einer ersten, zweiten, dritten und vierten Referenzspannung;
• b) eine Steuersignal-Verschiebungsschaltung (30) zur Umwandlung einer Vielzahl von externen Steuersignalen (S₁₁, S₁₂) in auf verschiedene Amplitudenniveaus verschobene Steuersignale (S₁₃, S₁₄);
• c) eine komplementäre MOS-Schalteinrichtung (54), die zwischen einem ersten und zweiten Signaleingangsknoten (A, B) geschaltet ist und durch eines der Steuersignale (S₁₃, S₁₄) ein- und ausgeschaltet wird, um selektiv eine an dem ersten oder zweiten Signaleingangsknoten anliegende Referenzspannung der Signalausgangsklemme (28) zuzuführen;
• d) eine erste MOS-Schaltungseinrichtung (31), die zwischen der ersten Referenzspannung (V₁) und dem ersten Signaleingangsknoten der komplementären MOS-Schalteinrichtung (54) geschaltet ist und in Abhängigkeit von einem der Steuersignale selektiv die erste Referenzspannung (V₁) dem ersten Signaleingangsknoten (A) zuführt;
• e) eine zweite MOS-Schalteinrichtung (33), die zwischen der zweiten Referenzspannung (V _DD) und dem ersten Signaleingangsknoten (A) der komplementären MOS-Schalteinrichtung (54) geschaltet ist und in Abhängigkeit von einem der Steuersignale selektiv die zweite Referenzspannung (V _DD) dem ersten Signaleingangsknoten (A) zuführt;
• f) eine dritte MOS-Schalteinrichtung (34), die zwischen der dritten Referenzspannung (V₂) und dem zweiten Signaleingangsknoten (B) der komplementären MOS-Schalteinrichtung (54) geschaltet ist und selektiv die dritte Referenzspannung (V₂) in Abhängigkeit von einem der Steuersignale dem zweiten Signaleingangsknoten (B) zuführt;
• g) eine vierte MOS-Schalteinrichtung (36), die zwischen der vierten Referenzspannung (V _EE) und dem zweiten Signaleingangsknoten (B) der komplementären MOS-Schalteinrichtung (54) geschaltet ist und selektiv die vierte Referenzspannung (V _EE) in Abhängigkeit von einem der Steuersignale dem zweiten Signaleingangsknoten (B) zuführt;
• h) eine fünfte MOS-Schalteinrichtung (32), die zwischen der ersten Referenzspannung (V₁) und dem ersten Signaleingangsknoten (A) geschaltet ist und selektiv die erste Referenzspannung (V₁) in Abhängigkeit von einem der Steuersignale dem ersten Signaleingangsknoten (A) zuführt;
• i) eine sechste MOS-Schalteinrichtung (35), die zwischen der dritten Referenzspannung (V₂) und dem zweiten Signaleingangsknoten (B) geschaltet ist und selektiv die dritte Referenzspannung (V₂) in Abhängigkeit von einem der Steuersignale dem zweiten Signaleingangsknoten (B) zuführt;
• j) eine siebte MOS-Schalteinrichtung (39), die zwischen dem ersten Signaleingangsknoten (A) und der Signalausgangsklemme (28) geschaltet ist und selektiv eine Referenzspannung am ersten Signaleingangsknoten (A) der Ausgangsklemme (28) in Abhängigkeit von einem der Steuersignale zuführt;
• k) eine achte MOS-Schalteinrichtung (41), die mit dem zweiten Signaleingangsknoten (B) und der Signalausgangsklemme (28) geschaltet ist und selektiv eine Referenzspannung am zweiten Signaleingangsknoten (B) in Abhängigkeit von einem der Steuersignale der Ausgangsklemme (28) zuführt und
• l) eine neunte MOS-Schalteinrichtung (37), die zwischen der vierten Referenzspannung (V _EE) und dem zweiten Signaleingangsknoten (B) geschaltet ist und selektiv die vierte Referenzspannung (V _EE) in Abhängigkeit von einem der Steuersignale dem zweiten Signaleingangsknoten (B) zuführt.

3. CMOS-Ausgangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die erste und dritte Schalteinrichtung (31, 34) jeweils einen CMOS- Inverter (31 a, 31 b; 34 a, 34 b) und die fünfte und neunte MOS-Schalteinrichtung (32, 37) jeweils einen PMOS-Transistor aufweisen.

4. CMOS-Ausgangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß sie weiterhin eine zehnte MOS-Schalteinrichtung (56) aufweist, die zwischen der zweiten Referenzspannung (V _DD) und dem ersten Signaleingangsknoten (A) geschaltet und selektiv die zweite Referenzspannung (V _DD) in Abhängigkeit von einem der Steuersignale dem ersten Signaleingangsknoten (A) zuführt.

5. CMOS-Ausgangsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß das den PMOS-Transistor bildende Halbleitersubstrat mit der zweiten Referenzspannung (V _DD) verbunden ist.

6. CMOS-Ausgangsschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste, zweite, dritte und vierte Referenzspannung jeweils +3 V, +5 V, +1 V bzw. -1 V sind.

7. CMOS-Ausgangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Mehrfach-Spannungsquelle (70) einen Spannungsteiler mit Widerständen umfaßt.

8. CMOS-Ausgangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß sie weiterhin eine zweite komplementäre MOS-Schalteinrichtung (54 A) aufweist, die zwischen den ersten und zweiten Signaleingangsknoten (A, B) geschaltet ist und von einem der Steuersignale gesteuert wird.

9. CMOS-Ausgangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuersignal-Verschiebungsschaltung (30) aufweist:
eine Vielzahl von Spannungspegel-Konvertierungsschaltungen (58), die jeweils einen ersten PMOS-Transistor (60) mit einer Gate-Elektrode, der eines der externen Steuersignale zugeführt wird, einer mit einer ersten Spannungsquelle (V _DD) verbundenen ersten Elektrode und einer zweiten Elektrode, einen zweiten PMOS-Transistor (62) mit einer Gate- Elektrode, einer mit der ersten Spannungsquelle (V _DD) verbundenen ersten Elektrode und einer zweiten Elektrode, einen ersten MOS-Inverter (64), dessen Eingang mit der Gate-Elektrode des ersten PMOS-Transistors (60) und dessen Ausgang mit der Gate-Elektrode des zweiten PMOS-Transistors (62) verbunden ist, einen zweiten MOS-Inverter (66), dessen Eingang mit der zweiten Elektrode des zweiten PMOS-Transistors (62) und dessen Ausgang mit der zweiten Elektrode des ersten PMOS-Transistors (60) verbunden ist, und einen dritten MOS-Inverter (68) aufweisen, dessen Eingang mit dem Ausgang des zweiten Inverters (66) und dessen Ausgang mit dem Eingang des zweiten Inverters (66) verbunden ist,
wobei der erste Inverter (64) durch die erste Spannungsquelle (V _DD) und eine zweite Spannungsquelle (V _SS) und die zweiten und dritten Inverter (66, 68) von der ersten Spannungsquelle (V _DD) und einer dritten Spannungsquelle (V _EE) betrieben werden.