DE3636220C2 - Verfahren zum Formen von Gate-Elektrodenmaterial in einem invertierten Dünnfilm-Feldeffekttransistor - Google Patents
Verfahren zum Formen von Gate-Elektrodenmaterial in einem invertierten Dünnfilm-FeldeffekttransistorInfo
- Publication number
- DE3636220C2 DE3636220C2 DE3636220A DE3636220A DE3636220C2 DE 3636220 C2 DE3636220 C2 DE 3636220C2 DE 3636220 A DE3636220 A DE 3636220A DE 3636220 A DE3636220 A DE 3636220A DE 3636220 C2 DE3636220 C2 DE 3636220C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- titanium
- photoresist
- plasma ashing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 66
- 239000010409 thin film Substances 0.000 title claims description 13
- 239000007772 electrode material Substances 0.000 title claims description 10
- 230000005669 field effect Effects 0.000 title claims description 9
- 239000000463 material Substances 0.000 claims description 38
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 24
- 239000010936 titanium Substances 0.000 claims description 24
- 229910052719 titanium Inorganic materials 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000004380 ashing Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 239000004922 lacquer Substances 0.000 claims description 5
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 54
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 238000000151 deposition Methods 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000889 atomisation Methods 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 235000013351 cheese Nutrition 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000003734 kidney Anatomy 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000021395 porridge Nutrition 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/131—Reactive ion etching rie
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Formen
von Gate-Elektrodenmaterial in einem invertierten Dünn
film-Feldeffekttransistor.
Eine Flüssigkristallanzeigevorrichtung weist üblicherweise zwei
ebene Platten auf, die an ihren äußeren Rändern abgedichtet sind
und eine Menge an Flüssigkristallmaterial enthalten. Diese Flüs
sigkristallmaterialien fallen üblicherweise in zwei Kategorien:
zweifarbige Farbstoffe und ein Gast/Wirtsystem oder verdrill
te nematische Materialien. Die ebenen Platten besitzen im all
gemeinen transparentes Elektrodenmaterial, das auf ihren Innen
flächen in vorbestimmten Mustern angeordnet ist. Die eine Plat
te ist häufig vollständig durch eine einzelne transparente
"Masseebene-"Elektrode überdeckt. Die entgegengesetzte Platte
ist mit einer Anordnung (Array) aus transparenten Elektroden
versehen, die hier als Bildelement- oder Pixel-Elektroden be
zeichnet sind. Somit enthält eine übliche Zelle in einer Flüs
sigkristallanzeige Flüssigkristallmaterial, das zwischen einer
Pixel-Elektrode und einer Masse-Elektrode angeordnet ist, die
tatsächlich eine kondensatorähnliche Struktur bilden, die zwi
schen transparenten Vorder- und Rückplatten angeordnet ist.
Im allgemeinen ist jedoch Transparenz nur für eine der zwei
Platten und die darauf angeordneten Elektroden erforderlich.
Im Betrieb wird die Orientierung des Flüssigkristallmaterials
durch Spannungen beeinflußt, die an die Elektroden auf jeder
Seite des Flüssigkristallmaterials angelegt werden. Üblicher
weise bewirkt eine Spannung, die an die Pixel-Elektrode ange
legt wird, eine Änderung in den optischen Eigenschaften des
Flüssigkristallmaterials. Diese optische Änderung bewirkt die
Anzeige von Information auf dem Flüssigkristall-Anzeigeschirm.
Bei üblichen digitalen Überwachungsanzeigen und in neueren LCD-
Schirmen, die in gewissen Miniatur-Fernsehempfängern verwendet
werden, wird die sichtbare Wirkung üblicherweise durch Änderun
gen von reflektiertem Licht erzeugt. Die Verwendung von transpa
renten Vorder- und Rückplatten und transparenten Elektroden
gestattet jedoch auch, daß visuelle Effekte durch transmissive
Wirkungen erzeugt werden. Diese transmissiven Wirkungen können
durch getrennt gespeiste Lichtquellen für die Anzeige, wozu
Leuchtstofflampen gehören, verstärkt werden. LCD-Schirme können
auch verwendet werden, um Farbbilder durch die Einfügung von
Farbfiltermosaiken in Übereinstimmung mit der Pixel-Elektroden
anordnung zu erzeugen. Einige Strukturen können Polarisierungs
filter verwenden, um entweder die gewünschte visuelle Wirkung
zu verstärken oder für diese zu sorgen.
Es werden verschiedene elektrische Mechanismen verwendet, um ein
zelne Pixel-Elemente in einer Flüssigkristallanzeige nacheinan
der ein- und auszuschalten. Beispielsweise sind Metalloxid-
Varistorvorrichtungen für diesen Zweck verwendet worden. Die
Verwendung von Dünnfilm-Halbleiterschaltelementen ist hierbei
jedoch höchst interessant. Insbesondere weist ein Schaltelement, das
nach dem Verfahren gemäß der Erfindung hergestellt ist, einen invertierten Dünnfilm-Feldeffekttran
sistor auf, der eine Schicht aus amorphem Silizium verwendet.
Diese Vorrichtungen werden gegenüber LCD-Vorrichtungen bevorzugt wegen
ihrer potentiell kleinen Größe, des geringen Energieverbrauchs,
der Schaltgeschwindigkeiten, der leichten Herstellung und der
Kompatibilität mit üblichen LCD-Strukturen. Die Herstellung
dieser Strukturen wird üblicherweise mit Verarbeitungsverfahren
für integrierte Schaltungen erreicht, wobei verschiedene Stu
fen von Abscheidungsmaskierung und Materialätzen verwendet
wird. Im allgemeinen sollte die Anzahl der Verfahrensschritte
klein sein, denn jeder zusätzliche Verfahrensschritt vergrößert
die Wahrscheinlichkeit für auftretende Fehler. Insbesondere
sollte die Anzahl der Maskierungsschritte klein sein, denn im
allgemeinen wird die Betriebssicherheit des Ergebnisses der
Vorrichtung und die Verfahrensausbeute je kleiner, desto größer
die Komplexität des Verfahrens ist.
Bei der Fertigung von invertierten Dünnfilm-FETs ist eine der
ersten Schichten, die abgeschieden und mit einem Muster ver
sehen wird, die Schicht, die die Gate-Elektroden- und Gate-
Leitungsmuster beschreibt. Bei der bisherigen Musterbildung
in Titan wurde das Gate-Material unter Verwendung
eines nassen Ätzvorganges aufgebracht. Jedoch war das nasse Ätzen schwierig
zu steuern aufgrund einer Titanoxid-Oberflächenschicht, die
viel langsamer geätzt wurde als das Titan selbst. Dies hatte
häufig ein unterschiedliches und manchmal sehr starkes Unter
schneiden zur Folge. Beispielsweise trat bei einem 10 µm brei
ten Gate ein Unterschneider von 2 µm auf. Zusätzlich erforder
te das nasse Ätzen von Titan die Abscheidung einer Silizium
nitrid-Anfangsschicht, um das Ätzen des darunter liegenden
Siliziumoxids oder des darunter liegenden Substrats durch das nasse
Titan-Ätzmittel auf der Basis von Wasserstoff-Fluorid zu ver
hindern. Das Ätzen der Siliziumdioxidschicht während der Gate-
Bildung vergrößerte auch die Stufenhöhe, die der Gate-Isolator
zu überdecken hatte. Es beeinflußte auch nachteilig die Ober
fläche des Glases, so daß dessen optische Eigenschaften ver
schlechtert wurden. Das Ätzen dieses Substrates wird minimiert
durch die zusätzliche Abscheidung einer Siliziumnitridschicht,
die viel langsamer geätzt wird als die Siliziumdioxidschicht. Jedoch
ist sogar die Verwendung des Siliziumnitrid-Abscheidungsschrit
tes unerwünscht, da die Abscheidung durch Feststoff-Teilchen
beeinflußt werden kann und einen viel langsameren Durchsatz
hat als das hier beschriebene Verfahren.
Der Unterschnitt der Gate-Struktur ist besonders unerwünscht
bei FETs, die in den hier in Rede stehenden LCD-Vorrichtungen
verwendet werden. Aufgrund des Unterschnittes der Gate-Struktur
kann es schwierig sein, die Source- und Drain-Maske mit der
Gate-Struktur auszurichten. Dies kann eine schlechte Source-
und Drain-Überlappung und in vielen Fällen überhaupt keine
Überlappung zur Folge haben, wodurch die Leistungsfähigkeit
der Vorrichtung zerstört wird. Dies hat eine schlechte Ferti
gungsausbeute zur Folge. Diese Senkung der Ausbeute wurde wei
terhin auch durch die Gate-Leitungsverdünnung während des Ätzens
der aus amorphem Silizium bestehenden Inselbereiche in den An
zeigevorrichtungen beeinflußt. Es zeigte sich auch, daß
mehrere Plättchen (Wafer) verloren waren wegen der extremen
Verdünnung des Titan-Gates aufgrund der Variabilität und der
Ätzzeit der Silizium-Inseln. Derartige Randerscheinungen in
einem Verfahrensschritt sind äußerst nachteilig für die Gesamt
ausbeute.
Die GB 2 072 420 A beschreibt ein Verfahren zum Formen eines
Musters auf einem Dünnfilm-Transistor unter Verwendung
eines photolithographischen Verfahrens, wobei eine
Titanschicht auf einem Substrat abgeschieden und in
Verbindung mit einem Trockenätzprozess geformt wird.
Weiterhin beschreibt die US-PS 3 806 365 ein trockenes
Plasmaabstreifverfahren, bei dem die mit der Fotolack
schicht überzogene Halbleitervorrichtung Sauerstoff
ausgesetzt wird, wodurch das organische Fotolackmaterial
zersetzt und verdampft wird.
Aus JP 59-9962 A2 (Abstract) ist eine Halbleitervorrichtung
bekannt, bei der ein Siliziumfilm unter dem Gate-Elek
trodenmaterial angeordnet ist.
Ein Aufsatz in Journal of the Electrochemical Society:
Solid-State Science and Technology, Vol. 131, Nr. 10, Okt.
1984, Seiten 2325-2335, zeigt in seiner Tabelle I eine
Zusammenstellung hochwarmfester Metalle zusammen mit
Ätzgasen und Ätzverfahren, wonach Titan mit einem CH4/O2
Plasma-Ätzverfahren behandelt werden kann.
Es ist Aufgabe der Erfindung, ein Verfahren zum Formen von
Gate-Elektrodenmaterial in einem invertierten Dünnfilm-
Feldeffekttransistor zu schaffen, das nicht nur vereinfacht
ist, sondern auch für positive Vorteile für spätere
Verfahrensschritte sorgt.
Die Aufgabe wird erfindungsgemäß durch die Merkmale der
Patentansprüche 1 und 15 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den
Unteransprüchen beansprucht.
Mit der Erfindung erzielbare Vorteile bestehen insbesondere
darin, daß das erfindungsgemäße Verfahren ein ver
einfachtes Verfahren schafft zum Herstellen von invertierten
Dünnfilm-Feldeffekttransistoren. Ferner hat
das Verfahren die Bildung von gehärtetem Gate-Material zur Fol
ge, das dazu neigt, eine viel größere Immunität gegenüber
einem Angriff durch Ätzmittel zu haben, die in nachfolgenden
Bearbeitungsschritten verwendet werden. Weiterhin ist vorteilhaft,
daß das erfindungsgemäße Verfahren das Erfordernis für
eine Anordnung einer Schutzschicht aus Siliziumnitrid elimi
niert. Weiterhin beseitigt das hier beschriebene Verfahren der
Gate-Elektroden-Abscheidung im wesentlichen das Problem des
Unterschneidens, das bei bekannten Naßätz-Verfahren auftritt.
Von Vorteil ist ferner, daß das hier beschriebene
Verfahren im allgemeinen mit üblichen Bearbeitungsverfahren für
eine sehr hohe Packungsdichte (VLSI) kompatibel ist. Schließ
lich ermöglicht das erfindungsgemäße Verfahren eine sichere
Fertigung mit hoher Ausbeute und Flüssigkristallanzeigevorrich
tungen mit hohem Auflösungsvermögen.
Die Erfindung wird nun an
hand der Beschreibung und Zeichnung von Ausführungsbeispielen
näher erläutert.
Fig. 1 ist ein schematisches elektrisches Schaltbild und
zeigt den Zusammenhang, in dem die Dünnfilm-Feld
effekttransistoren verwendet werden.
Fig. 2 ist eine Seitenschnittansicht von einem Abschnitt
einer LCD-Pixelzelle, die die FET-Struktur gemäß
der Erfindung enthält.
Fig. 3A ist eine Draufsicht auf einen FET und einen Ab
schnitt einer Pixel-Elektrode.
Fig. 3B ist eine Seitenschnittansicht und zeigt deutli
cher die Ausrichtung der FET-Struktur mit Ab
schnitten, die in der Draufsicht gemäß Fig. 3A
gezeigt sind.
Fig. 4A ist eine Seitenschnittansicht und zeigt insbeson
dere das Ergebnis des erfindungsgemäßen Verfah
rens.
Fig. 4B-4J sind Seitenschnittansichten und zeigen aufeinander
folgende Schritte bzw. Stufen in der Fertigung der
FET-Struktur und LCD-Struktur gemäß der Erfindung.
Fig. 1 zeigt in schematischer Form eine Matrix-adressierte
Flüssigkristallanzeigeschaltung. Insbesondere ist dort eine
N × M Anordnung (Array) von Pixel-Elektroden 16 zusammen mit
zugehörigen FET-Schaltelementen 50 gezeigt. Die Gate-Elektroden
der Schaltelemente in Reihe i sind mit einer Gate-Treiberlei
tung Gi verbunden. In ähnlicher Weise ist die Source-Elektrode
in jeder Spalte j mit einer Daten- oder Source-Leitung Sj ver
bunden. In der gezeigten Figur reicht j von 1 bis M und i reicht
von 1 bis N. Es sei jedoch darauf hingewiesen, daß viele FET-
Strukturen symmetrisch sind in bezug auf die Source- und Drain-
Eigenschaften und daß in vielen Fällen die Source- und Drain-
Verbindungen umgekehrt sein können. Gemäß Fig. 1 ist jedoch je
de Pixel-Elektrode 16 mit der Drain-Elektrode ihres zugeordneten
Schalt-FET verbunden. Im Betrieb wird das Pixel-Element in der
i-ten Reihe und der j-ten Spalte dadurch eingeschaltet, daß
gleichzeitig entsprechende Signale an die Gate-Leitung Gi und
die Datenleitung Sj angelegt werden. Dadurch wird eine Spannung
an die Pixel-Elektroden 16 angelegt, die die Wirkung hat, die
optischen Eigenschaften der Flüssigkristallmaterialien zu verän
dern, die zwischen der Pixel-Elektrode 16 und der Masseebene- oder
Gegenelektrode (nicht sichtbar in Fig. 1) angeordnet sind. Die
Pixel-Elektroden 16 weisen ein transparentes leitfähiges Material
auf, wie beispielsweise Indiumzinnoxid.
Fig. 2 zeigt einen Teil einer Flüssigkristallanzeigenvorrich
tung gemäß einem Ausführungsbeispiel der Erfindung. Insbesondere
stellt Fig. 2 sowohl die obere als auch die untere Platte für
eine Flüssigkristallanzeige dar. Weiterhin ist die physikalische
Relation zwischen der FET-Struktur und einer Pixel-Elektrode
gezeigt. In Fig. 2 ist eine obere LCD-Platte 70 gezeigt, die
üblicherweise ein Material wie beispielsweise Glas enthält. Wei
terhin ist auf der unteren Oberfläche der Platte 70 ein dünner
Überzug 76 aus einem Material, wie beispielsweise Indiumzinnoxid,
angeordnet, der als eine transparente Gegenelektrode oder Masse
ebenen-Elektrode wirkt. Elektrische Potentialunterschiede, die
zwischen der Masseebenen-Elektrode 76 und der Pixel-Elektrode 16
auftreten, erzeugen optische Änderungen in dem Flüssigkristall
material 60, das zwischen diesen Elektroden angeordnet ist. Es
sind diese durch die Potentialdifferenz erzeugten optischen Wir
kungen, die die Anzeige von Information auf der LCD-Vorrichtung
bewirken. Der FET 50 und die Pixel-Elektrode 16 sind auf einem
isolierenden Überzug 12 auf der unteren LCD-Platte 10 angeordnet.
Der Überzug 12 weist üblicherweise ein Material wie beispiels
weise Siliziumdioxid auf. Die Platte 10 weist üblicherweise ein
Material wie beispielsweise Glas auf. Im allgemeinen können die
Platte 70, die Plattenelektroden 76, die Pixel-Elektrode 16, der
Überzug 12 und die Platte 10 alle transparentes Material aufwei
sen. Dies ist besonders nützlich bei Flüssigkristallanzeigen,
in denen eine Rückbeleuchtung verwendet wird, um das gewünschte
Bild zu formen. Nötig ist jedoch nur, daß entweder die obere
Platte 70 oder das untere Substrat 10 zusammen mit dem zugeordneten
Elektrodenüberzug transparent sind.
Wie vorstehend erwähnt ist, sind die Pixel-Elektroden 16 auf der
einen der LCD-Platten angeordnet. Es ist weiterhin notwendig,
jede Pixel-Elektrode mit ihrem zugehörigen Halbleiterschaltele
ment zu verbinden. Bei der hier beschriebenen Applikation weist
das Halbleiterschaltelement 50 einen Feldeffekttransistor auf
einer Basis von amorphem Silizium auf, der eine Gate-Elektrode
14 aus Titan enthält. Über der Gate-Elek
trode 14 ist eine Isolierschicht 18 angeordnet, die üblicherweise
ein Material wie beispielsweise Siliziumnitrid aufweist. Über der
Isolierschicht 18 ist eine aktive Schicht aus amorphem Silizium
20 angeordnet. Im allgemeinen ist es wünschenswert, die Source
und Drain-Elektroden in einem direkten Kontakt mit dem aktiven
Siliziummaterial anzuordnen. Jedoch können Materialien, wie bei
spielsweise Molybdän, die in der Source- und Drain-Metallisie
rungsschicht verwendet werden, keinen guten elektrischen Kontakt
mit dem intrinsischen amorphen Silizium bilden, insbesondere wenn
die Siliziumoberfläche vor der Abscheidung von Source-Drain-Me
tall nachfolgenden Bearbeitungsschritten ausgesetzt wird. Des
halb ist es wünschenswert, ein Zwischenkontaktmetall, das Molyb
dän oder Aluminium sein kann, zu verwenden, um die elektri
schen Verbindungen mit dem amorphen Silizium zu erleichtern und
zu verbessern. Hierzu gehört die Verwendung von Aluminiumüber
zügen 22a und 22b für die Source-Elektroden 24a bzw. 24b. Zur
gleichen Zeit werden die Drain-Elektrode 24b und die Source-Elek
trode 24a so gefertigt und angeordnet, daß sie einen elektri
schen Kontakt mit der Pixel-Elektrode 16 in der gezeigten Weise
bilden. Schließlich ist eine Schicht aus einem Passivierungsma
terial 26, wie beispielsweise Siliziumnitrid, über dem unteren
LCD-Substrat angeordnet.
Gemäß einem Ausführungsbeispiel der Erfindung kann auch amorphes
N+Silizium anstelle einer dünnen Aluminiumschicht verwendet wer
den, um den Kontakt mit der amorphen Siliziumschicht zu erleichtern.
Aus Fig. 2 ist weiterhin ersichtlich, daß die Gate-Elektrode 14
zusammen mit den zugeordneten Gate-Treiberleitungen mit der
Schicht 12 in Kontakt ist, wie dies auch für die Indiumzinnoxid-
Schicht 16 gilt. Wenn diese Schichten in etwa in dem gleichen
Schritt in dem Herstellungsverfahren abzuscheiden sind, müssen die
Materialien, die für diese Schichten ausgewählt sind, einen ge
wissen Grad an Kompatibilität aufweisen. Dies gilt insbesondere
in bezug auf die Ätzmittel, die beim Ausbilden von Mustern in
diesen Schichten verwendet werden. Demzufolge verwendet die
Struktur und das Verfahren gemäß der Erfindung Titan als ein
Gate-Elektrodenmaterial und Indiumzinnoxid als ein transparentes
Pixel-Elektrodenmaterial. Es sei jedoch darauf hingewiesen, daß
diese Kompatibilitätsprobleme nicht für die Masseebene-Elektrode 76
gelten, die auf dem oberen Substrat 70 angeordnet ist.
Fig. 3A ist eine Draufsicht und zeigt im Detail die physikali
sche Struktur eines Schaltelementes 50 und seine zugehörige
Pixel-Elektrode 16 in der Nähe des Schnittes der Gate-Treiber
leitung Gi und der Daten-Treiberleitung Sj. Der Vollständigkeit
halber sind entsprechende Strukturen in Fig. 3B im Schnitt dar
gestellt. Insbesondere zeigt Fig. 3A das Vorhandensein einer
isolierenden Insel, die hauptsächlich die Isolierschicht 18 und
die Schicht 20 aus amorphem Silizium aufweist. Diese Insel bil
det eine Isolation zwischen der Datenleitung Sj und der Gate-
Leitung Gi. Es ist weiterhin ersichtlich, daß die Daten-Leitung
Sj auch direkt als Source-Elektrode (oder die Drain-Elektrode
in einem umgekehrten Fall) für einen Dünnfilm-FET dienen kann.
Ferner wird deutlich, daß die Gate-Elektrode 14 vorzugsweise
als eine Verlängerung der Gate-Treiberleitung Gi ausgebildet ist.
Die Gate-Treiberleitungen und die Gate-Elektroden werden vorzugs
weise in dem gleichen Fertigungsschritt hergestellt und weisen
das gleiche Material auf, und in diesem Ausführungsbeispiel
wird Titan verwendet, um die Kompatibilität mit der aus Indium
zinnoxid bestehenden Pixel-Elektrode 16 sicherzustellen.
Da die Gate-Elektrode in einem frühen Fertigungsschritt herge
stellt und auf dem darunter liegenden, isolierenden Substrat
angeordnet ist und da die Gate-Isolierschicht auch die Gate-
und Source-Elektroden isoliert, werden die in den Fig. 2 und
3B gezeigten FET-Strukturen als invertierte FETs beschrieben.
Dieser Begriff bezieht sich jedoch nur auf ihre physikalischen
und nicht auf ihre elektrischen Eigenschaften.
Es mag zwar den Anschein haben, daß die in den Fig. 1, 2 und
3 gezeigte Struktur auf einfache Weise aufgebaut werden kann,
es muß dabei aber berücksichtigt werden, daß es bei der Ferti
gung der gezeigten Struktur signifikante Material- und Material-
Ätzmittel-Kompatibilitätsprobleme gibt. Das Verfahren gemäß der
Erfindung verwendet Materialien und Schritte, die diese Kompati
bilitätsprobleme überwinden und zur gleichen Zeit ein Herstel
lungsverfahren zur Folge haben, das eine minimale Anzahl von
Maskierungsoperationen verwendet. Die Verwendung einer großen
Anzahl von Maskierungsoperationen muß im allgemeinen vermieden
werden wegen der Probleme bezüglich der Betriebssicherheit der
Vorrichtung und der Ausbeute. Dementsprechend stellen Fig.
4A bis 4J verschiedene Schritte bei der Fertigung der in den
Fig. 1 bis 3 gezeigten Vorrichtung dar. Insbesondere ist das
in diesen Figuren dargestellte Verfahren auf die Herstellung von
Dünnfilm-FET-Schaltelementvorrichtungen auf der Basis von amor
phem Silizium gerichtet, die mit der Verwendung von Indiumzinn
oxid als ein transparentes Elektrodenmaterial kompatibel sind.
Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung wird
das Gate-Elektrodenmuster, das in Fig. 4A und auch in Fig. 3A
dargestellt ist, durch ein trockenes Plasma-Ätzen gebildet oder
hergestellt. In diesem Verfahren wird ein isolierendes Sub
strat, vorzugsweise Glas, mit einer Schicht aus Siliziumdioxid
bis zu einer Dicke von etwa 1200 Ångström überzogen. Vor dem
Aufbringen des Siliziums auf das Substrat wird das Substrat ge
reinigt, um das Plättchen oder Chip auf Verarbeitungsqualität
zu bringen. Die Siliziumdioxidschicht 12 wird dann vorzugsweise
darauf durch Sprühen oder durch plasma-verstärkte chemische
Dampfabscheidung angeordnet. Neuere Untersuchungen haben jedoch
gezeigt, daß diese Schicht 12 optional ist, d. h. sie kann auch
weggelassen werden. Das Plättchen (Wafer) wird dann vorzugsweise
gereinigt und mit einer Titanschicht bis zu einer Dicke von etwa
80 nm überzogen. Diese Abscheidung wird vorzugsweise
durch Elektronenstrahlverdampfung ausgeführt. Das daraus resul
tierende Substrat wird dann vorzugsweise mit Wasser gereinigt
und mit einem positiven Fotolack überzogen. Der Fotolack wird
dann durch die gewünschte Mustermaske belichtet, um ein Muster
des belichteten Lackmaterials hervorzurufen. Ein geeignetes
Fotolackmaterial ist beispielsweise Shippley 1450J. Dieser Foto
lack wird dann entwickelt. Es sei darauf hingewiesen, daß bei
bekannten Verfahren, die zur Abscheidung von Gate-Material ver
wendet wurden, ein Verfahrensschritt zum Abscheiden von Silizium
nitrid erforderlich war, um zu verhindern, daß die nassen Ätz
mittel, die bei der Beseitigung des Gates verwendet wurden, die
darunter liegende Siliziumoxidschicht angreifen. Dieser Verfah
rensschritt wird beim erfindungsgemäßen Verfahren zusammen mit
dem Reinigungsschritt, der dann erforderlich ist, vermieden.
Bei dem erfindungsgemäßen Verfahren wird das so entstandene
Substrat nun plasma-geätzt, um Titan zu beseitigen, das unter
dem zuvor belichteten Lackmuster vorhanden ist. Dieses Plasma-Ätzen
erfolgt vorzugsweise in einer Atmosphäre von Kohlenstofftetra
fluorid mit 4% Sauerstoff. Die Verwendung dieses, Verfahrens
zum Ätzen des Gate-Titanmaterials gestattet die Vermeidung der
oben erwähnten Siliziumnitrid-Schutzschicht, da Siliziumdioxid
ein wirksamerer Ätzstopp ist als Siliziumnitrid für das Kohlen
stofftetrafluoridplasma. Die plasma-geätzten Gates vermindern
gewöhnlich das Unterschneiden von 2,0 µm (wie es häufig beim
nassen Ätzen auftrat) auf etwa 0,5 µm, woraus eine höhere Aus
beute aufgrund der verbesserten Source/Drain-Überlappungssteue
rung resultiert. Weiterhin wird das entstandene Substrat nach
dem erfindungsgemäßen Verfahren dann plasma-verascht in einer
Sauerstoffatmosphäre, um das verbleibende Lackmaterial zu be
seitigen. Das Veraschen wird vorzugsweise bei Temperaturen von
80°C bis 150°C in einer Umgebungsatmosphäre von reinem Sauer
stoff bei einem Druck von etwa 0,13 bis 13,3 . 10-3 bar
und bei einer HF-Leistung von etwa 50 bis 300 Watt
durchgeführt. Dieses Verfahren hat den zusätzlichen Vorteil,
daß das Gate-Titanmaterial einer Sauerstoffatmosphäre ausge
setzt ist, die die Neigung hat, das Gate-Material zu härten
und es weniger empfindlich zu machen gegenüber Erosion in den
nachfolgenden Verfahrensschritten, insbesondere bei der Bildung
der Nitrid- und Silizium-Inseln, die noch beschrieben werden.
Schließlich wird in dem erfindungsgemäßen Verfahren ein verblei
bendes Lackmaterial von dem Substrat abgestreift.
Fig. 4B stellt den nächsten Schritt in dem erfindungsgemäßen
Verfahren dar. Bei diesem Schritt wird das aus Indiumzinnoxid
bestehende Pixel-Elektrodenmaterial 16 durch Sprühen abgeschie
den und naß geätzt. Der in Fig. 4B gezeigte Verfahrensschritt
stellt deshalb den zweiten Maskierungsschritt dar, der gemäß der
Erfindung verwendet wird. Die Ausbildung der Pixel-Elektroden
wird nach der Ausbildung des Gate-Metallisierungsmusters ausge
führt, um das Aussetzen gegenüber dem kurzen nassen Ätzen der
Gate-Metallisierung zu vermeiden. Das Material der Pixel-Elek
trode 16 wird vorzugsweise durch Zerstäubung von Indiumzinn
oxid bis zu einer Dicke von etwa 90 nm abgeschieden.
Fig. 4C stellt den nächsten Schritt in dem erfindungsgemäßen
Verfahren dar, der die Abscheidung der Isolierschicht 18 be
inhaltet. Diese Schicht weist vorzugsweise Siliziumnitrid auf,
das vorzugsweise durch Plasma-verstärkte chemische Dampfabschei
dung bis zu einer Dicke von etwa 1500 Ångström ausgebildet wird.
Als nächstes wird eine Schicht aus amorphem Silizium in ähnli
cher Weise bis zu einer Dicke von etwa 2000 Ångström abgeschieden.
Die Herstellung der Schichten aus Siliziumnitrid und amorphem
Silizium erfolgt vorzugsweise in einem einzigen Vorgang, d. h. sie
werden aufeinanderfolgend abgeschieden, indem nur die in dem Va
kuumbehälter verwendeten Gase gewechselt werden, ohne daß seine
Dichtung aufgebrochen wird.
Bezüglich einer allgemeinen Beschreibung der vorgenannten
chemischen Dampfabscheidung wird auf "Plasma-promoted Deposition
of Thin Inorganic Films" von M. Rand in J. Vac. Sci. Tech.,
Band 16, Seite 420 (1979) verwiesen. Auch wenn es weniger wün
schenswert ist, so ist es auch möglich, die aus amorphem Sili
zium bestehende Schicht durch Zerstäuben und anschließendes
Hydrieren herzustellen. Ein wichtiger Aspekt des erfindungsge
mäßen Verfahrens besteht darin, daß die nächste Schicht aus
Aluminium relativ unmittelbar nach der Abscheidung von amorphem
Silizium abgeschieden wird, um einen sicheren Kontakt zu errei
chen. Dies ist sehr wünschenswert wegen der Oxidation und Ver
unreinigung der Siliziumoberfläche, die anderenfalls auftreten
könnten. Bezüglich der Unmittelbarkeit bzw. Unverzüglichkeit der
Abscheidung von Aluminium wird darauf hingewiesen, daß diese Ab
scheidung vor irgendeiner anderen Oberflächenbehandlung erfolgt.
Beispielsweise ist es unerwünscht, die Abscheidung von Aluminium
für länger als etwa 2 Stunden zu verzögern, wenn die Substrat
oberfläche Luft ausgesetzt ist. Die Aufbewahrung des Substrates
in inerten Atmosphären würde diese Zeitperiode selbstverständlich
verlängern. Da es jedoch erwünscht
ist, einen guten Kontakt mit dem aus amorphem Silizium bestehen
den Material herzustellen, ist es im allgemeinen besser, die
Aluminiumschicht so bald wie möglich ohne anschließende Oberflä
chenbehandlung abzuscheiden. Die Abscheidung der Siliziumschicht
20 ist in Fig. 4D dargestellt, und die Elektronenstrahlver
dampfung der Aluminiumschicht 22 ist in Fig. 4E gezeigt. Das
Aluminium wird üblicherweise bis zu einer Dicke von etwa 50 nm
abgeschieden. Die amorphe Siliziumschicht wird vorzugs
weise durch Plasma-Abscheidung bis zu einer Dicke von etwa 200 nm
abgeschieden. Die daraus resultierende Struktur ist in
Fig. 4E gezeigt.
Die Ausbildung des Gates gemäß der Erfindung wurde zwar in Ver
bindung mit der Verwendung einer Aluminiumschicht beschrieben,
um einen elektrischen Kontakt mit der Schicht aus intrinsikem
amorphem Silizium zu verbessern, aber das erfindungsgemäße Ver
fahren kann auch verwendet werden, wenn eine Schicht aus amorphem
N+Silizium an dessen Stelle verwendet wird, um die gleiche Funk
tion zu erfüllen. Die Schicht aus amorphem N+Silizium wird im
wesentlichen in dem gleichen Verfahrensschritt gebildet wie die
Schichten aus Siliziumnitrid und intrinsischem amorphem Silizium,
indem einfach die entsprechenden Gase in der Prozeßkammer ausge
wechselt werden, ohne daß die luftdichte Dichtung zerstört wird.
Fig. 4F zeigt, daß der nächste Schritt in dem Verfahren die
Ausbildung des Musters der Aluminiumschicht 22 ist, so daß die
Aluminiumschicht zurückgeschnitten ist von der gewünschten Insel
struktur (in der nachfolgenden Verarbeitung vollständiger aus
gebildet), was insbesondere durch die Bezugszahlen 18 und 20
in Fig. 3A angedeutet ist. Das Vorhandensein der Aluminium
schicht 22 erfüllt die Kontaktbedingungen, und da sie geätzt
wird, während das Indiumzinnoxid von Gate-Nitrid überdeckt ist,
wird kein "Schweizer-Käse"Aussehen der Pixel-Elektrodenschicht
16 beobachtet.
Fig. 4G stellt den nächsten Schritt in dem Verfahren dar, in
dem die Inselmuster aus amorphem Silizium und Siliziumnitrid
ausgebildet werden. Diese Operation stellt den vierten Maskie
rungsschritt dar. Die verwendete Maske kann die gleiche Maske
sein, die zur Ausbildung der Aluminium-Inseln verwendet wurde.
Um die gleiche Maske zu verwenden, wird eine doppelte Exposition
durchgeführt, bei der die Maske in der gleichen diagonalen Rich
tung zweimal vor- und zurückgeschoben wird, um eine größere
Aluminiumbeseitigung sicherzustellen. Im allgemeinen ist es je
doch vorzuziehen, eine getrennte Maske zur Musterausbildung der
Silizium- und Nitridabschnitte der Inselstruktur zu verwenden.
Der Zweck dieses Zurückschneidens oder Zurücksetztens der Alu
miniumschicht besteht darin, ein Unterschneiden zu verhindern,
das als eine Folge der unterschiedlichen Materialätzgeschwin
digkeiten für Aluminium und die anderen Inselbestandteile auftre
ten könnte. Das Plasma-Ätzmittel, das zum Beseitigen der Sili
ziumnitrid- und aus amorphem Silizium bestehenden Schichten ver
wendet wurde, greift die Indiumzinnoxidschicht nicht an.
Fig. 4H stellt den nächsten Schritt in dem erfindungsgemäßen
Verfahren dar, in dem eine Schicht aus Molybdän auf dem Substrat
abgeschieden wird. Beispielsweise kann eine 3000 Ångström dicke
Molybdänschicht 24 auf diese Weise abgeschieden werden. Wie in
Fig. 4I gezeigt ist, wird diese Schicht dann mit einem Muster
versehen, wobei ein nasses Ätzen mit einer Mischung von Phosphor-,
Essig- und schwacher Salpetersäure ohne Angriff des Indiumzinn
oxidmaterials verwendet wird. Das vorgenannte Ätzmittel besei
tigt auch die kleine Aluminiummenge von dem Kanal zwischen den
Source- und Drain-Streifen. Die Source-Drain-Molybdän-Abschei
dung bildet ein Silizid um den Rand der Insel, was eine Gate-
und Source-Drain-Leckage zur Folge hat. Dies wird jedoch elimi
niert durch Plasma-Ätzen der freiliegenden Siliziumoberfläche
(Kanalrückätzen), und die Vorrichtung wird dann mit einem Nie
dertemperaturnitrid versehen zum Schützen und Passivieren der
freiliegenden Siliziumoberfläche. Diesbezüglich wird auf Fig.
4J verwiesen.
Claims (18)
1. Verfahren zum Formen von Gate-Elektrodenmaterial
in einem invertierten Dünnfilm-Feldeffekttransistor,
enthaltend:
Anordnen einer Schicht aus Siliziumoxid auf einem isolierenden Substrat,
Anordnen einer Titanschicht über der Siliziumdioxid schicht,
überziehen der Titanschicht mit einem positiven Fotolack,
Belichten des Fotolackes durch eine gewünschte Muster maske zum Ausbilden eines Musters von belichtetem Fotolackmaterial,
Entwickeln der Fotolackschicht,
Plasma-Ätzen des zuvor unterhalb der belichteten Foto lackschicht liegenden Titans, Plasma-Veraschen von wenigstens einem Teil des verbleibenden Fotolackes in einer Sauerstoffatmosphäre und
Abstreifen des verbleibenden Fotolackes.
Anordnen einer Schicht aus Siliziumoxid auf einem isolierenden Substrat,
Anordnen einer Titanschicht über der Siliziumdioxid schicht,
überziehen der Titanschicht mit einem positiven Fotolack,
Belichten des Fotolackes durch eine gewünschte Muster maske zum Ausbilden eines Musters von belichtetem Fotolackmaterial,
Entwickeln der Fotolackschicht,
Plasma-Ätzen des zuvor unterhalb der belichteten Foto lackschicht liegenden Titans, Plasma-Veraschen von wenigstens einem Teil des verbleibenden Fotolackes in einer Sauerstoffatmosphäre und
Abstreifen des verbleibenden Fotolackes.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnen,
daß das Siliziumoxid durch Sprühen abgeschieden wird.
3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß das Siliziumoxid in einer Dicke von etwa 120 nm
angeordnet wird.
4. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß für das isolierende Substrat Glas verwendet wird.
5. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß vor dem Abscheidendes Siliziumoxids das Substrat
gereinigt wird.
6. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß das Titan durch Elektronenstrahlverdampfung ange
ordnet wird.
7. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß das Titan bis zu einer Dicke von etwa 80 nm
angeordnet wird.
8. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß nach dem Abscheiden des Siliziumdioxids eine Mo
lybdänschicht auf dem Substrat abgeschieden wird.
9. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß nach dem Abscheiden der Titanschicht das Substrat
gereinigt wird.
10. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß das Plasma-Ätzen des Titans in einer Atmosphäre
von Kohlenstofftetrafluorid und Sauerstoff durchge
führt wird.
11. Verfahren nach Anspruch 10,
dadurch gekennzeichnet,
daß der Sauerstoff 4 Vol-% der Atmosphäre bildet.
12. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß das Plasma-Veraschen bei Temperaturen von etwa
80°C bis etwa 150°C durchgeführt wird.
13. Verfahren nach Anspruch 1
dadurch gekennzeichnet,
daß das Plasma-Veraschen bei Drucken von etwa 0,13 bis
13,3 × 10-3 bar durchgeführt wird.
14. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß das Plasma-Veraschen bei Hochfrequenzleistungen
von etwa 50 bis etwa 300 Watt durchgeführt wird.
15. Verfahren zum Formen von Gate-Elektrodenmaterial
in einem invertierten Dünnfilm-Feldeffekttransistor,
enthaltend:
Anordnen einer Titanschicht auf einer isolierenden Substratschicht,
Überziehen der Titanschicht mit einem positiven Foto lack,
Belichten des Fotolackes durch eine gewünschte Muster maske zum Hervorrufen eines Musters von belichtetem Fotolackmaterial,
Entwickeln der Fotolackschicht,
Plasma-Ätzen des zuvor unterhalb des belichteten Foto lackes liegenden Titans
Plasma-Veraschen von wenigstens einem Teil des verbleibenden Fotolackes in einer Sauerstoffatmosphäre und
Abstreifen des verbleibenden Fotolackes.
Anordnen einer Titanschicht auf einer isolierenden Substratschicht,
Überziehen der Titanschicht mit einem positiven Foto lack,
Belichten des Fotolackes durch eine gewünschte Muster maske zum Hervorrufen eines Musters von belichtetem Fotolackmaterial,
Entwickeln der Fotolackschicht,
Plasma-Ätzen des zuvor unterhalb des belichteten Foto lackes liegenden Titans
Plasma-Veraschen von wenigstens einem Teil des verbleibenden Fotolackes in einer Sauerstoffatmosphäre und
Abstreifen des verbleibenden Fotolackes.
16. Verfahren nach Anspruch 15,
dadurch gekennzeichnet,
daß das Plasma-Veraschen bei Temperaturen von etwa
80°C bis etwa 150°C durchgeführt wird.
17. Verfahren nach Anspruch 15,
dadurch gekennzeichnet,
daß das Plasma-Veraschen bei Drucken von etwa 0,13 bis
etwa 13,3 × 10-3 bar durchgeführt wird.
18. Verfahren nach Anspruch 15,
dadurch gekennzeichnet,
daß das Plasma-Veraschen bei Hochfrequenzleistungen
von etwa 50 Watt bis etwa 300 Watt durchgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/761,937 US4646424A (en) | 1985-08-02 | 1985-08-02 | Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3636220A1 DE3636220A1 (de) | 1988-04-28 |
DE3636220C2 true DE3636220C2 (de) | 1999-02-11 |
Family
ID=25063661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3636220A Expired - Lifetime DE3636220C2 (de) | 1985-08-02 | 1986-10-24 | Verfahren zum Formen von Gate-Elektrodenmaterial in einem invertierten Dünnfilm-Feldeffekttransistor |
Country Status (5)
Country | Link |
---|---|
US (1) | US4646424A (de) |
EP (1) | EP0211370B1 (de) |
JP (1) | JP2637078B2 (de) |
DE (1) | DE3636220C2 (de) |
FR (1) | FR2585879B1 (de) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4882295A (en) * | 1985-07-26 | 1989-11-21 | Energy Conversion Devices, Inc. | Method of making a double injection field effect transistor |
US5686326A (en) * | 1985-08-05 | 1997-11-11 | Canon Kabushiki Kaisha | Method of making thin film transistor |
DE3640174A1 (de) * | 1985-11-27 | 1987-06-04 | Sharp Kk | Duennfilm-transistor-anordnung |
US4704783A (en) * | 1986-05-05 | 1987-11-10 | General Electric Company | Method for passivating the back channel of amorphous silicon field effect transistors |
JPS6319876A (ja) * | 1986-07-11 | 1988-01-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置 |
JPH0690372B2 (ja) * | 1987-08-26 | 1994-11-14 | シャープ株式会社 | 液晶表示素子 |
US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
US5229644A (en) * | 1987-09-09 | 1993-07-20 | Casio Computer Co., Ltd. | Thin film transistor having a transparent electrode and substrate |
US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
US5327001A (en) * | 1987-09-09 | 1994-07-05 | Casio Computer Co., Ltd. | Thin film transistor array having single light shield layer over transistors and gate and drain lines |
US5210045A (en) * | 1987-10-06 | 1993-05-11 | General Electric Company | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays |
FR2631743A1 (fr) * | 1988-05-23 | 1989-11-24 | Gen Electric | Structure a electrodes non coplanaires pour affichage matriciel a cristaux liquides a transistors en couches minces de silicium amorphe et procede de fabrication |
US5264077A (en) * | 1989-06-15 | 1993-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a conductive oxide pattern |
JP2508851B2 (ja) * | 1989-08-23 | 1996-06-19 | 日本電気株式会社 | 液晶表示素子用アクティブマトリクス基板とその製造方法 |
US5470769A (en) * | 1990-03-27 | 1995-11-28 | Goldstar Co., Ltd. | Process for the preparation of a thin film transistor |
JPH07112053B2 (ja) * | 1990-04-13 | 1995-11-29 | 富士ゼロックス株式会社 | 薄膜スイッチング素子アレイ |
US5821563A (en) * | 1990-12-25 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device free from reverse leakage and throw leakage |
US7253437B2 (en) | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
US5633175A (en) * | 1991-12-19 | 1997-05-27 | Hitachi, Ltd. | Process for stripping photoresist while producing liquid crystal display device |
JPH05243579A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 半導体装置 |
JPH0766420A (ja) * | 1993-08-31 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 薄膜の加工方法 |
JPH07201864A (ja) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | 突起電極形成方法 |
US5466618A (en) * | 1993-12-29 | 1995-11-14 | Goldstar Co., Ltd. | Method for fabricating a thin film transistor for a liquid crystal display |
US5514618A (en) * | 1995-02-23 | 1996-05-07 | Litel Instruments | Process for manufacture of flat panel liquid crystal display using direct laser etch |
KR100202231B1 (ko) * | 1996-04-08 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 및 액정표시장치의 구조 |
US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
US6743700B2 (en) * | 2001-06-01 | 2004-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film, semiconductor device and method of their production |
US7199027B2 (en) * | 2001-07-10 | 2007-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen |
JP5072157B2 (ja) * | 2001-09-27 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7344825B2 (en) * | 2002-04-04 | 2008-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device, and developing apparatus using the method |
US7875419B2 (en) * | 2002-10-29 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for removing resist pattern and method for manufacturing semiconductor device |
JP4038485B2 (ja) * | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
KR100669688B1 (ko) * | 2003-03-12 | 2007-01-18 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 구비한 평판표시소자 |
US7354865B2 (en) * | 2003-12-31 | 2008-04-08 | Texas Instruments Incorporated | Method for removal of pattern resist over patterned metal having an underlying spacer layer |
TWI301670B (en) * | 2005-07-21 | 2008-10-01 | Ind Tech Res Inst | Multi-layered complementary wire structure and manufacturing method thereof and manufacturing method of a thin film transistor display array |
US8313994B2 (en) * | 2009-03-26 | 2012-11-20 | Tokyo Electron Limited | Method for forming a high-K gate stack with reduced effective oxide thickness |
TWI514608B (zh) * | 2010-01-14 | 2015-12-21 | Dow Global Technologies Llc | 具曝露式導電柵格之防溼光伏打裝置 |
EP2534693A2 (de) * | 2010-02-09 | 2012-12-19 | Dow Global Technologies LLC | Feuchtigkeitsbeständige pv-module mit verbesserter sperrschichthaftung |
CN110676265B (zh) * | 2019-09-25 | 2022-02-08 | 南京京东方显示技术有限公司 | 一种显示面板的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3795557A (en) * | 1972-05-12 | 1974-03-05 | Lfe Corp | Process and material for manufacturing semiconductor devices |
US3806365A (en) * | 1971-08-20 | 1974-04-23 | Lee Corp | Process for use in the manufacture of semiconductive devices |
GB2072420A (en) * | 1980-02-28 | 1981-09-30 | Sharp Kk | Method for forming a pattern on a thinfilm transistor |
GB2169746A (en) * | 1984-11-13 | 1986-07-16 | Sharp Kk | Thin film transistor |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US30505A (en) * | 1860-10-23 | Fukntture-caster | ||
US3514676A (en) * | 1967-10-25 | 1970-05-26 | North American Rockwell | Insulated gate complementary field effect transistors gate structure |
JPS559060A (en) * | 1978-07-07 | 1980-01-22 | Yoshitomi Pharmaceut Ind Ltd | Thia(oxa)zolidinecarboxylic acid derivative and its prepatation |
JPS5669864A (en) * | 1979-11-09 | 1981-06-11 | Japan Electronic Ind Dev Assoc<Jeida> | Thin-film transistor |
US4333965A (en) * | 1980-09-15 | 1982-06-08 | General Electric Company | Method of making integrated circuits |
JPS5793542A (en) * | 1980-12-03 | 1982-06-10 | Hitachi Ltd | Semiconductor integrated circuit device |
US4558340A (en) * | 1983-06-29 | 1985-12-10 | Stauffer Chemical Company | Thin film field effect transistors utilizing a polypnictide semiconductor |
JPS59121876A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 薄膜デバイス用ガラス基板 |
US4736229A (en) * | 1983-05-11 | 1988-04-05 | Alphasil Incorporated | Method of manufacturing flat panel backplanes, display transistors and displays made thereby |
-
1985
- 1985-08-02 US US06/761,937 patent/US4646424A/en not_active Expired - Fee Related
-
1986
- 1986-07-28 EP EP86110376A patent/EP0211370B1/de not_active Expired
- 1986-08-01 FR FR868611188A patent/FR2585879B1/fr not_active Expired - Fee Related
- 1986-08-01 JP JP61180273A patent/JP2637078B2/ja not_active Expired - Lifetime
- 1986-10-24 DE DE3636220A patent/DE3636220C2/de not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3806365A (en) * | 1971-08-20 | 1974-04-23 | Lee Corp | Process for use in the manufacture of semiconductive devices |
US3795557A (en) * | 1972-05-12 | 1974-03-05 | Lfe Corp | Process and material for manufacturing semiconductor devices |
GB2072420A (en) * | 1980-02-28 | 1981-09-30 | Sharp Kk | Method for forming a pattern on a thinfilm transistor |
GB2169746A (en) * | 1984-11-13 | 1986-07-16 | Sharp Kk | Thin film transistor |
Non-Patent Citations (2)
Title |
---|
CHOW, T.P. and STECKL, A.J.: Pharma Etching of Refractory Gates for VLSI Application. In. J. Electrochem.Soc.: Solid-State Science and Tech- nology, Vol. 131, No. 10, Okt. 1984, pp 2325-2335 * |
JP 59-9962 A2. In: Patent Abstracts of Japan, E-241, 26.4.1984, Vol. 8, No. 91 * |
Also Published As
Publication number | Publication date |
---|---|
EP0211370A3 (en) | 1988-05-18 |
EP0211370A2 (de) | 1987-02-25 |
US4646424A (en) | 1987-03-03 |
JPS6272167A (ja) | 1987-04-02 |
EP0211370B1 (de) | 1991-10-16 |
JP2637078B2 (ja) | 1997-08-06 |
FR2585879A1 (fr) | 1987-02-06 |
FR2585879B1 (fr) | 1991-04-12 |
DE3636220A1 (de) | 1988-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3636220C2 (de) | Verfahren zum Formen von Gate-Elektrodenmaterial in einem invertierten Dünnfilm-Feldeffekttransistor | |
DE3636221C2 (de) | Verfahren zum Herstellen von Dünnfilm-Feldeffekttransistoren | |
DE19727212C2 (de) | Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel | |
DE3325134C2 (de) | ||
DE102009044337B4 (de) | Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben | |
DE19809084C2 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
DE19814676C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE102018122734A1 (de) | Organisches lichtemittierendes anzeigepanel, verfahren zur herstellung organischen lichtemittierenden anzeigepanels und organische lichtemittierende anzeigevorrichtung | |
DE19808989B4 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
DE3832991A1 (de) | Zellstruktur fuer matrix-adressierte fluessigkristallanzeigen und verfahren zu deren herstellung | |
DE19906815A1 (de) | Flüssigkristallanzeige und Verfahren zur Herstellung derselben | |
DE3636232A1 (de) | Duennfilm-feldeffekttransistor und verfahren zu seiner herstellung | |
DE102014118443A1 (de) | Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld | |
DE102004021157A1 (de) | Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben | |
DE19710248C2 (de) | Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür | |
DE4490398C2 (de) | Flüssigkristallanzeige, die Treibervorrichtungen umfaßt, die integral in einer monokristallinen Halbleiterschicht gebildet sind | |
DE19651590A1 (de) | Belichtungsvorrichtung und Verfahren zur Ausbildung eines Dünnschichttransistors | |
DE3604368A1 (de) | Verfahren zur herstellung eines duennfilm-transistors | |
DE102004048723A1 (de) | Herstellverfahren für ein Dünnschichttransistorarray-Substrat | |
DE2709933A1 (de) | Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen | |
DE19935825A1 (de) | Elektronische Vorrichtung und Verfahren zur Herstellung dieser elektronischen Vorrichtung | |
DE69233442T2 (de) | Verfahren zum selektiven Ätzen eines Metall-Oxids auf einem Tantal enthaltenden Material | |
DE4445568A1 (de) | Verfahren zur Herstellung eines Dünnfilmtransistors | |
DE3714920C1 (de) | Verfahren zur Herstellung einer Duennschicht-Solarzellenanordnung | |
DE19730322A1 (de) | Verfahren zum selektiven Abätzen eines Halbleiterbauteils mit einem organischen Material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: VOIGT, R., DIPL.-ING., PAT.-ANW., 6232 BAD SODEN |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: ROEGER UND KOLLEGEN, 73728 ESSLINGEN |