DE3640174A1 - Duennfilm-transistor-anordnung - Google Patents

Duennfilm-transistor-anordnung

Info

Publication number
DE3640174A1
DE3640174A1 DE19863640174 DE3640174A DE3640174A1 DE 3640174 A1 DE3640174 A1 DE 3640174A1 DE 19863640174 DE19863640174 DE 19863640174 DE 3640174 A DE3640174 A DE 3640174A DE 3640174 A1 DE3640174 A1 DE 3640174A1
Authority
DE
Germany
Prior art keywords
gate
electrode
film
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863640174
Other languages
English (en)
Other versions
DE3640174C2 (de
Inventor
Hirohisa Tanaka
Kohei Kishi
Hiroaki Kato
Mitsuhiro Koden
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60270355A external-priority patent/JPS62126677A/ja
Priority claimed from JP7022486A external-priority patent/JPS62226668A/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3640174A1 publication Critical patent/DE3640174A1/de
Application granted granted Critical
Publication of DE3640174C2 publication Critical patent/DE3640174C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die vorliegende Erfindung betrifft allgemein Transistoren und insbesondere die Anordnung eines Dünnfilm-Transistors (im Folgenden als TFT bezeichnet), die eine Struktur aufweist, die zur Verbesserung der Ausbeute bei ihrer Herstellung führt.
In neuerer Zeit werden bei der Flüssigkristall-Anzeige einer aktiven Matrix ausgedehnte Untersuchungen an Substraten für eine aktive Matrix durchgeführt, bei denen TFTs in Form einer Matrix auf einem isolierenden Substrat gebildet werden. Zu den für die TFTs eingesetzten halbleitenden Materialien zählen Poly-Si, a-Si (amorphes Si), Te, CdSe etc..
Der Aufbau eines bekannten TFT unter Verwendung von a-Si wird anhand der Fig. 1 und 2 beschrieben. Der bekannte TFT umfaßt ein Glas-Substrat 1 und eine Gate-Bus-Leiste 3, die die Gate-Elektroden 2 auf dem Glas-Substrat 1 verbindet. Die Gate-Bus-Leiste 3 hat eine Dicke von 100 bis 400 nm (1000 bis 4000 Å) und ist aus solchen Metallen wie Ta, Mo, Ti, Al etc. hergestellt. Ein Gate- Isolierfilm 4, mit dem das Glas-Substrat 1 und die Gate- Elektrode 2 beschichtet sind, ist ein Film mit einer Film-Dicke von 100 bis 300 nm (1000 bis 3000 Å), der aus Siliciumnitrid (im Folgenden als "SiNx" bezeichnet) mit Hilfe eines Plasma-CVD-Verfahrens (der chemischen Abscheidung aus der Dampfphase) hergestellt ist. In Fig. 1 ist der Gate-Isolierfilm 4 nicht eingezeichnet. Eine a-Si-Schicht 5, die als halbleitende Schicht für den TFT wirkt und als Schicht auf dem Gate-Isolierfilm 4 aufgebracht ist, wird mit einer Film-Dicke von 10 bis 300 nm (100 bis 3000 Å) durch Einsatz des Plasma-CVD-Verfahrens gebildet. Ein zweiter Isolierfilm 6, der durch einen SiNx-Film mit einer Dicke von 100 bis 500 nm (1000 bis 5000 Å) gebildet wird, wird durch Anwendung des Plasma- CVD-Verfahrens auf der a-Si-Schicht 5 hergestellt. Source-Elektroden 7 und eine Source-Bus-Leiste 8 zum Verbinden der Source-Elektroden 7 werden in rechten Winkeln zu der Gate-Bus-Leiste 3 ausgebildet. Die Source- Bus-Leiste 8 weist eine Mehrzahl von abzweigenden Teilstücken 8 a auf, die in vorher festgelegten Abständen angeordnet sind. Jeder der TFTs wird so gebildet, daß er an seiner Mitte an jedem der abzweigenden Teilstücke 8 a angeordnet ist. Die Source-Elektrode 7 und eine Drain- Elektrode 9 haben jeweils eine Film-Dicke von 200 bis 1000 nm (2000 bis 10 000 Å) und sind aus solchen Metallen wie Mo, Ti, Al etc. hergestellt.
Es ist wünschenswert, daß ein a-Si-Film 10 mit einer Dicke von 10 bis 100 nm (100 bis 1000 Å), der mit Phosphor dotiert ist, zwischen der Drain-Elektrode 9 und der a-Si-Schicht 5 angeordnet ist, weil Ohm'scher Kontakt zwischen der Source-Elektrode 7 und der a-Si-Schicht 5 und zwischen der Drain-Elektrode 9 und der a-Si-Schicht 5 herbeigeführt wird. Auf diese Weise werden die TFTs in Form einer Anordnung an den Schnittstellen zwischen den Gate-Bus-Leisten 3 und den Source-Bus-Leisten 8 gebildet. Weiterhin wird eine Bildelement-Elektrode 11, die aus einem transparenten und elektrisch leitfähigen Film aus, beispielsweise, Indiumoxid, besteht, in Kontakt mit der Drain-Elektrode 9 gebildet.
In dem bekannten, die TFT-Anordnung benutzenden Substrat der aktiven Matrix wird jeder Schnittpunkt der Matrix mit Hilfe einer linear-sequentiellen Methode angetrieben. Ein Abtast-Signal wird nämlich von einer abzutastenden Gate- Bus-Leiste her eingegeben, und ein Daten-Signal wird von jeder Source-Bus-Leiste her eingegeben. Zwischen den Gate-Bus-Leisten und den Source-Bus-Leisten wird eine Anzahl von Schnittstellen gebildet. Beispielsweise gibt es in einer Matrix von 250 × 250 62 500 Schnittstellen zwischen den Gate-Bus-Leisten und den Source-Bus-Leisten. Wenn nun nur an einer der vielen Schnittstellen zwischen den Gate-Bus-Leisten und den Source-Bus-Leisten ein Leck auftritt, wird notwendigerweise zum Zeitpunkt der Anzeige ein kreuzförmiger Leitungsdefekt zwischen der entsprechenden Gate-Bus-Leiste und der entsprechenden Source- Bus-Leiste erzeugt, so daß die Anzeige nicht praktisch eingesetzt werden kann, und auf diese Weise wird die Ausbeute des Substrats der aktiven Matrix Null. Aus diesem Grunde ist es erforderlich, mit zunehmender Zahl der Gate-Bus-Leisten und der Source-Bus-Leisten die Isolierung zwischen den Gates und den Sources mit größerem Nachdruck vorzunehmen.
Aufgrund der mit Hilfe verschiedener Methoden durchgeführten Untersuchung der Leck-Stellen zwischen den Gates und den Sources haben die Erfinder der vorliegenden Erfindung gefunden, daß die Lecks (Isolierfehler) besonders häufig an Schnittstellen (unterbrochen schraffierter Teil in Fig. 1) zwischen einer Kante von Gate und Source auftreten. Als Grund hierfür wird angenommen, daß, da die Film-Dicke des Gate-Isolierfilms größer als diejenige oder im wesentlichen gleich derjenigen der Gate-Elektrode ist, die Gate-Bus-Leiste an ihrem Kantenteil eine geringere Film-Dicke aufweist, so daß dort eine geringere dielektrische Durchschlagfestigkeit herrscht, und daß ein stufenförmiges Teilstück des Gate-Isolierfilms in bezug auf sein Isoliervermögen einem ebenen Teilstück des Gate- Isolierfilms aufgrund des Unterschieds der Film-Eigenschaften zwischen dem ebenen Teil und dem stufenförmigen Teil unterlegen ist.
Der Aufbau eines anderen TFT vom Feldeffekt-Typ aus dem Stand der Technik unter Verwendung von a-Si wird anhand der Fig. 3 und 4 beschrieben. Der TFT des Standes der Technik umfaßt ein isolierendes Substrat 410 aus Glas oder dergleichen und eine Gate-Elektrode 401 mit einer Dicke von 100 bis 400 nm (1000 bis 4000 Å). Weiterhin werden mit Hilfe des Plasma-CVD-Verfahrens ein Gate- Isolierfilm mit einer Dicke von 100 bis 300 nm (1000 bis 3000 Å), ein a-Si-Film 403 mit einer Dicke von 10 bis 300 nm (100 bis 3000 Å) und ein Isolier-Schutzfilm 404 mit einer Dicke von 100 bis 500 nm (1000 bis 5000 Å) kontinuierlich schichtweise übereinander im Vakuum aufgebracht. Nachdem der Isolier-Schutzfilm 404 der Musterbildung unterworfen worden ist, werden anschließend ein n⁺-a-Si-Film 405 mit einer Dicke von 10 bis 100 nm (100 bis 1000 Å), der mit Phosphor dotiert ist, und ein metallischer Source/Drain-Film 406 schichtweise aufgetragen. Durch Musterbildung des metallischen Source/Drain- Films 406 werden aus dem metallischen Source/Drain-Film 406 eine Source-Elektrode 407 und eine Drain-Elektrode 408 gebildet. Es ist ausdrücklich anzumerken, daß der Isolier-Schutzfilm 404 dazu dient, den a-Si-Film 403 zum Zeitpunkt der Musterbildung des n⁺-a-Si-Films 405 vor dem Ätzmittel zu schützen. Darüber hinaus wird, obwohl nicht speziell eingezeichnet, eine Bildelement-Elektrode in Kontakt mit der Drain-Elektrode 408 gebildet. Auf diese Weise werden die TFTs und die Bildelemente in Form einer Anordnung an den Schnittstellen zwischen den Gate-Elektroden 401 und den Source-Elektroden 407 gebildet.
Bei dem im Vorstehenden dargestellten Stand der Technik tritt jedoch ein Problem dahingehend auf, daß der Gate- Isolierfilm 402 mit einer Dicke von 100 bis 300 nm (1000 bis 3000 Å), der aus SiO2, SiNx etc. hergestellt ist, durch Flußsäure bei den Verfahren zum Ätzen des n⁺-a-Si- Films oder des a-Si-Films, der Source-Drain-Elektrode etc. unter Verwendung Flußsäure enthaltender Ätzmittel leicht beschädigt wird, wobei keine Dotierung in dem a-Si-Film, der Source-Drain-Elektrode etc. durchgeführt wird. Insbesondere hat der Gate-Isolierfilm 402 an einem Kantenteil der Gate-Elektrode 401 nicht nur eine geringere Film-Dicke, sondern er unterliegt dort aufgrund seiner Film-Eigenschaften auch eher der Gefahr, durch Flußsäure beschädigt zu werden. Dementsprechend erleidet an den in Fig. 3 eingekreisten Stellen, d. h. an den Schnittstellen zwischen dem Kantenteil der Gate-Elektrode und dem Kantenteil der Source/Drain-Elektrode, der Gate-Isolierfilm 402 Beschädigungen durch Flußsäure, so daß die dielektrische Durchschlagsfestigkeit des Gate-Isolierfilms 402 abnimmt und es aus diesem Grunde wahrscheinlich ist, daß dort ein Leck zwischen Gate und Source in unerwünschter Weise auftritt.
Aufgrunddessen is es ein wesentliches Ziel der vorliegenden Erfindung, eine TFT-Anordnung mit einer solchen Bauweise verfügbar zu machen, die zur Verbesserung der Ausbeute bei ihrer Fertigung führt, wobei auch ein zweiter Isolierfilm hergestellt wird an einem Überlappungsteil zwischen einer Source-Bus-Leiste und einer Gate-Bus- Leiste in einer Anordnung von TFTs, die jeweils durch eine Gate-Elektrode, einen Gate-Isolierfilm, einen halbleitenden Film, den zweiten Isolierfilm, einer Source- Elektrode und einer Drain-Elektrode gebildet werden, die nacheinander schichtweise auf ein isolierendes Substrat aufgebracht werden.
Mittels dieser Bauweise der TFT-Anordnung der vorliegenden Erfindung erfolgt die Isolierung an den Schnittstellen zwischen der Gate-Bus-Leiste und der Source-Bus- Leiste wirksamer, und die Ausbeute an TFT-Anordnungen wird aufgrund der Verhütung des Auftretens von Lecks zwischen Gate und Source verbessert. Aus diesem Grunde kann eine Flüssigkristall-Anzeigeeinheit, die das TFT- Anordnungs-Substrat verwendet, einfach und zuverlässig hergestellt werden.
Dieses Ziel und die Merkmale der vorliegenden Erfindung gehen aus der nachstehenden Beschreibung in Verbindung mit ihren bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen hervor.
Fig. 1 zeigt im Ausschnitt eine Draufsicht von oben auf eine TFT-Anordnung des Standes der Technik (auf die bereits Bezug genommen wurde).
Fig. 2 zeigt eine Schnittansicht längs der Geraden II-II in Fig. 1 (auf die bereits Bezug genommen wurde).
Fig. 3 zeigt im Ausschnitt eine Draufsicht von oben auf eine andere TFT-Anordnung des Standes der Technik (auf die bereits Bezug genommen wurde).
Fig. 4 zeigt eine Schnittansicht längs der Geraden IV-IV in Fig. 3 (auf die bereits Bezug genommen wurde).
Fig. 5 zeigt im Ausschnitt eine Draufsicht von oben auf eine TFT-Anordnung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
Fig. 6 zeigt eine Schnittansicht längs der Geraden VI-VI in Fig. 5.
Fig. 7A bis 7D zeigen Darstellungen, die die Fertigungsverfahren für die TFT-Anordnung der Fig. 5 erläutern.
Fig. 8 zeigt eine Ansicht ähnlich derjenigen der Fig. 5, die insbesondere eine zweite Ausführungsform der vorliegenden Erfindung darstellt.
Fig. 9 zeigt eine Schnittansicht längs der Geraden IX-IX in Fig. 8.
Fig. 10A bis 10D zeigen Darstellungen, die die Fertigungsverfahren für die TFT-Anordnung der Fig. 8 erläutern.
Fig. 11 zeigt im Ausschnitt eine Draufsicht von oben auf eine TFT-Anordnung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
Fig. 12A bis 12C zeigen Schnittansichten längs der Geraden XII-XII in Fig. 11.
Fig. 12D zeigt eine Schnittansicht längs der Geraden XII′-XII′ in Fig. 11.
Vor der Fortführung der Beschreibung ist anzumerken, daß in verschiedenen Darstellungen der beigefügten Zeichnungen gleiche Teile durch gleiche Bezugszahlen bezeichnet sind.
In Fig. 5 und Fig. 6 ist eine TFT-Anordnung K 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung dargestellt. Die TFT-Anordnung K 1 wird auf einem Träger- Substrat, etwa einem Glas-Substrat 101 etc., gebildet und umfaßt eine Gate-Elektrode 102, eine Gate-Bus-Leiste 103, einen Gate-Isolierfilm 104, eine als halbleitende Schicht des TFT wirkende a-Si-Schicht 105, eine zweite Isolierschicht 106 aus SiNx, eine Source-Elektrode 107, eine Source-Bus-Leiste 108, eine Drain-Elektrode 109 und eine Bildelement-Elektrode 110. Fig. 5 zeigt einen Schnittstellen- Teil zwischen der Gate-Bus-Leiste 103 und der Source-Bus-Leiste 108. Die TFT-Anordnung ist so erfolgt, daß sie den Schnittstellen zwischen den Gate-Bus-Leisten 103 und den Source-Bus-Leisten 108 entspricht. In dieser Ausführungsform erstreckt sich nach dem Aufbringen der zweiten Isolierschicht 106 auf die a-Si-Schicht 105 ein Kantenteil der zweiten Isolierschicht 106 entlang der Gate-Bus-Leiste 103, so daß er oberhalb der Source-Bus- Leiste 108 in solcher Weise angeordnet ist, daß die zweite Isolierschicht 106 an einer Schnittstelle zwischen der Gate-Bus-Leiste 103 und der Source-Bus-Leiste 108 eingelagert ist, wodurch Lecks zwischen Gate und Source drastisch vermindert werden. Die Source-Elektrode 107 ist mit einem Abzweigteil der Source-Bus-Leiste 108 verbunden, während die Bildelement-Elektrode 110 mit der Drain-Elektrode 109 verbunden ist. Wenn nun die a-Si- Schicht 105 ebenfalls an der Schnittstelle zwischen der Gate-Bus-Leiste 103 und der Source-Bus-Leiste 108 eingelagert ist, können Lecks zwischen Gate und Source noch weiter vermindert werden.
Die TFT-Anordnung K 1 mit dem in Fig. 5 dargestellten Aufbau wird beispielsweise so hergestellt, wie es in den Fig. 7A bis 7D dargestellt ist. Die Fig. 7A bis 7D illustrieren die Herstellungsverfahren der TFT-Anordnung K 1 und sind Schnittansichten entlang der Geraden VII-VII in Fig. 5. Zu Beginn wird eine Schicht aus Ta (Tantal) mit einer Dicke von 200 nm (2000 Å) durch Aufstäuben mit der ganzen Oberfläche des Glas-Substrates 101 verbunden und dann durch Ätzen in die in Fig. 5 dargestellte Form der Gate-Bus-Leiste 103 gemustert, wodurch die Gate-Elektrode 102 gebildet wird, wie in Fig. 7A dargestellt ist. Wie später beschrieben wird, wird die halbleitende Schicht über der Gate-Elektrode 102 aufgebracht, so daß ein Betriebsteil des TFT gebildet wird. Anschließend werden, wie in Fig. 7B dargestellt ist, unter Einsatz der Plasma- CVD-Methode ein SiNx-Film mit einer Dicke von 300 nm (3000 Å), der als Gate-Isolierfilm 104 wirkt, die a-Si- Schicht 105 mit einer Dicke von 150 nm (1500 Å), die als halbleitende Schicht wirkt, und ein SiNx-Film mit einer Dicke von 200 nm (2000 Å), der als zweiter Isolierfilm 106 wirkt, nacheinander und vollständig kontinuierlich miteinander verbunden. Dann wird der obere SiNx-Film zu dem in Fig. 5 dargestellten Muster des zweiten Isolierfilms 106 ausgebildet. Das heißt, daß der zweite Isolierfilm 106 entlang der Gate-Bus-Leiste 103 bis zu einem Punkt unmittelbar oberhalb der Gate-Bus-Leiste 103 und der Source-Bus-Leiste 108 ausgedehnt wird. Danach wird, wie in Fig. 7C dargestellt ist, die a-Si-Schicht 105 durch Ätzen in ein solches Muster überführt, wie es in Fig. 5 für die a-Si-Schicht 105 dargestellt ist. Diese a-Si-Schicht 105 wird auch bis zur Schnittstelle zwischen der Gate-Bus-Leiste 103 und der Source- Bus-Leiste 108 in der gleichen Weise wie der zweite Isolierfilm 106 verlängert. Dann werden, wie in Fig. 7D gezeigt ist, eine mit Phosphor dotierte a-Si-Schicht mittels der Plasma-CVD-Methode, eine Schicht aus Ti (Titan) und eine Schicht aus Mo (Molybdän) nacheinander und kontinuierlich als drei Schichten mit Dicken von 100 nm (1000 Å), 100 nm (1000 Å) bzw. 200 nm (2000 Å) aufgebracht, wobei die Ti-Schicht und die Mo-Schicht durch Zerstäuben gebildet werden. Die auf diese Weise erhaltenen drei Schichten werden in die Form der in Fig. 5 dargestellten Muster der Source-Bus-Leiste 108 und der Drain-Elektrode 109 gebracht, um die Source-Elektrode 107 und die Drain-Elektrode 109 zu bilden, die jeweils einen dreischichtigen Aufbau aus der a-Si-Schicht, der Ti- Schicht und der Mo-Schicht aufweisen, und auf diese Weise wird der TFT gebildet. Schließlich wird eine Indiumoxid- Schicht mit einer Dicke von 300 nm (3000 Å) aufgebracht, und danach durch Ätzen in die Form des Musters der Bildelement- Elektrode 110 gebracht.
Die mittels der oben beschriebenen Fertigungsverfahren beschriebenen TFTs sind an den Schnittstellen zwischen den Gate-Bus-Leisten 103 und den Source-Bus-Leisten 108 in Form einer Matrix auf dem Glas-Substrat 101 angeordnet und bilden damit die TFT-Anordnung. Durch Eingeben eines Abtast-Signals und eines Daten-Signals an die Gate-Bus- Leiste 103 bzw. die Source-Bus-Leiste 108 werden die TFTs dem Matrix-Betrieb unterworfen. Das Abtast-Signal der Gate-Bus-Leiste 103 wird nämlich als Gate-Spannung an die TFTs für jede Zeile von der Gate-Elektrode 102 her angelegt. Das Daten-Signal der Source-Bus-Leiste 108 wird als Daten-Spannung an die TFTs für jede Zeile durch den Verzweigungsteil von der Source-Elektrode 107 mit der dreischichtigen Struktur her angelegt. Diese Daten-Spannung wird vermittels der a-Si-Schicht 105 der synchronen Steuerung durch das Abtast-Signal unterworfen, so daß sie an die Bildelement-Elektrode 110 von der Drain-Elektrode 109 mit der dreischichtigen Struktur her angelegt wird. Die a-Si-Schicht der Source-Elektrode 107 und die a-Si- Schicht der Drain-Elektrode 109 stellen den Ohm'schen Kontakt mit der a-Si-Schicht 105 her, die als die halbleitende Schicht des TFT dient. Die Ti-Schicht der Source-Elektrode 107 und die Ti-Schicht der Drain-Elektrode 109 tragen zur Verbesserung des Haftvermögens und der mechanischen Festigkeit der Source-Elektrode 107 und der Drain-Elektrode 109 bei.
In Fig. 8 und Fig. 9 ist eine TFT-Anordnung K 2 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung dargestellt. In der gleichen Weise wie die TFT-Anordnung K 1 umfaßt die TFT-Anordnung K 2 eine Gate-Elektrode 202, eine Gate-Bus-Leiste 203, einen Gate-Isolierfilm 204, eine a-Si-Schicht 205, eine zweite Isolierschicht 206, eine Source-Elektrode 207, eine Source-Bus-Leiste 208, eine Drain-Elektrode 209 und eine Bildelement-Elektrode 210, die auf einem Glas-Substrat 201 gebildet werden. In dieser Ausführungsform wird zum Zeitpunkt der Musterbildung der zweiten Isolierschicht 206 diese zweite Isolierschicht 206 in zwei Teile geteilt, d. h. eine auf dem TFT angeordnete Isolierschicht 206 a und eine auf der Source-Bus-Leiste 208 angeordnete Isolierschicht 206 b. Das heißt, daß die Isolierschicht 206 b an einer Schnittstelle zwischen der Gate-Bus-Leiste 203 und der Source-Bus-Leiste 208 aufgebracht ist. Die zweite Isolierschicht 206 wird aus SiO2 (Siliciumdioxid) hergestellt, damit sie in bemerkenswertem Maße Leckströme zwischen Gate und Source verringert.
Die TFT-Anordnung K 2 mit dem in Fig. 8 dargestellten Aufbau wird so hergestellt, wie es in den Fig. 10A bis 10D dargestellt ist. Die Fig. 10A bis 10D illustrieren die Herstellungsverfahren der TFT-Anordnung K 2 und sind Schnittansichten entlang der Geraden X-X in Fig. 8. Zu Beginn wird eine Schicht aus Mo (Molybdän) mit einer Dicke von 200 nm (2000 Å) durch Aufstäuben mit der ganzen Oberfläche des Glas-Substrates 201 verbunden und dann durch Ätzen in die in Fig. 8 dargestellte Form der Gate-Bus-Leiste 203 gemustert, wodurch die Gate-Elektrode 202 gebildet wird, wie in Fig. 10A dargestellt ist. Anschließend werden unter Einsatz der Plasma-CVD-Methode ein SiNx-Film mit einer Dicke von 300 nm (3000 Å), der als Gate-Isolierfilm 204 wirkt, und eine a-Si-Schicht 205 mit einer Dicke von 150 nm (1500 Å), die als die halbleitende Schicht des TFT wirkt, vollständig kontinuierlich gebunden, und die a-Si-Schicht 205 wird in die in Fig. 8 dargestellte Form der halbleitenden Schicht gebracht. Diese a-Si-Schicht wird nur auf dem TFT-Teil gebildet. Weiterhin wird, wie in Fig. 10C dargestellt ist, ein SiO2-Film mit einer Dicke von 300 nm (3000 Å), der als zweite Isolierschicht 206 dient, vollständig mittels der Plasma-CVD-Methode gebunden und danach durch Ätzen in Form der Muster der auf dem TFT angeordneten Isolierschicht 206 a und der auf der Source-Bus-Leiste 208 angeordneten Isolierschicht 206 b ausgebildet. Dann werden, wie in Fig. 10D gezeigt ist, eine mit Phosphor dotierte a-Si-Schicht mit einer Dicke von 100 nm (1000 Å) mittels der Plasma-CVD-Methode und eine Schicht aus Al (Aluminium) mit einer Dicke von 200 nm (2000 Å) kontinuierlich gebunden und danach in die Form der in Fig. 8 dargestellten Muster der Source-Bus-Leiste 208 und der Drain-Elektrode 209 gebracht, so daß sie die Source- Elektrode 207 und die Drain-Elektrode 209 bilden. Schließlich wird ein Indiumoxid-Film mit einer Dicke von 300 nm (3000 Å) durch Zerstäuben gebildet und danach durch Ätzen in die Form des Musters gebracht, so daß ein Kantenteil der Bildelement-Elektrode 210 die Drain-Elektrode 209 überlappt, wodurch die TFT-Anordnung K 2 erhalten wird. In der TFT-Anordnung K 1 der ersten Ausführungsform sind sowohl die zweite Isolierschicht 106 als auch die a-Si-Schicht 105 so verlängert, daß sie zwischen der Source-Bus-Leiste 108 und der Gate-Bus-Leiste 103 eingelagert sind. In der vorliegenden Ausführungsform ist jedoch nur die zweite Isolierschicht 206 so verlängert, daß sie zwischen der Source-Bus-Leiste 208 und der Gate- Bus-Leiste 203 eingelagert ist.
In Fig. 11 und Fig. 12 ist eine TFT-Anordnung K 3 gemäß einer dritten Ausführungsform der vorliegenden Erfindung dargestellt. In der TFT-Anordnung K 3 wird zu Beginn, wie in Fig. 12A dargestellt ist, eine Gate-Elektrode 311 mit einer Dicke von 100 bis 400 nm (1000 bis 4000 Å) auf einer Isolierfolie 310 gebildet. Dann werden kontinuierlich übereinander ein Gate-Isolierfilm 312 mit einer Dicke von 100 bis 400 nm (1000 bis 4000 Å), ein a-Si- Film 313 mit einer Dicke von 10 bis 200 nm (100 bis 2000 Å) sowie ein isolierender Schutzfilm 314 mit einer Dicke von 100 bis 500 nm (1000 bis 5000 Å) im Vakuum aufgebracht. Anschließend wird aus dem isolierenden Schutzfilm 314 durch Ätzen ein Muster gebildet. Zu diesem Zeitpunkt wird der isolierende Schutzfilm 314 so gemustert, daß er die Schnittstellen zwischen einem Kantenteil 311 und Kantenteilen einer Source-Elektrode 317 und die Schnittstellen zwischen dem anderen Kantenteil der Gate-Elektrode 311 und den Kantenteilen einer Drain- Elektrode 318 schützt. Dann werden, wie in Fig. 12B dargestellt ist, ein n⁺-a-Si-Film 315 mit einer Dicke von 10 bis 100 nm (100 bis 1000 Å), in dem mit Phosphor dotiert wurde, und eine metallische Source/Drain-Schicht 316 schichtweise aufgebracht. Danach werden, wie in Fig. 12C dargestellt ist, der n⁺-a-Si-Film 315 und die metallische Source/Drain-Schicht 316 so gemustert, daß die Source- Elektrode 317 und die Drain-Elektrode 318 gebildet werden. Da in der TFT-Anordnung K 3 die in Fig. 3 eingekreisten Teile, nämlich die Teile an den Schnittstellen zwischen einem Kantenteil der Gate-Elektrode 311 und den Kantenteilen der Source-Elektrode 317 und zwischen dem anderen Kantenteil der Gate-Elektrode 311 und den Kantenteilen der Drain-Elektrode 318, die Gate-Isolierschicht 312 durch den isolierenden Schutzfilm geschützt ist, tritt eine solche unerwünschte Erscheinung, daß die Gate- Isolierschicht durch Ätzmittel wie Flußsäure beschädigt wird, nicht auf, wodurch das Auftreten von Lecks zwischen Gate und Source und zwischen Gate und Drain vermindert wird.

Claims (6)

1. Dünnfilm-Transistor-Anordnung (K 1; K 2) mit einer Mehrzahl Dünnfilm-Transistoren, die in Form dieser Anordnung auf einem Substrat (101; 201) angeordnet sind, wobei die Dünnfilm-Transistoren jeweils eine Gate-Elektrode (102; 202), eine erste Isolierschicht (104; 204), eine halbleitende Schicht (105; 205), eine zweite Isolierschicht (106; 206), eine Source-Elektrode (107; 207) und eine Drain-Elektrode (109; 209) umfassen, die schichtweise in Folge aufeinander so aufgebracht sind, daß die Gate- Elektroden (102; 202) gemeinsam miteinander über eine Gate-Bus-Leiste (103; 203) verbunden sind und die Source- Elektroden (107; 207) gemeinsam miteinander über eine Source-Bus-Leiste (108; 208) verbunden sind, dadurch gekennzeichnet, daß die erste Isolierschicht (104; 204) und die zweite Isolierschicht (106; 206) an einem Schnittstellen-Überlappungsteil zwischen der Gate- Bus-Leiste (103; 203) und der Source-Bus-Leiste (108; 208) eingelagert sind.
2. Dünnfilm-Transistor-Anordnung (K 1; K 2) nach Anspruch 1, dadurch gekennzeichnet, daß die halbleitende Schicht (105; 205) aus amorphem Silicium hergestellt ist.
3. Dünnfilm-Transistor-Anordnung (K 1; K 2) nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolierschicht (104; 204) und die zweite Isolierschicht (106; 206) aus Siliciumnitrid hergestellt sind.
4. Dünnfilm-Transistor-Anordnung (K 1; K 2) nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolierschicht (104; 204) und die zweite Isolierschicht (106; 206) aus Siliciumoxid hergestellt sind.
5. Dünnfilm-Transistor-Anordnung (K 3) mit einer Gate-Elektrode (311), einem Gate-Isolierfilm (312), einem halbleitenden Film (313), einem isolierenden Schutzfilm (314), einer Source-Elektrode (317) und einer Drain- Elektrode (318), die schichtweise in Folge auf einem isolierenden Substrat (310) aufgebracht sind, dadurch gekennzeichnet, daß der Gate-Isolierfilm (312) und der isolierende Schutzfilm (314) an einem Schnittstellen- Teil zwischen einem Kantenteil der Gate-Elektrode (311) und Kantenteilen der Source-Elektrode (317) und der Drain-Elektrode (318) zwischen der Gate-Elektrode (311) und der Source-Elektrode (317) und zwischen der Gate- Elektrode (311) und der Drain-Elektrode (318) eingelagert sind.
6. Dünnfilm-Transistor-Anordnung (K 3) nach Anspruch 5, dadurch gekennzeichnet, daß der halbleitende Film (313) aus amorphem Silicium hergestellt ist.
DE19863640174 1985-11-27 1986-11-25 Duennfilm-transistor-anordnung Granted DE3640174A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60270355A JPS62126677A (ja) 1985-11-27 1985-11-27 薄膜トランジスタアレイ
JP7022486A JPS62226668A (ja) 1986-03-27 1986-03-27 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
DE3640174A1 true DE3640174A1 (de) 1987-06-04
DE3640174C2 DE3640174C2 (de) 1990-02-08

Family

ID=26411394

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863640174 Granted DE3640174A1 (de) 1985-11-27 1986-11-25 Duennfilm-transistor-anordnung

Country Status (3)

Country Link
US (1) US4935792A (de)
DE (1) DE3640174A1 (de)
GB (1) GB2185622B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0349255A2 (de) * 1988-07-01 1990-01-03 Sharp Kabushiki Kaisha Dünnfilm-Transistormatrix
EP0681325A2 (de) * 1994-04-28 1995-11-08 Xerox Corporation Struktur aus dünnen Schichten mit Isolations- und Planarisationsschicht zwischen sich kreuzenden Leitungen

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677547A (en) * 1982-04-30 1997-10-14 Seiko Epson Corporation Thin film transistor and display device including same
US5306648A (en) * 1986-01-24 1994-04-26 Canon Kabushiki Kaisha Method of making photoelectric conversion device
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
US4918504A (en) * 1987-07-31 1990-04-17 Nippon Telegraph And Telephone Corporation Active matrix cell
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
JPH01217421A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
JPH0283941A (ja) * 1988-09-21 1990-03-26 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JP2952887B2 (ja) * 1989-05-20 1999-09-27 富士通株式会社 半導体装置およびその製造方法
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
US5053347A (en) * 1989-08-03 1991-10-01 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
US5173753A (en) * 1989-08-10 1992-12-22 Industrial Technology Research Institute Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
JPH0734467B2 (ja) * 1989-11-16 1995-04-12 富士ゼロックス株式会社 イメージセンサ製造方法
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5376561A (en) 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US6593978B2 (en) * 1990-12-31 2003-07-15 Kopin Corporation Method for manufacturing active matrix liquid crystal displays
US5499124A (en) 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US6627953B1 (en) 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
US5362671A (en) * 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US6143582A (en) 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2635885B2 (ja) * 1992-06-09 1997-07-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 薄膜トランジスタ及びアクティブマトリクス液晶表示装置
US5705424A (en) * 1992-09-11 1998-01-06 Kopin Corporation Process of fabricating active matrix pixel electrodes
US6608654B2 (en) 1992-09-11 2003-08-19 Kopin Corporation Methods of fabricating active matrix pixel electrodes
US5707746A (en) * 1992-09-25 1998-01-13 Sharp Kabushiki Kaisha Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer
EP0619601A2 (de) * 1993-04-05 1994-10-12 General Electric Company Selbstausrichtender Dünnschicht-Transistor mittels s.g. Lift-off Technik hergestellt
US5391507A (en) * 1993-09-03 1995-02-21 General Electric Company Lift-off fabrication method for self-aligned thin film transistors
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JPH09270519A (ja) * 1996-03-31 1997-10-14 Furontetsuku:Kk 薄膜トランジスタの製造方法
JP2006019630A (ja) * 2004-07-05 2006-01-19 Seiko Epson Corp 配線形成方法
CN102549638B (zh) 2009-10-09 2015-04-01 株式会社半导体能源研究所 发光显示器件以及包括该发光显示器件的电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065781A (en) * 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
JPS54154289A (en) * 1978-05-26 1979-12-05 Matsushita Electric Ind Co Ltd Manufacture of thin-film transistor array
JPS56161676A (en) * 1980-05-16 1981-12-12 Japan Electronic Ind Dev Assoc<Jeida> Electrode structure for thin film transistor
US4736229A (en) * 1983-05-11 1988-04-05 Alphasil Incorporated Method of manufacturing flat panel backplanes, display transistors and displays made thereby
US4651185A (en) * 1983-08-15 1987-03-17 Alphasil, Inc. Method of manufacturing thin film transistors and transistors made thereby
FR2585167B1 (fr) * 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
US4646424A (en) * 1985-08-02 1987-03-03 General Electric Company Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lett., Vol. 41, No. 5, 1982 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0349255A2 (de) * 1988-07-01 1990-01-03 Sharp Kabushiki Kaisha Dünnfilm-Transistormatrix
EP0349255A3 (de) * 1988-07-01 1992-04-08 Sharp Kabushiki Kaisha Dünnfilm-Transistormatrix
EP0681325A2 (de) * 1994-04-28 1995-11-08 Xerox Corporation Struktur aus dünnen Schichten mit Isolations- und Planarisationsschicht zwischen sich kreuzenden Leitungen
EP0681325A3 (de) * 1994-04-28 1997-04-23 Xerox Corp Struktur aus dünnen Schichten mit Isolations- und Planarisationsschicht zwischen sich kreuzenden Leitungen.

Also Published As

Publication number Publication date
GB8628172D0 (en) 1986-12-31
GB2185622B (en) 1989-10-11
GB2185622A (en) 1987-07-22
DE3640174C2 (de) 1990-02-08
US4935792A (en) 1990-06-19

Similar Documents

Publication Publication Date Title
DE3640174C2 (de)
DE19610283B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung
DE4107318C2 (de) Flüssigkristallanzeigenvorrichtung mit TFT-Matrixsubstrat
DE69630255T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE19758065C2 (de) Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung
DE3028718C2 (de) Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung
DE3636221C2 (de) Verfahren zum Herstellen von Dünnfilm-Feldeffekttransistoren
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE3539794C2 (de)
DE19520639C2 (de) Monolithische Treiber/LCD-Vorrichtung
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE3714164A1 (de) Fluessigkristallanzeige
DE19648083B4 (de) Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung
EP0049392A2 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE19605670A1 (de) Aktivmatrixanzeigegerät
DE19906815A1 (de) Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE4318028A1 (de) Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung
DE3502911A1 (de) Duennfilm-transistor
DE4443800A1 (de) Supraleitende Feldeffekteinrichtung mit Korngrenzenkanal und Verfahren zu ihrer Herstellung
DE69633533T2 (de) Herstellung eines Gitters mit metallischen Abtastzeilen zur Steuerung von Halbleiter-Gitterzeilen
DE19736204A1 (de) Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür
DE3245313A1 (de) Verfahren zur herstellung von duennfilm-transistoren
DE19650787A1 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition