DE3711651A1

DE3711651A1 - Data processing system with a standard sequential circuit and at least one special sequential circuit

Info

Publication number: DE3711651A1
Application number: DE19873711651
Authority: DE
Inventors: Siegfried Dipl Ing Block; Franz Leigsnering
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1987-04-07
Filing date: 1987-04-07
Publication date: 1988-10-27

Abstract

In a programmable data processing system with a main sequential circuit (LSW) and at least one special sequential circuit (SSW), the appropriate sequential circuit (LSW, SSW) is activated by a switching network (SN), which is connected in series before the sequential circuits and distributes the current instruction (B1, B2, B3, BI, BII, BIII) to the relevant sequential circuit. For this purpose, the switching network (SN) receives a switching code (SK), which can be in the form of a binary word which is assigned to every instruction or the start of a subset of instructions. The switching code (SK) can also be in the form of a separate instruction which is stored within the program. The switching network (SN) can also be implemented so that it distributes the instructions without an additional switching code when it recognises the whole set of instructions. The program memory (PS) is only addressed by the main sequential circuit (LSW), to which an auxiliary instruction (HB1, HB2, HB3) is assigned while the special sequential circuit (SSW) is working, so that the instruction counter (BZ) of the main sequential circuit (LSW) is incremented to the appropriate state. <IMAGE>

Description

Die Erfindung bezieht sich auf eine programmierbare Datenver arbeitungsanlage, bei der ein Standardschaltwerk mit mindestens einem Spezialschaltwerk zur Erweiterung des Befehlssatzes des Standardschaltwerks gekoppelt ist, wobei jedem Schaltwerk eine spezifische Teilmenge aller vorgesehenen Befehlssätze zugeordnet ist und wobei während jedes Programmablaufs das jeweils zustän dige Schaltwerk für die Bearbeitung der Befehle des jeweiligen Programms aktiviert wird.The invention relates to a programmable data server work system in which a standard rear derailleur with at least a special rear derailleur to expand the instruction set of the Standard derailleur is coupled, with each derailleur one assigned specific subset of all intended command sets is and where during each program run dige derailleur for processing the commands of each Program is activated.

Bei programmierbaren Datenverarbeitungsanlagen, bei denen es auf schnelle Verarbeitung der Daten ankommt, wie beispielsweise in den Anwendungsbereichen Prozeßautomatisierung und Steuerungs technik, kann die von den Schaltwerken, d. h. den Zentraleinhei ten der Datenverarbeitungsanlagen, geforderte Verarbeitungslei stung nur erzielt werden, wenn neben dem gängigen Standardbe fehlssatz ein erweiterter Befehlssatz zur Verfügung steht. Beim Standardbefehlssatz handelt es sich insbesondere um Befehle für Tansfer-, Arithmetik-, String-, Ein-Ausgabe- und Unterbrechungs- Operationen, sowie für Programmaufrufe und Verzweigungen. Beim erweiterten Befehlssatz können als Befehle beispielsweise schnel le Bitoperationen, leistungsfähige Gleitpunktarithmetik für Regel- und Rechenaufgaben, Befehle für Zeitsteuerung u. ä. vorgesehen sein. Dabei kann der Standardbefehlssatz beispielsweise durch den Einsatz von handelsüblichen Mikroprozessoren abgedeckt wer den. Der Spezialprozessor für den erweiterten Befehlssatz kann entweder ebenfalls durch einen entsprechend befähigten Mikropro zessor oder durch Schaltungsanordnungen in mikroprogrammierter Logik, als Gate-Array oder als kundenspezifischer Schaltkreis, ausgeführt sein. In programmable data processing systems where it is based on fast processing of the data arrives, such as in the application areas of process automation and control technology, the derailleurs, d. H. the central unit data processing systems, required processing facilities can only be achieved if, in addition to the standard bad set an extended command set is available. At the Standard instruction set is especially for Transfer, arithmetic, string, input-output and interrupt Operations, as well as for program calls and branches. At the Extended command set can be used as commands, for example, quickly le bit operations, powerful floating point arithmetic for control and arithmetic tasks, commands for timing and. Ä. provided be. The standard command set can be, for example, by the use of commercially available microprocessors who covered the. The special processor for the extended instruction set can either also by a suitably qualified micropro processor or by circuit arrangements in microprogrammed Logic, as a gate array or as a custom circuit, be executed.

Die Verwendung von zwei Schaltwerken in Datenverarbeitungsanla gen zur Erzielung einer größeren Verarbeitungsgeschwindigkeit ist aus der DE-OS 34 24 053 bekannt. Hierbei erfolgt die Aktivierung des Spezialschaltwerks stets durch das Standardschaltwerk, wenn dieses einen Befehl erhält, für den das Spezialschaltwerk zu ständig ist. Zur Aktivierung des Spezialschaltwerks bedarf es dabei relativ zeitaufwendiger Software-Routinen.The use of two rear derailleurs in data processing systems to achieve a higher processing speed known from DE-OS 34 24 053. The activation takes place here of the special rear derailleur always through the standard rear derailleur, if this receives a command for which the special rear derailleur closes is constant. It is necessary to activate the special rear derailleur doing relatively time-consuming software routines.

Aufgabe der Erfindung ist es, bei einer Datenverarbeitungsan lage der eingangs genannten Art den zeitlichen Aufwand für die Umschaltung zwischen den Schaltwerken zu minimieren und damit die Verarbeitungsgeschwindigkeit der Datenverarbeitungsanlage zu erhöhen.The object of the invention is in a data processing location of the type mentioned the time expenditure for the To minimize switching between the rear derailleurs and thus the processing speed of the data processing system to increase.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß die Aktivierung des jeweils zuständigen Schaltwerks über ein den Schaltwerken vorgeschalteten Schaltnetz erfolgt und daß dazu dem Schaltnetz jeweils im Programm vorgegebene schaltwerkspezi fische Schaltkennungen zuführbar sind. Das Schaltnetz ist da für mit einer Einrichtung zur Detektion der Schaltkennung aus gestattet. Dadurch läßt sich das betreffende Schaltwerk ohne zeitaufwendige Übergabe-Prozeduren der Schaltwerke unterein ander, aktivieren.According to the invention, this object is achieved in that the Activation of the relevant switchgear via the Switchgear upstream switching network and that switchgear spec fish switching identifiers can be supplied. The switching network is there for with a device for detection of the switching identifier allowed. This allows the relevant rear derailleur without time-consuming handover procedures of the derailleurs other, activate.

Eine erste Ausbildung der Erfindung ist dadurch gekennzeichnet, daß die Schaltkennung durch ein jedem der Befehle zugeordne tes Binärwort gegeben ist. Dadurch ist das Schaltnetz mit ge ringem schaltungstechnischen Aufwand in der Lage, die Schalt kennung zu detektieren.A first embodiment of the invention is characterized in that that the switching identifier is assigned by each of the commands tes binary word is given. This is the switching network with ge ringem circuitry effort capable of switching detection.

Die Schaltkennung kann auch so erfolgen, daß durch jede Schalt kennung das jeweils aktivierte Schaltwerk jeweils bis zum Vorlie gen einer neuen Schaltkennung aktiviert bleibt. Der Vorteil die ser Ausführung liegt darin, daß die Schaltkennung nur dem jeweils ersten Befehl einer Teilmenge von Befehlen, die für ein jeweils anderes Schaltwerk bestimmt sind, zugeordnet werden muß. Dabei kann die Schaltkennung beispielsweise als Binärwort - wie be reits beschrieben - oder als spezieller Befehle innerhalb der Befehlsfolge jedes Programmes gegeben sein, wobei im ersten Fall die Umschaltung auf das jeweils andere Schaltwerk verzögerungs frei geschieht, im zeiten Fall eine kurze Unterbrechung des Befehlsflusses durch den Umschaltbefehl in Kauf genommen werden muß.The switching identifier can also be done in such a way that each switching identification of the activated rear derailleur up to the target remains activated against a new switching identifier. The advantage of This execution lies in the fact that the switching identifier only in each case first command of a subset of commands for each other derailleur are determined, must be assigned. Here can the switching identifier for example as a binary word - as be already described - or as special commands within the Command sequence of each program can be given, in the first case the switch to the other derailleur delay happens freely, in the second case a short interruption of the Command flow by the switch command to be accepted got to.

Die Schaltkennung kann aber auch durch die Befehle selbst ge geben sein. Dazu muß das Schaltnetz allerdings so ausgerüstet sein, daß es aus dem jeweils empfangenen Befehl durch Kenntnis des jedem der Schaltwerke zugeordneten Befehlssatzes die erfor derliche Schaltkennung generiert, was einen etwas höheren Aus baugrad des Schaltnetzes nach sich zieht. Dabei ist es beson ders vorteilhaft, daß bereits vorhandene Programme nicht be züglich der Schaltkennungen modifiziert werden müssen.The switching identifier can also ge through the commands themselves to be given. To do this, however, the switching network must be equipped in this way be that it is from the command received by knowledge of the instruction set assigned to each of the switching mechanisms, the requ Such switching identifier generates what a slightly higher off the degree of switching network entails. It is special advantageous that existing programs are not be must be modified with regard to the switching identifiers.

Eine weitere Ausbildung der Erfindung ist dadurch gekennzeich net, daß die Adressierung der Befehle jedes Programmes aus schließlich durch eines der Schaltwerke - als Leitschaltwerk - erfolgt, daß gleichzeitig mit dem Zuweisen jedes nicht leitwerk spezifischen Befehls an eines der anderen Schaltwerke im Leit schaltwerk ein in einer Ausführungszeit jeweils diesem letzt genannten Befehl entsprechender Hilfsbefehl auslösbar ist und daß mit Abarbeiten jedes für das Leitschaltwerk spezifischen Befehls und jedes Hilfsbefehls ein Fortschalten der Adressie rung auslöbar ist. Der Vorteil dieser Maßnahme besteht darin, daß nur noch das Leitschaltwerk die Adressierung der Befehle vornehmen muß und daß durch das Abarbeiten eines Hilfsbefehls durch das Leitschaltwerk ein zeitsynchroner Ablauf mit dem ge rade arbeitenden Schaltwerk gewährleistet ist, so daß das Leit schaltwerk in der Lage ist, ohne Kommunikation mit dem Spezial schaltwerk den jeweils relevanten Befehl zu adressieren.A further embodiment of the invention is characterized net that the addressing of the commands of each program finally through one of the switchgear - as master switchgear - is done at the same time as assigning each non-tail specific command to one of the other derailleurs in the control room switching mechanism on at a last execution time said command corresponding auxiliary command can be triggered and that with processing each specific for the control switch Command and each auxiliary command to advance the address tion can be triggered. The advantage of this measure is that only the master switch is addressing the commands must do and that by processing an auxiliary command a time-synchronous sequence with the ge straight working rear derailleur is guaranteed, so that the Leit switchgear is capable of communicating with the special to address the relevant command.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dar gestellt und wird im folgenden näher erläutert. Dabei zeigt An embodiment of the invention is shown in the drawing and is explained in more detail below. It shows

Fig. 1 ein Blockschaltbild für die erfindungsgemäße Datenverar beitungsanlage, Fig. 1 is a block diagram for the inventive Datenverar beitungsanlage,

Fig. 2 das Blockschaltbild eines Schaltnetzes und Fig. 2 shows the block diagram of a switching network and

Fig. 3 den Befehlsfluß der Datenverarbeitungsanlage. Fig. 3 shows the command flow of the data processing system.

Die Darstellung gemäß Fig. 1 zeigt das Blockschaltbild einer er findungsgemäßen programmierbaren Datenverarbeitungsanlage. Diese besteht aus einem Leitschaltwerk LSW, einem Standardschaltwerk SSW, einem Schaltnetz SN und eiem Programmspeicher PS. Im hier gezeigten Fall besteht der Programmspeicher PS aus zwei Speicher bausteinen S 1 und S 2. Der Speicherbaustein S 1 kann beispiels weise ein Festspeicher (ROM) sein und der Speicherbaustein S 2 ein Schreib-Lese-Speicher (RAM). Die Adreßanschlüsse ADR des Leitschaltwerks LSW und des Spezialschaltwerks SSW sind mit den Adreßanschlüssen ADR der Speicherbausteine S 1, S 2 durch den Adreß bus AB verbunden. Die Datenanschlüsse D des Leitschaltwerks LSW und des Spezialschaltwerkes SSW sind mit den Datenanschlüssen D des Schaltnetzes SN durch den Datenbus DB 2 bzw. DB 3 verbunden. Die Datenanschlüsse der Speicherbausteine S 1, S 2 sind mit dem Datenanschluß D des Schaltnetzes SN durch den Datenbus DB 1 ver bunden. Die Richtung des Informationsflusses auf dem Adreßbus AB und den Datenbussen DB 1, DB 2, DB 3 ist jeweils durch Pfeile angedeu tet. Die Speicherbausteine S 1, S 2 besitzen jeweils einen Ausgang SK für ein Schaltkennungs-Bit, auf dessen Bedeutung im folgenden noch ausführlich eingegangen wird. Dieser Ausgang ist über die Leitung L ebenfalls mit dem Schaltnetz SN verbunden.The illustration in Fig. 1 shows the block diagram of he inventive programmable data processing system. This consists of a master switch LSW , a standard switch SSW , a switching network SN and a program memory PS . In the case shown here, the program memory PS consists of two memory modules S 1 and S 2 . The memory module S 1 can, for example, be a read-only memory (ROM) and the memory module S 2 can be a read-write memory (RAM). The address connections ADR of the master switch LSW and the special switch SSW are connected to the address connections ADR of the memory modules S 1 , S 2 by the address bus AB . The data connections D of the master switchgear LSW and the special switchgear SSW are connected to the data connections D of the switching network SN by the data bus DB 2 and DB 3 . The data connections of the memory modules S 1 , S 2 are connected to the data connection D of the switching network SN by the data bus DB 1 . The direction of the information flow on the address bus AB and the data buses DB 1 , DB 2 , DB 3 is indicated by arrows. The memory modules S 1 , S 2 each have an output SK for a switching identifier bit, the meaning of which will be discussed in detail below. This output is also connected to the switching network SN via the line L.

Das Leitschaltwerk LSW kann beispielsweise ein gängiger Mikro prozessor sein. In der in Fig. 1 gezeigten Datenverarbeitungsanla ge ist das Leitschaltwerk LSW für die Verarbeitung aller im Pro grammspeicher PS abgelegten Befehle die zu seinem eingeprägten Befehlssatz gehören, zuständig. Außerdem ist es ggf. in der Lage, Spezialbefehle, die nicht direkt vom Spezialschaltwerk ausge führt werden können, zu emulieren. Auf diesen Sonderfall wird im Ausführungsbeispiel der Übersichtlichkeit halber nicht weiter eingegangen. The control switch LSW can be a common microprocessor , for example. In the data processing system shown in FIG. 1, the master switch LSW is responsible for processing all the commands stored in the program memory PS which belong to its memorized command set. It may also be able to emulate special commands that cannot be directly executed by the special switching mechanism. For the sake of clarity, this special case is not discussed further in the exemplary embodiment.

Vom Spezialschaltwerk SSW werden die eingangs erwähnten Spezial befehle für schnelle Bitoperationen, für leistungsfähige Gleit punktarithmetik und die Befehle für Zeitsteuerung usw. abgearbei tet. Von einem genaueren Spezifizieren von Leitschaltwerk und Spezialschaltwerk wird abgesehen, da dies für das Verständnis der Erfindung nicht erforderlich ist.The special switch SSW processes the special commands mentioned above for fast bit operations, for high-performance floating point arithmetic and the commands for time control, etc. A more precise specification of the master switch and special switch is dispensed with, since this is not necessary for an understanding of the invention.

Im gezeigten Beispiel mögen die Programmbefehle eines Programms fortlaufend im Speicherbaustein S 1 abgelegt sein. Dieser Speicher baustein S 1 wird durch den Befehlszähler BZ (Fig. 3) des Leit schaltwerks LSW über den Adreßbus AB adressiert. Auf den Speicher baustein S 2, der als Arbeitsspeicher dient, kann sowohl das Leit schaltwerk LSW als auch das Spezialschaltwerk SSW zur Ablegung bzw. zum Abruf von Daten über den Adreßbus AB zugreifen. Das Schaltnetz SN stellt das Verbindungsglied bezüglich des Daten flusses zwischen dem Programmspeicher PS und den beiden Schalt werken LSW und SSW dar. Es leitet die Befehle, die ihm vom Pro grammspeicher PS aus dem Speicherbaustein S 1 über den Datenbus DB 1 zugeführt werden, entsprechend der Schaltkennung, in den Befehlen in Form eines additiven Signals logisch "0" oder logisch "1" mitgegeben werden, an das entsprechende Schaltwerk über die Datenbusse DB 2 bzw. DB 3 weiter. Durch die Schaltkennung logisch "0" wird dabei der jeweilige Befehl an das Leitschalt werk LSW, durch die Schaltkennung logisch "1" an das Spezial schaltwerk SSW weitergeleitet. Die Schaltkennung könnte aber auch in Form eines Befehls innerhalb des Programmablaufs vorlie gen und würde dann ebenfalls über den Datenbus DB 1 an das Schalt netz weitergeleitet. In diesem Fall würde die Leitung L entfallen. Desweiteren bestünde die Möglichkeit, das Schaltnetz SN so aus zuführen, daß es anhand der Programmbefehle erkennen könnte, welches der Schaltwerke jeweils zuständig ist. In diesem Fall wäre die Schaltkennung identisch mit den Befehlen des Programms und eine gesonderte Schaltkennung nicht notwendig.In the example shown, the program instructions of a program may be stored continuously in the memory module S 1 . This memory block S 1 is addressed by the command counter BZ ( Fig. 3) of the control switch LSW via the address bus AB . Both the master switchgear LSW and the special switchgear SSW can access and store data via the address bus AB on the memory module S 2 , which serves as a working memory. The switching network SN represents the link with regard to the data flow between the program memory PS and the two switchgear LSW and SSW . It directs the commands that are supplied to it from the program memory PS from the memory module S 1 via the data bus DB 1 , in accordance with the Switching identifier, in which commands are given in the form of an additive signal, logic "0" or logic "1", to the corresponding switching mechanism via the data buses DB 2 or DB 3 . By the switching identifier logic "0" while the respective command to the factory Leitschalt LSW, forwarded by the switching identifier logic "1" to the special derailleur SSW. The switching identifier could also be in the form of a command within the program sequence and would then also be forwarded to the switching network via the data bus DB 1 . In this case, the line L would be omitted. Furthermore, there would be the possibility of implementing the switching network SN in such a way that it could recognize from the program instructions which of the switching mechanisms is responsible in each case. In this case, the switching identifier would be identical to the commands of the program and a separate switching identifier would not be necessary.

Der interne Aufbau des Schaltnetzes SN ist im Blockschaltbild gemäß Fig. 2 für die Datenflußrichtung vom Programmspeicher PS (Fig. 1) zu den Schaltwerken LSW, SSW (Fig. 1), dargestellt. Die Realisierung des Datenflusses in umgekehrter Richtung innerhalb des Schaltnetzes, wie in Fig. 1 durch Pfeile bei den Datenbussen DB 1, DB 2, DB 3 angedeutet, trägt nicht weiter zum Verständnis bei und ist daher weggelassen. Das Schaltnetz SN enthält einen Speicherbaustein S 3 und drei Busschalter BS 1, BS 2 und BS 3, mit jeweils einem Enable-Eingang EN. Der vom Programmspeicher PS (Fig. 1) kommende Datenbus DB 1 verzweigt sich innerhalb des Schaltnetzes SN zu den Eingängen E der Busschalter BS 2 und BS 3 und zum Adreßanschluß ADR des Speicherbausteins S 3. Der Datenan schluß D des Speicherbausteines S 3 ist mit dem Eingang des Bus schalters BS 1 verbunden. Die Ausgänge A des Busschalters BS 1 und BS 2 liegen am Datenbus DB 2, der zum Leitschaltwerk LSW (Fig. 1) führt; der Ausgang A des Busschalters BS 3 liegt am Datenbus DB 3, der zum Spezialschaltwerk SSW (Fig. 1) führt. Die vom Programm speicher PS kommende Leitung L verzweigt sich auf die Enable- Anschlüsse EN der Busschalter BS 1 bis BS 3, dabei sind die Enable- Anschlüsse des Busschalters BS 1 sowie des Busschalters BS 3 direkt mit der Leitung L verbunden. Der Enable-Eingang EN des Busschal ters BS 2 wird an die Leitung L über einen Inverter I, der durch einen Kreis dargestellt ist, angeschlossen. Sofern an Stelle eines einstelligen Binärwortes ein mehrstelliges Binärwort für eine Schaltkennung vorgesehen sein sollte, müßte an Stelle einer Leitung L eine entsprechende Anzahl von Busleitungen treten und die Enable-Eingänge der Busschalter müßten durch einen entsprechen den Dekodierbaustein angesprochen werden.The internal structure of the switching network SN is shown in the block diagram according to FIG. 2 for the data flow direction from the program memory PS ( FIG. 1) to the switchgear LSW, SSW ( FIG. 1). The realization of the data flow in the opposite direction within the switching network, as indicated in FIG. 1 by arrows in the data buses DB 1 , DB 2 , DB 3 , does not contribute further to the understanding and is therefore omitted. The switching network SN contains a memory module S 3 and three bus switches BS 1 , BS 2 and BS 3 , each with an enable input EN . The data bus DB 1 coming from the program memory PS ( FIG. 1) branches within the switching network SN to the inputs E of the bus switches BS 2 and BS 3 and to the address connection ADR of the memory module S 3 . The data connection D of the memory module S 3 is connected to the input of the bus switch BS 1 . The outputs A of the bus switch BS 1 and BS 2 are on the data bus DB 2 , which leads to the master switch LSW ( Fig. 1); the output A of the bus switch BS 3 is on the data bus DB 3 , which leads to the special switchgear SSW ( Fig. 1). The line L coming from the program memory PS branches to the enable connections EN of the bus switches BS 1 to BS 3 , the enable connections of the bus switch BS 1 and of the bus switch BS 3 being connected directly to the line L. The enable input EN of the bus switch BS 2 is connected to the line L via an inverter I , which is represented by a circle. If a multi-digit binary word should be provided for a switching identifier instead of a single-digit binary word, a corresponding number of bus lines would have to take the place of a line L and the enable inputs of the bus switches would have to be addressed by a corresponding decoding module.

Die Wirkungsweise des Schaltnetzes SN wird im folgenden beschrie ben: Die Befehle werden vom Programmspeicher PS (Fig. 1) in Form eines Binärwortes an den Datenbus DB 1 gelegt. Zusammen mit jedem Befehl wird an die Leitung L jeweils vom Programmspeicher PS (Fig. 1) eine Schaltkennung in Form eines Signals logisch "0" bzw. logisch "1" gelegt. Ein Befehl, der für das Leitschaltwerk bestimmt ist, hat als Schaltkennung ein Signal logisch "0", ein Befehl der für das Spezialschaltwerk bestimmt ist, hat als Schaltkennung ein Signal logisch "1". Liegt an den Enable-Eingängen EN ein Signal logisch "1" vor, so schalten diese den jeweiligen Datenbus durch. Liegt an den Enable-Eingängen EN ein Signal logisch "0", so sperren diese den jeweiligen Datenfluß. Liegt also auf der Lei tung L eine Schaltkennung SK in Form eines Signals logisch "0" vor, so sperren die Busschalter BS 1 und BS 3 den Datenfluß vom Eingang zum Ausgang. Am Inverter I wird das Signal logisch "0" zu einem signal logisch "1" invertiert, so daß am Enable-An schluß EN des Busschalters BS 2 ein Signal logisch "1" anliegt und der Busschalter BS 2 durchschaltet. Liegt an der Leitung L eine Schaltkennung in Form eines Signals logisch "1" vor, so schalten die Busschalter BS 1 und BS 3 den Datenbus DB 1 zum Daten bus DB 2 bzw. DB 3 durch. Das Signal logisch "1" wird am Inverter I zu einem Signal logisch "0" invertiert und der Busschalter BS 2 sperrt. Der auf dem Datenbus DB 1 anliegende Befehl liegt jetzt am Eingang des Busschalters BS 3 und am Adreßanschluß ADR des Speicherbausteins S 3. Der Speicherbaustein S 3 wird entsprechend dem aktuellen Befehl so adressiert, daß an seinem Datenausgang D ein Hilfsbefehl für das Leitschaltwerk LSW ausgegeben wird. Die ser Hilfsbefehl auf den in Fig. 3 noch eingegangen wird, gelangt über den Datenbus zwischen dem Speicherbaustein S 3 und dem Bus schalter BS 1 an dessen Eingang E, von wo er zum Ausgang durchge schaltet wird, da am Enable-Eingang EN des Busschalters BS 1 ein Signal logisch "1" anliegt. Gleichzeitig mit dem Befehl für das Spezialschaltwerk, der über den Busschalter BS 3 an dieses weiter geleitet wird, gelangt somit auch ein Hilfsbefehl über den Datenbus DB 2 zum Leitschaltwerk.The mode of operation of the switching network SN is described below: The commands are placed in the program memory PS ( FIG. 1) in the form of a binary word on the data bus DB 1 . Together with each command, a switching identifier in the form of a signal logic "0" or logic "1" is applied to the line L from the program memory PS ( FIG. 1). A command which is intended for the master switching mechanism has a logic "0" signal as the switching identifier, and a command which is intended for the special switching mechanism has a logic "1" signal as the switching identifier. If there is a logic "1" signal at the enable inputs EN , these switch through the respective data bus. If there is a logic "0" at the enable inputs EN , they block the respective data flow. So there is a switching identifier SK in the form of a signal logic "0" on the line L , the bus switches BS 1 and BS 3 block the data flow from the input to the output. At the inverter I , the signal logic "0" is inverted to a signal logic "1", so that at the enable connection EN of the bus switch BS 2 there is a signal logic "1" and the bus switch BS 2 switches through. If there is a logic "1" on the line L in the form of a signal, the bus switches BS 1 and BS 3 connect the data bus DB 1 to the data bus DB 2 and DB 3 . The logic "1" signal is inverted at the inverter I to a logic "0" signal and the bus switch BS 2 blocks. The command present on the data bus DB 1 is now at the input of the bus switch BS 3 and at the address connection ADR of the memory module S 3 . The memory module S 3 is addressed in accordance with the current command so that an auxiliary command for the master switch LSW is output at its data output D. This water auxiliary command, which will be dealt with in FIG. 3, arrives via the data bus between the memory module S 3 and the bus switch BS 1 at its input E , from where it is switched through to the output, since at the enable input EN of the bus switch BS 1 has a logic "1" signal. Simultaneously with the command for the special switchgear, which is forwarded to it via the bus switch BS 3 , an auxiliary command also reaches the control switch via the data bus DB 2 .

In der Darstellung gemäß Fig. 3 ist der Befehlsfluß vom Programm speicher PS über das Schaltnetz SN zum Leitschaltwerk LSW und zum Spezialschaltwerk SSW dargestellt. Die Speicherplätze inner halb des Programmspeichers PS sind durch waagrechte rechteckige Felder symbolisiert. Der Inhalt dieser Speicherplätze möge durch die mit arabischen bzw. römischen Ziffern bezeichneten Befehle B 1, B 2, B 3 bzw. B I, B II, B III gegeben sein. In der Spalte neben den Speicherplätzen ist jeweils ein Zusatzbit als Schaltkennung SK in Form eines Signals logisch "0" bzw. logisch "1" angegeben. Der Datenbus DB 1, der vom Programmspeicher PS zum Schaltnetz SN führt, sowie die Datenbusse DB 2 und DB 3, die zum Leitschaltwerk LSW respektive zum Spezialschaltwerk SSW führen, sind jeweils durch Pfeile dargestellt. Ebenso die Leitung L vom Programm speicher PS zum Schaltnetz SN und der Adreßbus AB, über den durch den im Leitschaltwerk LSW integrierten Befehlszähler BZ der jeweilige Speicherplatz des Programmspeichers PS adressiert wird.In the representation of FIG. 3, the instruction flow from the program memory PS via the switching network SN is shown to Leitschaltwerk LSW and special switching device SSW. The memory locations within the program memory PS are symbolized by horizontal rectangular fields. The contents of these storage locations may be given by the commands B 1 , B 2 , B 3 and B I, B II, B III, respectively, designated with Arabic or Roman numerals. In the column next to the memory locations, an additional bit is given as the switching identifier SK in the form of a logic "0" or logic "1" signal. The data bus DB 1 , which leads from the program memory PS to the switching network SN , and the data buses DB 2 and DB 3 , which lead to the master switch LSW and the special switch SSW , respectively, are represented by arrows. Likewise, the line L from the program memory PS to the switching network SN and the address bus AB , via which the respective memory location of the program memory PS is addressed by the command counter BZ integrated in the control switch LSW .

Das Leitschaltwerk LSW sowie das Spezialschaltwerk SSW sind durch eine Aneinanderreihung von waagrechten rechteckigen Feldern symbolisiert. Die Beschriftungen der Felder geben dabei an, wel cher Befehl gerade abgearbeitet wird, bzw. ob das Schaltwerk sich im Wartezustand befindet.The main switchgear LSW and the special switchgear SSW are symbolized by a series of horizontal rectangular fields. The labels on the fields indicate which command is currently being processed or whether the switching mechanism is in the waiting state.

Im folgenden wird der Programmablauf zur Verarbeitung der ins gesamt sechs aufeinanderfolgenden Befehle B 1, B 2, B 3, B I, B II, B III, die im Programmspeicher PS stehen, erläutert.The program sequence for processing the six consecutive instructions B 1 , B 2 , B 3 , B I, B II, B III, which are in the program memory PS , is explained below.

Der Befehlszähler BZ des Leitschaltwerks LSW adressiert beim Start des Programms über den Adreßbus AB den Speicherplatz des Programmspeichers PS, in dem der erste Befehl B 1 steht. Dieser Befehl wird über den Datenbus DB 1 an das Schaltnetz SN weiterge leitet. Gleichzeitig wird die Schaltkennung SK, die in diesem Fall aus einem Signal logisch "0" besteht, über die Leitung L an das Schaltnetz SN gelegt. Befehle, die mit einem Signal logisch "0" als Schaltkennung versehen sind, werden, wie zuvor geschil dert, durch das Schaltnetz SN unmittelbar an das Leitschaltwerk LSW weitergeleitet. Befehle, die mit einem Signal logisch "1" als Schaltkennung versehen sind, werden durch das Schaltnetz SN an das Spezialschaltwerk SSW weitergeleitet, wobei das Leit schaltwerk LSW gleichzeitig einem Hilfsbefehl HB 1, HB 2, HB 3 vom Schaltnetz zugeteilt bekommt.The command counter BZ of the master switch LSW addresses the memory location of the program memory PS in which the first command B 1 is located when the program is started via the address bus AB . This command is forwarded to the switching network SN via the data bus DB 1 . At the same time, the switching identifier SK , which in this case consists of a logic "0" signal, is applied to the switching network SN via the line L. Commands that are provided with a signal logically "0" as a switching identifier are, as previously described, passed on directly to the control switch LSW through the switching network SN . Commands that are provided with a signal logically "1" as a switching identifier are forwarded by the switching network SN to the special switchgear SSW , the control switchgear LSW simultaneously being assigned an auxiliary command HB 1 , HB 2 , HB 3 from the switching network.

Der Befehl B 1 wird also vom Schaltnetz SN an den Datenbus DB 2 weitergeleitet und vom Leitschaltwerk LSW eingelesen und verar beitet, was durch das waagrechte mit B 1 bezeichnete Feld symboli siert ist. Der Befehlszähler BZ des Leitschaltwerks LSW wird inkrementiert und zeigt dann auf den nächsten Speicherplatz des Programmspeichers PS in dem nunmehr der Befehl B 2 zusammen mit seiner Schaltkennung steht. Durch das Schaltkennungs-Signal logisch "0" ist dieser Befehl B 2 ebenfalls für das Leitschalt werk LSW bestimmt. Der Vorgang, wie er für den Befehl B 1 be schrieben wurde, wiederholt sich demzufolge. Während die Befehle für das Leitschaltwerk LSW abgearbeitet werden, befindet sich das Spezialschaltwerk SSW in einem Wartezustand. Dies ist durch den Hinweis "warten" in den entsprechenden Feldern des Spezial schaltwerkes SSW angedeutet. Der Befehlszähler BZ adressiert nun den Befehl B I, der für das Spezialschaltwerk SSW bestimmt ist, was durch ein Signal logisch "1" für die Schaltkennung gekenn zeichnet ist. Das Schaltznetz SN weist diesen Befehl B I dem Spezialschaltwerk SSW zu, indem es ihn auf den Datenbus DB 3 schaltet. Gleichzeitig wird vom Schaltnetz SN ein Hilfsbefehl HB 1 an den Datenbus DB 2 geschaltet. Dieser Befehl weist die gleiche Länge auf, wie der Befehl B I, den das Spezialschaltwerk SSW zu verarbeiten hat. Der Hilfsbefehl HB I wird vom Leitschalt werk LSW eingelesen und verarbeitet. Da er nur dazu dient, daß der Befehlszähler BZ des Leitschaltwerkes LSW inkrementiert wird, ist es völlig belanglos, welche weiteren internen Abläufe im Leitschaltwerk LSW durch den Hilfsbefehl HB 1 ausgelöst wer den. Der Hilfsbefehl kann beispielsweise ein No-Operation-Befehl (NOP) oder ein Move-X-Befehl (MOVX) sein.The B 1 command is therefore forwarded from the switching network SN to the data bus DB 2 and read by the LSW and Leitschaltwerk verar beitet, as indicated by the horizontal with B 1 designated field is symboli Siert. The command counter BZ of the master switch LSW is incremented and then points to the next memory location of the program memory PS in which the command B 2 is now located together with its switching identifier. By the switching identifier signal logic "0" this command B 2 is also intended for the master switch LSW . The process as described for command B 1 be repeated accordingly. While the commands for the master switch LSW are being processed, the special switch SSW is in a waiting state. This is indicated by the message "wait" in the corresponding fields of the SSW special switchgear. The command counter BZ now addresses the command B I, which is intended for the special switching mechanism SSW , which is characterized by a signal logically "1" for the switching identifier. The switching network SN assigns this command B I to the special switching mechanism SSW by switching it to the data bus DB 3 . At the same time, the switching network SN switches an auxiliary command HB 1 to the data bus DB 2 . This command has the same length as command B I, which the special switching mechanism SSW has to process. The HB I auxiliary command is read in and processed by the LSW control unit . Since it only serves to ensure that the command counter BZ is incremented Leitschaltwerkes the LSW, it is totally unimportant which other internal processes in the Leitschaltwerk LSW by the auxiliary instruction 1 HB who triggered the. The auxiliary command can be, for example, a no-operation command (NOP) or a move-X command (MOVX).

Bedingt durch den Hilfsbefehl HB I wurde der Befehlszähler BZ inkrementiert und adressiert nun den Befehl B II. Auch dieser Befehl B II ist wieder für das Spezialschaltwerk SSW bestimmt und der beschriebene Vorgang wiederholt sich. Der Befehl B II wird an den Datenbus DB 3 gelegt und vom Spezialschaltwerk SSW eingelesen. Gleichzeitig wird wieder ein Hilfsbefehl HB 2 gleicher Länge wie der Befehl B II unter Zuhilfenahme des Seicherbausteins S 3 (Fig. 2) vom Schaltnetz SN an den Datenbus DB 2 gelegt und vom Leit schaltwerk LSW eingelesen. Der Befehlzähler wird demzufolge zeitsynchron mit der Abarbeitung des Befehls B II im Spezial schaltwerk SSW auf den Befehl B III inkrementiert, der wiederum für das Spezialschaltwerk SN bestimmt ist. Auch hier wiederholt sich der gleiche Vorgang wie bei den Befehlen B I und B II. Due to the auxiliary command HB I, the command counter BZ has been incremented and now addresses the command B II. This command B II is again intended for the special switching mechanism SSW and the process described is repeated. Command B II is sent to data bus DB 3 and read in by the special switchgear SSW . At the same time, an auxiliary command HB 2 of the same length as command B II with the aid of the memory module S 3 ( FIG. 2) is placed by the switching network SN on the data bus DB 2 and read in by the control switch LSW . The command counter is consequently incremented in time with the execution of the command B II in the special switching device SSW on the command B III, which in turn is intended for the special switching device SN . The same process is repeated here as for commands B I and B II.

Der Befehlszähler BZ adressiert letztendlich den Befehl B 3. Die ser Befehl B 3 wird vom Schaltnetz SN als dem Leitschaltwerk LSW zugehörigt erkannt und auf den Datenbus DB 2 geschaltet. Das Spezialschaltwerk SSW verharrt wieder im Wartezustand und der Befehl B 3 wird vom Leitschaltwerk LSW abgearbeitet.The command counter BZ ultimately addresses the command B 3 . This command B 3 is recognized by the switching network SN as belonging to the master switch LSW and switched to the data bus DB 2 . The special switchgear SSW remains in the waiting state and command B 3 is processed by the control switchgear LSW .

Claims

1.Programmable data processing system in which a standard switching mechanism is coupled to at least one special switching mechanism for expanding the instruction set of the standard switching mechanism, with each switching mechanism being assigned a specific subset of all the provided instruction sets and with the switching mechanism responsible for the processing being carried out during each program sequence the commands of the respective program is activated, characterized in that the activation of the relevant switchgear (LSW, SSW) takes place via a switchgear network (SN) upstream of the switchgear (LSW, SSW) and that the switchgear network (SN) is in each case Program specified switchgear-specific switching identifiers (SK) can be supplied.

2. Data processing system according to claim 1, characterized in that the switching identifier (SK) is given by a binary word assigned to each of the commands.

3. Data processing system according to claim 1 and 2, characterized in that through each switching identifier (SK), the respectively activated switching mechanism (LSW, SSW) remains activated until a new switching identifier (SK) is present.

4. Data processing system according to claim 1, characterized in that the switching identifier (SK) is given by the commands themselves.

5. Data processing system according to one of the preceding claims, characterized in that the addressing of the commands of each program exclusively by one of the switchgear - as control switch (LSW) - it follows that at the same time with the assignment of each non-control unit-specific command to one of the other switchgear (SSW) in Leitschaltwerk (LSW) a corresponding in its execution time in each case this latter command auxiliary instruction (HB 1, HB 2, HB 3) is releasable and that with execution of each specific for the Leitschaltwerk (LSW) command and each Hilfsbe fehls (HB 1 , HB 2 , HB 3 ) a forwarding of the addressing can be triggered.