DE3742487A1 - Schaltung mit variabler verzoegerung zum verzoegern von eingangsdaten - Google Patents

Schaltung mit variabler verzoegerung zum verzoegern von eingangsdaten

Info

Publication number
DE3742487A1
DE3742487A1 DE19873742487 DE3742487A DE3742487A1 DE 3742487 A1 DE3742487 A1 DE 3742487A1 DE 19873742487 DE19873742487 DE 19873742487 DE 3742487 A DE3742487 A DE 3742487A DE 3742487 A1 DE3742487 A1 DE 3742487A1
Authority
DE
Germany
Prior art keywords
data
signal
delay
memory cell
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873742487
Other languages
English (en)
Other versions
DE3742487C2 (de
Inventor
Hiroyuki Kawai
Masahiko Yoshimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3742487A1 publication Critical patent/DE3742487A1/de
Application granted granted Critical
Publication of DE3742487C2 publication Critical patent/DE3742487C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Shift Register Type Memory (AREA)

Description

Die Erfindung betrifft eine Schaltung mit variabler Verzögerung zum Verzögern von Eingangsdaten.
Fig. 1 zeigt ein Blockschaltbild einer in einem Kommunikations­ system eingesetzten Schaltung zum Erkennen einer Bildsynchroni­ sierung mit einem einstellbaren Schieberegister. Im folgenden wird auf Fig. 1A Bezug genommen. Die Bezugszeichen 11-13 be­ zeichnen jeweils ein einstellbares Schieberegister, das Bezugs­ zeichen 14 bezeichnet eine Bildsynchronisierungserkennungs­ schaltung zum Empfangen der Eingangs- oder Ausgangssignale der einstellbaren Schieberegister 11-13 und zum Erkennen einer Bildsynchronisierung der Signale, die Bezugszeichen S 1-S 4 bezeichnen Knoten, die die Eingabe und Ausgabe des jeweiligen einstellbaren Schieberegisters 11-13 und der Bildsynchroni­ sierungserkennungsschaltung zeigen, und das Bezugszeichen 15 bezeichnet eine Bitdauereinstellschaltung zum Vorsehen einer Verzögerungszeit für jedes der einstellbaren Schieberegister 11-13 und zum Vorsehen eines Bitdauersignales für jedes der einstellbaren Schieberegister 11-13. Ferner bezeichnet der Ausdruck "Bitdauer" die "Dauer der Verzögerungszeit" in dieser Beschreibung.
Fig. 1B zeigt die von der Schaltung in Fig. 1A empfangenen Daten. Die Bezugszeichen DATA 0-DATA 4 bezeichnen Daten mit den notwendigen Informationen in diesen empfangenen Daten und die Bezugszeichen F 1-F 4 bezeichnen die zum Erkennen einer Bild­ synchronisierung erforderlichen Bildsynchronisationsmuster.
Es folgt die Beschreibung der Arbeitsweise. Die in Fig. 1B gezeigten, von der in Fig. 1A gezeigten Schaltung empfangenen Daten werden über den Knoten S 4 in das einstellbare Schiebere­ gister 13 eingegeben und dann von dieser Schaltung durch das einstellbare Schieberegister 12 und das einstellbare Schiebe­ register 11 ausgegeben. Durch geeignetes Einstellen des an die einstellbaren Schieberegister 11-13 angelegten Bitdauersigna­ les in Antwort auf ein zwischen den Bildsynchronisierungs­ mustern F 1-F 4 der empfangenen Daten enthaltenes Zeitintervall können die empfangenen Daten durch das Zeitintervall zwischen den Bildsynchronisierungsmustern F 1-F 4 an jedem der einstellbaren Schieberegister 11-13 verzögert werden. Die Bildsynchronisierungsmuster F 1, F 2, F 3 bzw. F 4 können deshalb zu einem bestimmten Zeitpunkt gleichzeitig an den Knoten S 1, S 2, S 3 bzw. S 4 durch die Bildsynchronisierungserkennungs­ schaltung 14 erkannt werden und folglich anzeigen, daß die empfangenen Daten in genauer Synchronisation empfangen wurden.
Fig. 2 zeigt im Blockschaltbild den Aufbau eines einstellbaren Schieberegisters. Es wird auf Fig. 2 Bezug genommen. Das Be­ zugszeichen 101 bezeichnet einen Decoder zum Bestimmen eines dem Wert der Verzögerung entsprechenden Registers durch Ein­ geben eines Auswahlsignales mit k Bits, was der Bitdauerein­ stellschaltung 15 in Fig. 1A entspricht. Die Bezugszeichen MUX 2-MUXi (i≦ 2 k + 1) bezeichnen Multiplexer, die eine Ausgabe eines Registers R 1 durchgeben, wenn sie durch den Decoder 101 angesteuert werden, und die eine Ausgabe eines linksseitigen Registers durchgeben, wenn sie nicht angesteuert werden. Die Bezugszeichen R 2, . . ., Ri bezeichnen Register, die die Ausgabe der oben beschriebenen Multiplexer MUX 2, . . ., MUXi verriegeln und diese an den restsseitigen Multiplexer ausge­ ben. Das Bezugszeichen Φ bezeichnet ein Taktsignal. Das Bezugs­ zeichen DI bezeichnet Eingangsdaten und das Bezugszeichen DO bezeichnet Ausgangsdaten.
Das einstellbare Schieberegister ist wie oben beschrieben auf­ gebaut. Der Decoder 101 erhält ein Auswahlsignal und bestimmt einen Multiplexer von 2 k Multiplexern. Wenn der i-te Multi­ plexer MUXi bestimmt wird, gibt nur der Multiplexer MUXi die Ausgabe des Registers R 1 durch, wogegen die anderen Multiplexer die Ausgabe des entsprechend linksseitigen Registers durchge­ ben. Folglich verriegelt das Register Ri die Ausgabe des Re­ gisters R 1 in Synchronisation mit dem Taktsignal Φ und die anderen Register verriegeln die Ausgaben der linksseitigen Re­ gister. Wenn das nächste Taktsignal Φ eintritt, verriegelt das Register Ri-1 die Daten des Registers Ri, und das Regiser Ri verriegelt die nächsten von dem Register R 1 ausgegebenen Daten. Durch Wiederholen der oben beschriebenen Arbeitsweise werden die Daten DI durch das Register R 1 und das Register Ri bis zum Register R 2 so durchgegeben, daß eine Verzögerung um beispiels­ weise (i + 1) Takte festgesetzt wird und daher als dement­ sprechende Ausgangsdaten DO ausgegeben werden.
Da das Schieberegister in der oben beschriebenen Weise aufge­ baut ist, ergaben sich Probleme daraus, daß die Anzahl der Verzögerungsstufen in dem durch die Anzahl der vorgesehenen Register bestimmten Bereich begrenzt ist. Da ferner das Register als ein Speicherelement benutzt wird, ergaben sich weitere Probleme, daraus, daß viel Platz belegt werden muß, die Speicherkapazität klein ist und der Leistungsverbrauch anwächst. Weiterhin ergaben sich Probleme daraus, daß der Schaltungsaufbau für das Einstellen eines Wertes der Verzögerung kompliziert wurde, wenn eine große Anzahl von Verzögerungsstufen benötigt wird.
Aufgabe der Erfindung ist es daher, eine Schaltung zur Verfü­ gung zu stellen, in der die Einschränkung für die erforderliche Verzögerungszeit gemildert wird, eine größere Speicherkapazität erlangt wird und der Leistungsverbrauch herabgesetzt wird.
Diese Aufgabe wird durch eine erfindungsgemäße Schaltung mit variabler Verzögerung zum Verzögern von Eingangsdaten gelöst, die die folgenden Merkmale aufweist: Eine Speicherzelenbe­ stimmungseinrichtung, die an eine Speichereinrichtung mit einem Speicherzellenfeld zum Speichern von Eingangsdaten angeschlos­ sen ist und an eine Einrichtung zum Erzeugen verzögerter Daten entsprechend einem Taktsignal zum Anlegen eines Signales, das eine Speicherzelle in Abhängigkeit von den Verzögerungsdaten zu der Speichereinrichtung bestimmt, angeschlossen ist; eine an eine Einrichtung zum Empfangen der Eingangsdaten von außen angeschlossene Dateneingangseinrichtung, die an die Speicher­ einrichtung angeschlossen ist und auf ein von einer Steuerein­ richtung erzeugtes Steuersignal in Antwort auf ein Taktsignal zum Schreiben der Eingangsdaten in eine in der Speichereinrich­ tung enthaltene und durch die Speicherzellenbestimmungseinrich­ tung bestimmte Speicherzelle anspricht; und eine an die Spei­ chereinrichtung angeschlossene Datenausgabeeinrichtung, die auf das Steuersignal zum Lesen der in eine durch die Speicherzel­ lenbestimmungseinrichtung bestimmte Speicherzelle geschriebenen Eingangsdaten und zum Ausgeben derselben anspricht, wobei die Steuereinrichtung zum Steuern eines zeitlichen Ablaufes so ge­ eignet ist, daß die Schreiboperation durch die Dateneingangs­ einrichtung nach der Leseoperation durch die Datenausgangsein­ richtung mit der bestimmten Speicherzelle durchgeführt wird.
Erfindungsgemäß legt die Speicherzellenbestimmungseinrichtung ein Signal zum Bestimmen einer Speicherzelle, mit der die Datenausgabeeinrichtung und die Dateneingabeeinrichtung eine Leseoperation und eine Schreiboperation als eine Funktion von von einer Verzögerungsdatenerzeugungseinrichtung erzeugten Ver­ zögerungsdaten durchführen, an die Speichereinrichtung an. Die Speichereinrichtung spricht auf das Signal zum Bestimmen einer Speicherzelle zum Durchführen einer Lese- und Ausgabeoperation mit alten, bereits geschriebenen Daten und zum Durchführen einer Schreiboperation mit neuen Eingangsdaten von der Ein­ gangsdatenempfangseinrichtung durch eine Einrichtung der Datenausgangseinrichtung und der Dateneingangseinrichtung an. Durch Wiederholen der oben beschriebenen Operation werden ver­ zögerte Eingangsdaten ausgegeben.
Da erfindungsgemäß die Speichereinrichtung das Speicherzellen­ feld aufweist, wird der Vorteil herbeigeführt, daß eine höhere Speicherkapazität in einem kleineren belegten Bereich erhalten werden kann. Als weitere Vorteile sind zu erkennen, daß die Begrenzungen der Dauer der Verzögerungszeit erweitert sind und der Leistungsverbrauch verringert ist.
In einem bevorzugten erfindungsgemäßen Ausführungsbeispiel weist die Speicherzellenbestimmungseinrichtung folgende Merk­ male auf: Eine an die Einrichtung zum Erzeugen der Verzöge­ rungsdaten und an eine auf das Taktsignal zum Zählen der Adressen und zum Ausgeben eines Adreßsignales ansprechende Adressenzählereinrichtung und auf das Taktsignal ansprechende Koinzidenzdetektorschaltung zum Vergleichen der verzögerten Daten mit dem Adreßsignal und zum Anlegen eines Reset-Signales zum Rücksetzen der Adressenzählereinrichtung auf einen vorbe­ stimmten Wert an die Adressenzählereinrichtung; und eine an die Adressenzählereinrichtung angeschlossene und auf das Taktsignal zum Decodieren des Adreßsignales und zum Anlegen des eine Speicherzelle bestimmenden Signales an die Speichereinrichtung ansprechende Decodereinrichtung.
In dem bevorzugten erfindungsgemäßen Ausführungsbeispiel spricht die Adressenzählereinrichtung auf das Taktsignal zum sequentiellen Zählen der Adressen und zum Anlegen des Adreß­ signales an die Koinzidenzdetektoreinrichtung und die Decoder­ einrichtung an. Die Koinzidenzdetektoreinrichtung spricht auf das Taktsignal zum Vergleichen der von der Einrichtung zum Er­ zeugen der Verzögerungsdaten angelegten Verzögerungsdaten mit dem Adreßsignal an und legt das Reset-Signal an die Adressen­ zählereinrichtungen, wenn sie miteinander koinzidieren. Die Adressenzählereinrichtung spricht auf das Reset-Signal zum Wiederholen der oben beschriebenen Operation an, nachdem der Adressenzähler auf den zuvor bestimmten Wert zurückgesetzt ist. Das an die Decodereinrichtung angelegte Adreßsignal wird durch die Decodereinrichtung decodiert und an die Speichereinrichtung als ein Signal für das decodierte Adreßsignal zum Bestimmen einer Speicherzelle angelegt.
In dem bevorzugten erfindungsgemäßen Ausführungsbeispiel ist der Vorteil zu erkennen, daß die Speicherzellenbestimmungsein­ richtung ohne die besondere Notwendigkeit einer externen Steue­ rung leicht durch die Adressenzählereinrichtung, die Decoder­ einrichtung und die Koinzidenzdetektorschaltung mit einem ein­ fachen Aufbau erhalten wird.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispieles anhand der Figuren. Von den Figuren zeigt
Fig. 1A ein Blockschaltbild einer in einem Kommunikations­ system verwendeten Schaltung zum Erkennen einer Bildsynchronisierung mit einem einstellbaren Schiebe­ register,
Fig. 1B ein Diagramm eines schematischen Aufbaus der emp­ fangenen Daten zum Beschreiben der Arbeitsweise der in Fig. 1A gezeigten Schaltung,
Fig. 2 ein Blockschaltbild eines Schaltungsaufbaus eines einstellbaren Schieberegisters;
Fig. 3 ein Blockschaltbild eines erfindungsgemäßen Schaltungsaufbaus der Schaltung mit variabler Verzö­ gerung,
Fig. 4 ein Blockschaltbild eines erfindungsgemäßen Ausfüh­ rungsbeispieles der Koinzidenzdetektorschaltung,
Fig. 5 ein Blockschaltbild eines weiteren erfindungsgemäßen Ausführungsbeispieles der Koinzidenzdetektorschal­ tung.
Unter Bezugnahme auf die Figuren wird im folgenden ein erfin­ dungsgemäßes Ausführungsbeispiel beschrieben. Es wird auf Fig. 3 Bezug genommen. Das Bezugszeichen 1 bezeichnet ein Speicher­ zellenfeld mit n Bit × R Zeilen. Das Bezugszeichen 2 bezechnet einen durch ein externes Taktsignal Φ betriebenen Zeilen­ adressenzähler, der zurückgesetzt (reset) werden kann. Das Bezugszeichen 8 bezeichnet eine Verzögerungsdaten erzeugende Schaltung zum Erzeugen von verzögerten binären Daten DA 1-DAm mit m Bits zum Bestimmen einer Verzögerungszeit. Das Bezugs­ zeichen 3 bezeichnet eine Koinzidenzdetektorschaltung zum Er­ kennen der Koinzidenz der von der Verzögerungsdaten erzeugenden Schaltung 8 eingegebenen, verzögerten binären Daten DA 1-DAm und zum Ausgeben der Signale A 1-Am von dem Adressenzähler 2. Das Bezugszeichen 4 bezeichnet einen Decoder zum Ansteuern einer Zeile des Speicherzellenfeldes 1. Das Bezugszeichen 5 bezeichnet eine Dateneingangsschaltung zum Empfangen der Daten DI 1-DIn und zum Anlegen derselben an das Speicherzellenfeld 1 in Antwort auf das Steuersignal. Das Bezugszeichen 6 bezeichnet eine Datenausgabeschaltung zum Empfangen der Daten von dem Speicherzellenfeld 1 und zum Ausgeben derselben in Antwort auf das Steuersignal. Das Bezugszeichen 7 bezeichnet eine Steuer­ schaltung zum Erzeugen eines Steuersignales zum Steuern einer Lese- oder Schreiboperation des Speicherzellenfeldes 1 durch die Dateneingangsschaltung 5 und die Datenausgangsschaltung 6 in Antwort auf das Taktsignal Φ.
Fig. 4 zeigt eine erfindungsgemäße Koinzidenzdetektorschaltung. Im folgenden wird auf Fig. 4 Bezug genommen. Das Bezugszeichen 21 bezeichnet einen Verriegelungsschaltkreis zum Verriegeln einer verzögerten binären Information DAi (1 ≦ i ≦ m) und der Ausgabe Ai des Adressenzählers 2 durch das Taktsignal Φ. Die Bezugszeichen XOR 1-XORm bezeichnen exklusiv ODER-Schaltungen, in die die in der Verriegelungsschaltung 21 gehaltenen verzö­ gerten Daten DAi und die Ausgabe Ai des Adressenzählers 2 eingegeben werden. Das Bezugszeichen NOR bezeichnet eine ODER- NICHT-Schaltung zum Empfangen der Ausgabe von den XOR 1-XORm- Schaltungen als Eingabe und weist m Eingänge auf. Das Bezugs­ zeichen RS bezeichnet einen Ausgang der ODER-Nicht-Schaltung und ein Reset-Signal zum Rücksetzen des Adressenzählers 2.
Es folgt die Beschreibung der Operation, die in einem einstell­ baren Schieberegister wie oben beschrieben abläuft, wenn der Wert des Adressenzählers 2 auf "0" zurückgesetzt ist und eine Verzögerung von l Stufen von der Verzögerungsdaten erzeugenden Schaltung 8 durch die verzögerten Bindärdaten DAi festgesetzt ist. Im folgenden wird auf Fig. 3 Bezug genommen. Die Daten­ ausgabeschaltung 6 liest den Inhalt einer Zeile des Speicher­ zellenfeldes 1 entsprechend der Adresse "0" in Übereinstimmung mit einem Kommando der Steuerschaltung 7 und gibt selbigen an den Ausgang DO 1-DOn. Dann überschreitet die Datenein­ gangsschaltung 5 die Daten DI 1-DIn auf derselben Zeile auf bit-parallele Weise. Der Adressenzähler 2 zählt aufwärts mit der fallenden Flanke des Taktsignales Φ, und der Decoder 4 erhält die Ausgangssignale A 1-Am des Adressenzählers 2 mit der ansteigenden Flanke des Taktsignales Φ, führt die Decodie­ rung aus und bestimmt eine bestimmte ausgezählte Zeile. In Übereinstimmung mit der Steuerschaltung 7 führen die Daten­ ausgabeschaltung 6 und die Dateneingabeschaltung 5 eine Lese­ operation und eine Schreiboperation sequentiell von und zu der Zeile des durch den Decoder 4 von dem Wert des Adressenzählers 2 bestimmten Speicherfeldes 1 durch. Mit der Anstiegsflanke des (l-1)-ten Taktes verriegelt der Decoder 4 den Wert des Adressenzählers 2 entsprechend der (l-1), und die Datenaus­ gangsschaltung 6 und die Dateneingangsschaltung 5 führen eine Datenlese- und -schreiboperation von und zu der (l-1)-ten Zeile durch. Mit der abfallenden Flanke des (l-1)-ten Taktes Φ zählt der Adressenzähler 2 aufwärts. Wenn ein Ausgangswert des Adressenzählers 2 ein zu l entsprechender Wert wird, koinzidieren die verzögerten binären Daten DA 1-DAm mit den Ausgangssignalen A 1-Am des Adressenzählers 2 in der Koinzidenzdetektorschaltung 3. Deshalb wird das Reset-Signal RS von der Koinzidenzdetektorschaltung 3 erzeugt und an den Adressenzähler 2 angelegt und der Adressenzähler 2 dann zurück­ gesetzt. Wenn die Koinzidenzdetektorschaltung in Fig. 4 beispielsweise benutzt wird, werden alle m-Ausgangssignale der XOR 1-XORm-Schaltungen auf "low" gesetzt, woraus folgt, daß mit dem Empfangen dieser Signale die ODER-NICHT-Schaltung das Reset-Signal RS mit hohem Pegel ausgibt und der Adressenzähler 2 auf die Adresse "0" zurückgesetzt wird.
Mit der Anstiegsflanke des l-ten Taktes Φ wird die Adresse "0" in dem Decoder 4 verriegelt, und die Datenausgabeschaltung 6 und die Dateneingangsschaltung 5 lesen die anfänglich in die Adresse "0" geschriebenen Daten, geben dieselben an die DO 1- DOm aus und überschreiben dann die nächsten Eingangsdaten an der Adresse "0".
Durch Wiederholen der oben beschriebenen Operation kann ein Verzögerungsschieberegister mit (l=2 m ) Stufen aufgebaut werden. l ist dabei ein programmierbarer und von außen durch den Benutzer einstellbarer Wert. Durch Anlegen der verzögerten binären Daten DA 1-DAm an die Schaltung kann ein Schiebere­ gister einer beliebigen, vom Benutzer gewünschten Länge (≦2 m ) aufgebaut werden.
Das Speicherzellenfeld kann die Lese- und Schreiboperation asynchron in einer Speicherzelle vom FAST IN FAST OUT-Typ durchführen.
Die Operation kann ebenfalls in einer Speicherzelle mit einer gemeinsamen Lese- und Schreibe-Bitleitung durchgeführt werden (wie zum Beispiel einer statischen Speicherzelle, einer dyna­ mischen Zelle mit einem Transistor und einer kapazitiven Zelle). In so einem Fall haben die Datenausgangsschaltung 6 und die Dateneingangsschaltung 5 Zugriff auf die gemeinsame Bitlei­ tung.
Obwohl die Koinzidenzdetektorschaltung 3 so gezeigt ist, daß sie ein exklusiv ODER-Element und ein ODER-NICHT-Element aufweist, kann in dem Ausführungsbeispiel nach Fig. 4 dieselbe Operation ausgeführt werden, falls das exklusiv ODER-Element bzw. das ODER-NICHT-Element durch ein exklusiv ODER-NICHT- Element bzw. ein UND-Element ersetzt werden sollten.
Obwohl das Speicherzellenfeld in dem obigen Ausführungsbeispiel so gezeigt ist, daß es n Bit × R Zeilen aufweist, kann es auch so aufgebaut sein, daß es n Bit × R Zeilen × J Spalten auf­ weist. In diesem Falle weist der Decoder 4 eine Mehrzahl (R) Zeilendecodereinrichtungen und eine Mehrzahl (J) Spaltendeco­ dereinrichtungen auf, wodurch eine größer Menge von Datenein­ heiten benutzt werden kann.
Das obige Ausführungsbeispiel ist so aufgebaut, daß der Adres­ senzähler zurückgesetzt werden kann, nachdem die Koinzidenz der durch den Benutzer eingestellten verzögerten binären Daten und der Ausgangswerte des Adressenzählers durch die Koinzidenzde­ tektorschaltung 3 erkannt worden ist. In diesem Aufbau wird der Ausgang des Adressenzählers manchmal spät auf "0" zurückge­ setzt, weil eine Verzögerung erzeugt wurde, bevor die Koinzidenz bestimmt ist und ein Reset-Signal ausgegeben wird. Damit das vermieden wird und eine hohe Geschwindigkeit erreicht wird, kann die Koinzidenzschaltung 3 plus einem Addierer und einer Verriegelungsschaltung eingesetzt werden.
In Fig. 5 ist ein Blockschaltbild einer Koinzidenzdetektor­ schaltung zum Verbinden einer verzögerten Erzeugung des Reset-Signales gezeigt. Im folgenden wird auf Fig. 5 Bezug genommen. Das Bezugszeichen 41 bezeichnet einen m-Bit-Addierer zum Subtrahieren einer 1 von den verzögerten Binärdaten DA 1- DAm. Das Bezugszeichen 3 bezeichnet dieselbe Koinzidenzdetek­ torschaltung wie in dem obigen Ausführungsbeispiel. Das Bezugs­ zeichen 42 bezeichnet eine Verriegelungsschaltung zum Halten eines von der Koinzidenzschaltung 3 ausgegebenen Koinzidenzsi­ gnales ES für einen Takt, wenn die Koinzidenz erkannt wird, und das dann als ein Reset-Signal RS ausgegeben wird. Bezugszeichen 43 bezeichnet eine Koinzidenzdetektorschaltung zum Verhindern einer Verzögerung der Erzeugung des Reset-Signales. In der Koinzidenzdetektorschaltung zum Verhindern einer Verzögerung der Erzeugung des Ergebnissignales gibt die Koinzidenzdetektor­ schaltung das Koinzidenzsignal ES aus, wenn eine Verzögerung von l Stufen durch die binären Daten DAi gesetzt ist und die Ausgabe A 1-Am des Adressenzählers die (l-1) entsprechende Adresse erreicht. Das Koinzidenzsignal ES wird in der Verrie­ gelungsschaltung verriegelt, gibt das Reset-Signal RS ummittel­ bar nach Erhalten des Signales Φ aus und setzt dann den Inhalt des Adressenzählers 2 auf "0" zurück. Durch die Verwendung dieser Schaltung wird das Reset-Signal RS zum Zurücksetzen des Adressenzählers 2 an den Adressenzähler 2 unmittelbar ausgege­ ben, und daraus ergibt sich, daß eine Reset-Operation des Adressenzählers 2 an der Verspätung gehindert werden kann.
Wie oben beschrieben weist eine erfindungsgemäße Schaltung mit variabler Verzögerung eine Speichereinrichtungseinheit mit einem Speicherzellenfeld und einer Adressenzählereinrichtung, einer Decodereinrichtung und einer einfachen Koinzidenzdetek­ toreinrichtung auf. Die Schaltung hat deshalb vorteilhafte Merkmale, die da sind, daß eine größere Speicherkapazität in einem kleineren belegten Bereich erreicht wird, die Begrenzung der Dauer einer Verzögerungszeit durch die beschränkte Spei­ cherkapazität gemildert und der Leistungsverbrauch ver­ ringert wird.

Claims (8)

1. Schaltung mit variabler Verzögerung zum Verzögern von Ein­ gangsdaten mit einer Einrichtung (9) zum Empfangen der Ein­ gangsdaten von außen, gekennzeichnet durch
eine Speichereinrichtung (1) mit einem Speicherzellenfeld zum Speichern der Eingangsdaten,
einer Einrichtung (7) zum Erzeugen eines Steuersignales in Antwort auf ein Taktsignal,
einer an die Einrichtung (9) zum Empfangen der Eingangsdaten angeschlossene Dateneingangseinrichtung (5), die auf das von der Steuereinrichtung (7) erzeugte Steuersignal reagiert zum Schreiben der Eingangsdaten in die durch ein Signal zum Bestim­ men einer Speicherzelle in der Speicherzelleneinrichtung (1) bestimmte Speicherzelle,
eine Datenausgabeeinrichtung (6), die auf das in der Steuerein­ richtung (7) erzeugte Steuersignal zum Lesen der an die durch das Signal zum Bestimmen einer Speicherzelle in der Speicher­ zelleneinrichtung (1) bestimmte Speicherzelle geschriebenen Eingangsdaten und zum Ausgeben derselben reagiert, wobei die Steuereinrichtung (7) so zum Steuern des zeitlichen Ablaufes ausgebildet ist, daß die Schreiboperation der Eingangsdaten durch die Dateneingangseinrichtung (5) durchgeführt werden kann, nachdem die Leseoperation in die Datenausgabeeinrichtung (6) von der bestimmten Speicherzelle ausgeführt ist,
eine Einrichtung (8) zum Erzeugen von Verzögerungsdaten und eine Speicherzellenbestimmungseinrichtung (2, 3, 4), die an die Speichereinrichtung (1) und die Einrichtung (8) zum Erzeugen der Verzögerungsdaten angeschlossen ist und auf ein Taktsignal reagiert zum Anlegen des Signales, das eine Speicherzelle als Funktion der Verzögerungsdaten bestimmt, an die Speicherein­ richtung (1).
2. Schaltung mit variabler Verzögerung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzellenbestimmungsein­ richtung (2, 3, 4) zum Zählen der Adressen und zum Ausgeben eines Adressensignales eine auf das Taktsignal reagierende Adressenzählereinrichtung (2),
eine Koinzidenzdetektoreinrichtung (3), die an die Einrichtung (8) zum Erzeugen von Verzögerungsdaten und an die Adressenzäh­ lereinrichtung (2) angeschlossen ist, und die auf das Taktsi­ gnal zum Vergleichen der Verzögerungsdaten mit dem Adressensi­ gnal reagiert und, wenn die Koinzidenz erkannt ist, ein Reset- Signal zum Zurücksetzen der Adressenzählereinrichtung (2) auf den vorbestimmten Wert an die Adressenzählereinrichtung (2) an­ legt, und
eine Decodereinrichtung (4), die an die Adressenzählereinrich­ tung (2) angeschlossen ist und die auf das Taktsignal zum Deco­ dieren des Adressensignales reagiert und an die Speicherein­ richtung (1) das eine Speicherzelle bestimmende Signal anlegt, aufweist.
3. Schaltung mit variabler Verzögerung nach Anspruch 2, dadurch gekennzeichnet, daß die Koinzidenzdetektoreinrichtung (3) eine Verriegelungsschaltungseinrichtung (21) zum Empfangen der Verzögerungsdaten und des Adreßsignales und zum Ausgeben verriegelter Verzögerungsdaten und verriegelter Adreßsignale in Reaktion auf das Taktsignal,
eine Vergleichseinrichtung (XOR 1-XORm, NOR), die an die Ausgänge der Verriegelungsschaltung (21) zum Vergleichen der verriegelten Verzögerungsdaten mit dem verriegelten Adreßsignal und zum Ausgeben des Reset-Signales, wenn sie miteinander koinzident sind, aufweist.
4. Schaltung mit variabler Verzögerung nach Anspruch 3, dadurch gekennzeichnet, daß die Vergleichseinrichtung (XOR 1- XORm, NOR) eine Mehrzahl von Logikelementen (XOR 1-XORm) einer ersten Sorte zum Vergleichen der verriegelten Verzögerungsdaten mit einer Mehrzahl Bits mit dem verriegelten Adreßsignal mit einer Mehrzahl Bits an jedem entsprechenden Bit und zum Ausge­ ben von Koinzidenzsignalen, wenn sie miteinander koinzident sind, ein Logikelement (NOR) einer zweiten Sorte, das an den Ausgang der Mehrzahl von Logikelementen (XOR 1-XORm) der ersten Sorte angeschlossen ist und das Reset-Signal ausgibt, wenn die Koinzidenzsignale von allen Logikelementen (XOR 1-XORm) der ersten Sorte ausgegeben sind, aufweist.
5. Schaltung mit variabler Verzögerung nach Anspruch 2, dadurch gekennzeichnet, daß die Koinzidenzdetektoreinrichtung (3) eine Einrichtung (41) aufweist, die an die Einrichtung (8) zum Erzeugen der Verzögerungsdaten angeschlossen ist zum Addieren einer vorbestimmten Zahl zu den Verzögerungsdaten und zum Anlegen der reduzierten Verzögerungsdaten an die Koinzi­ denzdetektoreinrichtung (3) als die Verzögerungsdaten, und eine Verzögerungsschaltungseinrichtung (42), die an die Koin­ zidenzdetektoreinrichtung (3) angeschlossen ist zum Erhalten eines beschleunigten Reset-Signales in Reaktion auf die redu­ zierten Verzögerungsdaten, die von der Koinzidenzdetektorein­ richtung (3) ausgegeben sind und die das Reset-Signal in Reaktion auf das Taktsignal ausgibt, nachdem es durch die Taktsignale entsprechend der gleichen vorbestimmten Zahl ver­ zögert wurde, aufweist.
6. Schaltung mit variabler Verzögerung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Sorte eine exklusiv ODER- Schaltung aufweist, und die zweite Sorte eine ODER-NICHT-Schal­ tung aufweist.
7. Schaltung mit variabler Verzögerung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Sorte eine exklusiv ODER- NICHT-Schaltung aufweist, und die zweite Sorte eine UND-Schal­ tung aufweist.
8. Schaltung mit variabler Verzögerung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Schaltung mit variabler Verzö­ gerung als Verzögerungsschaltung zum Erkennen einer Bildsyn­ chronisierung in einem Kommunikationssystem einsetzbar ist.
DE19873742487 1986-12-16 1987-12-15 Schaltung mit variabler verzoegerung zum verzoegern von eingangsdaten Granted DE3742487A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61300382A JPS63276795A (ja) 1986-12-16 1986-12-16 可変長シフトレジスタ

Publications (2)

Publication Number Publication Date
DE3742487A1 true DE3742487A1 (de) 1988-07-07
DE3742487C2 DE3742487C2 (de) 1992-04-23

Family

ID=17884107

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873742487 Granted DE3742487A1 (de) 1986-12-16 1987-12-15 Schaltung mit variabler verzoegerung zum verzoegern von eingangsdaten

Country Status (3)

Country Link
US (1) US4953128A (de)
JP (1) JPS63276795A (de)
DE (1) DE3742487A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0425834A2 (de) * 1989-10-31 1991-05-08 ALCATEL ITALIA Società per Azioni Verfahren und Multiplexer/Demultiplexer für Übertragung/Empfang von digitalen Fernsehinformationen

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5195055A (en) * 1987-11-30 1993-03-16 Mitsubishi Denki Kabushiki Kaisha Serial data input circuit for the shifting-in of variable length data
US6112287A (en) * 1993-03-01 2000-08-29 Busless Computers Sarl Shared memory multiprocessor system using a set of serial links as processors-memory switch
US5995443A (en) * 1990-04-18 1999-11-30 Rambus Inc. Synchronous memory device
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
US5255241A (en) * 1991-05-20 1993-10-19 Tandem Computers Incorporated Apparatus for intelligent reduction of worst case power in memory systems
US5289403A (en) * 1991-07-08 1994-02-22 Hewlett-Packard Company Self-timed content addressable memory access mechanism with built-in margin test feature
USRE38482E1 (en) 1992-05-28 2004-03-30 Rambus Inc. Delay stage circuitry for a ring oscillator
US5406518A (en) * 1994-02-08 1995-04-11 Industrial Technology Research Institute Variable length delay circuit utilizing an integrated memory device with multiple-input and multiple-output configuration
KR0122099B1 (ko) * 1994-03-03 1997-11-26 김광호 라이트레이턴시제어기능을 가진 동기식 반도체메모리장치
US5479128A (en) * 1994-03-16 1995-12-26 Industrial Technology Research Institute Single ram multiple-delay variable delay circuit
JP3503659B2 (ja) * 1994-10-25 2004-03-08 三菱電機エンジニアリング株式会社 制御信号発生装置
JPH08203265A (ja) * 1995-01-26 1996-08-09 Nec Eng Ltd 遅延回路
US6810449B1 (en) 1995-10-19 2004-10-26 Rambus, Inc. Protocol for communication with dynamic memory
US6470405B2 (en) 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
KR0170210B1 (ko) * 1995-12-07 1999-03-30 김광호 메모리 장치의 테스트 회로
US6912680B1 (en) 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
US5940608A (en) 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
JPH1145562A (ja) * 1997-07-25 1999-02-16 Mitsubishi Electric Corp 半導体記憶装置
US6101197A (en) 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US6401167B1 (en) * 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
WO1999019805A1 (en) 1997-10-10 1999-04-22 Rambus Incorporated Method and apparatus for two step memory write operations
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6430696B1 (en) * 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
JP3537087B2 (ja) * 2000-09-29 2004-06-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の検査方法
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7234070B2 (en) 2003-10-27 2007-06-19 Micron Technology, Inc. System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US20060123194A1 (en) * 2004-12-02 2006-06-08 Claudio Alex Cukierkopf Variable effective depth write buffer and methods thereof
JP5098358B2 (ja) * 2007-02-22 2012-12-12 富士通セミコンダクター株式会社 プロセッシングエレメント及びそれを備えたリコンフィギャラブル回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2013379A (en) * 1977-08-04 1979-08-08 Indep Broadcasting Authority Delay circuits

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750409B2 (ja) * 1983-06-22 1995-05-31 株式会社日立製作所 ロボツトの制御装置
JPS6072020A (ja) * 1983-09-29 1985-04-24 Nec Corp デュアルポ−トメモリ回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2013379A (en) * 1977-08-04 1979-08-08 Indep Broadcasting Authority Delay circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Tietze, Schenk: Halbleiter-Schaltungstechnik, Korr. Nachdruck der 3. Aufl., Springer-Verlag, 1976, S. 581-583 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0425834A2 (de) * 1989-10-31 1991-05-08 ALCATEL ITALIA Società per Azioni Verfahren und Multiplexer/Demultiplexer für Übertragung/Empfang von digitalen Fernsehinformationen
EP0425834A3 (en) * 1989-10-31 1993-02-17 Telettra Telefonia Elettronica E Radio S.P.A. System and multiplexer/ demultiplexer for the transmission/ reception of digital television information

Also Published As

Publication number Publication date
JPS63276795A (ja) 1988-11-15
US4953128A (en) 1990-08-28
DE3742487C2 (de) 1992-04-23

Similar Documents

Publication Publication Date Title
DE3742487C2 (de)
DE3742514C2 (de)
DE3741878C2 (de)
DE3219379C2 (de)
DE2328869C2 (de) Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems
DE2828726C2 (de) Monolithische integrierte Schaltungsstruktur mit einer Speichervorrichtung
DE19941196A1 (de) Zweikanal-FIFO mit synchronisierten Lese- und Schreibzeigern
EP0137208B1 (de) Verfahren zur Umwandlung eines Eingangsbitstromes
DE3137292A1 (de) Fifo-speicher und diesen verwendende verarbeitungseinheit
DE4317926C2 (de) Speichervorrichtung mit Testfunktion
DE4125091C2 (de)
DE3238157C2 (de) Schaltungsanordnung zum Ermitteln der Synchronisierung von Eingangs-Datenblöcken
DE4011935C2 (de)
DE4205578C2 (de) Adressübergangsdetektorschaltkreis zur Verwendung in einer Halbleiterspeichervorrichtung
DE2630197B2 (de)
DE2946119C2 (de) Datenverarbeitungseinrichtung mit einer Vielzahl von Datenverarbeitungselementen, denen ein einziger Strom von Steuersignalen zugeführt wird
EP0201634B1 (de) Digitaler Wortgenerator zur automatischen Erzeugung periodischer Dauerzeichen aus n-bit-Wörtern aller Wortgewichte und deren Permutationen
DE3903486C2 (de)
DE19934500C2 (de) Synchroner integrierter Speicher
DE3024153A1 (de) Speicher-subsystem
DE3819706A1 (de) Vorrichtung zum erzeugen einer linear auftretenden maximallaengencodefolge
DE3729732A1 (de) Datenuebertragungsverfahren und -vorrichtung
DE2161940A1 (de) Speichersystem mit geringem Energiebedarf
DE4132152C2 (de) Serieller Auswahlschaltkreis und Betriebsverfahren hierfür
DE4316106A1 (de) Warteschlangen-Verfahren und -Einrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G11C 7/00

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee