DE3828809A1 - Verfahren zur herstellung von halbleiterbauelementen - Google Patents

Verfahren zur herstellung von halbleiterbauelementen

Info

Publication number
DE3828809A1
DE3828809A1 DE3828809A DE3828809A DE3828809A1 DE 3828809 A1 DE3828809 A1 DE 3828809A1 DE 3828809 A DE3828809 A DE 3828809A DE 3828809 A DE3828809 A DE 3828809A DE 3828809 A1 DE3828809 A1 DE 3828809A1
Authority
DE
Germany
Prior art keywords
layer
highly doped
collector
grown
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3828809A
Other languages
English (en)
Inventor
Erich Dr Rer Nat Kasper
Ulf Dr Ing Koenig
Klaus Dipl Ing Woerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Telefunken Electronic GmbH
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH, Licentia Patent Verwaltungs GmbH filed Critical Telefunken Electronic GmbH
Priority to DE3828809A priority Critical patent/DE3828809A1/de
Priority to DE58909155T priority patent/DE58909155D1/de
Priority to EP89115504A priority patent/EP0355799B1/de
Priority to US07/398,368 priority patent/US5096844A/en
Publication of DE3828809A1 publication Critical patent/DE3828809A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen nach dem Oberbegriff des Pa­ tentanspruchs 1.
Das Verfahren wird insbesondere zur Herstellung von Bi­ polartransistoren aus Si oder III/V-Halbleiterverbindun­ gen verwendet. Derartige Bipolartransistoren werden u.a. in Si-VLSI (very large scale integration) oder in multi­ funktionale Schaltungen, z.B. optoelektronische Schalt­ kreise integriert.
Bei herkömmlichen Herstellungsverfahren von Bipolartran­ sistoren erfolgt die Bauelementstrukturierung, d. h. die Herstellung und/oder Kontaktierung der aktiven Bauele­ mentschichten durch Implantations- und/oder Diffusionsprozesse, die meist bei hohen Temperaturen (ca. 800-1000°) ausgeheilt bzw. durchgeführt werden. Die lateralen Abmessungen der ein­ zelnen Transistorschichten sind unterschiedlich, insbe­ sondere ist die laterale Ausdehnung der Basisschicht häufig größer als die der Emitterschicht.
Der Erfindung liegt die Aufgabe zugrunde ein Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere Bipolartransistoren anzugeben, das möglichst wenige un­ terschiedliche Prozeßschritte erfordert und für ver­ schiedene Halbleitermaterialien verwendbar ist.
Die erfindungsgemäßen Merkmale sind dem Patentanspruch 1 zu entnehmen. Vorteilhafte Ausgestaltungen sind den Un­ teransprüchen zu entnehmen.
Das erfindungsgemäße Verfahren hat den Vorteil, daß die Bauelementstrukturierung während und durch die verwende­ ten Epitaxieverfahren erfolgt und nicht wie bei herkömm­ lichen Verfahren nach dem Aufwachsen der Halbleiter­ schichten. Die Emitter- und Basisschicht werden in einem Epitaxieprozeß hergestellt. Vorteilhafterweise besitzen Emitter- und Basisschicht gleiche laterale Abmessungen, so daß parasitäre Widerstände vermieden werden.
Die Erfindung wird anhand von Ausführungsbeispielen er­ läutert unter Bezugnahme auf schematische Zeichnungen. In den Fig. 1a-1f, 2e-2j, 3a, b sind die verschie­ denen Verfahrensschritte dargestellt.
Gemäß Fig. 1a wird in ein einkristallines Substrat 1 aus z.B. Si, GaAs oder InP eine hochdotierte, vergrabene Halbleiterzone 2 implantiert oder diffundiert. Als Do­ tiermaterial wird beispielsweise As mit einer Dotierkon­ zentration von 5 × 1018-5 × 1020 Ladungsträger pro cm3 verwendet. Die Dotiertiefe beträgt etwa 1 bis 10 µm. Al­ ternativ kann auf ein z.B. hochohmiges Substrat 1 eine hochdotierte Halbleiterschicht als Kontaktschicht und/oder Pufferschicht aufgebracht werden. Die hochdo­ tierte Halbleiterschicht besteht z.B. aus Si, GaAs oder InP und besitzt eine As-Dotierkonzentration von 5 × 1018-5 × 1020 cm-3.
Darauf wird eine n⁻-dotierte Kollektorschicht 3 epitak­ tisch aufgewachsen. Je nach Wahl des Substrates 1 sind unterschiedliche gitterangepaßte oder gitterfehlange­ paßte Halbleitermaterialien für die Kollektorschicht ge­ eignet. Wird auf ein Si-Substrat oder Si-Kontaktschicht z.B. eine Si-Schicht aufgewachsen, so wird ein gitterangepaßter Kollektor mit großem Bandabstand gebil­ det. Wird dagegen eine SiGe-, oder GaAs- oder InGaAs- Schicht auf ein Si-Substrat oder Si-Kontaktschicht ge­ wachsen, so entsteht ein gitterfehlangepaßter Kollektor mit geringem Bandabstand. Bei einem GaAs-Substrat oder GaAs-Kontaktschicht und einer GaAs-Kollektorschicht bzw. GaAlAs-Kollektorschicht wird ein gitterangepaßter Kol­ lektor mit geringem Bandabstand bzw. großem Bandabstand gebildet. Verwendet man ein InP-Substrat oder InP-Kon­ taktschicht und eine InP- bzw. InGaAs-Kollektorschicht entsteht ein gitterangepaßter Kollektor mit großem bzw. kleinem Bandabstand. Die Kontaktierung der Kollektor­ schicht 3 erfolgt über die Halbleiterzone 2. Auf die Kollektorschicht 3 wird eine erste, isolierende Schicht 4 entweder thermisch oder durch CVD (chemical vapor de­ position) bzw. Plasma-Deposition aufgewachsen (Fig. 1b). Die erste isolierende Schicht 4 besteht z.B. aus einem Oxid und besitzt eine Schichtdicke von ca. 0,05 µm. In einem weiteren Epitaxieschritt wird auf die erste, iso­ lierende Schicht 4 eine p++-dotierte, polykristalline Halbleiterschicht 5 aufgewachsen (Fig. 1b). Das Halblei­ termaterial für diese Schicht 5 besteht je nach gewähl­ ter Kollektorschicht 3 aus Si, SiGe, GaAs, InGaAs mit einer Ladungsträgerkonzentration von 5 × 1018-5 × 1020cm-3 und besitzt eine Schichtdicke von ca. 0,1-0,2 µm. Als Dotiermaterial für eine polykristalline Si-Schicht ist vorzugsweise B geeignet, für eine GaAs-Schicht z.B. Be. Die hochdotierte Halbleiterschicht 5 dient zur seitlichen Kontaktierung der Basis des herzustellenden Bipolartransistors. Auf die hochdotierte Halbleiter­ schicht 5 wird eine zweite, isolierende Schicht 6 mit einer analogen Zusammensetzung wie die erste isolierende Schicht 4 aufgebracht (Fig. 1b). Die Schicht­ dicke der zweiten, isolierenden Schicht 6 ist so zu wäh­ len, daß die später epitaktisch zu wachsende Emitter­ schicht in die zweite isolierende Schicht 6 eingebettet wird. Anschließend wird durch einen Naß- oder Trockenätzprozeß ein Graben mit einer Breite b von unge­ fähr 0,2 bis 20 µm in die Schichtenfolge geätzt (Fig. 1c). Die Kollektorschicht 3 wird teilweise freigelegt, so daß durch ein nachfolgendes selektives Epitaxiever­ fahren, z.B. MBE (molecular beam epitaxy) oder MOCVD (metal organic vapor deposition), die Basis- und die Emitterschicht 7, 9 auf die Kollektorschicht 3 gewachsen werden (Fig. 1d). Die Basisschicht 7 besteht je nach Aufbau der Kollektorschicht 3 aus Si, SiGe, GaAs, InGaAs mit einer positiven Ladungsträgerkonzentration von 1017- 5 × 1018 cm-3 und besitzt eine Schichtdicke von ca. 0,2- 0,5 µm. Die Emitterschicht 8 besteht z.B. aus Si, GaAl As, InP mit einer negativen Ladungsträgerkonzentration von 1018-1020 cm-3 und besitzt eine Schichtdicke von 0,1 bis 0,4 µm. Auf der zweiten, isolierenden Schicht 6 scheiden sich beim Epitaxieprozeß polykristalline Halb­ leiterschichten 7 a, 8 a mit der gleichen Zusammensetzung wie die Basis- und Emitterschicht 7, 8 ab. Die Schicht­ dicken der einzelnen Schichten der Bipolartransi­ storstruktur sind derart zu wählen, daß die polykristal­ line Schicht 7 a durch die zweite isolierende Schicht 6 von der Emitterschicht 8 und die Emitterschicht 8 wie­ derum von der hochdotierten, polykristallinen Halblei­ terschicht 5 elektrisch separiert sind. Die Basisschicht 7 ist dicker als die Summe der Schichtdicken der ersten, isolierenden Schicht 4 und der polykristallinen, hochdo­ tierten Halbleiterschicht 5. Die Emitter- und Basis­ schicht 7, 8 sind insgesamt dünner als die Summe der Schichtdicken aus erster, isolierender Schicht 4, poly­ kristalliner, hochdotierter Halbleiterschicht 5 und zweiter, isolierender Schicht 6 (Fig. 1d). Die Ober­ fläche der Bauelementstruktur wird ganzflächig metalli­ siert, z. B. mit Al oder Au oder AuGe oder AuSb mit ei­ ner Schichtdicke von etwa 0,05 bis 0,2 µm. Durch seitli­ che Strukturierung der Kontaktschicht entsteht der Emit­ terkontakt 9 (Fig. 1e). Die polykristallinen Halbleiter­ schichten 7 a, 8 a werden durch einen isotropen Ätzprozeß entfernt. Die Ätze stoppt an der zweiten isolierenden Schicht 6 und am Emitterkontakt 9. Durch einen anisotro­ pen Ätzprozeß wird die zweite isolierende Schicht 6 ent­ fernt (Fig. 1f). Der überhängende Emitterkontakt 9 be­ wirkt, daß ein Oxidring 6 a zurückbleibt, der den Emit­ ter/Basis-Übergang einbettet. Eine zweite ganzflächige Metallisierung der Oberfläche der Bauelementstruktur mit z.B. Al oder Au oder AuZn mit einer Schichtdicke von 0,05 bis 0,2 µm ergibt die auf der hochdotierten, poly­ kristallinen Halbleiterschicht 5 selbstjustierend herge­ stellten Basiskontakte 11, die durch den Oxidring 6 a von der Emitter- und Basisschicht 8, 7 getrennt sind.
Eine weitere vorteilhafte Modifikation der Verfahrens­ schritte zur Herstellung von Bipolartransistoren besteht darin, daß nach dem Abscheiden der Emitter- und Basis­ schicht 8, 7 (Fig. 1a bis 1d) die polykristallinen Halbleiterschichten 7 a, 8 a und die zweite isolierende Schicht 6 durch ein sog. Strippverfahren entfernt werden (Fig. 2e). Die Oberfläche der Bauelementstruktur wird ganzflächig mit Oxid, vorzugsweise Fließglas mit einer Schichtdicke von 0,1 bis 0,5 µm beschichtet (Fig. 2f). Durch reaktives Ionen-Ätzen wird die Oxidschicht 12 weg­ geätzt bis auf einen Oxidrand 12 a. Dieser sog. "Spacer" schützt beim Bipolartransistor den Emitter/Basis-Über­ gang. Vorzugsweise unter Ultrahochvakuum-Bedingungen z.B. in einer MBE-Anlage wird die Oberfläche der Bauele­ mentstruktur mit Metall bedampft (Fig. 2g). Bestehen die Halbleiterschichten 5, 8 aus Si , so werden als Bedamp­ fungsmaterial vorzugsweise Ni oder Co und bei III/V- Halbleiterverbindungen Ge oder Zn oder Sb verwendet. Durch einen Temperprozeß bei etwa 400 bis 700°C verbin­ det sich die Metallschicht 13 mit den Halbleiterschich­ ten 5, 8 und es entsteht eine eutektische Verbindung. Die Halbleiterschichten 5, 8 werden dadurch dünner und es bilden sich die Kontakte 14 a, 14 b (Fig. 2h). An­ schließend wird mit einer metallspezifischen Ätze die auf dem Oxid verbleibende Metallschicht 13 entfernt (Fig. 2i). Die Kontakte 14 a, 14 b werden nochmals z.B. mit Au galvanisch verstärkt. Es entstehen die Gold­ schichten 15 (Fig. 2j).
Durch eine weitere Modifikation der angegebenen Herstel­ lungsschritte sind alle Transistorschichten in einem Epitaxieprozeß herstellbar. Die erste isolierende Schicht 4 wird auf dem Substrat 1 oder der Kontakt­ schicht abgeschieden. Die Schichtdicke der ersten iso­ lierenden Schicht beträgt ca. 0,2 µm. Anschließend wird ein Fenster in die isolierende Schicht 4 geätzt und die vergrabene Halbleiterzone 2 oder die Kontaktschicht teilweise freigelegt. Mit einem selektiven Epitaxiepro­ zeß werden Kollektor-, Basis- und Emitterschicht 3, 7, 8 gewachsen. Die weiteren Verfahrensschritte sind wie oben beschrieben durchzuführen. Es entstehen die in den Figu­ ren 3 a, 3 b dargestellten Transistorstrukturen.
Es sind beispielsweise folgende Bipolartransistoren her­ stellbar:
  • a) Emitter-, Basis- und Kollektor sind aus Si aufge­ baut und bilden eine Homostruktur.
  • b) Basis und Kollektor sind aus SiGe oder GaAs und der Emitter aus Si oder GaAlAs aufgebaut und bilden eine Heterostruktur.
  • c) Kollektor und Emitter sind aus Si oder InP und die Basis aus SiGe oder InGaAs aufgebaut und bilden eine Doppelheterostruktur.
Die Bipolartransistoren sind sowohl mit einer npn-als auch pnp-Struktur herstellbar. Der Aufbau der Bipolar­ transistoren ist nicht auf die in den Ausführungsbei­ spielen angegebenen Halbleitermaterialien beschränkt. Weiterhin ist das erfindungsgemäße Verfahren nicht auf die Herstellung von Bipolartransistoren beschränkt, son­ dern es sind die in der Elektronik und Optoelektronik verwendeten Halbleiterbauelemente herstellbar.

Claims (12)

1. Verfahren zur Herstellung von Halbleiterbauelemen­ ten, insbesondere selektive Epitaxie-Verfahren, dadurch gekennzeichnet,
  • - daß die aktiven Bauelementschichten mit gleichen lateralen Abmessungen gewachsen werden, und
  • - daß die kritischen Schichtgrenzen in isolierende Schichten eingebettet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
  • - daß ein Bipolartransistor hergestellt wird und
  • - daß zumindest die Basis- und Kollektorschicht in einem Epitaxieprozeß gewachsen werden.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch ge­ kennzeichnet, daß in ein Substrat (1) eine vergrabene hochdotierte, aus einem ersten Leitfähigkeitstyp beste­ hende Halbleiterzone (2) eingebracht wird.
4. Verfahren nach den Ansprüchen 1 und 2, dadurch ge­ kennzeichnet, daß auf ein hochohmiges Substrat (1) eine hochdotierte aus einem ersten Leitfähigkeitstyp beste­ hende Halbleiterschicht aufgewachsen wird.
5. Verfahren nach einem der vorhergehenden Ansprüche 1 und 2, dadurch gekennzeichnet, daß auf das Substrat (1) oder die hochdotierte Halbleiterschicht ganzflächig eine Schichtenfolge aus einer gering dotierten, aus einem er­ sten Leitfähigkeitstyp bestehenden Kollektorschicht (3), einer ersten isolierenden Schicht (4), einer hochdotier­ ten, aus einem zweiten Leitfähigkeitstyp bestehenden, polykristallinen Halbleiterschicht (5) und einer zweiten isolierenden Schicht (6) aufgebracht wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet,
  • - daß ein Graben in die Schichtenfolge geätzt wird, derart daß die Kollektorschicht (3) teilweise freigelegt wird, und
  • - daß in den Graben auf die Kollektorschicht (3) die Basis- und Emitterschicht (7, 8) selektiv epitaktisch gewachsen werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
  • - daß die Basisschicht (7) aus einem zweiten Leitfähigkeitstyp und die Kollektorschicht (8) aus einem ersten Leitfähigkeitstyp aufgebaut werden,
  • - daß die Basisschicht (7) dicker gewachsen wird als die Summe der ersten isolierenden Schicht (4) und der hochdotierten Halbleiterschicht (5), und
  • - daß die Basisschicht (7) und die Emitterschicht (8) insgesamt dünner gewachsen werden als die Summe der ersten, isolierenden Schicht (4), der hochdotierten Halbleiterschicht (5) und der zweiten, isolierenden Schicht (6) .
8. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß auf das Substrat (1) oder die hoch­ dotierte Halbleiterschicht ganzflächig eine Schichten­ folge aus einer ersten, isolierenden Schicht (4), einer hochdotierten, aus einem zweiten Leitfähigkeitstyp bestehenden, polykristallinen Halbleiterschicht (5) und einer zweiten, isolierenden Schicht (6) aufgebracht wer­ den.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet,
  • - daß in die Schichtenfolge ein Graben geätzt wird, derart, daß die vergrabene Halbleiterzone (2) oder die hochdotierte Halbleiterschicht teil­ weise freiliegt, und
  • - daß in den Graben die Kollektor-, Basis- und Emitterschicht (3, 7, 8) in einem selektiven Epitaxie-Verfahren gewachsen werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet,
  • - daß die Kollektor- und Emitterschicht (3, 8) aus einem ersten Leitfähigkeitstyp und die Basis­ schicht (7) aus einem zweiten Leitfähigkeitstyp gebildet werden,
  • - daß die Kollektorschicht (3) dünner gewachsen wird als die erste, isolierende Schicht (4), und
  • - daß die Basisschicht (7) dicker gewachsen wird als die hochdotierte, polykristalline Halblei­ terschicht (5).
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die hochdotierte, polykri­ stalline Halbleiterschicht (5) durch isolierende Gebiete (6 a, bzw 12 a) von der Emitterschicht (8) getrennt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Emitter- und Basiskontakt durch selbstjustierende Prozesse hergestellt werden.
DE3828809A 1988-08-25 1988-08-25 Verfahren zur herstellung von halbleiterbauelementen Withdrawn DE3828809A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE3828809A DE3828809A1 (de) 1988-08-25 1988-08-25 Verfahren zur herstellung von halbleiterbauelementen
DE58909155T DE58909155D1 (de) 1988-08-25 1989-08-23 Verfahren zur Herstellung eines Bipolartransistors.
EP89115504A EP0355799B1 (de) 1988-08-25 1989-08-23 Verfahren zur Herstellung eines Bipolartransistors
US07/398,368 US5096844A (en) 1988-08-25 1989-08-24 Method for manufacturing bipolar transistor by selective epitaxial growth of base and emitter layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3828809A DE3828809A1 (de) 1988-08-25 1988-08-25 Verfahren zur herstellung von halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE3828809A1 true DE3828809A1 (de) 1990-03-01

Family

ID=6361554

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3828809A Withdrawn DE3828809A1 (de) 1988-08-25 1988-08-25 Verfahren zur herstellung von halbleiterbauelementen
DE58909155T Expired - Lifetime DE58909155D1 (de) 1988-08-25 1989-08-23 Verfahren zur Herstellung eines Bipolartransistors.

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE58909155T Expired - Lifetime DE58909155D1 (de) 1988-08-25 1989-08-23 Verfahren zur Herstellung eines Bipolartransistors.

Country Status (3)

Country Link
US (1) US5096844A (de)
EP (1) EP0355799B1 (de)
DE (2) DE3828809A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4039104A1 (de) * 1990-01-31 1991-08-01 Daimler Benz Ag Verfahren zur herstellung eines halbleiterbauelements
DE4223914A1 (de) * 1992-06-30 1994-01-13 Fraunhofer Ges Forschung Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke
DE19845787A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5288657A (en) * 1990-11-01 1994-02-22 At&T Bell Laboratories Device fabrication
JPH0785476B2 (ja) * 1991-06-14 1995-09-13 インターナショナル・ビジネス・マシーンズ・コーポレイション エミッタ埋め込み型バイポーラ・トランジスタ構造
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5252849A (en) * 1992-03-02 1993-10-12 Motorola, Inc. Transistor useful for further vertical integration and method of formation
US5557131A (en) * 1992-10-19 1996-09-17 At&T Global Information Solutions Company Elevated emitter for double poly BICMOS devices
JPH06216144A (ja) * 1992-12-03 1994-08-05 Hewlett Packard Co <Hp> バイポーラ・トランジスタ
DE4417916A1 (de) * 1994-05-24 1995-11-30 Telefunken Microelectron Verfahren zur Herstellung eines Bipolartransistors
US6911716B2 (en) * 2002-09-09 2005-06-28 Lucent Technologies, Inc. Bipolar transistors with vertical structures
US7541624B2 (en) * 2003-07-21 2009-06-02 Alcatel-Lucent Usa Inc. Flat profile structures for bipolar transistors
US9245951B1 (en) 2014-09-16 2016-01-26 Globalfoundries Inc. Profile control over a collector of a bipolar junction transistor
KR102220032B1 (ko) * 2018-08-20 2021-02-25 한국과학기술원 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222169A (ja) * 1985-03-28 1986-10-02 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers
JPS63174366A (ja) * 1987-01-14 1988-07-18 Fujitsu Ltd 半導体装置の製造方法
DE3716470C2 (de) * 1987-04-07 1995-08-10 Licentia Gmbh Verfahren zur Herstellung eines strukturierten Halbleiterkörpers

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51135385A (en) * 1975-03-06 1976-11-24 Texas Instruments Inc Method of producing semiconductor device
JPS5375877A (en) * 1976-12-17 1978-07-05 Seiko Instr & Electronics Ltd Vertical type micro mos transistor
JPS5893252A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体装置及びその製造方法
JPS58153350A (ja) * 1982-03-08 1983-09-12 Mitsubishi Electric Corp 半導体装置の製造方法
US4554570A (en) * 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
JPS5916340A (ja) * 1982-07-19 1984-01-27 Matsushita Electronics Corp 半導体装置の製造方法
US4507853A (en) * 1982-08-23 1985-04-02 Texas Instruments Incorporated Metallization process for integrated circuits
US4529996A (en) * 1983-04-14 1985-07-16 Allied Coporation Indium phosphide-boron phosphide heterojunction bipolar transistor
JPS61164262A (ja) * 1985-01-17 1986-07-24 Toshiba Corp 半導体装置
US4703554A (en) * 1985-04-04 1987-11-03 Texas Instruments Incorporated Technique for fabricating a sidewall base contact with extrinsic base-on-insulator
US4696097A (en) * 1985-10-08 1987-09-29 Motorola, Inc. Poly-sidewall contact semiconductor device method
DE3545238A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Strukturierter halbleiterkoerper
US4849371A (en) * 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
US4902641A (en) * 1987-07-31 1990-02-20 Motorola, Inc. Process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure
JPS6447070A (en) * 1987-08-18 1989-02-21 Fujitsu Ltd Manufacture of transistor with broad band gap emitter
US4876212A (en) * 1987-10-01 1989-10-24 Motorola Inc. Process for fabricating complimentary semiconductor devices having pedestal structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222169A (ja) * 1985-03-28 1986-10-02 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers
JPS63174366A (ja) * 1987-01-14 1988-07-18 Fujitsu Ltd 半導体装置の製造方法
DE3716470C2 (de) * 1987-04-07 1995-08-10 Licentia Gmbh Verfahren zur Herstellung eines strukturierten Halbleiterkörpers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4039104A1 (de) * 1990-01-31 1991-08-01 Daimler Benz Ag Verfahren zur herstellung eines halbleiterbauelements
DE4223914A1 (de) * 1992-06-30 1994-01-13 Fraunhofer Ges Forschung Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke
DE19845787A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
DE58909155D1 (de) 1995-05-11
US5096844A (en) 1992-03-17
EP0355799A2 (de) 1990-02-28
EP0355799A3 (de) 1991-01-23
EP0355799B1 (de) 1995-04-05

Similar Documents

Publication Publication Date Title
EP0795899B1 (de) Verfahren zur Herstellung eines Heterobipolartransistors
DE10024510B4 (de) Halbleiter-Bauteil und Verfahren zum Herstellen desselben
US4593457A (en) Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE3828809A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3811821A1 (de) Halbleiterbauelement
US5097312A (en) Heterojunction bipolar transistor and integration of same with field effect device
DE1764464B2 (de) Verfahren zur herstellung eines lateralen transistors
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
EP0684639A1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE3223230C2 (de)
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE3936507A1 (de) Selbstjustierter, planarer bipolartransistor mit heterouebergang und verfahren zur herstellung desselben
EP0180457A2 (de) Halbleiteranordnung mit einer integrierten Schaltung und Verfahren zu deren Herstellung
EP1701386B1 (de) Verfahren zur Integration von zwei Bipolartransistoren in einem Halbleiterkörper, Halbleiteranordnung in einem Halbleiterkörper und Kaskodenschaltung
USH291H (en) Fully ion implanted junction field effect transistor
DE3743776C2 (de) Verfahren zur Herstellung vergrabener Halbleiterbauelemente
EP0312965A2 (de) Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors
DE102004053393B4 (de) Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
DE3709302C2 (de) Monolithisch integrierte Senderanordnung sowie Verfahren zu ihrer Herstellung
DE10125368A1 (de) Bauelement mit differentiellem negativem Widerstand und Verfahren zu dessen Herstellung
DE3727517C2 (de) Verfahren zur Herstellung isolierter Halbleiterbereiche in einem Halbleiterkörper und damit hergestellte strukturierte Halbleiterkörper
US4981808A (en) Process for the manufacture of III-V semiconductor devices
EP0383034B1 (de) Integrierte Schaltung und Herstellungsverfahren
DE4115022A1 (de) Optoelektronische halbleiteranordnung, optoelektronisches array mit einer mehrzahl solcher halbleiteranordnungen sowie herstellungsverfahren dazu

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: LICENTIA PATENT-VERWALTUNGS-GMBH, 6000 FRANKFURT,

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/331

8120 Willingness to grant licences paragraph 23
8130 Withdrawal