DE3833077A1 - Schaltung zur verarbeitung eines digitalsignales mit einer austastluecke - Google Patents
Schaltung zur verarbeitung eines digitalsignales mit einer austastlueckeInfo
- Publication number
- DE3833077A1 DE3833077A1 DE3833077A DE3833077A DE3833077A1 DE 3833077 A1 DE3833077 A1 DE 3833077A1 DE 3833077 A DE3833077 A DE 3833077A DE 3833077 A DE3833077 A DE 3833077A DE 3833077 A1 DE3833077 A1 DE 3833077A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- circuit
- signal
- signal processing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/40—Circuit details for pick-up tubes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/202—Gamma control
Description
Die Erfindung betrifft eine Schaltung zur Verarbeitung eines
Digitalsignales, beispielsweise eines digitalen Videosignales,
mit einer Austastlücke. Sie betrifft speziell eine
digitale Verarbeitungsschaltung, in der Signalverarbeitungen
in einer Mehrzahl von Signalverarbeitungsblöcken auf der
Basis von in das in Austastintervall des digitalen Eingangsignales
eingefügten Funktionssteuerdaten gesteuert werden,
wodurch sich eine Vereinfachung des Schaltungsaufbaues
ergibt, und die komplexe Signalverarbeitung durchgeführt
werden kann.
Fotographische Ausrüstungen wie beispielsweise Videokameras
wandeln im allgemeinen ein auf der Oberfläche eines fotographischen
(Bildaufnahme-)Elements vorhandenes optisches Bild
in ein elektrisches Videosignal und erzeugen ein Farbfernsehsignal,
beispielsweise mit NTSC-Standard, wobei das Videosignal
verschiedenen Signalverarbeitungen, wie Weißabgleich und
Gammakorrektur usw. unterworfen wird.
Das NTSC-Standard-Farbfernsehsignal wird in solchen fotographischen
Ausrüstungen zusätzlich mit einem Austastintervall
versehen, d. h. einem Zeilenrücklaufintervall für die
Abtastzeilen, während dessen kein Videobild reproduziert
wird. Unter Austastintervall versteht man das Zeitintervall
zwischen zwei effektiven Videosignalen, d. h. zwischen den
effektiven Signalabschnitten, die Videoinformation enthalten.
Die Entwicklung der digitalen Signalverarbeitungstechnik hat
in jüngerer Zeit zum Einsatz von digitalen Signalverarbeitungsschaltungen
in Signalverarbeitungssystemen für
Videosignalen geführt.
Eine solche digitale Signalverarbeitungsschaltung enthält
beispielsweise, wie in Fig. 1 gezeigt, einen Dateneingang
101, dem ein digitales Eingangssignal zugeführt wird, eine
Mehrzahl von Signalverarbeitungsblöcken 102, 103 und 104 zur
Durchführung vor bestimmten Signalverarbeitungen, wie
beispielsweise Weißabgleich und Gammakorrektur für das
digitale Eingangssignal D in, sowie einen Datenausgang 105,
wobei der Eingang, die Schaltungsblöcke und der Ausgang in
Reihe angeordnet sind.
Außerdem ist ein Steuerschaltungsblock106 zur Steuerung der
einzelnen Signalverarbeitungsvorgänge der Signalverarbeitungsblöcke
102, 103 und 104 vorgesehen, der mit diesen über
entsprechende Steuersignalleitungen 107, 108 bzw. 109
verbunden ist.
In der vorangehend beschriebenen Signalverarbeitungsschaltung
besteht jeder Signalverarbeitungsblock 102, 103 und 104 aus
einem IC (integrierte Schaltung). Ihre Funktion wird
unmittelbar durch den erwähnten Steuerschaltungsblock 106
über die einzelnen Steuersignalleitungen 107, 108 bzw. 109
gesteuert, so daß die vorbestimmten Signalverarbeitungsvorgänge,
denen das digitale Eingangssignal D in zu unterwerfen
ist, in den betreffenden Signalverarbeitungsblöcken 102, 103
und 104 ausgeführt werden und das so verarbeitete digitale
Ausgangssignal D out über den Datenausgang 105 ausgegeben
wird.
Die Anzahl der Signalleitungen, die mit den jeweiligen
beispielsweise als ICs ausgebildeten Signalverarbeitungsblöcken
102, 103 und 104 in der Videosignalverarbeitungsschaltung
verbunden sind, beträgt fast mehr als 100 einschließlich
der Signalleitungen zur Ausgabe und Zuführung der
Daten der Farbkomponenten wie Rot (R), Grün (G) und Blau (B)
der Bildaufnahmesignale, der Steuersignalleitungen 107, 108
und 109, der Stromversorgungsleitungen und der Taktsignalleitungen.
Die aus mehreren ICs großer Integrationsdichte bestehende
digitale Signalverarbeitungsschaltung hat den Nachteil, daß
sie eine sehr große Anzahl von Signalleitungen benötigt und
daß ihr Schaltungsaufbau äußerst kompliziert ist.
Außerdem besteht Bedarf an einer weiteren digitalen Signalverarbeitungsschaltung,
die das digitale Eingangssignal einer
komplexeren Signalverarbeitung unterziehen kann. Es werden
dementsprechend Signalverarbeitungsblöcke benötigt, die
äußerst große Datenmengen aufnehmen und ausgeben können. Ein
Verfahren zur Aufnahme und Ausgabe sehr großer Datenmengen
ohne entsprechende Vermehrung der mit den Signalverarbeitungsblöcken
verbundenen Signalleitungen beinhaltet z. B.
serielle Datenübertragungsmethoden. Dabei entstehen jedoch
Zeitfehler bei der Verarbeitung der Videosignale, so daß eine
entsprechende Hardware für die Aufnahme und die Übertragung
der Daten notwendig wird.
Im gegenwärtigen Zeitpunkt existiert kein befriedigendes
Verfahren, das die vorangehend beschriebenen Probleme löst.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine
verbesserte digitale Signalverarbeitungsschaltung anzugeben,
die in der Lage ist, eine komplizierte Signalverarbeitung mit
einer relativ einfachen Schaltungskonstruktion auszuführen.
Weiterhin soll die erfindungsgemäße digitale Signalverarbeitungsschaltung
eine Verringerung der Anzahl der
Signalleitungen ermöglichen.
Diese Aufgabe wird durch eine Schaltung mit den Merkmalen des
Anspruchs 1 gelöst.
Gemäß einem Aspekt der Erfindung ist eine digitale Signalverarbeitungsschaltung
vorgesehen, die eine Mehrzahl von
Signalverarbeitungsschaltungsblöcken aufweist sowie einen
Steuerblock, der die Funktionen der Signalverarbeitungsblöcke
steuert, wobei das Gerät eine Einrichtung zum Einfügen von
Funktionssteuerdaten in ein Austastintervall eines digitalen
Eingangssignals umfaßt, ferner einen Steuerblock sowie in
Kaskade geschaltete Signalverarbeitungsblöcke, in denen das
digitale Eingangssignal nach Maßgabe der Funktionssteuerdaten
verarbeitet wird, die während des Austastintervalls aus dem
digitalen Eingangssignal ausgelesen werden.
Bei der digitalen Signalverarbeitungsschaltung gemäß der
Erfindung werden die Signalleitungen zur Eingabe oder Ausgabe
der digitalen Eingangssignale gleichzeitig zur Eingabe oder
Ausgabe der Funktionssteuerdaten zwischen den Signalverarbeitungsblöcken
und dem Steuerblock verwendet.
Im folgenden sei die Erfindung anhand der Zeichnungen näher
erläutert:
Fig. 1 zeigt ein vereinfachtes Schaltungsblockdiagramm
einer bekannten digitalen Signalverarbeitungsschaltung,
Fig. 2 zeigt ein vereinfachtes Schaltungsblockdiagramm
einer bekannten digitalen Signalverarbeitungsschaltung, gemäß
einem bevorzugten Ausführungsbeispiel der Erfindung,
Fig. 3 zeigt ein vereinfachtes Schaltungsblockdiagramm
eines Signalverarbeitungsblocks, in Ausführungsbeispiel von
Fig. 2,
Fig. 4 zeigt ein vereinfachtes Blockdiagramm eines
Ausführungsbeispiel einer in Fig. 3 dargestellten Schaltung
für arithmetische Operationen,
Fig. 5 zeigt eine Kennlinie zur Erläuterung der Funktion
der in Fig. 4 dargestellten Schaltung,
Fig. 6 zeigt ein vereinfachtes Schaltungsblockdiagramm
eines weiteren Ausführungsbeispiels der in Fig. 3 dargestellten
Schaltung zur Ausführung arithmetischer Operationen,
Fig. 7 zeigt eine Kennlinie zur Erläuterung der Funktion
der in Fig. 6 dargestellten Schaltung für arithmetische
Operationen,
Fig. 8 zeigt ein vereinfachtes Schaltungsblockdiagramm
eines weiteren Ausführungsbeispiels für die in Fig. 3
dargestellte Schaltung zur Durchführung arithmetischer
Operationen,
Fig. 9a bis 9e zeigen zeitliche Signalverläufe zur
Erläuterung der Funktion der in Fig. 8 dargestellten
Schaltung zur Durchführung arithmetischer Operationen,
Fig. 10 zeigt eine Kennlinie zur Erläuterung der Funktion
der in Fig. 8 dargestellten Schaltung,
Fig. 11 zeigt ein vereinfachtes Schaltungsblockdiagramm
eines weiteren Ausführungsbeispiels der in Fig. 3 dargestellten
Schaltung zur Durchführung arithmetischer Informationen,
Fig. 12a bis 12l zeigen zeitliche Signalverläufe zur
Erläuterung der Funktion der Schaltung von Fig. 11,
Fig. 13 zeigt ein vereinfachtes Schaltungsblockdiagramm
eines in Fig. 11 dargestellten Verarbeitungsblocks zur
Pegelbegrenzung,
Fig. 14 zeigt ein vereinfachtes Schaltungsblockdiagramm
eines in Fig. 11 dargestellten Verarbeitungsblocks für eine
Verzögerungskorrektur,
Fig. 15 zeigt ein vereinfachtes Schaltungsblockdiagramm
eines in Fig. 11 dargestellten Verarbeitungsblocks zur
Tiefpaßfilterung von Daten,
Fig. 16 zeigt ein vereinfachtes Schaltungsblockdiagramm
eines in Fig. 11 dargestellten Verarbeitungsblocks zur
Approximation einer Filterkennlinie,
Fig. 17 zeigt ein vereinfachtes Schaltungsblockdiagramm
eines in Fig. 11 dargestellten Verarbeitungsblocks zur
Pegelerfassung.
In Fig. 2 ist ein bevorzugtes Ausführungsbeispiel einer
digitalen Videosignal-Verarbeitungsschaltung zur Verarbeitung
eines Bildsignales (Eingang-Videosignal) dargestellt, das
aus einer Videokamera stammt.
Wie aus Fig. 2 hervorgeht, enthält die digitale Signalverarbeitungsschaltung
1 drei in Reihe geschaltete Signalverarbeitungsblöcke
5, 6 und 7. Diese sind zwischen einem
Dateneingang 2 und einem Datenausgang 8 angeordnet. Dem
Dateneingang 2 wird ein Eingangsvideosignal (D in) zugeführt,
während an dem Datenausgang 8 das verarbeitete Videosignal
(D out) ausgegeben wird. Die Schaltung 1 dient dazu, das
digitale Eingangssignal (D in ) vorbestimmten Signalverarbeitungsvorgängen
zu unterziehen, beispielsweise einer
Weißbalance, einer Gammakorrektur, einer Pegelklemmung, einer
Bildverbesserung usw.
Zwischen dem Dateneingang 2 und dem Signalverarbeitungsblock
5 findet sich ein Eingangsdaten-Schalterkreis 4, der dazu
dient, entweder den Dateneingang 2 oder den Funktionssteuerdatenausgang
31 des Steuerblocks 3 mit dem Signalverarbeitungsblock
5 zu verbinden. Dieser Eingangsdaten-Schalterkreis
4 und die Signalverarbeitungsblöcke 5, 6 und 7
empfangen über einen Austastsignalausgang 33 des Steuerblocks
3 ein Austastsignal (BK), das angibt, ob das digitale
Eingangssignal (D in ) sich in einem Austastintervall befindet.
Der Signalverarbeitungsblock 7 führt das digitale Ausgangssignal
(D out) sowohl dem oben erwähnten Datenausgang 8
als auch dem Steuerblock 3 zu. Zusätzlich ist eine (in Fig. 2
nicht dargestellte) externe Schaltung mit dem Steuerblock 3
verbunden, die verschiedene Daten zu dem Steuerblock 3 sendet
und von diesem empfängt.
Der Eingangsdaten-Schalterkreis 4 verbindet den Steuerblock 3
in Abhängigkeit von dem ihm von dem Steuerblock 3 zugeführten
Austastsignal (BK) mit dem Signalverarbeitungsblock 5, wenn
das digitale Eingangssignal (D in) sich in einem Austastintervall
befindet. Der Steuerblock 3 fügt in das Austastintervall des digitalen Eingangssignal (D in) Funktionssteuerdaten
(CD) für die jeweiligen Signalverarbeitungsblöcke 5, 6
und 7 ein.
Die Funktionssteuerdaten (CD) enthalten Blockspezifizierungsdaten
zur Spezifizierung eines der Signalverarbeitungsblöcke
5, 6 und 7 sowie Funktionsspezifizierungsdaten, die den
jeweils spezifizierten Signalverarbeitungsblock zur Operation
veranlassen. Die jeweiligen Signalverarbeitungsblöcke 5, 6
und 7 lesen die Blockspezifizierungsdaten der Funktionssteuerdaten
(CD) in Abhängigkeit von dem Austastsignal (BK)
aus, das von dem Steuerblock 3 zugeführt wird. Wenn sie durch
die Blockspezifizierungsdaten spezifiziert werden, lesen sie
die Funktionsinstruktionsdaten aus und führen die vorbestimmte
Signalverarbeitung entsprechend den Instruktionen der
Funktionsinstruktionsdaten für das digitale Eingangssignal
(D in) aus, das anschließend dem betreffenden Signalverarbeitungsblock
zugeführt wird.
Der Steuerblock 3 in Fig. 2 bestimmt ferner, ob die jeweilige
Datenverarbeitungsoperation normalerweise von dem digitalen
Ausgangssignal (D out) ausgeführt wird, das von dem Signalverarbeitungsblock
7 zugeführt wird.
Fig. 3 zeigt eine spezielle Ausführung des Signalverarbeitungsblocks
5 von Fig. 2.
Gemäß Fig. 3 umfaßt der Signalverarbeitungsblock 5 einen
Eingangsdaten-Schalterkreis 52, einen Ausgangsdaten-Schalterkreis
53, eine arithmetische Operationsschaltung 54 sowie
eine Steuerschaltung 55. Der Eingangsdaten-Schalterkreis 52
ist mit einem Dateneingangsanschluß 51 verbunden, über den
das digitale Eingangssignal (D in) zugeführt wird. Der
Ausgangsdaten-Schalterkreis 53 ist mit dem Dateneingangsanschluß
51 verbunden und liefert das digitale Ausgangssignal
(D out) an den Datenausgangsanschluß 56. Die arithmetische
Operationsschaltung 54 führt die Signalverarbeitung für das
digitale Eingangssignal (D in) aus, das über den Eingangsdaten-Schalterkreis
52 zugeführt wird, und liefert das
verarbeitete Signal an den Ausgangsdaten-Schalterkreis 53.
Die Steuerschaltung 55 steuert die Operation der arithmetischen
Operationsschaltung 54 nach Maßgabe der Operationssteuerdaten
(CD), die über den Eingangsdaten-Schalterkreis 52
zugeführt werden.
Die Steuerschaltung 55 steuert jeden Schaltvorgang in
Abhängigkeit von dem Inhalt des Austastsignals (BK), das von
dem Ausgangssignal-Ausgangsanschluß 33 des Steuerblocks 3
über den Austastsignal-Ausgangsanschluß 57 zugeführt wird, so
daß während des Videosignalintervalls der Eingangsdaten-Schalterkreis
52 den Eingangsdatenanschluß 51 mit der
arithmetischen Operationsschaltung 54 und der Ausgangsdaten-Schalterkreis
53 die arithmetische Operationsschaltung 54 mit
dem Datenausgangsanschluß 56 verbindet. Die arithmetische
Operationsschaltung 54 unterwirft dann das über den Eingangsdatenanschluß
51 zugeführte digitale Eingangssignal
(D in) der vorbestimmten Signalverarbeitung und gibt das
verarbeitete Signal über den Datenausgangsanschluß 56 ab.
Zusätzlich steuert die Steuerschaltung 55 in Abhängigkeit von
dem Austastsignal (BK) jede Schaltoperation so, daß der
Eingangsdaten-Schalterkreis 52 während des Austastintervalls
den Dateneingangsanschluß 52 mit der Steuerschaltung 55
verbindet und der Ausgangsdaten-Schalterkreis 53 den
Dateneingangsanschluß 51 mit dem Datenausgangsanschluß 56
verbindet. Das dem Dateneingangsanschluß 51 zugeführte
digitale Eingangssignal (D in) wird direkt über den Datenausgangsanschluß
56 ausgegeben.
Die Steuerschaltung 55, die auf das Ausgangssignal anspricht,
liest die Blockspezifizierungsdaten aus den Funktionssteuerdaten
(CD) auf, die während des Austastintervalls von dem
Steuerblock 3 geliefert werden. Sodann liest die Steuerschaltung
55 außerdem die Operationsinstruktionsdaten aus, wenn
sie durch die Blockspezifizierungsdaten in den Funktionssteuerdaten
(CD) spezifiziert ist. Sie steuert dann die
arithmetische Operationsschaltung 54 so, daß das anschließend
zugeführte digitale Eingangssignal der Signalverarbeitung
unterworfen wird, die durch die Funktionsspezifizierungsdaten
spezifiziert ist. Der Signalverarbeitungsblock 5 kann also
das digitale Eingangssignal (D in) nach Maßgabe der in den
Funktionssteuerdaten (CD) enthaltenen Instruktion einer
gewünschten Signalverarbeitung unterziehen.
Die Steuerschaltung 55 steuert zusätzlich den Ausgangsdaten-Schaltkreis
53 nach Maßgabe des Befehls in den Funktionsbefehlsdaten
derart, daß ein zusätzlicher Datenausgangsanschluß
58 mit dem Datenausgangsanschluß 56 verbunden wird.
Während des Austastintervalls des digitalen Eingangssignals
(D in) werden die Daten, die beispielsweise die aktuelle
Signalverarbeitungssituation in der Blockabtastung kennzeichnen,
an die folgende Stufe ausgegeben.
Es sei hier erwähnt, daß die anderen Signalverarbeitungsblöcke
6 und 7 im wesentlichen in derselben Weise aufgebaut
sind wie der Signalverarbeitungsblock 5. Die in das digitale
Eingangssignal (D in) eingefügten Funktionssteuerdaten (CD)
werden während des Austastintervalls ausgelesen, woraufhin
das digitale Eingangssignal (D in) nach Maßgabe der Funktionssteuerdaten
(CD) der gewünschten Signalverarbeitung unterzogen
wird.
Somit ist der Steuerblock 3 in der digitalen Signalverarbeitungsschaltung
1 in der Lage, die Signalverarbeitungsvorgänge
jedes einzelnen Signalverarbeitungsblocks 5, 6 und 7
durch die in das Austastintervall des digitalen Eingangssignals
(D in) eingefügten Funktionssteuerdaten (CD) zu
steuern. Da die Signalleitung zur Eingabe und Ausgabe des
digitalen Eingangssignals (D in) gleichzeitig zur Eingabe oder
Ausgabe der Funktionssteuerdaten (CD) verwendet werden kann,
können viele Signalleitungen entfallen, die bei bekannten
Signalverarbeitungsschaltungen die Funktionssteuerdaten (CD)
eingeben oder ausgeben und jeweils zwischen den einzelnen
Signalverarbeitungsblöcken angeordnet sind. Gleichzeitig
können große Datenmengen mit hoher Geschwindigkeit eingegeben
und ausgegeben werden. Somit läßt sich die digitale Signalverarbeitungsschaltung
mit hoher Dichte und einfachem
Schaltungsaufbau realisieren und ist in der Lage, komplexere
Signalverarbeitungsvorgänge auszuführen.
Es sei erwähnt, daß die Erfindung nicht auf das in Fig. 2 und
3 dargestellte Ausführungsbeispiel beschränkt ist. Die
einzelnen Signalverarbeitungsblöcke können jeweils aus drei
oder mehr Blöcken bestehen, und die Funktionssteuerdaten (CD)
können während des Austastintervalls des digitalen Eingangssignals
(D in) von dem Datenausgangsanschluß 8 eingegeben und
den jeweiligen Signalverarbeitungsblöcken 5, 6 und 7
zugeführt werden.
Gemäß der vorliegenden Erfindung werden die Signalleitungen
für die Eingabe und Ausgabe des digitalen Eingangssignals
auch zur Eingabe oder Ausgabe der Funktionssteuerdaten
benutzt, und die dem Austastintervall des digitalen Eingangssignals
hinzugefügten Funktionssteuerdaten werden zur
Steuerung der Signalverarbeitung in den einzelnen Signalverarbeitungsblöcken
benutzt. Da somit die erfindungsgemäße
digitale Signalverarbeitungsschaltung die Funktionssteuerdaten
unter Verwendung der Signalleitungen für die Eingabe
und Ausgabe des digitalen Eingangssignals eingeben oder
ausgeben kann, können zahlreiche Signalleitungen entfallen,
über die ansonsten die Funktionssteuerdaten in die jeweiligen
Signalverarbeitungsblöcke eingegeben bzw. von diesem
ausgegeben werden, und es läßt sich eine sehr große Datenmenge
mit hoher Geschwindigkeit eingeben und ausgeben.
Als nächstes seien spezifische Beispiele der arithmetischen
Operationsschaltung 54 von Fig. 3 beschrieben.
Zunächst sei eine Gammakorrekturschaltung als ein Beispiel
der arithmetischen Operationsschaltung 54 unter Bezugnahme
auf Fig. 4, 5, 6 und 7 erläutert.
Fig. 4 zeigt das Blockdiagramm einer Gammakorrekturschaltung
als repräsentative arithmetische Operationsschaltung 54.
Die Gammakorrekturschaltung (arithmetische Operationsschaltung)
54 besitzt eine Datenapproximations-Ausgabeschaltung
202, der die Eingangsdaten (D in) von dem Dateneingangsanschluß
210 zugeführt werden, einen Tabellenspeicher 203, dem
ebenfalls die Eingangsdaten (D in) von dem Dateneingangsanschluß
201 zugeführt werden, sowie einen Addierer 204, der
die von der Approximationsdaten-Ausgabeschaltung 202
abgegebenen Approximationsdaten (Da) zu den von dem Speicher
203 ausgegebenen Korrekturdaten (Db) addiert und die
addierten Ausgangsdaten (D out) dem Datenausgangsanschluß 205
zuführt.
Die Approximationsdaten-Ausgabeschaltung 202 liefert
Approximationsdaten (Da) mit der in Fig. 5 als geknickte
Linie dargestellten Approximationskennlinie, an der eine
polygunale Approximation für eine nichtlineare Umwandlungscharakteristik
der Ausgangsdaten (D out) der arithmetischen
Operationsschaltung 54 durchgeführt wird, die in Fig. 5 als
durchgezogene Linie über den auf der horizontalen Achse
aufgetragenen Eingangsdaten (D in) dargestellt sind.
In dem oben erwähnten Tabellenspeicher 203 werden zuvor
Korrekturdaten (Db) in der Form (Db) = (D out) - (Da) unter
einer Adresse eingeschrieben, die durch die Eingangsdaten
(D in) spezifiziert ist. Die Korrekturdaten (Db) stellen, wie
gezeigt, die Differenz zwischen den digitalen Ausgangsdaten
(D out) des digitalen Signalverarbeitungsblocks 5 und den
Approximationsdaten (Da) für die jeweiligen Eingangsdaten
(D in) dar.
Die Korrekturdaten (Db), die unter der durch die Eingangsdaten
(D in) spezifizierten Adresse eingeschrieben sind,
werden auf der Datenleitung ausgegeben, wenn die jeweiligen
Eingangsdaten über eine Adressenleitung dem Speicher 203
zugeführt werden. Der Addierer 204 erzeugt die Ausgangsdaten
(D out) in der Form (D out) = (Da) + (Db), indem er die von der
Approximationsdaten-Ausgabeschaltung 202 ausgegebenen
Approximationsdaten (Da) zu den Korrekturdaten (Db) addiert.
Im einzelnen führt die arithmetische Schaltung 54 eine
vorbestimmte nichtlineare Funktion aus, indem sie folgende
Werte addiert: (a) die Approximationsdaten (Da) mit der
Approximationskennlinie, die die nichtlineare Umwandlungskennlinie
approximiert, die von der Approximationsdaten-Ausgabeschaltung
202 ausgegeben wird und die sich auf die dem
Dateneingangsanschluß 201 zugeführten Eingangsdaten (D in)
bezieht, sowie (b) die Korrekturdaten (Db), die kennzeichnend
sind für die Differenz zwischen den Ausgangsdaten (D out) mit
der nichtlinearen Umwandlungskennlinie, die aus dem Tabellenspeicher
203 ausgelesen werden und den Approximationsdaten
(Da). Die nichtlinearen Ausgangsdaten (D out), d. h. die
gammakorrigierten Daten, werden über den Datenausgangsanschluß
205 ausgegeben.
Die arithmetische Operationsschaltung 54 kann also die
nichtlinearen Ausgangsdaten (D out) erheblich reduzieren im
Vergleich zu dem Fall, in dem die nichtlinearen Ausgangsdaten
(D out) sämtlich in dem Speicher 203 eingeschrieben sind, da
die in dem Speicher 203 eingeschriebenen Korrekturdaten (Db)
Daten sind, die für die Differenz zwischen den nichtlinearen
Ausgangsdaten (D out) und den Approximationsdaten (Da)
kennzeichnend sind. Infolgedessen kann die Schaltungsgröße
verringert und der Leistungsverbrauch entsprechend reduziert
werden.
Fig. 6 zeigt eine weitere Approximationsdaten-Ausgabeschaltung
222 und einen Tabellenspeicher 223, in den die Approximationsdaten-Ausgabeschaltung
222 die Approximationsdaten
(Da) ausgibt, die in Fig. 7 als treppenförmige Linie
dargestellt sind. Diese erzeugen durch stufenweise Approximation
eine nichtlineare Umwandlung der in Fig. 7 als
durchgezogene Linie dargestellten Ausgangsdaten (D out)
gegenüber den auf der horizontalen Achse aufgetragenen
Eingangsdaten (D in), wobei der Tabellenspeicher 223 in
derselben Weise verwendet wird, wie der oben beschriebene
Speicher 203. Die Korrekturdaten (Db), d. h. die Daten, die
für die Differenz zwischen den Ausgangsdaten (D out) mit der
nichtlinearen Umwandlungskennlinie gegenüber den Eingangsdaten
(D in) und den Approximationsdaten (Da) der treppenförmigen
Approximationskennlinie kennzeichnend sind, haben in
diesem Beispiel den Wert (Db) = (D out) - (Da) und sind unter
den durch die Eingangsdaten (D in) spezifizierten Adressen
eingeschrieben. Deshalb wird die vorbestimmte nichtlineare
Verarbeitung der dem Dateneingangsanschluß 201 zugeführten
Eingangsdaten (D in) so durchgeführt, daß die nichtlinearen
Ausgangsdaten (D out) am Datenausgangsanschluß 205 ausgegeben
werden. Es sei erwähnt, daß der übrige Schaltungsaufbau der
gleiche ist wie bei der oben beschriebenen arithmetischen
Operationsschaltung 54. Gleiche Bezugszeichen entsprechen in
Fig. 4 und 6 korrespondierenden Elementen und ihre detaillierte
Erläuterung kann hier entfallen.
Fig. 4 und 6 zeigen Beispiele für Gammakorrekturschaltungen.
In Fig. 4 und 6 erfolgt die Steuerung der Gammakennlinie
durch das Steuersignal, das auf der Basis der Funktionssteuerdaten
(CD) gebildet wird und die gewünschte Gammakennlinie
auswählt. Deshalb stehen mehrere Arten von Tabellenspeichern
203 in Fig. 4 oder Tabellenspeicher 223 in Fig. 6
bereit, von denen jeweils eine nach Maßgabe des Steuersignals
ausgewählt wird. Alternativ können die Daten des
Tabellenspeichers 203 oder 223 als Steuersignal übertragen
werden und in dem Tabellenspeicher 203 oder 223 eingeschrieben
werden, der in diesem Fall von einem RAM (Speicher mit
wahlfreiem Zugriff) gebildet ist, um so die gewünschten
Korrekturdaten (Db) zu erhalten.
Als weiteres Beispiel für die arithmetische Operationsschaltung
24 sei anhand von Fig. 8 die Konstruktion einer
Aperturkorrekturschaltung erläutert, an die eine Pegelkompensationsschaltung,
z. B. eine sogenannte Knieschaltung, als
nachgeordnete Stufe angeschlossen ist.
Jedes digitale Videoeingangssignal der drei Primärfarben R
(Rot), G (Grün) und B (Blau) wird der arithmetischen
Operationsschaltung 54 zugeführt. Die drei Primärfarben-Videosignale
entsprechen den Eingangsdaten (D in) von Fig. 3.
Die Videosignalverarbeitungsschaltung in Fig. 8 enthält die
Apertur-Korrekturschaltung 310 zur Durchführung einer
Aperturkorrektur für jedes Eingangsvideosignal (R), (G) und
(B), das dem zugeordneten Eingangsanschluß 301 R, 301 G bzw.
301 B zugeführt wird, ferner die Pegelkompensationsschaltung
330 zur Durchführung einer Pegelkompression für jedes
Videosignal, für das in der Apertur-Korrekturschaltung 310
die Aperturkorrektur durchgeführt wurde. Die Pegelkompressionsschaltung
330 liefert das korrigierte Videosignal an
die einzelnen Ausgangsanschlüsse 302 R, 302 G und 302 B.
Außerdem ist ein Steuerblock 330 vorgesehen, der zur
variablen Steuerung einer Aperturkorrekturgröße dient, die
von der Apertur-Korrekturschaltung 310 abgeleitet wird. Das
Steuersignal ist so gewählt, daß die Pegelkompressionskennlinie
der Pegelkompressionsschaltung 330 entsprechend dem
Pegel des Eingangsvideosignals geregelt wird. Es wird über
einen Steuereingangsanschluß 304 der Pegelkompressionsschaltung
330 und dem Steuerblock 340 zugeführt.
Die Apertur-Korrekturschaltung 330 umfaßt folgende Teile: (a)
einen Block 320 zur Erzeugung eines Apertur-Korrektursignals
zur Auswahl des Aperturkorrektursignals aus dem Eingangsvideosignals
(G), das dem Eingangsanschluß 301 G zugeführt
wird; (b) drei Verzögerungsschaltungen 311 R, 311 G und 311 B
zur Erzeugung von Verzögerungsgrößen, die den Verarbeitungszeiten
entsprechen, während derer die Signale in den
Schaltungsblöcken 320 zur Erzeugung des Aperturkorrektursignals
für die jeweiligen Eingangsvideosignalen (R), (G) und
(B) an den jeweiligen Eingangsanschlüssen 301 R, 301 G bzw.
301 B zugeführt werden: (c) drei Addierer 312 R, 312 G und 312 B,
die das von dem Schaltungsblock 320 gelieferte Aperturkorrektursignal
zu den einzelnen über die drei Verzögerungsschaltungen
311 R, 311 G und 311 B zugeführten Videosignalen
addieren.
Der Schaltungsblock 320 zur Erzeugung des Aperturkorrektursignals
enthält eine Aperturdetektorschaltung 321 zur
Erfassung des Aperturteils in dem Eingangsvideosignals (G),
das dem Eingangsanschluß 301 G zugeführt wird, ferner einen
Pegeladdierer 322 zur Erzeugung eines vorbestimmten Ausgangssignals
nach Maßgabe des Pegels des dem Eingangsanschluß
301 G zugeführten Eingangsvideosignals (G), einen Multiplizierer
323, der das Ausgangssignal der Aperturdetektorschaltung
321 mit dem Ausgangssignal des Pegeladdierers
322 multipliziert, sowie eine Rauschunterdrückungsschaltung
324 zur Eliminierung von Rauschkomponenten aus dem Ausgangssignal
des Multiplizierers 323.
Die Aperturdetektorschaltung 321 erzeugt ein Ausgangssignal
der in Fig. 9b gezeigten Art, wenn eine Anstiegsflanke und
eine Abstiegsflanke einer Wellenform detektiert wird, die für
den Aperturanteil des über den Eingangsanschluß 301 G
empfangenen Eingangsvideosignals (G) kennzeichnend ist, das
in Fig. 9a dargestellt ist.
Das Ausgangssignal der Apertur-Korrekturschaltung 321 wird
dem Multiplizierer 323 zugeführt und mit dem Signal des
Pegeladdierers 322 multipliziert, das dem Pegel des dem
Eingangsanschluß 301 G zugeführten Eingangsvideosignals (G)
entspricht, so daß es einer sog. pegelabhängigen Verarbeitung
unterworfen und in ein Signal umgewandelt wird, wie es in
Fig. 9c beispielhaft dargestellt ist. Anschließend wird das
Ausgangssignal der Rauschunterdrückungsschaltung 324
zugeführt. Es sei erwähnt, daß das Ausgangssignal des
Pegeladdierers 322 die Aperturkorrekturgröße für den
Aperturkorrekturprozeß bestimmt, der an den jeweiligen
Eingangsvideosignalen (R), (G) und (B) in der Apertur-Korrekturschaltung
310 vorgenommen wird. Es wird in nichtlinearer
Form nach Maßgabe des Pegels des Eingangsvideosignals
(G) so erzeugt, daß eine günstige Aperturkorrektur
durchgeführt wird. Die Rauschunterdrückungsschaltung 324
bewirkt eine sog. Klarzeichnung oder Konturverstärkung bei
der Signale mit sehr kleinem Pegel, die in dem Ausgangssignal
des Multiplizierers 323 enthalten sind als Rauschkomponenten
eliminiert werden. Fig. 9d zeigt das von der Rauschunterdrückungsschaltung
324 erzeugte Aperturkorrektursignal.
Jeder der Addierer 312 R, 312 G und 312 B in der Apertur-Korrekturschaltung
310 addiert das jeweilige Aperturkorrektursignal,
das von dem Schaltungsblock 320 ausgegeben wird,
zu dem jeweiligen Eingangsvideosignal (R), (G) bzw. (B), das
über die Verzögerungsschaltungen 311 R, 311 G bzw. 311 B
zugeführt wird. Die auf diese Weise einer Aperturkorrektur
unterworfenen Videosignale werden der Pegelkompressionsschaltung
330 zugeführt, d. h. beispielsweise, daß in dem Addierer
312 G das von dem Schaltungsblock 320 kommende Aperturkorrektursignal
zu dem Eingangsvideosignal (G) addiert wird, so daß
zu der Anstiegsflanke oder der Abfallflanke der Wellenform
des Eingangsvideosignals eine unterschwingende Wellenform
hinzuaddiert wird, die den Aperturteil mit einer Emphasis
beaufschlagt. Auf diese Weise entsteht das in Fig. 9e
gezeigte aperturkompensierte Videosignal.
Es sei hier erwähnt, daß die Verzögerungszeiten, die während
der Signalverarbeitung entstehen, in den in Fig. 9a bis 9e
dargestellten Signalwellenformen nicht berücksichtigt sind.
Jede der Verzögerungsschaltungen 311 R, 311 G und 311 B in der
Apertur-Korrekturschaltung 310 kompensiert die oben beschriebenen
Zeitfehler, so daß die Zeitpunkte, in denen die
einzelnen Eingangsvideosignale (R), (G) und (B) auftreten,
mit dem Auftreten des Aperturkorrektursignals zusammenfallen.
Die Pegelkompressionsschaltung 330 bewirkt eine Pegelkompression
der einzelnen Videosignale (R), (G) und (B) die zuvor
der Aperturkorrektur unterzogen wurden und von der Apertur-Korrekturschaltung
310 abgegeben werden. Die Pegelkompressionsschaltungen
331 R, 331 G und 331 B bilden zusammen die
Pegelkompressionsschaltung 330. Sie geben die jeweiligen
Videosignale an die entsprechenden Ausgangsanschlüsse 302 R,
302 G und 302 B ab. Das Steuersignal wird den jeweiligen
Pegelkompressionsschaltungen 331 R, 331 G und 331 B über den
Eingangsanschluß 304 zugeführt.
Jede der Pegelkompressionsschaltungen 331 R, 331 G und 331 B
führt eine sog. "Kniekorrektur" usw. aus. Fig. 10 zeigt eine
Mehrzahl nichtlinearer Kennlinien, aus denen mit Hilfe des
Steuersignals eine ausgewählt wird. Der Pegel des jeweiligen
Ausgangssignals ist auf der vertikalen Achse, der Pegel des
Eingangssignals auf der horizontalen Achse aufgetragen.
Es sei hier erwähnt, daß die Pegelkompressionskennlinie zur
Pegeländerung des Videosignals dient und eine langsam
ansteigende Kurve oder eine konkave Kurve zweiten Grades
beschreiben kann.
Der Steuerblock 340 enthält eine erste Steuerschaltung 341
zur Steuerung des Pegeladdierers 322 sowie eine zweite
Steuerschaltung 342 zur Steuerung des Rauschunterdrückungsschaltung
324. Dieser erste und zweite Steuerschaltung 341
bzw. 342 nehmen das Steuersignal über den Eingangsanschluß
304 auf.
Die erste Steuerschaltung 341 steuert die Eingangs-Ausgangs-Kennlinie
des Pegeladdierers 322 so, daß das Ausgangsvideosignal
aufgrund der Pegelkompression, die in der Pegelkompressionsschaltung
330 ausgeführt wird, kein unnatürliches
Bild ergibt. Sie bewirkt eine variable Steuerung der
Aperturkorrekturgröße in der Aperturkorrektur-Schaltung 330
für jedes Videoeingangssignal (R), (G) und (B).
Die zweite Steuerschaltung 342 ändert die Rauschunterdrückungskennlinie
der Rauschunterdrückungsschaltung 324 in
der Weise, daß das Rauschen in dem Ausgangsvideosignal durch
die Pegelkompression nicht vergrößert wird, die mit Hilfe der
Pegelkompressionsschaltung 330 durchgeführt wird. Sie steuert
somit in der Weise, daß Signalkomponenten des Apertursignals
mit kleinem Pegel bis auf einen vorbestimmten Wert eliminiert
werden. In der vorangehend beschriebenen Anordnung zur
Videosignalverarbeitung wird die Aperturkorrekturgröße der
Apertur-Korrekturschaltung 310 variabel gesteuert, wobei eine
Abhängigkeit mit dem Einstellen der Kennlinie der Pegelkompressionsschaltung
330 gegeben ist. Deshalb läßt sich eine
günstige Aperturkorrektur zusammen mit der Pegelkompression
gemäß den Pegeln der Eingangsvideosignale (R), (G) und (B)
erzielen.
Der Pegeladdierer 322, die Rauschunterdrückungsschaltung 324
und jede der Pegelkompressionsschaltungen 331 R, 331 G und 331 B
können die jeweilige Kennlinie nichtlinear steuern, indem sie
das Einschreiben und Auslesen von Daten, z. B. in den bzw. aus
dem Tabellenspeicher steuern.
Wenn bei dem vorangehend beschriebenen bevorzugten Ausführungsbeispiel
das Eingangsvideosignal zugeführt wird, wird
dieses in der Apertur-Korrekturschaltung der Aperturkorrektur
unterworfen, und die Pegelkompressionsschaltung unterzieht
das der Aperturkorrektur unterworfene Videosignal der
Pegelkompression, um auf diese Weise das Ausgangsvideosignal
zu erzeugen. Die Steuerschaltung bewirkt eine variable
Steuerung der Aperturkorrekturgröße, die aus der Apertur-Korrekturschaltung
abgeleitet ist, in Abhängigkeit von der
eingestellten Kennlinie der Pegelkompressionsschaltung.
Da in der Videosignal-Verarbeitungsanordnung gemäß dem
vorangehend beschriebenen Ausführungsbeispiel die Aperturkorrekturgröße,
die dem Eingangsvideosignal hinzugefügt wird, in
Verbindung mit der eingestellten Kennlinie der Pegelkompressionsschaltung
variabel gesteuert wird, ergibt sich infolgedessen
eine günstige Aperturkorrektur entsprechend dem Pegel
des Eingangsvideosignals zusammen mit der Pegelkompression.
Fig. 11 bis 17 zeigen als letztes Beispiel für die arithmetische
Operationsschaltung 24 von Fig. 2 eine digitale
Abkappungsschaltung zum Abkappen des Weißsignals, des
Schwarzsignals usw.
Bei der in Fig. 11 dargestellten Schaltung werden über einen
Dateneingangsanschluß 402 Eingangsdaten (D in) einer digitalen
Abkappungsschaltung 401 zugeführt. Über einen Eingangsanschluß
403 für Obergrenzendaten werden der digitalen
Abkappungsschaltung 401 außerdem Obergrenzendaten (Dh)
zugeführt. Zusätzlich werden einem Pegelbegrenzerblock 410
über einen Eingangsanschluß 404 Untergrenzendaten (D 1)
zugeführt.
Die Ausgangsdaten (D 1) des Pegelbegrenzungsblocks 410 werden
einem Verzögerungskorrekturblock 420 und einem Tießpaßfilter-Datenverarbeitungsblock
430 sowie einem Verarbeitungsblock
440 zur Filterkennlinienapproximation zugeführt. Die
Ausgangsdaten (D 4) des Verarbeitungsblocks 440 zur Filterkennlinienapproximation
werden dem Pegeldetektorblock 450
zugeführt. Zusammen mit den Obergrenzendaten (Dh) die über
den Obergrenzendaten-Eingangsanschluß 403 zugeführt werden,
werden die Untergrenzendaten (D 1) über den Untergrenzendaten-Eingangsanschluß
404 zugeführt. Ein Verarbeitungsblock 460
für die Synthetisierung nimmt die Ausgangsdaten (D 2) des
Verzögerungskorrekturblocks 420, die Ausgangsdaten (D 3) des
Tiefpaßfilter-Datenverarbeitungsblocks 430, sowie die
Ausgangsdaten (D 5) des Pegeldetektorblocks 450 auf. Die
Ausgangsdaten (D out) des Synthetisierungsblocks 460 werden
einem Datenausgangsanschluß 405 zugeführt.
Eine aus einem Digital-Analog-Wandler 406 und einem Interpolationsfilter
407 bestehende Serienschaltung ist direkt
oder über eine weitere digitale Signalverarbeitungsschaltung
mit dem Datenausgangsanschluß 405 der digitalen Abkappungsschaltung
401 verbunden. Die an dem Datenausgangsanschluß
405 abgegebenen Ausgangsdaten (D out) werden mit Hilfe
des Digital-Analogwandlers 406 und des Interpolationsfilters
407 umgewandelt und dem Analogsignal-Ausgangsanschluß 408
zugeführt.
Anhand von Fig. 13 bis 17 sei im folgenden der Schaltungsaufbau
der einzelnen Blöcke beschrieben, aus denen die digitale
Abkappungsschaltung 401 besteht. Außerdem wird anhand der in
Fig. 12 in analoger Form gezeigten Wellenformdarstellung, die
die einzelnen Daten an Teilen der digitalen Abkappungsschaltung
401 zeigt, eine spezifische Signalverarbeitung beschrieben.
Der Pegelbegrenzungsblock 410, der in Fig. 13 im einzelnen
dargestellt ist, umfaßt einen ersten und einen zweiten
Schalterkreis 412 bzw. 413, die in Reihe zwischen dem
Dateneingangsanschluß 402 und dem Datenausgangsanschluß 411
angeordnet sind, ferner einen ersten und einen zweiten
Komparator 414 bzw. 415, die das Steuersignal für die
Schaltvorgänge der Schalterkreise 412 bzw. 413 liefern.
Ein erster Eingang des ersten Komparators 414 ist mit dem
Dateneingangsanschluß 402 verbunden, der andere Eingang mit
dem Eingangsanschluß 403 für den oberen Grenzwert. Der
Ausgang des ersten Komparators 414 ist mit einem Steuereingang
des ersten Steuerkreises 412 verbunden. Ein Eingang des
zweiten Komparators 415 ist mit dem Dateneingangsanschluß 402
verbunden, der andere Eingang mit dem Dateneingangsanschluß
404 für den unteren Grenzwert. Der Ausgang des zweiten
Komparator 415 ist mit einem Steuereingang des zweiten
Schalterkreises 413 verbunden. Der erste Schalterkreis 415
besitzt einen Ausgang, der zwischen dem Dateneingangsanschluß
402 und dem Eingangsanschluß 403 für die oberen Grenzwertdaten
umgeschaltet wird.
Der zweite Schalterkreis 413 ist so umschaltbar, daß er den
Datenausgangsanschluß 411 wahlweise mit dem Ausgang des
ersten Schalterkreises 412 oder dem Eingangsanschluß 404 für
die unteren Grenzwertdaten verbindet.
Der erste Komparator 414 steuert den ersten Schalterkreis
412, wobei er sich dessen Ausgangssignals bedient. Und zwar
verbindet der erste Komparator 414 den Dateneingangsanschluß
402 mit dem zweiten Schalterkreis 413, wenn die an dem
Dateneingangsanschluß 402 anliegenden Eingangsdaten (D in)
kleiner sind als die dem oberen Grenzwert entsprechenden
Daten (Dh), die an dem Eingangsanschluß 403 für die Obergrenzendaten
anliegen. Wenn die Eingangsdaten (D in) hingegen
größer sind als die den oberen Grenzwert kennzeichnenden
Daten (Dh) werden der Eingangsanschluß 403 für die oberen
Grenzwertdaten und der zweite Schalterkreis 413 miteinander
verbunden. Der zweite Komparator 415 steuert den zweiten
Schalterkreis 413 in folgender Weise: Er verbindet den ersten
Schalterkreis 412 mit dem Datenausgangsanschluß 411, wenn die
an dem Dateneingangsanschluß 402 anliegenden Eingangsdaten
(D in) größer sind als die Daten (D 1) für den unteren
Grenzwert, die an dem entsprechenden Eingangsanschluß 404
anliegen. Wenn die Eingangsdaten (D in) hingegen kleiner sind
als die Daten (D 1) für den unteren Grenzwert, verbindet der
zweite Komparator 415 den Eingangsanschluß 404 für die Daten
des unteren Grenzwerts unmittelbar mit dem Datenausgangsanschluß
411.
Der Verarbeitungsblock 410 zur Pegelbegrenzung verbindet also
den Dateneingangsanschluß 402 und den Datenausgangsanschluß
411 über den ersten und den zweiten Schalterkreis 412, 413
miteinander, so daß die Eingangsdaten (D in) direkt von dem
Datenausgangsanschluß 411 abgegeben werden, falls der Wert
der über den Dateneingangsanschluß 402 zugeführten Eingangsdaten
(D in) zwischen den Daten (D h ) für den oberen
Grenzwert und den Daten (D₁) für den unteren Grenzwert
liegen. Wenn hingegen die Eingangsdaten (D in) größer sind als
die Daten (D h) für den oberen Grenzwert, verbindet der erste
Schalterkreis 412 den Eingangsanschluß 403 für die Daten des
oberen Grenzwertes mit dem eingangsseitigen Ende des zweiten
Schalterkreises 413. Über den zweiten Schalterkreis 413
werden dann die Daten (D h) für den oberen Grenzwert an dem
Datenausgangsanschluß 411 abgegeben. Falls die Eingangsdaten
(D in) einen kleineren Wert haben als die Daten (D₁) für den
unteren Grenzwert, verbindet der zweite Schalterkreis 413 den
Eingangsanschluß 404 für die Daten des unteren Grenzwertes
unmittelbar mit dem Datenausgangsanschluß 411, so daß über
diesen die Daten (D₁) des unteren Grenzwertes ausgegeben
werden.
Mit anderen Worten, der Verarbeitungsblock 410 zur Pegelbegrenzung
bewirkt eine Pegelbegrenzung (ein sog. Abkappen)
in der Weise, daß die Daten, deren Signalpegel größer ist als
die Daten (D h), des oberen Grenzwertes, durch diese Daten
(D h) ersetzt und die Daten, deren Signalpegel kleiner ist als
die Daten (D₁) des unteren Grenzwertes, durch letztere
ersetzt werden.
Wenn beispielsweise am Eingangsanschluß 402 der digitalen
Abkappungsschaltung 401 die in Fig. 12a dargestellten
Eingangsdaten (D in) anliegen, bewirkt die digitale Abkappungsschaltung
401 eine Pegelbegrenzung (eine sog. Abkappung)
entsprechend dem oberen Grenzpegel, der durch die Daten (D h)
des oberen Grenzpegels gekennzeichnet ist, die dem entsprechenden
Eingangsanschluß 403 zugeführt werden, bzw. entsprechend
dem unteren Grenzpegel, der durch die Daten (D₁) des
unteren Grenzwerts gekennzeichnet ist, die dem entsprechenden
Eingangsanschluß 404 zugeführt werden. Somit erzeugt der
Pegelbegrenzungsblock 410 die in Fig. 12b gezeigten Daten
(D 1).
Die Daten (D 1), die an dem Datenausgangsanschluß 411 des
Pegelbegrenzungsblocks 410 abgegeben werden, werden einem
Verarbeitungsblock 420 zur Verzögerungskorrektur, einem
Datenverarbeitungsblock 430 zur Tiefpaßfilterung sowie einem
Verarbeitungsblock 440 zur Filterkennlinienapproximation
zugeführt.
Der Verzögerungskorrekturblock 420 enthält, wie in Fig. 14
gezeigt, eine Verzögerungsschaltung 422. Diese erzeugt die in
Fig. 12c dargestellten Daten (D 2), die gegenüber dem an dem
Dateneingangsanschluß 421 anliegenden Daten (D 1) um eine
Taktperiode verzögert sind. Die verzögerten Daten (D 2) werden
dem Datenausgangsanschluß 423 zugeführt.
Der Grund für die Erzeugung der verzögerten Daten (D 2), die
um eine Taktperiode gegenüber den an dem Dateneingangsanschluß
421 anliegenden Daten (D 1) verzögert sind, besteht
darin, daß die Daten (D 2), die in dem Synthetisierungsblock
460 verarbeitet werden sollen, mit den Daten (D 3) und den
Daten (D 5) synchronisiert werden müssen.
Die Daten (D 2) werden in dem Digital-Analogwandler 406 in ein
analoges Signal umgewandelt und über das Interpolationsfilter
407 als analoges Ausgangssignal (S out) ausgegeben. In diesem
Zeitpunkt findet an der Anstiegsflanke des Analogsignals
ebenso wie bei der eingangs beschriebenen bekannten digitalen
Abkappungsschaltung ein Überschwingen statt, so daß das
Ausgangssignal den durch die Daten (D h) gegebenen oberen
Grenzpegel überschreitet.
Der Verarbeitungsblock 430 zur Tiefpaßfilterung enthält, wie
in Fig. 15 gezeigt, zwei Verzögerungsschaltungen 432 und 433,
einen Addierer 434, einen 1/2-Multiplizierer, einen Addierer
436 sowie einen 1/2-Multiplizierer 437. Diese Schaltungen
sind in Reihe zwischen dem Dateneingangsanschluß 431 und dem
Datenausgangsanschluß 438 angeordnet. Die Verzögerungsschaltungen
432 und 433 verzögern die ihren Eingängen zugeführten
Daten um eine halbe Taktperiode, wie dies bei dem oben
beschriebenen Verzögerungsschaltung 422 der Fall ist.
Der Addierer 434 addiert die von der Verzögerungsschaltung
433 ausgegebenen Daten und die Daten (D 1), die der Pegelbegrenzungsblock
410 an den Dateneingangsanschluß 431
liefert. Der nachfolgende Addierer 436 liefert an seinem
Ausgang die Addition der aus dem 1/2-Multiplizierer 435
kommenden Daten und der Daten am Ausgang der Verzögerungsschaltung
432. Die 1/2-Multiplizierer 435 und 437 geben Daten
aus, die halb so groß sind, wie die an dem jeweiligen Eingang
anliegenden Daten.
Der in Fig. 15 dargestellte Verarbeitungsblock 430 zur
Tiefpaßfilterung erzeugt Daten (D 3). Es sei angenommen, daß
die von der Verzögerungsschaltung 432 abgegebenen Daten einen
Basiswert Z⁰ = 1 bezeichnen, die dem Dateneingangsanschluß 431
von dem Pegelbegrenzungsblock 410 zugeführten Daten einen
Datenwert Z -1 bezeichnen, die einen Vorlauf von einer
Taktperiode haben, und die von der Verzögerungsschaltung 433
abgegebenen Daten den um eine Taktperiode verzögerten
Datenwert Z +1 haben. Man bedient sich dann einer Tiefpaßfilterkennlinie 431
von dem Pegelbegrenzungsblock 410 zugeführten Daten (D 1) zu
verarbeiten. Die Tiefpaßfilterkennlinie (F (1)) läßt sich
folgendermaßen ausdrücken
F (1) = (Z -1 + 2 + Z +1)/4. (1)
Der Verarbeitungsblock 430 zur Tiefpaßfilterung liefert die
oben genannten Daten (D 3) über den Datenausgangsanschluß 438
an den Synthetisierungsblock 460.
Mit anderen Worten, wenn der Verarbeitungsblock 430 zur
Tiefpaßfilterung an seinem Eingangsanschluß 431 die in Fig. 12b
dargestellten Daten aufnimmt, erzeugt er Daten (D 3) deren
Änderungsrate stufenweise verläuft und die um eine Taktperiode
verzögert sind, wie dies in Fig. 12d gezeigt ist.
Der Verarbeitungsblock 440 zur Filterkennlinienapproximation,
der in Fig. 16 dargestellt ist, besitzt zwei Verzögerungsschaltungen
442 und 443, die zwischen dem Dateneingangsanschluß
441 und dem Datenausgangsanschluß 447 angeordnet sind,
einen Addierer 444, einen 1/16-Multiplizierer sowie eine
Subtraktionsschaltung 446. Diese Teile sind in einer
Reihenschaltung angeordnet. Außerdem ist ein 18/16-Multiplizierer
448 vorgesehen, der die von der Verzögerungsschaltung
446 abgegebenen Daten mit dem Faktor 18/16 multipliziert
und sie dann der Subtraktionsschaltung 446 zuführt.
Die Verzögerungsschaltungen 442 und 443 verzögern die ihren
Dateneingängen zugeführten Daten um eine Taktperiode. Der
Addierer 444 erzeugt die Daten (D 4). Er addiert die Daten,
die ihm von der Verzögerungsschaltung 443 zugeführt werden,
sowie die Daten (D 1), die von dem Pegelbegrenzungsblock 410
dem Dateneingangsanschluß 441 zugeführt werden. Der 1/16-Multiplizierer
multipliziert die aus dem Addierer 444
kommenden Daten mit dem Faktor 1/16. Die Subtraktionsschaltung
subtrahiert die aus dem 18/16-Multiplizierer 448
kommenden Daten von den Daten, die der 1/16-Multiplizierer
445 abgibt.
Es sei angenommen, daß in dem Verarbeitungsblock 440 zur
Filterkennlinienapproximation die von der Verzögerungsschaltung
442 ausgegebenen Daten den Basiswert Z⁰ = 1 haben, die
von dem Pegelbegrenzungsblock 410 an den Dateneingangsanschluß
441 gelieferten Daten (D 1) die Daten Z -1 mit einem
Vorlauf von einer Taktperiode sind und die von der Verzögerungsschaltung
442 ausgegebenen Daten die um eine Taktperiode
verzögerten Daten Z +1 sind.
Die Filterkennlinie des Interpolationsfilter 407 wird unter
Verwendung der in der folgenden Gleichung angegebenen
Filterkennlinie (F (2)) approximiert.
F (2) = (-Z -1 + 18 - Z +1)/16. (2)
Die Filterapproximationskennlinie (F (2)) ist für die Daten
(D 1) vorgesehen, die der Pegelbegrenzungsblock 410 dem
Dateneingangsanschluß 441 zuführt. Der Verarbeitungsblock 440
zur Filterkennlinienapproximation liefert von dem Datenausgangsanschluß
447 die Daten (D 4) an den Verarbeitungsblock
450 zur Pegeldetektion.
Der Verarbeitungsblock 440 zur Filterkurvenapproximation
liefert an seinem Datenausgangsanschluß 447 die in Fig. 12e
gezeigten Daten (D 4), wenn ihm die in Fig. 12b dargestellten
Daten (D 1) zugeführt werden. Die Daten (D 4) sind Approximationsdaten,
die eine Prädiktion des Signalpegels des
analogen Ausgangssignals in den Fällen darstellen, in denen
die Daten (D 2) direkt über den Digital-Analogwandler 406 und
das Interpolationsfilter 407 in ein analoges Ausgangssignal
umgewandelt werden.
Der in Fig. 17 dargestellte mit 450 bezeichnete Verarbeitungsblock
für die Pegeldetektion besitzt eine Subtraktionsschaltung
452, die die Daten (Dh)) des oberen Grenzwertes,
die über den entsprechenden Eingangsanschluß 451
zugeführt werden, von den Daten (D 4) subtrahiert, die der
Verarbeitungsblock 440 zur Filterkennlinienapproximation an
den Dateneingangsanschluß 451 liefert. Der Block 450 besitzt
ferner einen Schalterkreis 453 mit einem Eingang zur Aufnahme
der Ausgangsdaten (D+) der Substraktionsschaltung 452 und
einem weiteren Eingang zur Aufnahme der Basisdaten [0]. Sein
Ausgang ist mit einem Addierer 454 verbunden. Der Schalterkreis
453 besitzt einen Steuereingang, dem vom Ausgang
eines Komparators 456 ein Steuersignal zugeführt wird. Der
Komparator 456 nimmt an einem Eingang die Ausgangsdaten (D+)
der Subtraktionsschaltung 452 auf und mit seinem anderen
Eingang die Basisdaten [0]. Hiermit steuert der Komparator
456 die Schaltoperation des Schalterkreises 453. Die
Subtraktionsschaltung 457 subtrahiert die dem Dateneingangsanschluß
441 zugeführten Daten (D 4) von den Daten (D₁)
des unteren Grenzwertes, die dem Eingangsanschluß 404 für die
Daten des unteren Grenzwertes zugeführt werden. Das Ausgangssignal
(D-) der Subtraktionsschaltung 447 wird einem
Eingang eines Schalterkreises 458 zugeführt. Der andere
Eingang des Schalterkreises 458 nimmt die Basisdaten [0] auf.
Sein Ausgang ist mit dem Addierer 454 verbunden. Die
Schaltoperation des Schalterkreises 458 wird durch ein
Steuersignal gesteuert, das am Ausgang des Komparators 459
auftritt. Ein Eingang des Komparators 459 nimmt die Ausgangsdaten
(D-) der Subtraktionsschaltung 457 auf, der andere
Eingang die Basisdaten [0]. Der Addierer 454 addiert die von
den Schalterkreisen 453 und 458 abgegeben werden, und
erzeugt die Daten (D 5), die dem Datenausgangsanschluß 455
zugeführt werden.
Der Komparator 456 vergleicht die von der Subtraktionsschaltung
452 abgegebenen Daten (D+), d. h. die Daten, die der
Differenz zwischen den Daten (Dh) für den oberen Grenzwert
und den den Dateneingangsanschluß 451 zugeführten Daten (D 4)
entsprechen, mit den Basisdaten [0]. Wenn die Daten (D+)
größer sind als die Basisdaten [0], wird der Schalterkreis
453 so gesteuert, daß die Subtraktionsschaltung 452 mit dem
Addierer 453 verbunden ist.
Der Addierer 456 steuert den Schalterkreis 453 so, daß die
Basisdaten [0] dem Addierer 454 zugeführt werden, wenn die
Daten (D+) kleiner sind als die Basisdaten [0].
Der Komparator 459 vergleicht die Daten (D-) mit den
Basisdaten [0]. Die Daten (D-) sind die Ausgangsdaten der
Subtraktionsschaltung 457, d. h. sie entsprechen der Subtraktion
der Daten (D 4), die der Verarbeitungsblock 440 zur
Filterkennlinienapproximation dem Dateneingangsanschluß 451
zuführt, von den Daten (D₁) für den unteren Grenzwert. Wenn
die Daten (D-) größer sind als die Basisdaten [0], wird der
Schalterkreis 458 so gesteuert, daß die Subtraktionsschaltung
457 mit dem Addierer 454 verbunden ist. Wenn die Daten (D-)
hingegen kleiner sind als die Basisdaten [0], wird der
Schalterkreis 458 so gesteuert, daß die Basisdaten [0] dem
Addierer 454 zugeführt werden. Die von den Schalterkreisen
553 und 458 ausgegebenen Daten werden in dem Addierer 454
addiert und dem Datenausgangsanschluß 455 zugeführt.
Der Verarbeitungsblock 450 zur Pegeldetektion gibt also an
dem Datenausgangsanschluß 455 die Basisdaten [0] aus, wenn
die Daten (D 4), die der Verarbeitungsblock 440 zur Filter
kennlinienapproximation an den Dateneingangsanschluß 451
anlegt, in ihrem Wert zwischen den Daten (D h) für den oberen
Grenzwert und den Daten (D₁) für den unteren Grenzwert
liegen. Wenn die Daten (D 4) nicht zwischen den Daten (D h, D₁)
für den oberen und den unteren Grenzwert liegen, werden an
dem Ausgangsanschluß 455 Daten (D 5) ausgegeben, die die Größe
kennzeichnen, um die der Datenpegel einen der Datenpegel
überschreitet (Pegelüberschreitungsgröße). Somit erzeugt der
Verarbeitungsblock 450 zur Pegeldetektion die in Fig. 12f
dargestellten Daten (D 5), die dem Pegelunterschied der Daten
(D₁) für den unteren Grenzwert oder der Pegelüberschreitung
der Daten (D h) für den oberen Grenzwert entsprechen. Die
Daten (D 5) werden von dem Datenausgangsanschluß 455 dem
Synthetisierungsblock 460 zugeführt.
Der in Fig. 11 dargestellte Synthetisierungsblock nimmt alle
Daten (D 2), (D 3) und (D 5) auf. Er besteht aus drei Multiplizierern
(461), (463) und (464), einer Subtraktionsschaltung
462 und einem Addierer 465. Die Multiplizierschaltung
461 liefert an ihrem Ausgang die Daten (D 6), die eine
Multiplikation der von dem Verarbeitungsblock 450 zur
Pegeldetektion gelieferten Daten (D 5) mit einer vorbestimmten
konstanten [A] darstellen. Die Multiplikationsschaltung 463
liefert an ihrem Ausgang die Daten (D 8), die eine Multiplikation
der Ausgangsdaten (D 7) der Subtraktionsschaltung 462 mit
den Daten (D 2) darstellen, die von dem Verarbeitungsblock 420
zur Verzögerungskorrektur geliefert werden. Der Multiplizierer
463 liefert an seinem Ausgang die Daten (D 9), die
eine Multiplikation der von dem Multiplizierer 461 ausgegebenen
Daten (D 6) mit den von dem Verarbeitungsblock 430 zur
Tiefpaßfilterung ausgegebenen Daten (D 3) darstellen.
Der Addierer 465 liefert die Daten (D out), die eine Addition
der von dem Multiplizierer 464 ausgegebenen Daten (D 9) und
den von dem Multiplizierer 463 ausgegebenen Daten (D 8)
darstellen. Die Ausgangsdaten (D out) des Addierers 465 werden
dem Datenausgangsanschluß 405 zugeführt.
Der Verarbeitungsblock 460 zur Synthetisierung erzeugt somit
die in Gleichung (3) angegebene Kennlinie (F (3)) für die von
der Verzögerungskorrekturschaltung 420 gelieferten Daten (D 2)
zur Erzeugung der Ausgangsdaten (D out) an dem Datenausgangsanschluß
405. Die Gleichung (3) läßt sich folgendermaßen
ausdrücken:
F (3) = alpha [1/2 + (Z -1 + Z +1)/4] + (1-alpha)
= 1 + [(Z -1 + Z +1)/4 - 1/2]alpha. (3)
= 1 + [(Z -1 + Z +1)/4 - 1/2]alpha. (3)
In Gleichung (3) bezeichnet alpha einen Wert der von dem
Verarbeitungsblock 450 zur Pegeldetektion ausgegebenen Daten
(D 5) multipliziert mit der Konstanten [A] des Multiplizierers
461.
Der Multiplizierer 464 in dem Synthetisierungsblock 460
erzeugt die Korrekturdaten (D 9), die eine Multiplikation der
Daten (D 6), die sich entsprechend den von dem Verarbeitungsblock
450 zur Pegeldetektion ausgegebenen Daten (D 5) ändern,
mit den Daten (D 3) darstellen, die von dem Verarbeitungsblock
430 zur Tiefpaßfilterung geliefert werden, für den die
Tiefpaßfilterkennlinie vorgesehen ist.
Sodann addiert der Addierer 465 in dem Synthetisierungsblock
460 die Korrekturdaten (D 9) zu den Daten (D 2), die der
Verarbeitungsblock 410 zur Pegelbegrenzung über den Verarbeitungsblock
420 zur Verzögerungskorrektur liefert, für den die
Pegelbegrenzung vorgesehen ist. Die addierten Daten werden
als Ausgangsdaten (D out) ausgegeben.
Wenn also die in Fig. 12c dargestellten Daten (D 2), die in
Fig. 12d dargestellten Daten (D 3) und die in Fig. 12f
dargestellten Daten (D 5) dem Synthetisierungsblock 460
zugeführt werden, erzeugt der Multiplizierer 461 die in Fig.
12g gezeigten Daten (D 6), indem er die von dem Verarbeitungsblock
450 zur Pegeldetektion gelieferten Daten (D 5) mit der
vorbestimmten Konstanten [A] multipliziert. Die Daten (D 6)
werden der Subtraktionsschaltung 462 und dem Multiplizierer
464 zugeführt. Sie entsprechen einer Variablen (alpha), die
in Gleichung (3) angegeben ist und die sich entsprechend dem
Wert der Daten (D 5) ändert.
Die Subtraktionsschaltung 462 erzeugt die in Fig. 12h
dargestellten Daten (D 7), indem sie die Daten (D 6) von den
Basisdaten [1] subtrahiert. Sie führt die Daten (D 7) dem
Multiplizierer 463 zu. Der Multiplizierer 463 erzeugt die in
Fig. 12i dargestellten Daten (D 8), indem er die von dem
Verarbeitungsblock 420 zur Verzögerungskorrektur gelieferten
Daten (D 2) mit den Daten (D 7) multipliziert. Er liefert die
Daten (D 8) an den Addierer 465. Der Multiplizierer 464
erzeugt die in Fig. 12j dargestellten Daten (D 9), indem er
die von dem Multiplizierer 461 gelieferten Daten (D 6) mit den
Daten (D 3) multipliziert, die von dem Verarbeitungsblock 430
zur Tiefpaßfilterung geliefert werden. Der Multiplizierer 464
liefert die Daten (D 9) an den Addierer 465. Dieser erzeugt
die in Fig. 12k dargestellten Ausgangsdaten (D out), indem er
die Daten (D 8) addiert. Er liefert die
Ausgangsdaten (D out) zu dem Ausgangsanschluß 405.
Die Ausgangsdaten (D out) sind in diesem Fall so beschaffen,
daß die Änderungsrate von Teilen der Daten (D 2), die den
Daten (D h) für den oberen Grenzwert und den Daten (D₁) für
den unteren Grenzwert entsprechen, geringfügig reduziert
werden. Dies geschieht nach Maßgabe einer Überschwingungsgröße,
die dann erzeugt wird, wenn die Daten (D 2) in ein
analoges Signal umgewandelt werden und durch das Interpolationsfilter
407 laufen.
Die am Datenausgangsanschluß 405 der digitalen Abkappungsschaltung
401 auftretenden Ausgangsdaten (D out) werden in dem
Digital-Analogwandler 406 und dem Interpolationsfilter 407 in
das analoge Ausgangssignal (S out) umgewandelt, das in Fig.
121 dargestellt ist, und über den Signalausgangsanschluß 408
ausgegeben.
Das analoge Ausgangssignal (S out) besitzt eine Wellenform,
die annähernd der in der analogen Signalform dargestellten
entspricht. Das Überschwingen bewirkt, daß das analoge
Ausgangssignal (S out) den oberen Grenzwertpegel der Daten
(D h) für den oberen Grenzwert nicht überschreitet.
In der vorangehend beschriebenen Weise erzeugt die in Fig. 11
als Beispiel gezeigte digitale Abkappungsschaltung 401 die
Ausgangsdaten (D out), indem sie die Korrekturdaten (D 9) zu
den Daten (D 2) hinzuaddiert, wenn während des Durchgangs der
analogen Daten (D 2) durch das Interpolationsfilter 407 ein
Überschwingen stattfindet, wobei die Daten (D 2) erzeugt
werden, indem die Eingangsdaten (D in) in dem Verarbeitungsblock
410 einer Pegelbegrenzung unterworfen werden. In dem
Fall, in dem die Eingangsdaten (D in) von dem analogen Signal
gebildet werden und durch das Interpolationsfilter 407
laufen, können die Ausgangsdaten (D out) so erzeugt werden,
daß sie in ein günstiges Analogsignal (S out) ohne Überschwinger
umgewandelt werden.
In gleicher Weise werden in der digitalen Abkappungsschaltung
401 Signalteile verarbeitet, die den unteren Grenzwert
unterschreiten (Unterschwinger) und die an der Abfallflanke
des analogen Ausgangssignals (S out) erzeugt werden. Auf eine
eingehende Beschreibung wurde hier verzichtet.
Falls die digitale Abkappungsschaltung 401 als arithmetische
Operationsschaltung 54 in Fig. 3 verwendet wird, können die
Daten (D h) für den oberen Grenzwert und die Daten (D₁) für
den unteren Grenzwert in Abhängigkeit von dem aus der
Steuerschaltung 55 stammenden Steuersignal gesteuert werden.
Claims (8)
1. Digitale Signalverarbeitungsschaltung für eine Videokamera
zur Verarbeitung eines digitalen Videosignals, in welchem
periodisch ein effektives Signalintervall und eine Austastintervall
auftreten,
mit einem Eingangsanschluß (2), dem das digitale Videosignal (D in) zugeführt wird,
sowie mit einer Mehrzahl von in Reihenschaltung miteinander verbundenen Signalverarbeitungs-Schaltungsblöcken (5, 6, 7),
dadurch gekennzeichnet,
daß eine Steuerdaten-Generatoreinrichtung (3) zur Erzeugung von Steuerdaten mit einer Blockadresse vorgesehen ist,
daß eine Steuerdaten-Einfügungseinrichtung (4) zum Einfügen der Steuerdaten mit ihrer Blockadresse in die Austastintervalle des digitalen Videosignals vorgesehen ist,
daß jeder Signalverarbeitungs-Schaltungsblock (5, 6, 7) daß effektive Signalintervall des digitalen Videosignals in Abhängigkeit von denjenigen Steuerdaten verarbeitet, deren Blockadresse den betreffenden Signalverarbeitungs-Schaltungsblock bezeichnet,
und daß jeder Signalverarbeitungs-Schaltungsblock Steuerdaten-Trennmittel besitzt, die zur Abtrennung derjenigen Steuerdaten dienen, deren Blockadresse diesen Signalverarbeitungs-Schaltungsblock bezeichnet.
mit einem Eingangsanschluß (2), dem das digitale Videosignal (D in) zugeführt wird,
sowie mit einer Mehrzahl von in Reihenschaltung miteinander verbundenen Signalverarbeitungs-Schaltungsblöcken (5, 6, 7),
dadurch gekennzeichnet,
daß eine Steuerdaten-Generatoreinrichtung (3) zur Erzeugung von Steuerdaten mit einer Blockadresse vorgesehen ist,
daß eine Steuerdaten-Einfügungseinrichtung (4) zum Einfügen der Steuerdaten mit ihrer Blockadresse in die Austastintervalle des digitalen Videosignals vorgesehen ist,
daß jeder Signalverarbeitungs-Schaltungsblock (5, 6, 7) daß effektive Signalintervall des digitalen Videosignals in Abhängigkeit von denjenigen Steuerdaten verarbeitet, deren Blockadresse den betreffenden Signalverarbeitungs-Schaltungsblock bezeichnet,
und daß jeder Signalverarbeitungs-Schaltungsblock Steuerdaten-Trennmittel besitzt, die zur Abtrennung derjenigen Steuerdaten dienen, deren Blockadresse diesen Signalverarbeitungs-Schaltungsblock bezeichnet.
2. Digitale Signalverarbeitungsschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß jeder Signalverarbeitungs-Schaltungsblock
ferner eine Operationsschaltung (54) enthält, der
sowohl das digitale Videosignal als auch die Steuerdaten zur
Verarbeitung des effektiven Signalintervalls des digitalen
Videosignals nach Maßgabe der Steuerdaten zugeführt werden,
und daß das verarbeitende Signal an den nächstfolgenden Signalverarbeitungs-Schaltungsblock
weitergegeben wird.
3. Digitale Signalverarbeitungsschaltung nach Anspruch 2,
dadurch gekennzeichnet, daß jeder Signalverarbeitungs-Schaltungsblock
eine Steuerschaltung enthält, die dazu dient,
die Blockadresse zu dekodieren und die genannten Steuerdaten-Trennmittel
so zu steuern, daß die Steuerdaten, die die den
betreffenden Signalverarbeitungs-Schaltungsblock bezeichnende
Blockadresse enthalten, abgetrennt werden und die Steuerdaten,
deren Blockadresse andere Signalverarbeitungs-Schaltungsblöcke
bezeichnet, an den nächstfolgenden Signalverarbeitungs-Schaltungsblock
weitergegeben werden.
4. Digitale Signalverarbeitungsschaltung nach Anspruch 2,
dadurch gekennzeichnet, daß die Operationsschaltung eines der
Signalverarbeitungs-Schaltungsblöcke eine Gammakorrekturschaltung
zur Steuerung der Eingangs-Ausgangs-Charakteristik des
digitalen Videosignals enthält und daß die Steuerdaten die
Eingangs-Ausgangs-Charakteristiken steuern.
5. Digitale Signalverarbeitungsschaltung nach Anspruch 4,
dadurch gekennzeichnet, daß die Gammakorrekturschaltung (54;
Fig. 4) eine Einrichtung (202) zur Erzeugung polygonaler
Approximationsdaten enthält, ferner eine Korrekturdatentabelle
(203) mit Daten, die der Differenz zwischen den polygonalen
Approximationsdaten und den gewünschten Daten entsprechen,
sowie eine Addiereinrichtung (204) zum Addieren der polygonalen
Approximationsdaten und der aus der Korrekturdatentabelle
stammenden Daten, und daß die Steuerdaten die Datenausgabe der
Korrekturdatentabelle steuern.
6. Digitale Signalverarbeitungsschaltung nach Anspruch 4,
dadurch gekennzeichnet, daß die Gammakorrekturschaltung eine
Einrichtung von Stufen-Approximationsdaten enthält sowie eine
Korrekturdatentabelle (223) mit den Daten, die der Differenz
zwischen den Stufen-Approximationsdaten und den gewünschten
Daten entsprechen, sowie eine Addiereinrichtung (204) zum
Addieren der Stufen-Approximationsdaten und der aus der
Korrekturdatentabelle stammenden Daten, und daß die Steuerdaten
die Datenausgabe der Korrekturdatentabelle steuern.
7. Digitale Signalverarbeitungsschaltung nach Anspruch 2,
dadurch gekennzeichnet, daß die Operationsschaltung eines der
Signalverarbeitungs-Schaltungsblöcke eine Aperturkorrekturschaltung
zur Bildung eines Aperturkorrektursignals aus dem
digitalen Videosignal enthält, ferner eine Einrichtung zum
Addieren des Aperturkorrektursignals zu dem digitalen Videosignal,
sowie eine Pegelkompressionsschaltung, der das Ausgangssignal
der Aperturkorrekturschaltung zugeführt wird, und
daß die genannte Steuerdaten den Pegel des Aperturkorrektursignals
und die Kennlinien der Pegelkompressionsschaltung
steuern.
8. Digitale Signalverarbeitungsschaltung nach Anspruch 2,
dadurch gekennzeichnet, daß die Operationsschaltung eines
der Signalverarbeitungs-Schaltungsblöcke eine Weiß-Abkappungsschaltung
und eine Schwarz-Abkappungsschaltung enthält und
daß die Steuerdaten den Weiß-Abkappungspegel und den Schwarz-Abkappungsschaltung
steuern.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987148529U JP2521183Y2 (ja) | 1987-09-29 | 1987-09-29 | ディジタル信号処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3833077A1 true DE3833077A1 (de) | 1989-04-06 |
DE3833077C2 DE3833077C2 (de) | 1997-01-30 |
Family
ID=15454823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3833077A Expired - Lifetime DE3833077C2 (de) | 1987-09-29 | 1988-09-29 | Schaltung zur Verarbeitung eines Digitalsignales mit einer Austastlücke |
Country Status (6)
Country | Link |
---|---|
US (1) | US4862270A (de) |
JP (1) | JP2521183Y2 (de) |
KR (1) | KR0128250B1 (de) |
DE (1) | DE3833077C2 (de) |
FR (1) | FR2621201B1 (de) |
GB (1) | GB2210531B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0455426A2 (de) * | 1990-05-03 | 1991-11-06 | RCA Thomson Licensing Corporation | Schaltung mit auswählbaren Übertragungseigenschaften |
EP0457522A2 (de) * | 1990-05-14 | 1991-11-21 | Sony Corporation | Gammakorrekturschaltungen |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920006283B1 (ko) * | 1988-02-19 | 1992-08-03 | 미쯔비시덴끼 가부시끼가이샤 | 디지탈신호 처리방식 |
US4996444A (en) * | 1989-09-21 | 1991-02-26 | Northern Telecom Limited | Clock recovery circuit |
KR100202344B1 (ko) * | 1990-03-26 | 1999-06-15 | 이데이 노부유끼 | 자동니제어회로 |
US5221963A (en) * | 1990-03-31 | 1993-06-22 | Minolta Camera Kabushiki Kaisha | Video camera having a video signal processing apparatus |
GB2250886B (en) * | 1990-12-13 | 1995-06-14 | Rank Cintel Ltd | Noise reduction in video signals |
JPH04288781A (ja) * | 1991-03-18 | 1992-10-13 | Canon Inc | γ補正回路 |
US5404315A (en) * | 1991-04-30 | 1995-04-04 | Sharp Kabushiki Kaisha | Automatic sound gain control device and a sound recording/reproducing device including arithmetic processor conducting a non-linear conversion |
JP2547686B2 (ja) * | 1991-06-21 | 1996-10-23 | 三洋電機株式会社 | 映像信号処理回路 |
JPH05115022A (ja) * | 1991-10-21 | 1993-05-07 | Canon Inc | 画像処理装置 |
JP3128937B2 (ja) * | 1992-04-10 | 2001-01-29 | ソニー株式会社 | 特殊効果装置 |
KR0142263B1 (ko) * | 1994-08-06 | 1998-06-15 | 김광호 | 디지탈 감마 보정방법 및 그 장치 |
EP0963112B1 (de) * | 1998-06-02 | 2004-04-21 | Deutsche Thomson-Brandt Gmbh | Verfahren und Vorrichtung zur dynamischen Kontrastverbesserung in Videobildern |
EP0963111A1 (de) * | 1998-06-02 | 1999-12-08 | Deutsche Thomson-Brandt Gmbh | Verfahren und Vorrichtung zur dynamischen Kontrastverbesserung in Videobildern |
US6356294B1 (en) * | 1998-08-11 | 2002-03-12 | 8×8, Inc. | Multi-point communication arrangement and method |
US7863020B2 (en) * | 2000-06-28 | 2011-01-04 | Glycofi, Inc. | Production of sialylated N-glycans in lower eukaryotes |
GB2370709A (en) * | 2000-12-28 | 2002-07-03 | Nokia Mobile Phones Ltd | Displaying an image and associated visual effect |
JP4420385B2 (ja) * | 2001-11-01 | 2010-02-24 | トムソン ライセンシング | 動的コントラスト改善方法 |
US7064740B2 (en) | 2001-11-09 | 2006-06-20 | Sharp Laboratories Of America, Inc. | Backlit display with improved dynamic range |
WO2005052673A2 (en) | 2003-11-21 | 2005-06-09 | Sharp Laboratories Of America, Inc. | Liquid crystal display with adaptive color |
JP2005260405A (ja) * | 2004-03-10 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 画像処理装置および画像処理方法 |
US7777714B2 (en) | 2004-05-04 | 2010-08-17 | Sharp Laboratories Of America, Inc. | Liquid crystal display with adaptive width |
US7612757B2 (en) | 2004-05-04 | 2009-11-03 | Sharp Laboratories Of America, Inc. | Liquid crystal display with modulated black point |
US8395577B2 (en) | 2004-05-04 | 2013-03-12 | Sharp Laboratories Of America, Inc. | Liquid crystal display with illumination control |
US7532192B2 (en) | 2004-05-04 | 2009-05-12 | Sharp Laboratories Of America, Inc. | Liquid crystal display with filtered black point |
US7505018B2 (en) | 2004-05-04 | 2009-03-17 | Sharp Laboratories Of America, Inc. | Liquid crystal display with reduced black level insertion |
US7872631B2 (en) | 2004-05-04 | 2011-01-18 | Sharp Laboratories Of America, Inc. | Liquid crystal display with temporal black point |
US7602369B2 (en) | 2004-05-04 | 2009-10-13 | Sharp Laboratories Of America, Inc. | Liquid crystal display with colored backlight |
US7023451B2 (en) | 2004-06-14 | 2006-04-04 | Sharp Laboratories Of America, Inc. | System for reducing crosstalk |
US7556836B2 (en) | 2004-09-03 | 2009-07-07 | Solae, Llc | High protein snack product |
US7898519B2 (en) | 2005-02-17 | 2011-03-01 | Sharp Laboratories Of America, Inc. | Method for overdriving a backlit display |
US8050511B2 (en) | 2004-11-16 | 2011-11-01 | Sharp Laboratories Of America, Inc. | High dynamic range images from low dynamic range images |
US7525528B2 (en) | 2004-11-16 | 2009-04-28 | Sharp Laboratories Of America, Inc. | Technique that preserves specular highlights |
US8050512B2 (en) | 2004-11-16 | 2011-11-01 | Sharp Laboratories Of America, Inc. | High dynamic range images from low dynamic range images |
CN101406038B (zh) * | 2005-09-30 | 2011-02-23 | Nxp股份有限公司 | 视频电平的动态柔性削峰 |
US9143657B2 (en) | 2006-01-24 | 2015-09-22 | Sharp Laboratories Of America, Inc. | Color enhancement technique using skin color detection |
US8121401B2 (en) | 2006-01-24 | 2012-02-21 | Sharp Labortories of America, Inc. | Method for reducing enhancement of artifacts and noise in image color enhancement |
US8941580B2 (en) | 2006-11-30 | 2015-01-27 | Sharp Laboratories Of America, Inc. | Liquid crystal display with area adaptive backlight |
JP5604827B2 (ja) * | 2009-08-21 | 2014-10-15 | ソニー株式会社 | 送信装置、受信装置、プログラム、及び通信システム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4200888A (en) * | 1977-11-28 | 1980-04-29 | U.S. Philips Corporation | Television camera circuit comprising a gamma and an aperture correction circuit |
GB2137842A (en) * | 1983-03-10 | 1984-10-10 | Sony Corp | Television signal processing apparatus |
DE2823632C2 (de) * | 1978-05-11 | 1986-07-17 | Rca Corp., New York, N.Y. | Fernsehkamerasystem |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7709662A (nl) * | 1977-09-02 | 1979-03-06 | Philips Nv | Televisiekamera. |
JPS54153528A (en) * | 1978-05-24 | 1979-12-03 | Nec Corp | Automatic waveform equalizer |
JPS5859281U (ja) * | 1982-04-22 | 1983-04-21 | ソニー株式会社 | テレビジヨン受像機 |
DE3688855T2 (de) * | 1985-05-01 | 1994-03-17 | Gen Instrument Corp | Satellitenübertragungssystem mit Direktübertragung. |
JPH074020B2 (ja) * | 1985-09-25 | 1995-01-18 | ソニー株式会社 | 色温度自動調整回路 |
-
1987
- 1987-09-29 JP JP1987148529U patent/JP2521183Y2/ja not_active Expired - Lifetime
-
1988
- 1988-09-26 US US07/249,293 patent/US4862270A/en not_active Expired - Lifetime
- 1988-09-29 DE DE3833077A patent/DE3833077C2/de not_active Expired - Lifetime
- 1988-09-29 FR FR888812774A patent/FR2621201B1/fr not_active Expired - Lifetime
- 1988-09-29 GB GB8822827A patent/GB2210531B/en not_active Expired - Lifetime
- 1988-09-29 KR KR1019880012587A patent/KR0128250B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4200888A (en) * | 1977-11-28 | 1980-04-29 | U.S. Philips Corporation | Television camera circuit comprising a gamma and an aperture correction circuit |
DE2823632C2 (de) * | 1978-05-11 | 1986-07-17 | Rca Corp., New York, N.Y. | Fernsehkamerasystem |
GB2137842A (en) * | 1983-03-10 | 1984-10-10 | Sony Corp | Television signal processing apparatus |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0455426A2 (de) * | 1990-05-03 | 1991-11-06 | RCA Thomson Licensing Corporation | Schaltung mit auswählbaren Übertragungseigenschaften |
EP0455426A3 (en) * | 1990-05-03 | 1992-03-11 | Rca Licensing Corporation | Circuit having selectable transfer characteristics |
TR26793A (tr) * | 1990-05-03 | 1994-08-08 | Rca Licensing Corp | Secilebilir transfer karakteristikleri olan parca verimli bellege dayanan islevsel devre. |
EP0457522A2 (de) * | 1990-05-14 | 1991-11-21 | Sony Corporation | Gammakorrekturschaltungen |
EP0457522A3 (en) * | 1990-05-14 | 1992-07-01 | Sony Corporation | Gamma correction circuits |
US5243426A (en) * | 1990-05-14 | 1993-09-07 | Sony Corporation | Circuit for gamma correction of a digital video signal and having a memory for storing data defining a desired gamma correction characteristic |
Also Published As
Publication number | Publication date |
---|---|
KR0128250B1 (ko) | 1998-04-02 |
FR2621201B1 (fr) | 1992-12-11 |
GB2210531B (en) | 1991-12-11 |
US4862270A (en) | 1989-08-29 |
GB8822827D0 (en) | 1988-11-02 |
JPS6454484U (de) | 1989-04-04 |
KR890006064A (ko) | 1989-05-18 |
GB2210531A (en) | 1989-06-07 |
JP2521183Y2 (ja) | 1996-12-25 |
DE3833077C2 (de) | 1997-01-30 |
FR2621201A1 (fr) | 1989-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3833077C2 (de) | Schaltung zur Verarbeitung eines Digitalsignales mit einer Austastlücke | |
DE2760324C2 (de) | ||
DE2932525C2 (de) | ||
DE60009395T2 (de) | Bildanzeige | |
DE3447682C2 (de) | ||
EP0069325B1 (de) | Verfahren zur Wandlung der Zeilenzahl | |
DE3439126C2 (de) | Nichtlineare digitale Emphasisschaltung | |
DE3447472A1 (de) | Bilderzeugungsgeraet | |
DE69933090T2 (de) | Signalverarbeitungsschaltung zur Rauschunterdrückung und Anzeigegerät | |
DE3437748A1 (de) | Einrichtung zur bildsignalaufbereitung | |
DE2830420A1 (de) | Schaltungsanordnung zur fernsehbildeintastung | |
DE3510213A1 (de) | Videosignalwiedergabegeraet | |
DE2344817A1 (de) | Verfahren und vorrichtung zur verkuerzung der signaluebergangszeit elektronischer signale | |
DE3810902C2 (de) | Gradationssteuerschaltung | |
DE3710632A1 (de) | Einrichtung zur zyklischen rauschverminderung | |
DE3209073A1 (de) | Anordnung zum umsetzen der zahl von abtastlinien | |
DE3943307A1 (de) | Verfahren und schaltungsanordnung zur aufbereitung von farbsignalen | |
DE3739812A1 (de) | Anordnung zur verarbeitung von fernsignalen unter anpassung an bildbewegungen | |
DE3511890A1 (de) | Verfahren und vorrichtung zur herstellung von farbauszuegen | |
DE2236382B2 (de) | Anordnung zum Normieren der Höhe von Schriftzeichen | |
DE3723151C2 (de) | ||
DE3035532C2 (de) | ||
DE4432788A1 (de) | Verfahren und Schaltung zur Erzeugung eines zusammengesetzten Videosignals | |
DE69823095T2 (de) | Verfahren zur Verarbeitung von Übergangsbereichen in einem Bildsignal | |
DE3419645A1 (de) | Transversalfilter mit mos-transistor-verstaerkern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |