DE3922671A1 - Acousto-electronic device with surface wave arrangement - and IC on support, with layer structure with semiconductor crystal layer on another part of support - Google Patents
Acousto-electronic device with surface wave arrangement - and IC on support, with layer structure with semiconductor crystal layer on another part of supportInfo
- Publication number
- DE3922671A1 DE3922671A1 DE19893922671 DE3922671A DE3922671A1 DE 3922671 A1 DE3922671 A1 DE 3922671A1 DE 19893922671 DE19893922671 DE 19893922671 DE 3922671 A DE3922671 A DE 3922671A DE 3922671 A1 DE3922671 A1 DE 3922671A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- layer structure
- surface wave
- carrier
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
- H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
Abstract
Description
Die vorliegende Erfindung bezieht sich auf ein monolithisches, integriertes akustoelektronisches Bauelement, wobei der mono lithische Körper dieses Bauelementes wenigstens eine Oberflächenwellenanordnung und wenigstens eine elektronische integrierte Halbleiterschaltung zur elektronischen Ansteuerung und zur elektronischen Signalauswertung der Oberflächenwellenfunktion umfaßt.The present invention relates to a monolithic, Integrated acoustoelectronic component, the mono lithic body of this component at least one Surface wave arrangement and at least one electronic Integrated semiconductor circuit for electronic control and for the electronic signal evaluation of the Surface wave function includes.
Aus dem Stand der Technik sind zahlreiche Typen von Oberflächenwellen (SAW-)Anordnungen bekannt. Soweit der Begriff Oberflächenwellen für die vorliegende Erfindung gebraucht ist, gehören dazu auch oberflächennaheakustische Wellen wie SSBW-Wellen und dergleichen. Solche Oberflächenwellenanord nungen umfassen Finger- bzw. Elektrodenstrukturen, die auf oder in der Oberfläche eines piezoelektrischen Substratplättchens nach vorgegebenen Strukturmustern erzeugt sind. Besonders geeignete Materialien für die Substratplättchen sind Quarz, Lithiumniobat, Lithiumtantalat und dergleichen. Diese Materialien haben elektrisch isolierende Eigenschaft.Numerous types of are from the prior art Surface wave (SAW) arrangements are known. So much for the term Surface waves are used for the present invention, this also includes near-surface acoustic waves such as SSBW waves and the like. Such surface wave arrangement Solutions include finger or electrode structures that rest on or in the surface of a piezoelectric substrate plate are generated according to predetermined structural patterns. Especially suitable materials for the substrate platelets are quartz, Lithium niobate, lithium tantalate and the like. These Materials have an electrically insulating property.
Elektronische Halbleiterschaltungen werden im wesentlichen auf bzw. in Chips aus Silizium, Galliumarsenid und anderen III-V-Halbleitermaterialien hergestellt. Diese Materialien haben die für die elektronischen Schaltungen vorteilhaften elektrischen Leitungseigenschaften. Galliumarsenid hat außerdem auch piezoelektrische Eigenschaft, jedoch für Oberflächenwel lenanordnungen nicht optimal ausgeprägt.Electronic semiconductor circuits are essentially based on or in chips made of silicon, gallium arsenide and others III-V semiconductor materials manufactured. These materials have those advantageous for electronic circuits electrical conduction properties. Gallium arsenide also has also piezoelectric property, but for surface wel lenan arrangements not optimally pronounced.
Für ein für die Erfindung zu schaffendes monolithisches, inte griertes akustoelektronisches Bauelement wäre es vorteilhaft, es gäbe ein Material mit hohem piezoelektrischem Kopplungsfak tor und hoher mechanischer Güte und mit gleichzeitig guten halb leitenden Eigenschaften für elektronische integrierte Schaltungen und dergleichen. Derartiges Material steht jedoch nicht zur Verfügung.For a monolithic, inte grated acoustoelectronic component, it would be advantageous there is a material with a high piezoelectric coupling factor gate and high mechanical quality and at the same time with good half conductive properties for electronic integrated Circuits and the like. However, such material is available not available.
Aufgabe der vorliegenden Erfindung ist es, einen konstruktiven, technologischen Aufbau zu finden, der das äquivalente Ergeb nis liefert, das mit einem Bauelement aus dem nicht verfügbaren Material zu erreichen wäre. Zur Aufgabenstellung der vorliegenden Erfindung gehören Herstellungsverfahren für dieses erfindungsgemäße Bauelement.The object of the present invention is to provide a constructive technological structure to find the equivalent result nis delivers that with a component from the unavailable Material would be available. The task of The present invention includes manufacturing methods for this Component according to the invention.
Der Patentanspruch 1, nämlich das erfindungsgemäße akustoelek tronische Bauelement, löst die der Erfindung zugrundeliegende Problemstellung und die Verfahrensansprüche geben an, wie ein erfindungsgemäßes Bauelement in besonders günstiger Weise her zustellen ist.Claim 1, namely the acoustoelek according to the invention tronic component, solves the basis of the invention The problem and the procedural claims indicate how a Component according to the invention in a particularly favorable manner is to be delivered.
Das akustoelektronische Bauelement gemäß Anspruch 1 ist ein bereits verwendungsfähiger Chip. Ein Verfahren zur Herstellung eines solchen Chip besteht darin, zunächst auf einem Wafer eine Vielzahl derartiger Chips mit Hilfe der anzuwendenden technolo gischen Maßnahmen herzustellen und den Wafer dann in die Chips gemäß Anspruch 1 zu zerteilen. Die Größe derartiger Chips kann in der Größenordnung um 10 bis 20 mm2 liegen. Ein erfindungsgemäßes Chip kann (insbesondere für eine Oberflächen wellen-Reflektorstruktur) auch eine Größe von mehreren cm2 haben. Extrem große erfindungsgemäße Bauelemente können daher auch als Einzelchips hergestellt sein, wobei für deren Herstellung das abschließende Zerteilen eines Wafers entfällt.The acoustoelectronic component according to claim 1 is an already usable chip. A method for producing such a chip consists in first producing a large number of such chips on a wafer with the aid of the technological measures to be applied and then dividing the wafer into the chips according to claim 1. The size of such chips can be on the order of 10 to 20 mm 2 . A chip according to the invention can also have a size of several cm 2 (in particular for a surface wave reflector structure). Extremely large components according to the invention can therefore also be produced as individual chips, the final dicing of a wafer being omitted for their production.
Ein akustoelektronisches Bauelement der Erfindung umfaßt als Chip wenigstens eine Oberflächenwellenanordnung mit elektroaku stischen Wandlern und ggfs. Reflektorstrukturen und wenigstens eine elektronische Halbleiterschaltung zur elektroakustischen Oberflächenwellenanregung und/oder zur elektrischen Signalauswertung des Ausgangssignals der jeweiligen Oberflächenwellenanordnung. Die integrierte Bauweise des erfindungsgemäßen Bauelements ist so ausgeführt, daß ein Träger vorhanden ist, der auch die Funktion des Substrats einer üblichen Oberflächenwellenanordnung hat, nämlich daß in bzw. auf seiner Oberfläche die Ausbreitung der vorgesehenen Oberflächenwelle erfolgt. Die Bemessung ist so gewählt, daß dazu ein Anteil der Oberfläche des Trägers ausreicht. Quarz, Lithiumniobat und -tantalat sind dafür bevorzugte Materialien.An acoustoelectronic component of the invention comprises as Chip at least one surface acoustic wave arrangement with electroaku static transducers and possibly reflector structures and at least an electronic semiconductor circuit for electroacoustic Surface wave excitation and / or for electrical Signal evaluation of the output signal of the respective Surface wave arrangement. The integrated design of the Component according to the invention is designed such that a carrier is present, which also the function of the substrate one usual surface wave arrangement, namely that in or on its surface the spread of the intended Surface wave occurs. The design is chosen so that a portion of the surface of the carrier is sufficient for this. Quartz, Lithium niobate and tantalate are preferred materials for this.
Auf anderen Anteilen der Oberfläche des Trägers befindet sich ein Schichtaufbau, der eine Halbleiterkristallschicht umfaßt. Diese Halbleiterkristallschicht ist so ausgeführt bzw. präpariert, daß sie in üblicher Weise für übliche elektronische Schaltungen zu verwenden ist. Das erfindungsgemäße akustoelek tronische Bauelement besitzt Leiterbahn- und/oder Bonddraht-Ver bindungen zwischen der elektronischen Halbleiterschaltung und der Oberflächenwellenanordnung (und zu Anschlußkontakten für äußere Anschlüsse des Bauelement-Chips).Located on other portions of the surface of the carrier a layer structure comprising a semiconductor crystal layer. This semiconductor crystal layer is designed or prepares them in the usual way for usual electronic Circuits to be used. The acoustoelek according to the invention tronic component has conductor track and / or bond wire Ver bonds between the electronic semiconductor circuit and the surface wave arrangement (and to contacts for external connections of the component chip).
Der Schichtaufbau ist ursprünglich auf einem Wafer, insbeson dere aus Halbleitermaterial, hergestellt. Der erwähnte Schichtaufbau umfaßt eine Halbleiterschicht für die integrierte Schaltung.The layer structure is originally on a wafer, in particular made of semiconductor material. The one mentioned Layer structure comprises a semiconductor layer for the integrated Circuit.
Als für die technologische Herstellung des Bauelement-Chips wichtig ist, eine "Trennschicht" oder "-zone", vorzusehen. Diese Trennschicht ist zum Trennen bzw. Abheben des Schicht aufbaues von dem Wafer vorgesehen. Sie kann ein Bestandteil des Schichtaufbaus, z.B. eine Ätzstoppschicht für anisotropes Ätzen, sein. Ätzstoppschichten sind in der Halbleitertechnologie wohlbekannt. Bei Silizium eignet sich für eine Ätzstoppschicht in besonderer Weise Siliziumdioxid, das z.B. thermisch auf der Oberfläche eines Siliziumwafers hergestellt worden ist. Eine andere Schicht für selektives Ätzen ist eine z.B. stark dotierte Schicht des verwendeten Halbleitermaterials, wobei sich das Halbleitermaterial sehr effektiv ätzen läßt und dieses dotierte Halbleitermaterial weitestgehend ätzresistent bezüg lich der verwendeten Ätze ist. Ein ähnliches Verfahren eine Ätzstoppschicht zu nutzen ist bei III-V-Halbleitermaterial die Anwendung eines Hetero-Schichtaufbaus aus z.B. Galliumarsenid und Galliumaluminiumarsenid. Beide Materialien haben gegenüber einigen bekannten Ätzen außerordentlich stark unterschiedliche Ätzrate. Auch ist das sogennannte SIMOX-Verfahren bekannt, bei dem implantierter Sauerstoff unter Anwendung von Erwärmung zu einer Siliziumdioxidschicht innerhalb eines Siliziumhalblei terkörpers führt. Weitere Einzelheiten solcher technologischer Verfahren sind dem Fachmann aus dem einschlägigen Schrifttum bekannt.As for the technological manufacture of the component chip it is important to provide a "separation layer" or "zone". This separation layer is for separating or lifting off the layer Structure provided by the wafer. It can be part of the Layer structure, e.g. an etch stop layer for anisotropic Etching, be. Etch stop layers are in semiconductor technology well known. Silicon is suitable for an etch stop layer in a special way silicon dioxide, e.g. thermally on the Surface of a silicon wafer has been produced. A another layer for selective etching is e.g. strong doped layer of the semiconductor material used, wherein the semiconductor material can be etched very effectively and this doped semiconductor material largely resistant to etching is the etching used. A similar procedure one The use of an etch stop layer is the case with III-V semiconductor material Application of a hetero-layer structure from e.g. Gallium arsenide and gallium aluminum arsenide. Both materials have opposite some known etch extremely different Etch rate. The so-called SIMOX process is also known at the implanted oxygen using warming a silicon dioxide layer within a silicon semi-layer body leads. More details of such technological Procedures are known to those skilled in the relevant literature known.
Wichtig ist für die vorliegende Erfindung, daß das Halbleitermaterial des Halbleitersubstrats, auf dem ursprünglich der Schichtaufbau erzeugt worden ist, entfernt werden kann und die dementsprechend entstehende Fläche des verbleibenden dünnen Schichtaufbaus außerordentlich eben ist.It is important for the present invention that Semiconductor material of the semiconductor substrate on which originally the layer structure was removed can be and the resulting area of the remaining thin layer structure is extremely flat.
Ggfs. wird die im Zusammenhang mit dem Transfer dieses erwähnten Schichtaufbaus ein Hilfsträger zusätzlich verwendet, der die Stabilität des Schichtaufbaus solange in ausreichender Weise unterstützt, bzw. gewährleistet, bis dieser Schichtaufbau auf das Substrat der Oberflächenwellenanordnung (als neuer Träger des Chips) übertragen worden ist.If necessary. will be related to the transfer of this an auxiliary carrier used in addition, of the stability of the layer structure as long as sufficient Way supports or ensures until this layer structure on the substrate of the surface acoustic wave device (as a new one Carrier of the chip) has been transmitted.
Wie vorangehend angedeutet, wird also ein sehr dünner Halblei ter-Schichtaufbau auf das Oberflächensubstrat aus z.B. Quarz, Lithiumniobat, Lithiumtantalat und dergleichen übertragen und nach dem Prinzip des bekannten Waferbondens wird der die Er findung bildende Monolith des Bauelements hergestellt.As indicated above, it becomes a very thin semi-lead ter layer structure on the surface substrate from e.g. Quartz, Lithium niobate, lithium tantalate and the like transferred and According to the principle of the well-known wafer bonding, the Er invention forming monolith of the device.
Die Bondkräfte können Van-der-Waals-Kräfte sein. Durch An wendung von Druck bei erhöhter Temperatur kann eine Verbesserung der Haftung zwischen dem Oberflächenwellensubs trat als neuem Träger und dem Schichtaufbau erzielt werden. Ein Kleben wird mit einer sehr dünnen Klebstoffschicht ausgeführt.The bond forces can be Van der Waals forces. By To application of pressure at elevated temperature can be a Improve the adhesion between the surface wave subs entered as a new carrier and the layer structure can be achieved. A Gluing is carried out with a very thin layer of glue.
Wie bereits oben erwähnt und insbesondere für kleine erfin dungsgemäße akustoelektronische Bauelementchips ist es ratio nell, von ganzen Wafern auszugehen, bzw. solche zu verwenden, die eine Vielzahl der herzustellenden akustoelektronischen Bauelementchips umfassen, und den jeweiligen Wafer dann in diese Chips zu zerteilen. In diesem Zusammenhang ist von Interesse, von dem ursprünglichen Halbleiter-Wafer, auf dem der Schichtaufbau hergestellt worden ist und der dann durch das Ätzen entfernt worden ist, einen mechanisch stabilisierenden Rand stehen zu lassen. Bei dieser Vorgehensweise stellt der weiterzuverwendende Schichtaufbau mit der Halbleiterschicht und der darin enthaltenen elektronischen Schaltung eine "Haut" dar, die von dem verbleibenden Rand des Halbleiterwafers wie von einem Ring gehalten wird.As mentioned above and especially for small inventions According to the acoustoelectronic component chips, it is ratio nell to start with whole wafers or to use them, a variety of acoustoelectronic to be manufactured Component chips include, and then the respective wafer in to slice those chips. In this context, Interest, from the original semiconductor wafer on which the Layer structure has been produced and then by the Etching has been removed, a mechanically stabilizing Let the edge stand. With this procedure, the Layer structure to be used with the semiconductor layer and the electronic circuit contained in it represents a "skin", that of the remaining edge of the semiconductor wafer like one Ring is held.
Diese Haut bzw. der Schichtaufbau und das Oberflächenwellen- Substrat werden dann durch das schon erwähnte Waferbonden miteinander verbunden. Bekannt sind dazu jedoch auch Sinterverfahren und sinterähnliche Verfahren. Für diese Ver bindung kann auch z.B. Klebstoff verwendet sein.This skin or the layer structure and the surface wave The substrate is then covered by the wafer bonding mentioned above connected with each other. However, this is also known Sintering and sintering-like processes. For this ver binding can also e.g. Glue used.
Der gemäß dem voranstehenden Verfahrensablauf hergestellte Monolith, bestehend aus dem Oberflächenwellensubstrat als neuem Träger und dem darauf gebondeten Schichtaufbau mit dem Halbleitermaterial und der darin enthaltenen elektronischen Schaltung wird z.B. wie folgt weiterverarbeitet: Es werden Flächenanteile der Bondfläche des Oberflächenwellensubstrats freigelegt, d.h. es werden Flächenanteile des Schichtaufbaus entfernt. Bezogen auf den ganzen Wafer werden dementsprechend viele Fenster in dem ganzflächigen Schichtaufbau erzeugt. Diese freigelegten Flächen bzw. Fenster dienen dazu, auf der Substratoberfläche der Oberflächenwellenanordnung die Oberflächenwellenstrukturen nach bekannten Verfahrensschritten herzustellen. Z.B. kann dort eine Filterstruktur, bestehend aus wenigstens zwei Wandlern, realisiert sein. Eine solche Oberflächenwellenstruktur kann auch eine Resonatorstruktur mit Wandler- und Reflektorstrukturen sein. Solche Strukturen sind hinlänglich in den verschiedensten Ausgestaltungen bekannt. Die Strukturen sind in der Regel photolithographisch hergestellte Strukturen. The one produced according to the above procedure Monolith consisting of the surface wave substrate as new Carrier and the layer structure bonded to it with the Semiconductor material and the electronic contained therein Circuit is e.g. processed as follows: There are areas of the bond area of the Surface wave substrate exposed, i.e. it will Surface portions of the layer structure removed. Based on the accordingly, there are many windows in the whole wafer full-surface layer structure generated. These exposed areas or windows are used on the substrate surface Surface wave arrangement according to the surface wave structures to produce known process steps. E.g. can there be one Filter structure consisting of at least two transducers, be realized. Such a surface wave structure can also a resonator structure with transducer and Be reflector structures. Such structures are adequate in various designs known. The structures are usually structures made by photolithography.
Die jeweils in Frage kommenden elektronischen Halbleiterschal tungen werden in der Halbleiterschicht des Schichtaufbaus her gestellt, und zwar solange der Schichtaufbau noch monolithischer Anteil des Wafers ist. Dieses ist zumindest eine sehr günstige Vorgehensweise. Die elektronischen Schaltungen mit dem aktiven und passiven Funktionen werden in herkömmlicher Technologie hergestellt. Es können Hochfrequenz-Analog und/oder -Digitalschaltungen sein, die mit der Oberflächenwellenanord nung zu einer elektronischen Funktionseinheit verbunden werden. Die Plazierung der jeweiligen elektronischen Schaltung und der Ort der jeweiligen Oberflächenwellenstruktur eines betreffenden Bauelementchips sind aufeinander abgestimmt zu wählen. Insbesondere sind möglichst günstige Anschlußverbindungen zwischen der elektronischen Schaltung und der Oberflächenwel lenstruktur zu erzielen. Eine derartige Anpassung ist für denjenigen Fachmann kein Problem, der die obenbeschriebene Erfindung zur Kenntnis genommen hat.The electronic semiconductor scarf in question are made in the semiconductor layer of the layer structure as long as the layer structure is even more monolithic Share of the wafer is. This is at least a very cheap one Method. The electronic circuits with the active and passive functions are in conventional technology produced. It can be high-frequency analog and / or -Digital circuits to be with the surface wave arrangement be connected to an electronic functional unit. The placement of the respective electronic circuit and the Location of the respective surface wave structure of a particular one Component chips must be selected to match each other. In particular, the cheapest possible connections are between the electronic circuit and the surface world to achieve len structure. Such an adjustment is for no problem for those skilled in the art who have described the above Invention has noted.
Nachfolgend werden Einzelheiten für weitere technologische Aus gestaltungen angegeben, soweit sie nicht oben bereits erwähnt oder ausführlich beschrieben worden sind.Below are details for further technological out designs specified, unless already mentioned above or have been described in detail.
Eine Ätzstoppschicht aus Siliziumdioxid, z.B. auch hergestellt nach dem SIMOX-Verfahren, oder als hochdotierte Halbleiter schicht gewährleistet, daß der Halbleiter-Wafer so abgeätzt werden kann, daß der zuvor auf dem Halbleiter-Wafer hergestellte Schichtaufbau dann eine ebene Ätzfläche für die Verbindung dieses Schichtaufbaus mit der Oberfläche des Oberflächenwellensubstrats besitzt.An etch stop layer made of silicon dioxide, e.g. also made according to the SIMOX process, or as highly doped semiconductors layer ensures that the semiconductor wafer is etched that the previously on the semiconductor wafer manufactured layer structure then a flat etching surface for the Connection of this layer structure with the surface of the Has surface wave substrate.
Ein weiteres Verfahren, das eine entsprechend ebene Bond fläche des Schichtaufbaus liefert ist das "lift-off-Verfahren" nach Yablonowitch, (Appl. Phys. Lett. 51 (1987), pp. 2222-2224), mit dem das Abheben des Schichtaufbaus bzw. der Halbleiterschicht vom ursprünglichen Halbleitersubstrat bzw. Wafer zu erreichen ist. Another method that provides a correspondingly flat bonding surface of the layer structure is the "lift-off method" according to Yablonowitch, (Appl. Phys. Lett. 51 (1987), pp. 2222-2224), with which the layer structure is lifted off or the semiconductor layer can be reached from the original semiconductor substrate or wafer.
Es kann auch das CLEFT-Verfahren angewendet werden. Einzel heiten hierzu sind zu entnehmen aus Conf. Record of the l5th IEEE Photovoltaic Specialists Conf. Kissimmee (IEEE New York (1981) S. 666-672). Für dieses Verfahren genügt es, daß der "Schichtaufbau" im Sinne der Erfindung aus nur noch deren Halbleiterschicht besteht, die allein auf die Oberfläche des Oberflächenwellen-Substrats zu übertragen ist. Allen unter die Erfindung fallenden Ausgestaltungen ist gemeinsam, daß der Monolith des erfindungsgemäßen akustoelektronischen Bauelements ein für eine Oberflächenwellenanordnung optimal ausgewähltes Substratmaterial umfaßt, daß für die elektronische Schaltung eine für diesen Zweck ausreichend dicke Halbleiterschicht vorhanden ist, die einen Anteil der Oberfläche des Oberflächenwellen-Substratkörpers bedeckt, daß sich in dieser Halbleiterschicht die notwendigen elektronischen Schaltungen befinden und daß ein Anteil der Oberfläche des Oberflächen wellen-Substrats für die Herstellung der erforderlichen Oberflächenwellenstrukturen zur Verfügung steht. Ein erfindungsgemäßer akustoelektronischer Bauelementchip kann preiswert in großen Stückzahlen hergestellt werden, da er von großen Halbleiterwafern ausgehend, hergestellt wird. Das Ober flächenwellen-Substrat ist vorzugsweise in praktisch gleicher Größe wie der Wafer bemessen.The CLEFT method can also be used. Single For details, see Conf. Record of the l5th IEEE Photovoltaic Specialists Conf. Kissimmee (IEEE New York (1981) pp. 666-672). For this process it is sufficient that the "Layer structure" in the sense of the invention from only its Semiconductor layer consists only on the surface of the Surface wave substrate is to be transmitted. Everyone under the Common features of the invention that the Monolith of the acoustoelectronic component according to the invention one optimally selected for a surface wave arrangement Substrate material includes that for the electronic circuit a sufficiently thick semiconductor layer for this purpose is present, which is a proportion of the surface of the Surface wave substrate body covered that in this Semiconductor layer the necessary electronic circuits located and that a portion of the surface of the surface waves substrate for the production of the necessary Surface wave structures are available. A acoustoelectronic component chip according to the invention can can be inexpensively manufactured in large quantities because of starting from large semiconductor wafers. The waiter Surface wave substrate is preferably practically the same Dimensioned like the wafer.
Weitere Erläuterungen der Erfindung gehen aus der nachfolgenden Beschreibung zu den beigefügten Figuren hervor.Further explanations of the invention are given in the following Description to the attached figures.
Fig. 1 zeigt ein erfindungsgemäßes bzw. nach der Erfindung her gestelltes akustoelektronisches Bauelement 1 als Einzelchip. Es sei darauf hingewiesen, daß die Fig. 1 eine Darstellung mit mindestens um eine Größenordnung kleinerem Maßstab ist, als er für die nachfolgenden, die Verfahrensschritte deutlicher machenden weiteren Figuren gewählt worden ist. Jeweils ist die Dicke weit übertrieben groß wiedergegeben. Fig. 1 shows an inventive or according to the invention forth posed akustoelektronisches component 1 as a single chip. It should be pointed out that FIG. 1 is a representation with a scale that is at least one order of magnitude smaller than that chosen for the subsequent figures that make the method steps clearer. In each case, the thickness is shown in an exaggeratedly large manner.
Mit 2 ist der Träger des Bauelements 1 bezeichnet, der auch das Oberflächenwellensubstrat ist. Der oben erwähnte Schichtaufbau ist mit 3 bezeichnet und besteht z.B. aus einer oben erläuterten Ätzstoppschicht 31, mit der dieser Schichtaufbau 3 auf der Oberfläche des Trägers 2 aufliegt, und aus der darüberliegenden Halbleiterschicht 32. Diese Halbleiterschicht 32 ist für die integrierten Schaltungen 41, 42 des Bauelementes vorgesehen. Der Träger 2 hat eine Dicke von z.B. 0,5 mm. 2 with the carrier of the component 1 is designated, which is also the surface wave substrate. The above-mentioned layer structure is denoted by 3 and consists, for example, of an etching stop layer 31 explained above, with which this layer structure 3 rests on the surface of the carrier 2 , and of the semiconductor layer 32 lying thereover. This semiconductor layer 32 is provided for the integrated circuits 41 , 42 of the component. The carrier 2 has a thickness of, for example, 0.5 mm.
In dem mit 5 bezeichneten Fenster, das sich in dem Schichtauf bau 3 befindet, ist die Oberfläche 21 des Trägers 2, d.h. die Oberfläche 21 des Oberflächenwellensubstrats freigelegt. Mit 61 und 62 sind zwei Wandlerstrukturen bezeichnet, die lediglich prinzipiell auf die Oberflächenwellenanordnung des erfindungsgemäßen Bauelements hinweisen sollen. Mit 71, 171 bzw. mit 72 und 172 sind Leiterbahnen bezeichnet, mit denen die Sammelschienen der Wandlerstrukturen 61 bzw. 62 mit den ihnen zugeordneten elektronischen Schaltungen 41 bzw. 42 elektrisch verbunden sind. Mit 81 und 82 sind Anschlußleiterpaare der elektronischen Schaltungen 41 und 42 bezeichnet.In the window labeled 5 , which is in the layer structure 3 , the surface 21 of the carrier 2 , ie the surface 21 of the surface wave substrate, is exposed. 61 and 62 designate two transducer structures which are only intended to indicate in principle the surface wave arrangement of the component according to the invention. 71 , 171 and 72 and 172 denote conductor tracks with which the busbars of the converter structures 61 and 62 are electrically connected to the electronic circuits 41 and 42 assigned to them. With 81 and 82 pairs of leads of the electronic circuits 41 and 42 are designated.
Fotolithographisch strukturiert aufgebrachte Leiterbahnen können dann problemlos verwendet werden, wenn, z.B. durch eine Klebschicht zwischen dem Oberflächensubstrat 2 und dem Schichtaufbau 3 keinerlei Spalt vorliegt oder entstehen kann, der eine Leiterbahn durchtrennen könnte.Printed conductor tracks applied in a structured manner can then be used without any problems if, for example, there is no gap between the surface substrate 2 and the layer structure 3 , or there is no gap that could cut through a conductor track.
Fig. 2 zeigt eine Schnittansicht eines üblichen runden Halblei terwafers 103, gesehen von schräg oben. Mit 3 ist der auf diesem Halbleiterwafer gemäß Verfahrensschritten der Erfindung hergestellte Schichtaufbau mit einer Ätzstoppschicht 31 als "Trennschicht" und der Halbleiterschicht 32 bezeichnet. In der Darstellung der Fig. 2 sind auf der Oberfläche der Halbleiterschicht 32 rechteckige Abgrenzungen zu erkennen, die nach dem Zerteilen des Wafers 103 den einzelnen Bauelement-Chips der Fig. 1 entsprechen. Innerhalb dieser rechteckig abgegrenzten Bereiche wird die Halbleiterschicht nach an sich bekannten technologischen Schritten mit den elektronischen integrierten Schaltungen 41 und 42 versehen. Der Wafer 103 hat eine Dicke von z.B. 150 bis 200 µm und die Halbleiterkristall schicht 3 ist etwa 10 bis 50 µm dick. Fig. 2 shows a sectional view of a conventional round semiconductor wafer 103 , seen from obliquely above. 3 denotes the layer structure produced on this semiconductor wafer in accordance with method steps of the invention with an etching stop layer 31 as the “separating layer” and the semiconductor layer 32 . In the illustration of Fig. 2 can be seen 32 rectangular boundaries on the surface of the semiconductor layer corresponding to the division of the wafer 103 to the individual device chips in FIG. 1. Within these rectangularly delimited areas, the semiconductor layer is provided with the electronic integrated circuits 41 and 42 according to known technological steps. The wafer 103 has a thickness of, for example, 150 to 200 μm and the semiconductor crystal layer 3 is approximately 10 to 50 μm thick.
Fig. 3 zeigt ein weiteres Stadium des erfindungsgemäßen Herstellungsverfahrens. Die Darstellung der Fig. 3 ist nur eine Frontansicht des Schnittes der Fig. 2. In der Fig. 3 ist das Ergebnis gezeigt, daß nach Abätzen des Wafers 103 erzielt ist. Im ganzen mittleren Bereich des Schichtaufbaus 3 ist der Wafer bis an die ebene Fläche 123 der Ätzstoppschicht 31 weggeätzt. Jedoch hat man von dem Wafer 103 einen Rand 113 stehenlassen, der ein Verstärkungsring für die Unterstützung des verbliebenen, dünnen Schichtaufbaus 3 ist. In Fig. 4 ist in mit der Fig. 3 übereinstimmender Ansicht der Schnitt einer kreisförmigen Trägerscheibe 102 gezeigt, die aus dem Material des Substrats der Oberflächenwellenanordnung, d.h. aus dem Material des Trägers 2 der Fig. 1 besteht. Diese Scheibe 102 wird in die durch das Abätzen des Materials des Wafers 103 entstandene "Aussparung" 133 innerhalb des Ringes 113 eingefügt. Die Oberfläche 21 der Scheibe 102 wird mit der in den Fig. 2 und 3 unteren Seite 123 des Schichtaufbaus 3 verbunden, z.B. mittels nicht dargestellten Klebstoffs oder durch an sich bekanntes Waferbonding. Fig. 5 zeigt das nach diesem Einfügen der Scheibe 102 erreichte Ergebnis. Die Scheibe 102 ist jetzt der neue Träger des Schichtaufbaus 3 und der Rand 113 ist bereits entfernt. Fig. 3 shows a further stage of the manufacturing process according to the invention. The illustration of FIG. 3 is a front view of the section of FIG. 2. In FIG. 3, the result is shown that is achieved by etching the wafer 103rd In the entire central region of the layer structure 3 , the wafer is etched away as far as the flat surface 123 of the etching stop layer 31 . However, an edge 113 has been left of the wafer 103 , which is a reinforcement ring for the support of the remaining thin layer structure 3 . FIG. 4 shows, in a view corresponding to FIG. 3, the section of a circular carrier disk 102 , which consists of the material of the substrate of the surface wave arrangement, ie of the material of the carrier 2 of FIG. 1. This disk 102 is inserted into the “recess” 133 formed in the ring 113 by the etching off of the material of the wafer 103 . The surface 21 of the pane 102 is connected to the lower side 123 of the layer structure 3 in FIGS. 2 and 3, for example by means of an adhesive (not shown) or by wafer bonding known per se. Fig. 5 shows the result reached 102 after this insertion of the disc. The pane 102 is now the new carrier of the layer structure 3 and the edge 113 has already been removed.
Ein weiterer Verfahrensschritt ist das insbesondere photolitho graphisch strukturierte Herstellen der Fenster 5 in der Halbleiterschicht 32 an den Stellen innerhalb der den Bauele mentchips 1 entsprechenden Rechtecke der Fig. 2, nämlich wo gemäß Fig. 1 jeweils Oberflächenwellenanordnungen auf der Oberfläche 21 der Scheibe 102 herzustellen sind.A further process step is the production of the windows 5 in the semiconductor layer 32, in particular photolithographically structured, at the locations within the rectangles corresponding to the component chips 1 of FIG. 2, namely where surface wave arrangements on the surface 21 of the pane 102 are to be produced according to FIG. 1 .
Eine alternative Vorgehensweise ist, die Oberflächenwellen strukturen 61, 62 schon vor dem Verbinden der (als Oberflä chenwellensubstrat dienenden) Trägerscheibe 102 mit dem Schichtaufbau 3 auf der Oberfläche 21 der Trägerscheibe 102 (an vorzugebenden Orten) herzustellen. Auch kann der Schichtaufbau 3 schon vor diesem Verbinden mit den jeweiligen Fenstern 5 versehen sein. Alternativ dazu können die Fenster 5 auch nach dem Verbinden, z.B. durch Ätzen, hergestellt werden. An alternative procedure is to produce the surface wave structures 61 , 62 even before connecting the carrier disk 102 (serving as surface surface substrate) to the layer structure 3 on the surface 21 of the carrier disk 102 (at predetermined locations). The layer structure 3 can also be provided with the respective windows 5 before this connection. Alternatively, the windows 5 can also be produced after the connection, for example by etching.
Die Oberflächenwellenstrukturen schon vor dem Verbinden, die Fenster erst nach dem Verbinden herzustellen, ermöglichen es, eine spezielle Ausgestaltung zu realisieren. Diese umfaßt, daß sich die Halbleiterschicht 32 jeweils noch über einen Anteil einer jeweiligen Oberflächenwellenstruktur erstreckt. Bei einer solchen Ausgestaltung können dann die obengenannten elektrisch leitenden Verbindungen (zwischen jeweils einer Oberflächenwellenstruktur 61, 62 und einer integrierten Schaltung 41, 42) auch Durchkontaktierungen sein, die durch die Halbleiterschicht 32 hindurch bis auf eine Stelle einer Ober flächenwellenstruktur 61, 62 reichen. Fig. 6 zeigt in einem Aus schnitt mit einer Schnittansicht eine solche Durchkontaktierung 72 als elektrisch leitende Verbindung zwischen (wenigstens dem Anschlußpad) der einen Sammelschiene (bus bar) der Oberflächen wellenstruktur 62 und der integrierten Schaltung 42. Im Bereich 143 der Fig. 6 erstreckt sich der Schichtaufbau 3 bis mindestens über einen solchen Anschlußpad der Oberflächenwel lenstruktur 62.The surface wave structures before the connection, the windows only after the connection, make it possible to implement a special configuration. This includes that the semiconductor layer 32 still extends over a portion of each surface wave structure. In such an embodiment, the above-mentioned electrically conductive connections (between a respective surface wave structure 61 , 62 and an integrated circuit 41 , 42 ) can also be plated-through holes which extend through the semiconductor layer 32 to a location of a surface wave structure 61 , 62 . Fig. 6 shows a section from a sectional view of such a via 72 as an electrically conductive connection between (at least the connection pad) the one busbar (bus bar) of the surface wave structure 62 and the integrated circuit 42nd In the region 143 of FIG. 6, the layer structure 3 extends to at least one such connection pad of the surface structure 62 .
Das nachfolgende Zerteilen der mit den integrierten Elektronik schaltungen 41, 42 und mit den Oberflächenanordnungen 61, 62 versehenen Ausführung nach Fig. 5 ergibt die Bauelemente-Chips nach Fig. 1.The subsequent division of the circuitry with the integrated electronics 41 , 42 and with the surface arrangements 61 , 62 provided in FIG. 5 results in the component chips in FIG. 1st
Claims (21)
wobei dieses Bauelement in integrierter Bauweise mit einem Träger (2) ausgeführt ist,
wobei der Träger (2) auch das Substrat der Oberflächenwellen anordnung (61,62) ist,
wobei sich auf der Oberfläche (21) des Trägers (2) bereichs weise ein Schichtaufbau (3) mit einer für integrierte Halbleiterschaltungen (41, 42) verwendbaren Halbleiterkristallschicht (32) befindet,
wobei ein Flächenanteil (5) der Oberfläche (21) des Trägers (2) frei von diesem Schichtaufbau (3) ist und sich in diesem Flächenanteil (5) wenigstens ein Anteil der Oberflächenwellen struktur (61, 62) auf der Oberfläche (21) des Trägers befindet,
wobei elektrische Verbindungen (71, 171; 72, 172) zur elektrisch leitenden Verbindung zwischen der Oberflächenwellenstruktur (61, 62) und der integrierten Halbleiterschaltung (41, 42) vorgesehen sind und
wobei der Träger (2) und der Schichtaufbau (3) zu einem Monolithen miteinander verbunden sind.1. Acoustic electronic component with a surface wave arrangement ( 61, 62 ) and with an integrated semiconductor circuit ( 41, 42 ) for operating the surface wave arrangement,
this component being designed in an integrated construction with a carrier ( 2 ),
the carrier ( 2 ) also being the substrate of the surface wave arrangement ( 61, 62 ),
A layer structure ( 3 ) with a semiconductor crystal layer ( 32 ) that can be used for integrated semiconductor circuits ( 41 , 42 ) is located on the surface ( 21 ) of the carrier ( 2 ),
wherein an area portion ( 5 ) of the surface ( 21 ) of the carrier ( 2 ) is free of this layer structure ( 3 ) and in this area portion ( 5 ) there is at least a portion of the surface wave structure ( 61 , 62 ) on the surface ( 21 ) of the Carrier is located
wherein electrical connections ( 71 , 171 ; 72 , 172 ) are provided for the electrically conductive connection between the surface wave structure ( 61 , 62 ) and the integrated semiconductor circuit ( 41 , 42 ) and
the carrier ( 2 ) and the layer structure ( 3 ) being connected to one another to form a monolith.
auf der Oberfläche eines Wafers (103) aus Halbleitermaterial werden eine Trennschicht (31) und darauf eine Halbleiterkristallschicht (32) als ein Schichtaufbau (3) er zeugt,
in der Halbleiterkristallschicht (32) werden für eine Vielzahl solcher Bauteile an vorgegebenen Stellen integrierte Halb leiterschaltungen (41, 42) hergestellt und Bereiche für Fenster- Öffnungen (5) in diesem Schichtaufbau für eine Oberflächenwel lenanordnung (61, 62) vorgesehen, wobei die Plazierung der inte grierten Halbleiterschaltungen und das Fenster (5) für ein jeweiliges Bauelement aufeinander abgestimmt vorgegeben sind, von der Rückseite des Wafers (103) wird zumindest im mittleren Bereich des Wafers das Material das Wafers (103) bis auf eine durch die Trennschicht definierte ebene Fläche (123) entfernt, der verbleibende Schichtaufbau (3) wird mit seiner ebenen Fläche (123) auf eine Trägerscheibe (102) transferiert und mit dessen Oberfläche (21) fest verbunden,
im Bereich der Fenster (5) des Schichtaufbaus (3) werden die Oberflächenwellenstrukturen (61, 62) hergestellt und elektrisch leitende Verbindungen (71, 171; 72, 172) zur Verbindung dieser Strukturen mit den integrierten Halbleiterschaltungen (41, 42) in der Halbleiterkristallschicht (32) geschaffen und es wird die Trägerscheibe (102) in die einzelnen Träger (2) und damit in die akustoelektronischen Bauelemente (Fig. 1) nach Anspruch 1 zerteilt.8. A method for producing an acoustoelectronic component according to one of claims 1 to 7 with the following method steps:
on the surface of a wafer ( 103 ) made of semiconductor material, a separating layer ( 31 ) and then a semiconductor crystal layer ( 32 ) as a layer structure ( 3 ) are produced,
In the semiconductor crystal layer ( 32 ) integrated semiconductor circuits ( 41 , 42 ) are produced for a variety of such components at predetermined locations and areas for window openings ( 5 ) in this layer structure for a surface shaft lenanordnung ( 61 , 62 ) are provided, the placement the integrated semiconductor circuits and the window ( 5 ) for a respective component are matched to one another, from the back of the wafer ( 103 ) the material of the wafer ( 103 ) is at least in the middle region of the wafer except for a flat surface defined by the separating layer ( 123 ) removed, the remaining layer structure ( 3 ) is transferred with its flat surface ( 123 ) to a carrier disc ( 102 ) and firmly connected to its surface ( 21 ),
In the area of the windows ( 5 ) of the layer structure ( 3 ), the surface wave structures ( 61 , 62 ) are produced and electrically conductive connections ( 71 , 171 ; 72 , 172 ) for connecting these structures to the integrated semiconductor circuits ( 41 , 42 ) in the semiconductor crystal layer ( 32 ) created and the carrier disc ( 102 ) is divided into the individual carriers ( 2 ) and thus into the acoustoelectronic components ( Fig. 1) according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19893922671 DE3922671A1 (en) | 1989-07-10 | 1989-07-10 | Acousto-electronic device with surface wave arrangement - and IC on support, with layer structure with semiconductor crystal layer on another part of support |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19893922671 DE3922671A1 (en) | 1989-07-10 | 1989-07-10 | Acousto-electronic device with surface wave arrangement - and IC on support, with layer structure with semiconductor crystal layer on another part of support |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3922671A1 true DE3922671A1 (en) | 1991-01-24 |
Family
ID=6384678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19893922671 Withdrawn DE3922671A1 (en) | 1989-07-10 | 1989-07-10 | Acousto-electronic device with surface wave arrangement - and IC on support, with layer structure with semiconductor crystal layer on another part of support |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3922671A1 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0531985A1 (en) | 1991-09-12 | 1993-03-17 | Matsushita Electric Industrial Co., Ltd. | Electro-acoustic hybrid integrated circuit and manufacturing method thereof |
| US5299247A (en) * | 1991-10-15 | 1994-03-29 | U.S. Philips Corporation | Signal processing device having frequency-adaptive sampling |
| EP0591918A1 (en) * | 1992-10-05 | 1994-04-13 | Matsushita Electric Industrial Co., Ltd. | Electro-acoustic hybrid integrated circuit and manufacturing method thereof |
| US5548178A (en) * | 1992-07-08 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric vibrator and manufacturing method thereof |
| US5668057A (en) * | 1991-03-13 | 1997-09-16 | Matsushita Electric Industrial Co., Ltd. | Methods of manufacture for electronic components having high-frequency elements |
| US5747857A (en) * | 1991-03-13 | 1998-05-05 | Matsushita Electric Industrial Co., Ltd. | Electronic components having high-frequency elements and methods of manufacture therefor |
| US5771555A (en) * | 1993-11-01 | 1998-06-30 | Matsushita Electric Industrial Co., Ltd. | Method for producing an electronic component using direct bonding |
| US5847489A (en) * | 1993-01-25 | 1998-12-08 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric device and a package |
| US6120917A (en) * | 1993-12-06 | 2000-09-19 | Matsushita Electric Industrial Co., Ltd. | Hybrid magnetic substrate and method for producing the same |
| WO2004004020A2 (en) * | 2002-06-28 | 2004-01-08 | Siemens Aktiengesellschaft | Integrated circuit on a quartz substrate |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3523200A (en) * | 1968-02-28 | 1970-08-04 | Westinghouse Electric Corp | Surface wave piezoelectric resonator |
| DE2460653A1 (en) * | 1973-12-28 | 1975-07-10 | Texas Instruments Inc | METHOD OF ETCHING SILICON |
| GB1486278A (en) * | 1973-12-28 | 1977-09-21 | Thomson Csf | Device for the scanning of an array of sensors |
| DE2723669A1 (en) * | 1976-05-27 | 1977-12-08 | Motorola Inc | PROGRAMMABLE FILTER |
| DE2926372A1 (en) * | 1978-06-29 | 1980-01-17 | Thomson Csf | SOUND DEVICE FOR HIGH FREQUENCY SIGNALS, ESPECIALLY FOR THE CORRELATION OF TWO HIGH FREQUENCY SIGNALS, METHOD FOR PRODUCING THE DIODE NETWORK USED IN SUCH A DEVICE AND SOUND CORRELATION DEVICE WITH A SINGLE DEVICE |
| DE3005179A1 (en) * | 1979-02-12 | 1980-08-21 | United Technologies Corp | AOFW DELAY LINE WITH VARIABLE DELAY AND A MONOLITHIC, VOLTAGE-CONTROLLED OSCILLATOR PRODUCED WITH IT |
| GB2105939A (en) * | 1981-09-12 | 1983-03-30 | Marconi Co Ltd | A spectrum analyser and other apparatus for detecting at least one particular frequency component in an electrical signal |
| DE3414961A1 (en) * | 1983-04-21 | 1984-10-25 | Sharp K.K., Osaka | METHOD FOR BONDING LSI CHIPS TO A CONNECTING BASE |
| DE2819698C2 (en) * | 1977-05-11 | 1985-05-09 | N.V. Philips' Gloeilampenfabrieken, Eindhoven | A method of manufacturing a solid state micro-device and apparatus for use in the method |
| US4539501A (en) * | 1982-12-30 | 1985-09-03 | Thompson-Csf | Epitaxial structure with increased piezoelectric effect and a surface acoustic wave electronic device comprising such a structure |
| DE3604798A1 (en) * | 1986-02-15 | 1987-08-27 | Licentia Gmbh | Method of producing thin semiconductor films |
| DE3710503A1 (en) * | 1986-04-03 | 1987-10-22 | Hitachi Ltd | Semiconductor integrated circuit device |
| DE3729333A1 (en) * | 1986-09-02 | 1988-03-10 | Clarion Co Ltd | SURFACE WAVE CONDUCTOR |
-
1989
- 1989-07-10 DE DE19893922671 patent/DE3922671A1/en not_active Withdrawn
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3523200A (en) * | 1968-02-28 | 1970-08-04 | Westinghouse Electric Corp | Surface wave piezoelectric resonator |
| DE2460653A1 (en) * | 1973-12-28 | 1975-07-10 | Texas Instruments Inc | METHOD OF ETCHING SILICON |
| GB1486278A (en) * | 1973-12-28 | 1977-09-21 | Thomson Csf | Device for the scanning of an array of sensors |
| DE2723669A1 (en) * | 1976-05-27 | 1977-12-08 | Motorola Inc | PROGRAMMABLE FILTER |
| DE2819698C2 (en) * | 1977-05-11 | 1985-05-09 | N.V. Philips' Gloeilampenfabrieken, Eindhoven | A method of manufacturing a solid state micro-device and apparatus for use in the method |
| DE2926372A1 (en) * | 1978-06-29 | 1980-01-17 | Thomson Csf | SOUND DEVICE FOR HIGH FREQUENCY SIGNALS, ESPECIALLY FOR THE CORRELATION OF TWO HIGH FREQUENCY SIGNALS, METHOD FOR PRODUCING THE DIODE NETWORK USED IN SUCH A DEVICE AND SOUND CORRELATION DEVICE WITH A SINGLE DEVICE |
| DE3005179A1 (en) * | 1979-02-12 | 1980-08-21 | United Technologies Corp | AOFW DELAY LINE WITH VARIABLE DELAY AND A MONOLITHIC, VOLTAGE-CONTROLLED OSCILLATOR PRODUCED WITH IT |
| GB2105939A (en) * | 1981-09-12 | 1983-03-30 | Marconi Co Ltd | A spectrum analyser and other apparatus for detecting at least one particular frequency component in an electrical signal |
| US4539501A (en) * | 1982-12-30 | 1985-09-03 | Thompson-Csf | Epitaxial structure with increased piezoelectric effect and a surface acoustic wave electronic device comprising such a structure |
| DE3414961A1 (en) * | 1983-04-21 | 1984-10-25 | Sharp K.K., Osaka | METHOD FOR BONDING LSI CHIPS TO A CONNECTING BASE |
| DE3604798A1 (en) * | 1986-02-15 | 1987-08-27 | Licentia Gmbh | Method of producing thin semiconductor films |
| DE3710503A1 (en) * | 1986-04-03 | 1987-10-22 | Hitachi Ltd | Semiconductor integrated circuit device |
| DE3729333A1 (en) * | 1986-09-02 | 1988-03-10 | Clarion Co Ltd | SURFACE WAVE CONDUCTOR |
Non-Patent Citations (8)
| Title |
|---|
| - JP 60 74708 A. In: Patents Abstracts of Japan, E-399, Aug.29, 1985, Vol.9, No.212 * |
| - US-Z: GREEN, J.B. * |
| - US-Z: HAMMOND, B.R * |
| - US-Z: Integrated circuits package. In. IBM Technical Disclosure Bulletin, Vol.31, No.9, Febr. 1989, S.9-10 * |
| et.al.: Extreme selecti- vity in the lift-off of epitaxial GaAs films. In: Appl. Phys. Lett. 51, (26), 28. Dec.1987, S.2222 bis 2224 * |
| et.al.: The SAW/FET: A new programmable SAW transversal filter. In: Ultrasonics Symposium, 1982, Vol.1, S.436-441 * |
| PUGACZ-MURASZKIEWICZ, I.: Etch for silicon (Na2 S103). In: IBM Technical Disclosure Bulletin, Vol.19, No.4, Sept. 1976, S.1159 * |
| US-Z: YABLONOVITCH, T. * |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5747857A (en) * | 1991-03-13 | 1998-05-05 | Matsushita Electric Industrial Co., Ltd. | Electronic components having high-frequency elements and methods of manufacture therefor |
| US5668057A (en) * | 1991-03-13 | 1997-09-16 | Matsushita Electric Industrial Co., Ltd. | Methods of manufacture for electronic components having high-frequency elements |
| EP0823780A1 (en) * | 1991-09-12 | 1998-02-11 | Matsushita Electric Industrial Co., Ltd. | Electro-acoustic hybrid integrated circuit and manufacturing method thereof |
| EP0531985A1 (en) | 1991-09-12 | 1993-03-17 | Matsushita Electric Industrial Co., Ltd. | Electro-acoustic hybrid integrated circuit and manufacturing method thereof |
| US5299247A (en) * | 1991-10-15 | 1994-03-29 | U.S. Philips Corporation | Signal processing device having frequency-adaptive sampling |
| US5548178A (en) * | 1992-07-08 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric vibrator and manufacturing method thereof |
| EP0591918A1 (en) * | 1992-10-05 | 1994-04-13 | Matsushita Electric Industrial Co., Ltd. | Electro-acoustic hybrid integrated circuit and manufacturing method thereof |
| US5847489A (en) * | 1993-01-25 | 1998-12-08 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric device and a package |
| US5771555A (en) * | 1993-11-01 | 1998-06-30 | Matsushita Electric Industrial Co., Ltd. | Method for producing an electronic component using direct bonding |
| US5925973A (en) * | 1993-11-01 | 1999-07-20 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for producing the same |
| US6120917A (en) * | 1993-12-06 | 2000-09-19 | Matsushita Electric Industrial Co., Ltd. | Hybrid magnetic substrate and method for producing the same |
| WO2004004020A2 (en) * | 2002-06-28 | 2004-01-08 | Siemens Aktiengesellschaft | Integrated circuit on a quartz substrate |
| WO2004004020A3 (en) * | 2002-06-28 | 2004-02-26 | Siemens Ag | Integrated circuit on a quartz substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60130298T2 (en) | Acoustic resonator | |
| DE60131745T2 (en) | FILTER DEVICE AND METHOD FOR THE PRODUCTION THEREOF | |
| DE69636338T2 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| EP0769209B1 (en) | Method of manufacturing three-dimensional circuits | |
| DE4100060C2 (en) | Oscillator / resonator especially for super high frequencies | |
| DE602004012590T2 (en) | METHOD AND SYSTEMS FOR PROVIDING MEMS DEVICES WITH A TOP CAP AND UPPER RECORD PLATE | |
| DE69722832T2 (en) | Method for transporting a thin layer from an initial substrate to a final substrate | |
| EP0698289B1 (en) | Contact structure for vertical chip connections | |
| EP1078453B1 (en) | Thin-layered piezo-resonator | |
| EP0610709B1 (en) | Process of manufacturing tri-dimensional circuit devices | |
| EP1192657B1 (en) | Method of subdividing a wafer | |
| DE10254611B4 (en) | Crystal oscillator and method for its production | |
| EP0627764A2 (en) | Process for the separation of chips on a wafer | |
| EP1240529B1 (en) | Method for producing micromechanical structures | |
| DE3922671A1 (en) | Acousto-electronic device with surface wave arrangement - and IC on support, with layer structure with semiconductor crystal layer on another part of support | |
| DE10356885A1 (en) | Method of housing components and housed component | |
| EP0865081A2 (en) | Process for fabricating electronic elements | |
| EP0477600A1 (en) | Method of attaching a semiconductor body provided at least with one semiconductor component to a substrate | |
| DE102005039479B3 (en) | Semiconductor device with thinned semiconductor chip and method for producing the thinned semiconductor device | |
| DE19739684B4 (en) | Process for the production of chip stacks | |
| EP0342274B1 (en) | Arrangement for reducing the piezo effects in a semiconductor material that contains at least one piezo effect-sensitive electric device, and method of making the same | |
| EP1522095B1 (en) | Method for producing a component having submerged connecting areas | |
| DE19710375C2 (en) | Process for the production of spatially structured components | |
| DE3920788C1 (en) | ||
| DE3937870A1 (en) | Acousto-electronic component with surface wave substrate - has integrated semiconductor circuit, whose substrate covers surface wave structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |