DE3932590A1

DE3932590A1 - NC control for machine tool or robot - uses dynamic interrupts to access separate subsystems coupled to single processor

Info

Publication number: DE3932590A1
Application number: DE19893932590
Authority: DE
Inventors: Karl-Heinz Dipl Ing Gast
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1989-09-29
Filing date: 1989-09-29
Publication date: 1991-04-11

Abstract

The multi axis NC control system has a single microprocessor (MP) that operates to a programme stored in a number of subsystems (B1-B3). Each subsystem has a programme memory (SS1-SS3), a data memory (DS1-DS3) and registers (R1-R3). The microprocessor is controlled by a programmable clock generator (ZG), such that each subsystem is cyclically accessed via a switching unit (V1). Data is cyclically transferred via a switching unit (V2) from the registers with inputs being provided by interrupt controllers (I1-I3). ADVANTAGE - Reduces number of processors in system.

Description

Die Erfindung bezieht sich auf eine numerische Steuerung für Werkzeugmaschinen oder Roboter, wobei das zugehörige Pro grammsystem in mehrere Teilsysteme gegliedert ist, die je weils in einer Bank aus Systemprogrammspeicher, Datenspei cher und Register hinterlegt sind, und wobei jedem Programm system ein eigener Mikroprozessor zugeordnet werden kann.The invention relates to a numerical control for Machine tools or robots, the associated Pro gram system is divided into several subsystems, each because in a bank of system program memory, data storage and registers are stored, and each program system can be assigned its own microprocessor.

Ein Programmsystem für eine bestimmte Technologie kommt bei handelsüblichen numerischen Steuerungen je nach deren Struk tur mit unterschiedlichen Hardwaresystemen mit sich unter scheidender Prozessoranzahl in Berührung. Im Laufe der Nut zung eines solchen Programmsystems werden nämlich erfahrungs gemäß durch Innovation der Prozessoren die Prozessorsysteme immer leistungsfähiger, so daß es vorkommt, daß das Programm system ursprünglich für einen Mehrprozessorbetrieb konzipiert wurde und später auf nur einem einzigen Prozessor zu bearbei ten ist. Ein Mehrprozessorsystem läuft jedoch nicht ohne weiteres auf einem Einprozessorsystem, da durch die Priori tätsstruktur der Aufgaben und die implementierten Semaphore Dead-Looks oder unvertretbare Verzögerungen auftreten. Daher ist ein Mehrprozessorsystem nur durch eine spezielle Anpassung der Prioritätsstruktur und der verwendeten Semaphore auf einem einzigen Prozessor ablauffähig. Dies führt dazu, daß unter schiedliche Programmsysteme für das Einprozessorsystem und das Mehrprozessorsystem zu erstellen sind. Die Pflege und die Weiterentwicklung der Systeme erfordert einen erheblichen Aufwand. Mit fortschreitender Pflege und Weiterentwicklung laufen die Systeme immer weitere auseinander, so daß sich auch Probleme hinsichtlich Kompatibilität und Durchgängigkeit ergeben. A program system for a certain technology comes along commercially available numerical controls depending on their structure with different hardware systems outgoing processor number in touch. In the course of the groove The development of such a program system is in fact experience according to the processor systems through innovation of the processors ever more powerful, so it happens that the program system originally designed for multi-processor operation was and later to be processed on a single processor is. However, a multi-processor system does not run without further on a single processor system, as the Priori structure of the tasks and the implemented semaphores Dead looks or unacceptable delays occur. Therefore is a multi-processor system only through a special adaptation the priority structure and the semaphores used in one single processor executable. This leads to the fact that under different program systems for the single processor system and that Multiprocessor system are to be created. The care and the Further development of the systems requires a considerable amount Expenditure. With progressive care and further development the systems continue to diverge, so that too Compatibility and consistency issues surrender.

Aufgabe der Erfindung ist es, eine numerische Steuerung der eingangs genannten Art so auszubilden, daß bei einer Verringe rung der Anzahl von Prozessoren das für eine ursprünglich vorgesehene Programmsystem unverändert beibehalten werden kann.The object of the invention is a numerical control of the trained in such a way that at a ring the number of processors for an original provided program system can be kept unchanged.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß jeweils für mehrere Teilsysteme nur ein Mikroprozessor vor gesehen ist, daß dieser Mikroprozessor seriell, gesteuert von einer Zeitscheibensteuerung die zugehörigen Teilsysteme bearbeitet, wobei die Zeitscheibengrenzen mit dem Betrieb des Mikroprozessors synchronisiert werden, daß beim Ab schalten eines Teilsystems die jeweils aktuellen Meldungen des Mikroprozessors im Register dieses Teilsystems hinterlegt werden und daß beim Anschalten des nächsten Teilsystems aus dessen Register die dort hinterlegten vorangegangenen aktuel len Meldungen abgefragt werden.According to the invention, this object is achieved in that only one microprocessor for several subsystems seen that this microprocessor is controlled serially the associated subsystems from a time slice control edited, the time slice limits with the operation the microprocessor are synchronized that when Ab switch the current messages of a subsystem of the microprocessor in the register of this subsystem and that when switching on the next subsystem whose register contains the previous current ones stored there len messages are queried.

Eine erste Ausbildung der Erfindung ist dadurch gekennzeich net, daß jedem Teilsystem ein eigener Interruptcontroller zu geordnet ist, der mit dem Betrieb des jeweiligen Teilsystems geschaltet wird. Damit ist auch eine leichte Anpassung der Funktion der Interruptcontroller an ein System mit einer ge ringeren Anzahl von Mikroprozessoren möglich.A first embodiment of the invention is characterized net that each subsystem has its own interrupt controller is ordered, with the operation of the respective subsystem is switched. This is also a slight adjustment of the Function of the interrupt controller on a system with a ge less number of microprocessors possible.

In diesem Fall erweist es sich als vorteilhaft, daß die Mel dungen der Interruptcontroller ebenfalls in den jeweils zu geordneten Registern gespeichert werden, um dort bedarfswei se bereitzustehen. Dadurch wird eine einfache und übersicht liche Registrierung der Meldung der Interruptcontroller er möglicht.In this case it proves advantageous that the Mel interrupt controller also in the respective orderly registers can be saved in order there to be ready. This will make it simple and clear registration of the interrupt controller message possible.

Eine weitere Ausbildung der Erfindung ist dadurch gekennzeich net, daß die Breite der Zeitscheiben der Mächtigkeit der Teilsysteme anpaßbar ist. Die resultierende Bearbeitungszeit kann dadurch optimiert werden. A further embodiment of the invention is characterized net that the width of the time slices of the thickness of the Subsystems is customizable. The resulting processing time can be optimized.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert. Dabei zeigen:An embodiment of the invention is in the drawing shown and is explained in more detail below. Here demonstrate:

Fig. 1 ein Blockschaltbild, Fig. 1 is a block diagram,

Fig. 2 die Aufteilung eines Prozeßsystems auf zwei Banken und Fig. 2 shows the division of a process system between two banks and

Fig. 3 eine Darstellung der Zeitscheibensteuerung. Fig. 3 shows the time slice control.

In der Darstellung gemäß Fig. 1 sind die für die Erfindung wesentlichen Elemente einer Steuerung in Form eines Block schaltbildes gezeigt. Kern der Anordnung ist dabei ein Mikro prozessor MP, dessen Betrieb von einem Programmsystem gesteuert wird. Dieses besteht aus mehereren Teilsystemen, die jeweils in einer Bank B1, einer Bank B2 und einer Bank B3 hinterlegt sind. Jede der Banken B1, B2 und B3 weist dabei einen System programmspeicher SS1, SS2 bzw. SS3, einen Datenspeicher DS1, DS2 bzw. DS3 sowie Register R1, R2 bzw. R3 auf. In der Dar stellung wird von drei Teilsystemen ausgegangen, es ist je doch auch möglich, daß eine größere Anzahl als drei Teil systeme mit dem Mikroprozessor MP verbunden werden. Die Banken B1, B2 und B3 können dabei miteinander so organisiert sein, daß jeder jeweils eine bestimmte Technologie oder eine bestimmte Aufgabe zugeteilt ist. In den Datenspeichern DS1, DS2 bzw. DS3 sind jeweils die für den zugeordneten System programmspeicher SS1, SS2 bzw. SS3 relevante resistenden Da ten untergebracht. Flüchtige Daten werden in den Registern R1, R2 bzw. R3 untergebracht.In the illustration of FIG. 1, the essential elements of the invention a controller in the form of a block diagram is shown. The core of the arrangement is a micro processor MP, the operation of which is controlled by a program system. This consists of several subsystems, each of which is stored in a bank B 1 , a bank B 2 and a bank B 3 . Each of banks B 1 , B 2 and B 3 has a system program memory SS 1 , SS 2 or SS 3 , a data memory DS 1 , DS 2 or DS 3 and registers R 1 , R 2 or R 3 . In the Dar position three subsystems are assumed, but it is also possible that a larger number than three subsystems are connected to the microprocessor MP. The banks B 1 , B 2 and B 3 can be organized with one another in such a way that each is assigned a specific technology or a specific task. In the data memories DS 1 , DS 2 and DS 3 , the resistive data relevant to the associated system program memory SS 1 , SS 2 and SS 3 are accommodated. Volatile data are stored in the registers R 1 , R 2 and R 3 .

Der Mikroprozessor MP wird nun von einem programmierbaren Zeitgeber ZG so angesteuert, daß er über eine Umschaltein richtung U1 nacheinander die in den Banken B1, B2 bzw. B3 hinterlegten Teilsysteme zyklisch bearbeitet. Dabei wird durch eine Synchronisiereinrichtung sichergestellt, daß das Umschalten zusätzlich noch mit dem Betrieb des Mikroprozessors MP synchronisiert wird, d. h., daß beispielsweise ein Befehl erst zu Ende abgearbeitet wird. Wenn nun zum Schaltzeitpunkt flüchtige Daten im Mikroprozessor MP vorliegen, wird dadurch, daß mit dem Betätigen der Umschalteinrichtung U1 auch eine Umschalteinrichtung U2 betätigt wird, ermöglicht, daß diese flüchtigen Daten in dem dem zu verlassenden Teilsystem zuge ordneten Register R1, R2 bzw. R3 der Bank B1, B2 bzw. B3 hinterlegt wird.The microprocessor MP is now controlled by a programmable timer ZG so that it processes the subsystems stored in banks B 1 , B 2 and B 3 in succession via a switchover device U 1 . It is ensured by a synchronization device that the switchover is additionally synchronized with the operation of the microprocessor MP, ie that, for example, a command is not processed until the end. If volatile data is now present in the microprocessor MP at the time of switching, the fact that a switching device U 2 is also actuated when the switching device U 1 is actuated enables this volatile data to be stored in the register R 1 , R 2 assigned to the subsystem to be left or R 3 of bank B 1 , B 2 or B 3 is deposited.

Wenn der Umschaltvorgang nach einer vorgegebenen Umschalt zeit beendet ist und die jeweils folgende Bank und deren Register mit dem Mikroprozessor MP verbunden sind, kann vom Mikroprozessor MP das Teilsystem dieser Bank weiterabgearbei tet werden, wozu die beim früheren Abschalten dieses Teil systems gespeicherten, damals aktuellen flüchtigen Daten nun in dem jetzt zugeschalteten Register zur Verfügung stehen. Die Anordnung mit dem Mikroprozessor MP stellt durch das serielle Abarbeiten der einzelnen Teilsysteme sozusagen ein virtuelles Mehrprozessorsystem dar, denn es kann darauf ver zichtet werden, daß jedem Teilsystem jeweils ein einzelner Mikroprozessor zuarbeitet.If the switching operation after a predetermined switching time has ended and the following bank and its bank Registers connected to the microprocessor MP can be from Microprocessor MP further processed the subsystem of this bank be what the part when switching off this part earlier systems stored, then current volatile data now are available in the register that is now activated. The arrangement with the microprocessor MP represents by serial processing of the individual subsystems, so to speak virtual multiprocessor system, because it can ver be waived that each subsystem is an individual Microprocessor worked.

In gleicher Art und Weise wie ein Umschalten von den einzel nen Banken B1 bis B3 und den einzelnen Registern R1 bis R3 zu einander erfolgt, ist es auch möglich, daß von der Synchroni siereinrichtung SY auch drei Interruptcontroller I1 bis I3 über eine Umschalteinrichtung U3 mitgeschaltet werden, wobei der Interruptcontroller I1 der Bank B1, der Interruptcontroller I2 der Bank B2 und der Interruptcontroller I3 der Bank B3 zu geordnet ist. Bedarfsweise ist es auch möglich, daß flüchtige Daten der Interruptcontroller I1 bis I3 in den Registern R1 bis R3 gepuffert werden. Dies ist in der Darstellung durch ge strichelte Linien angedeutet.In the same way as switching from the individual NEN banks B 1 to B 3 and the individual registers R 1 to R 3 to each other, it is also possible that the SY synchronizing device also three interrupt controllers I 1 to I 3 can also be switched via a switching device U 3 , the interrupt controller I 1 being assigned to bank B 1 , the interrupt controller I 2 being assigned to bank B 2 and the interrupt controller I 3 being assigned to bank B 3 . If necessary, it is also possible for volatile data from the interrupt controllers I 1 to I 3 to be buffered in the registers R 1 to R 3 . This is indicated in the illustration by dashed lines.

In der Darstellung gemäß Fig. 2 ist gezeigt, wie einzelne Auf gaben, auf die der Übersichtlichkeit halber nicht im einzelnen eingegangen wird, beispielsweise auf zwei Banken verteilt werden können. Die einzelnen Aufgaben sind dabei in der Darstellung jeweils zeilenweise bezeichnet. Durch schwarze Felder an den jeweiligen Zeilen ist gezeigt, daß einzelne dieser Aufgaben in jeder der Banken vorhanden sein können. Dies ist deswegen der Fall, da es beispielsweise erforderlich sein kann, daß beim Abarbeiten des der zweiten Bank zugeordneten Teilsystems gleiche Arithmetikfunktionen vorzunehmen sind wie beim Abar beiten der anderen Bank. Der Darstellung gemäß Fig. 2 ist auch entnehmbar, daß die Mächtigkeit der einzelnen Banken zueinander durchaus unterschiedlich sein kann.The illustration according to FIG. 2 shows how individual tasks, which are not dealt with in detail for the sake of clarity, can be distributed, for example, to two banks. The individual tasks are identified line by line in the illustration. Black fields on the respective lines show that individual of these tasks can be present in each of the banks. This is because, for example, it may be necessary to perform the same arithmetic functions when processing the subsystem assigned to the second bank as when processing the other bank. The illustration according to FIG. 2 also shows that the thickness of the individual banks can differ from one another.

In der Darstellung gemäß Fig. 3 ist in diesem Zusammenhang ge zeigt, daß der Zeitgeber je nach der Mächtigkeit der einzel nen Teilsysteme diesen unterschiedlich breite Zeitscheiben zuordnen kann. So ist in diesem Beispiel gezeigt, daß einem ersten Teilsystem eine relativ breite Zeitscheibe 1, einem zweiten Teilsystem eine schmalere Zeitscheibe 2 und einem dritten Teilsystem eine noch schmalere Zeitscheibe 3 zugeteilt wird. Dieser Vorgang erfolgt zyklisch. Zwischen den einzelnen Zeitscheiben ist jeweils eine Umschaltzeit vorgesehen. Durch eine Doppelpfeildarstellung am Ende der Zeitscheibe 1 ist ge zeigt, daß dieses Ende innerhalb vorgegebener Grenzen von der Synchronisiereinrichtung variiert werden kann, damit die Zeit scheiben mit dem Betrieb des Mikroprozessors harmonieren und nicht mitten in einem Bearbeitungsschritt ein Umschalten erfolgt.In this context, the representation according to FIG. 3 shows that the timer can assign time slices of different widths depending on the thickness of the individual subsystems. It is shown in this example that a relatively wide time slice 1 is assigned to a first subsystem, a narrower time slice 2 to a second subsystem and an even narrower time slice 3 to a third subsystem. This is done cyclically. A switchover time is provided between the individual time slices. A double arrow at the end of the time slice 1 shows that this end can be varied within predetermined limits by the synchronizing device, so that the time slices harmonize with the operation of the microprocessor and do not switch over in the middle of a processing step.

Claims

1. Numerical control for machine tools or robots, the associated program system being divided into several subsystems, each of which is stored in a bank of system program memory, data memory and register, and where a separate microprocessor can be assigned to each program system, characterized in that only one microprocessor (MP) is provided for several subsystems (B 1 , B 2 , B 3 ) that this microprocessor (MP) serially, controlled by a time slice control (ZG), the associated subsystems (B 1 , B 2 , B 3 ) processed, the time slice limits being synchronized with the operation of the microprocessor (MP), that when a subsystem (B 1 , B 2 , B 3 ) is switched off, the current messages of the microprocessor (MP) in the register (R 1 , R 2, R 3) of this subsystem (B 1, B 2, B are stored 3) and that when turning on the next part of the system (B 1, B 2, B 3) from its register (R 1, R 2, R 3) the previous current data stored there are queried.

2. Numerical control according to claim 1, characterized in that each subsystem (B 1 , B 2 , B 3 ) is assigned its own interrupt controller (I 1 , I 2 , I 3 ) which is associated with the operation of the respective subsystem (B 1 , B 2 , B 3 ) is switched.

3. Numerical control according to claim 2, characterized in that the messages of the Inter ruptcontroller (I 1 , I 2 , I 3 ) are also stored in the respective assigned registers (R 1 , R 2 , R 3 ) to be required there to stand by wisely.

4. Numerical control according to one of the preceding claims, characterized in that the width of the time slices of the thickness of the subsystems (B 1 , B 2 , B 3 ) is adjustable.