DE4003758A1

DE4003758A1 - Verfahren und vorrichtung zum umformen von analog/digital-nichtlinearitaeten in statisches rauschen

Info

Publication number: DE4003758A1
Application number: DE4003758A
Authority: DE
Inventors: Bert White; Mehrdad Negabahn-Hagh
Original assignee: Silicon Systems Inc
Current assignee: Silicon Systems Inc
Priority date: 1989-02-13
Filing date: 1990-02-08
Publication date: 1990-08-16
Anticipated expiration: 2010-02-09
Also published as: JPH02291721A; GB9002606D0; GB2230909A; US5006854A; DE4003758C2; GB2230909B

Description

Die Erfindung liegt auf dem Gebiet der Digital/Analog-Konver ter.

Es ist häufig erforderlich, ein Analogsignal in ein Digitalsi gnal unzuwandeln. Für solche Signalumwandlungen wird ein Ana log/Digital-(A/D)-Konverter verwendet. Im Stande der Technik finden sich mehrere Typen von A/D-Konvertern.

Ein einfaches Verfahren zur A/D-Umformung ist bekannt als Nachlauf-Umformung, wobei ein analoges Eingangssignal an einen Komparator angelegt wird, und zwar zusammen mit dem Ausgang eines Digital/Analog-(D/A)-Konverters. Der Ausgang des Kompa rators ist an einen Aufwärts/Abwärts-Zähler angeschlossen, und der Ausgang des Zählers ist an den Eingang des D/A-Konverters angelegt. Wenn der Analogeingang höher liegt als der Ausgang des D/A-Konverters, zählt der Zähler aufwärts. Wenn der Ana logeingang niedriger liegt als der D/A-Konverter, zählt der Zähler abwärts. Der Ausgang des Konverters ist konstant, wenn ein Wechsel von einem Zählschritt nach oben oder nach unten den Konverterausgang dazu veranlaßt, das Vorzeichen zu wech seln.

Als weiterer bekannter A/D-Konverter ist ein Integrierkonver ter zu nennen, beispielsweise ein Dual-Slope-Integrator. Ein analoges Eingangssignal wird an einen Dreiwegeschalter ange legt, wobei eine Position geerdet und der verbleibende Kontakt an eine stabile Referenzspannung angeschlossen ist. Der Aus gang des Schalters ist mit einem Analogintegrator der Zeitkon stante TL verbunden. Der Ausgang des Integrators steht mit einem Komparator in Verbindung, dessen Ausgang an einer Steu erschaltung anliegt. Die Steuerschaltung ist mit dem Eingangs schalter verbunden und schaltet den Eingang vom Analogeingang gegen Erde und gegen die Referenzspannung VR. Die Steuerschal tung ist außerdem in einer Schleife mit einem Digitalzähler verbunden.

Diese Art von A/D-Konverter arbeitet in drei Schritten. Beim ersten Schritt wird der Eingangsschalter gegen Erde geschaltet und der Zähler auf die Ziffer N ₀ eingestellt. Der Integrator wird in dieser Stufe ebenfalls auf 0 gestellt. In der zweiten Stufe wird der Schalter mit dem Eingangssignal verbunden, wobei der Zähler und der Integrator freigegeben werden. Der Zähler beginnt, abwärts gegen 0 zu zählen, und die Integrator spannung steigt bei A in Abhängigkeit von der Spannung der Eingangsleitung.

Nachdem der Zähler 0 erreicht hat, schaltet die Steuerschal tung den Schalter auf die Referenzspannung und beginnt mit dem Zählen von 0 aufwärts. Die Integratorspannung hängt nun von der Referenzspannung VR ab. Wenn die Integratorspannung 0 erreicht, stellt der Komparatorausgang den Zähler ab. Der am Ende dieses Zeitintervalls erreichte Zählerstand ist proporti onal zum analogen Eingangssignal.

Ein weiterer bekannter A/D-Konverter ist bekannt als schritt weiser Annäherungskonverter. Bei einem Typ dieses Konverters kommt ein sogenanntes Ladungs-Umverteilungsverfahren zur An wendung, bei dem ein Feld von Kondensatoren und/oder Wider ständen eingesetzt wird, um eine Skala von Werten zur Definie rung der Ebene eines analogen Eingangssignals zur Verfügung zu stellen. Beispielsweise werden verschiedene Kondensatoren verwendet, deren Kapazitätswerte in einem Binärverhältnis zueinander stehen. Beträgt beispielsweise die Kapazität des niedrigsten Kondensators C Farad, so sind außerdem Kondensato ren mit den Kapazitätswerten 2 C, 4 C, 8 C, 16 C, 32 C etc. vorhan den. Je größer die Anzahl von Kapazitätswerten, desto genauer die Umwandlung der Analogsignale in Digitalsignale.

Um einen A/D-Konverter mit einer Präzision von 8 Bit zu schaf fen, sind mindestens drei Ebenen von Kapazitäten C, 2 C und 4 C vorgesehen. Auf diese Weise können durch ein geeignetes Schaltverfahren Kapazitätsebenen von C, 2 C, 3 C (C+2 C), 4 C, 5 C(4 C+C), 6 C(4 C+2 C) und 7 C(4 C+2 C+C) definiert werden.

Die Linearität eines solchen Kapazitätswerteschemas hängt ab von der Genauigkeit des Verhältnisses der Kondensatoren unter einander. Stehen die Kondensatoren nicht in den gewünschten ganzzahligen Verhältnissen zueinander, so ergibt sich ein nichtlinearer Ausgang am A/D-Konverter.

Wünschenswert ist es, daß der Ausgang eines A/D-Konverters im wesentlichen linear ist. Im Stande der Technik, insbesondere bei A/D-Konvertern mit Schaltkondensatoren, hängt die Konver terlinearität ab von der Anpassung der Widerstände und Konden satoren. Eine solche Anpassung der Kondensatoren und Wider stände erhöht die Herstellungskosten derartiger A/D-Konver ter.

Die Erfindung richtet sich daher u.a. darauf, einen A/D-Kon verter zu schaffen, der einen linearen Ausgang zur Verfügung stellt, ohne daß eine präzise Anpassung der einzelnen Kompo nenten erforderlich wäre. Bei dem erfindungsgemäßen A/D-Kon verter soll die Auswirkung falsch angepaßter Komponenten aus gemittelt und im wesentlichen eliminiert werden.

Die Erfindung schafft ein Verfahren und eine Vorrichtung zur Beseitigung der Auswirkungen falsch angepaßter Komponenten eines A/D-Konverters. Nach der Erfindung werden die Kondensa toren des A/D-Konverters dynamisch umgruppiert, so daß die physikalische Fehlanpassung ausgemittelt wird.

Nach einer bevorzugten Ausführungsform der Erfindung wird ein Feld gleich großer Kondensatoren mit einem Schalternetzwerk verbunden. Ein schrittweises Annäherungsverfahren kommt zur Anwendung, bei dem das Eingangssignal durch schrittweise Annä herungsregisterschalter (SAR) an das Kondensatorfeld angelegt wird. Jeder Schalter ist mit 2^N-1-Kondensatoren verbunden, wobei N die Anzahl der Schalter wiedergibt. Beispielsweise sind bei einem 8-Bit-Schema drei Schalter vorgesehen, wobei der Schalter 1 mit einem Kondensator, der Schalter 2 mit zwei Kondensatoren und der Schalter 3 mit vier Kondensatoren ver bunden ist. Auf diese Weise werden acht Ebenen von Kapazitäts werten definiert.

Nach der Erfindung wird zusätzlich ein Verschlüsselungssteuer code zur Steuerung des Schalterfeldes verwendet, so daß die physikalischen Kondensatoren selbst zu unterschiedlichen Zei ten an unterschiedliche SAR-Schalter angeschlossen werden. Hierzu wird eine Verschlüsselungsmatrix von Schaltern benö tigt, die erfindungsgemäß N × 2N Schalter erfordert, wobei N der Anzahl der Bits des Steuercode entspricht. Auf diese Weise können die Auswirkungen jeglicher Änderungen der Kapazitäts verhältnisse ausgemittelt und in Rauschen umgesetzt werden, welches sich aus dem Signal ausfiltern läßt.

Nach einem weiteren bevorzugten Merkmal der Erfindung wird die Schaltermatrix von einem Verschlüsselungssteuercode gesteuert, der durch einen einfachen Digitalzähler erzeugt wird. Der Zähler zählt kontinuierlich und stellt sich am Ende der Zäh lung zurück, so daß die Schaltermatrix die Kondensatoren kon tinuierlich zwischen den SAR-Schaltergruppenfeldern kreisen läßt. Nach einer erfindungsgemäßen Ausführungsform steuert das am wenigstens signifikante Bit des Zählers denjenigen Teil der Schaltermatrix, die an das Bit höchster Signifikanz des A/D- Konverters angeschlossen ist.

Durch Anwendung des Schaltverfahrens nach der Erfindung wan delt der Konverter den Effekt der Komponenten-Fehlanpassung in ein Breitbandrauschen um. Ein Filtern des konvertierten Si gnals kann dieses Breitbandrauschen beseitigen, woraus sich ein im wesentlichen linearer A/D-Konverter ergibt.

Um Silikonfläche zu sparen, kann eine kaskadenförmige A/D-Kon verterkonfiguration verwendet werden, bei der jede Stufe der Kaskade das Verschlüsselungsschaltverfahren nach der Erfindung anwendet. Bei anderen erfindungsgemäßen Ausführungsformen wird das Schaltschema nur in einer oder mehreren Stufen der Kaska denanordnung angewendet.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Zusammenhang mit der beiliegenden Zeichnung. Die Zeichnung zeigt in:

Fig. 1 ein Schaltdiagramm eines A/D-Konverters aus dem Stande der Technik;

Fig. 2 ein Schaltdiagramm eines A/D-Konverters nach der Erfindung;

Fig. 3 ein Schaltdiagramm einer abgewandelten Ausfüh rungsform nach der Erfindung.

Erläutert werden ein Verfahren und eine Vorrichtung zum Besei tigen der Auswirkungen falsch angepaßter Komponenten in einem A/D-Konverter. Die folgende Beschreibung umfaßt eine Vielzahl spezieller Details, wie etwa die Anzahl der Schalter, die Anzahl der Bits etc., um die vorliegende Erfindung deutlicher darzustellen. Es sei jedoch darauf hingewiesen, daß der Fach mann die Erfindung auch ohne diese speziellen Details prakti zieren kann. An anderen Stellen sind bekannte Merkmale nicht im Detail beschrieben, um das Verständnis der Erfindung nicht zu erschweren.

Beschreibung des Standes der Technik

Ein A/D-Konverter mit einer Präzision von 2^N Bits benötigt N Ebenen von Kapazitätswerten in binärer Folge (1, 2, 4, 8, etc.). Dementsprechend benötigt ein A/D-Konverter mit einer Präzision von 8 Bits drei Kondensatoren mit den zugehörigen Kapazitäten C, 2 C und 4 C.

Ein Verfahren zur Schaffung eines solchen A/D-Konverters in einer integrierten Schaltung besteht darin, drei Kondensatoren auszubilden, wobei jeder nachfolgende Kondensator eine größere Fläche hat, so daß ein Kapazitätsverhältnis von 1 : 2 : 4 erzielt wird. Allerdings ist es bei der Herstellung von Schaltungen schwierig, derartige Kondensatoren wiederholt in richtiger Größe zu erzeugen. Es hat sich als einfacher herausgestellt, ein Feld gleich großer Kondensatoren vorzusehen und diese Kondensatoren im gewünschten Verhältnis der Kapazitätswerte zusammenzufassen. Im Falle eines 8-Bit-A/D-Konverters werden vier Kondensatoren des Wertes C an einen ersten SAR-Schalter angeschlossen, während zwei Kondensatoren des Wertes C an einen zweiten SAR-Schalter angeschlossen werden und ein ein zelner Kondensator mit einem dritten SAR-Schalter verbunden wird.

Ein Beispiel für einen derartigen A/D-Konverter aus dem Stande der Technik ist in Fig. 1 dargestellt. Dabei ist ein Feld gleich großer Kondensatoren C 1 bis C 8 vorgesehen, von denen jeder die Kapazität C besitzt. Dabei wird ein schrittweises Annäherungsverfahren mit drei SAR-Schaltern eingesetzt, näm lich mit den Schaltern SAR(1), SAR(2) und SAR(4). Die SAR- Schalter SAR(1) bis SAR(4) schalten zwischen den negativen und positiven Endwerten. Sie werden gesteuert vom Ausgang schritt weiser Annäherungsregister. Das Feld wird zur Erzeugung eines Ausgangszustandes auf bekannte Weise mit einer Ladung verse hen. Der Inhalt der Register wird sodann so eingestellt, daß der Ausgang des Feldes sich dem Wert des analogen Eingangssi gnals annähert. Der digitale Wert, der zu diesem Zeitpunkt in den schrittweisen Annäherungsregistern gespeichert ist, reprä sentiert die Digitalumformung des Analogsignaleingangs. Der Schalter SAR(1) ist an einen einzigen Kondensator C 7 ange schlossen. Der Schalter SAR(2) ist mit den beiden Kondensato ren C 5 und C 6 verbunden, und der Schalter SAR(4) ist an die vier Kondensatoren C 1 bis C 4 gekoppelt. Der Punkt A ist in der Regel geerdet, kann jedoch auch einen Ausgang einer weiteren Stufe eines kaskadenförmigen A/D-Konverters bilden.

Der Ausgang am Knotenpunkt 15 des Kondensatorfeldes ist an den Eingang eines Komparators 11 angeschlossen. Der Ausgang 12 des Komparators 11 ist in einer Rückkopplungsschleife über einen Schalter 14 mit dem Eingang des Komparators verbunden.

Der Nachteil dieses bekannten Verfahrens nach Fig. 1 tritt dann auf, wenn einer oder mehrere der Kondensatoren falsch angepaßt sind. Ist beispielsweise der Kondensator C 4 falsch angepaßt und wird das signifikantere Bit des Ausgangssignals an den falsch angepaßten Kondensator angelegt, so wird der Ausgangswert falsch, weil die Kapazität für dieses Bit zu groß (oder zu klein) ist. Die Wirkung falsch angepaßter Kondensato ren wird vermindert bei weniger signifikanten Bits, jedoch ist es schwierig vorherzusagen, wo eine Falschanpassung auftreten wird. Es besteht ein Bedürfnis nach einem A/D-Konverter, bei dem die Auswirkungen falsch angepaßter Kondensatorwerte über der Zeit mit mehr linearem Ansprechen ausgemittelt werden können.

Beschreibung der Erfindung

Die Erfindung versieht das Kondensatorfeld eines Schaltkonden sator-A/D-Konverters mit einer Schaltermatrix. Die Schalterma trix wird von einem Verschlüsselungscode gesteuert, um die einzelnen Kondensatoren durch die Gruppen der SAR-Schalter rotieren zu lassen. Um die Auswirkung falsch angepaßter Kon densatoren zu beseitigen, sollten die Kondensatoren proportio nal zu dem Relativverhältnis der SAR-Gruppen in Rotation ver setzt werden. Hat beispielsweise eine SAR-Gruppe M Kondensato ren eines gesamten Feldes von N Kondensatoren, so sollte sich irgendeiner der Kondensatoren in dieser SAR-Gruppe M/N der Zeit aufhalten und den Rest der Zeit in den verbleibenden Gruppen verbringen. Dies stellt sicher, daß die Auswirkungen falsch angepaßter Kondensatoren gleichmäßig und vollständig durch das gesamte Gruppenfeld ausgemittelt werden.

Für ein Kondensatorfeld mit N SAR-Gruppen sind N × 2^N- Schalter in der Verschlüsselungsschaltermatrix erforderlich, um eine angemessene Rotation der Kondensatoren zu erzeugen. Bei einer abgewandelten Ausführungsform nach der Erfindung sind mehrere Verschlüsseltungsstufen kaskadenförmig zusammen geschaltet, wobei der Ausgang der einen Verschlüsselungsstufe als Eingang an einen der Schalter einer zweiten Verschlüsse lungsstufe angelegt wird.

Ein Beispiel nach der Erfindung ist in Fig. 2 wiedergegeben. Das Beispiel nach Fig. 2 gilt für einen A/D-Konverter mit drei SAR-Gruppen. Schalter 1 A-1 H bis 3 A-3 H sind jeweils an einen Anschluß der Kondensatoren C 1- C 8 und an die SAR-Schalter SAR(1), SAR(2) und SAR(4) angeschlossen. Die Schaltermatrix wird gesteuert von einem 3-Bit-Verschlüsselungssteuercode 10.

Der Verschlüsselungssteuercode 10 ist so ausgebildet, daß das am wenigstens signifikante Bit an die größte SAR-Schaltergrup pe angeschlossen wird. Das signifikanteste Bit wird an die kleinste SAR-Schaltergruppe angelegt. Im vorliegenden Fall wird das am wenigstens signifikante Bit mit der SAR-Schalter gruppe verbunden, die vier Kondensatoren enthält. Bei dieser Ausführungsform befinden sich die Schalter 1 A-1 H, 2 A-2 H und 3 A-3 H in der dargestellten Lage, wenn ein Schaltzustand "0" an die Steuerleitung für die jeweiligen Schaltergruppen angelegt ist. Wird die Steuerleitung mit einem Schaltzustand "1" beauf schlagt, so kehrt sich die Schalterstellung um.

Die folgende Tabelle zeigt, welche Kondensatoren bei jedem Wert des Verschlüsselungssteuercode 10 an jede der SAR-Schal tergruppen angeschlossen sind.

Tabelle 1

Verschlüsselungscode 10

Für die SAR-Schaltergruppe 4 gilt, daß die Anzahl M der Kon densatoren in dieser Gruppe vier beträgt. Die gesamte Anzahl N der Kondensatoren ist acht. Dementsprechend sollte jeder der Kondensatoren in dieser Schaltergruppe den Anteil M/N, d.h., die Hälfte der Zeit verbringen. Wie aus Tabelle 1 ersichtlich, pendelt die Gruppe SAR(4) zwischen den Kondensatoren C 1- C 4 und den Kondensatoren C 5- C 8 hin und her, so daß jeder Kondensator die Hälfte der Zeit in der Schaltergruppe SAR(4) verbringt.

Die SAR-Gruppe 2 verfügt über zwei Kondensatoren aus einer Gesamtzahl von acht Kondensatoren, so daß jeder Kondensator in dieser SAR-Gruppe ein Viertel der Zeit verbringen sollte. Wie aus Tabelle 1 hervorgeht, hält sich jeder Kondensator in die ser SAR-Gruppe zweimal bei einer Gesamtzahl von acht Möglich keiten auf, so daß jeder Kondensator in dieser Gruppe ein Viertel der Zeit verbringt. In gleicher Weise ergibt sich, daß jeder Kondensator sich in der Gruppe SAR(1) ein Achtel der Zeit aufhält.

Nach dem bevorzugten Ausführungsbeispiel der Erfindung ist der Verschlüsselungssteuercode in einen Digitalzähler implemen tiert. Der Zähler zählt bis zu seinem höchsten Wert und stellt sich dann auf Null zurück, wobei er diesen Vorgang kontinuier lich wiederholt. Die Zahl der Bits des Zählers ist gleich der Zahl der Bits des Steuercode (beispielsweise 3 in Fig. 2). Durch Verwendung einer geeigneten Schaltermatrix wird das richtige Verhältnis von Kondensatoren in jeder SAR-Gruppe hergestellt. Das am wenigstens signifikante Bit des Zählers wird nach der bevorzugten Ausführungsform der Erfindung mit der größten Schaltergruppe gekoppelt, so daß das stärkste Pendeln in dieser Gruppe auftreten kann. Der Zähler wird zu Beginn jedes Umkehrzyklus′ einmal getaktet.

Im Rahmen der Erfindung kann jedes geeignete Verfahren zur Schaffung des Verschlüsselungssteuercode angewendet werden. Beispielsweise kann bei einer alternativen Ausführungsform ein Pseudozufalls-Zahlengenerator eingesetzt werden, um den Steu ercode zu bilden. Der Pseudozufalls-Zahlengenerator wird an stelle eines echten Zufalls-Zahlengenerators verwendet, so daß man die geeigneten Kapazitätsverhältnisse erhalten kann. Dies bedeutet, daß das Schalten der Kondensatoren von Gruppe zu Gruppe in korrektem Verhältnis geschieht, wie es oben be schrieben wurde.

In Fig. 3 ist ein Beispiel für einen Kaskaden-A/D-Konverter dargestellt. Bei diesem Ausführungsbeispiel wird eine Anord nung aus zwei SAR-Schaltergruppen verwendet, die hinter den Eingang A eines Dreier-SAR-Schaltergruppenfeldes, wie etwa das Feld nach Fig. 2, geschaltet ist. Gemäß Fig. 3 ist ein SAR- Schalter 16 zu irgendeiner Zeit an einen einzelnen Kondensator angeschlossen, während ein SAR-Schalter 17 mit zwei Kondensa toren C 1′-C 3′ verbunden ist. Ein 2-Bit-Verschlüsselungssteuer code steuert die Schalter 1 A′-1 D′ und 2 A′-2 D′, die die Schal ter-Verschlüsselungsmatrix bilden. Der Ausgang des Knotenpunk tes 18 des Kondensatorfeldes ist an den Umkehreingang eines Operationsverstärkers 19 (anstelle des Komparators nach Fig. 2) angeschlossen. Der Ausgang am Knoten 20 des Operationsver stärkers 19 ist in einer Rückkopplungsschleife an den Ein gangsknoten 18 angeschlossen, und zwar über einen Kondensator 21 und einen Schalter 22, die parallel zueinander liegen. Der Ausgangsknoten 20 steht außerdem mit dem A-Eingang des Dreier- SAR-Steuerfeldes in Verbindung.

Der A-Eingang des Steuerfeldes ist ein Analogsignal, welches sich zwischen den Endwerten Plus und Minus ändert. Dies ermög licht der Kondensatoranordnung einen zusätzlichen Grad an Auflösung. Durch Kaskadenschaltung kann Silikonfläche einge spart werden. Werden beispielsweise zwei 6-Bit-Konverter hin tereinander geschaltet um einen 12-Bit-A/D-Konverter zu bil den, sind insgesamt 128 Kondensatoren erforderlich (ein Paar von 2⁶ Feldern). Wenn ein einzelner 12-Bit-Konverter verwen det wird, sind 4096 Kondensatoren erforderlich, die sich zu der Silikonfläche einer die Erfindung realisierenden inte grierten Schaltung hinzuaddieren.

Die Funktion der Verschlüsselungsmatrix besteht darin, Konden satorfelder zu tauschen, um Fehler auszumitteln. Wenn bei spielsweise ein Kondensator falsch angepaßt ist (beispielswei se C 4), so ist der Kondensator zu groß, sofern der Verschlüs seler LSB "1" ist, oder zu klein, sofern LSB "0" ist. Dieser Effekt wird ausgemittel durch das Schalterfeld nach der Erfin dung. Die Entscheidungen, die den MSB bewirken, sind:

Wenn diese folgendermaßen zusammengemittelt werden:

so heben sie sich auf, wodurch gezeigt wird, daß jeglicher eingeführte Fehler durch das erfindungsgemäße Verfahren aus gemittelt wird.

Die von SAR beim nächst-signifikaten Bit getroffenen Entschei dungen sind:

Nach einem vollen Zyklus des Verschlüsselungscode sind sämtli che Kondensatorfehler ausgemittelt. Die Entscheidungspunkte sind exakt. Da der MSB-Fehler normalerweise der schwerste ist, sollte er am häufigsten gewechselt werden, wobei man ihn folg lich an den Verschlüsseler LSB anlegt.

Durch Anschließen eines Binärzählers an die Verschlüsselungs eingänge werden Kondensatorfehler beseitigt, wenn ein Gleich strompegel umgekehrt wird. Was tatsächlich geschieht, ist daß ein stationäres Musterrauschen einer codierten Wellenform hinzuaddiert wird, deren niedrigste Frequenzkomponente F _S/2^N ist, wobei F _S die Abtastrate darstellt. Wenn F _S 10 kHz beträgt und N gleich 9 ist, so liegt die Frequenzkompo nente bei 19 Hz. Die Rauschkomponente hat einen Mittelwert von 0, wie vorher gezeigt, und die Spitzenamplitude wird gebildet vom Kondensatorfehler multipliziert mit VFS. Wenn der Eingang kein Gleichstrom ist, ist das Rauschen nicht so vorhersehbar; es kann als weißes Rauschen angenähert werden. Da das Signal bereits durch RMS-Rauschen des VLSB/12 verfälscht ist, wird, wenn die Genauigkeit des Kapazitätsverhältnisses unter 1/2N liegt, das vom Verschlüsseler hervorgerufene Rauschen vom Quantisierungsrauschen beherrscht.

Das Verfahren arbeitet sehr gut, wenn kleine Signale mit ge ringer Verzerrung zu codieren sind. Typischerweise hat ein A/D-Konverter seinen größten Fehler im Mittelpunkt (Analogwert 0). Wenn ein kleines, beim Mittelwert 0 liegendes Signal zu codieren ist, wird der 1/2-Skalenfehler eine nachteilige Feh lerzunahme bewirken, falls keine Verschlüsselung vorgenommen wird. Bei Verschlüsselung ist der mittlere 1/2-Skalen-Ent scheidungspegel exakt, und es ergibt sich kein Verstärkungs fehler. Die Verschlüsselung wandelt die Überkreuzungsverzer rung in Rauschen um.

Die Systembandbreite ist wesentlich größer als die Bandbreite des Signals, das in dem erfindungsgemäßen A/D-Konverter behan delt wird. Dementsprechend kann eine geeignete Filterung durchgeführt werden, um das Breitbandrauschen zu beseitigen, das sich aus der Verschlüsselungsmatrix nach der Erfindung ergibt. Derartige Filter sind im Stande der Technik bekannt und werden üblicherweise im Zusammenhang mit vielen A/D-Kon vertern verwendet.

Zwar wurde die Erfindung im Zusammenhang mit drei SAR-Schal tergruppen beschrieben, jedoch sei darauf hingewiesen, daß beim Praktizieren der Erfindung jede beliebige Anzahl von Schaltergruppen eingesetzt werden kann. Gleichermaßen kann die Größe der Komponenten eines Kaskaden-A/D-Konverters im Rahmen der Erfindung in jedem beliebigen Bereich liegen. Ferner sei darauf hingewiesen, daß die Erfindung zwar anhand von Konden satorfeldern beschrieben wurde, daß sie jedoch gleichermaßen anwendbar ist auf Widerstandsketten oder beliebige andere Impedanzen.

Die Erfindung schafft also ein verbessertes Verfahren zum Umwandeln von Nichtlinearitäten eines A/D-Konverters in Rau schen.

Claims

1. Analog/Digital-(A/D)-Konverter gekennzeichnet durch:
eine Mehrzahl von Kondensatoren, von denen jeder nähe rungsweise eine Kapazität C hat;
einen ersten Schalter, der mit einer ersten Gruppe der Kondensatoren verbunden ist;
einen zweiten Schalter, der mit einer zweiten Gruppe der Kondensatoren verbunden ist, wobei die zweite Gruppe kleiner als die erste Gruppe ist;
eine Schaltermatrix, die mit den Kondensatoren und den ersten und zweiten Schaltern verbunden ist, um die Kondensato ren wahlweise derart mit den Schaltern zu verbinden, daß sich jeder der Kondensatoren in der ersten und der zweiten Gruppe im Verhältnis der Größe dieser Gruppe zur Gesamtzahl der Kon densatoren aufhält.

2. Konverter nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltermatrix von einem Steuercode steuerbar ist.

3. Konverter nach Anspruch 2, dadurch gekennzeichnet, daß der Steuercode von einem Digitalzähler geliefert wird.

4. Konverter nach Anspruch 2, dadurch gekennzeichnet, daß der Steuercode von einem Pseudozufalls-Zahlengenerator gelie fert wird.

5. Konverter nach einem der Ansprüche 1 bis 4, dadurch ge kennzeichnet, daß die ersten und zweiten Schalter SAR-Schalter sind.

6. Konverter nach einem der Ansprüche 1 bis 5, dadurch ge kennzeichnet, daß die Schaltermatrix eine Mehrzahl dritter Schalter, die mit dem zweiten Schalter verbunden sind, sowie eine Mehrzahl vierter Schalter umfaßt, die mit dem ersten Schalter und der Mehrzahl der dritten Schalter verbunden sind.

7. Konverter nach Anspruch 6, dadurch gekennzeichnet, daß das am wenigsten signifikante Bit des Steuercode die Mehrzahl der vierten Schalter steuert.

8. Verfahren zum Vermindern der Auswirkungen von Komponen ten-Fehlanpassungen in einem Analog/Digital-(A/D)-Konverter mit einer Mehrzahl von Kondensatoren der Kapazität C, die an eine Mehrzahl von Schaltern angeschlossen sind, wobei jeder der Schalter mit einer von mehreren Gruppen der Kondensatoren verbunden ist, dadurch gekennzeichnet,
daß mindestens eine erste und eine zweite Gruppe von Kondensatoren definiert wird, wobei die erste Gruppe kleiner als die zweite Gruppe ist;
daß die Schalter selektiv an die erste oder die zweite Gruppe angeschlossen werden;
daß jeder der Kondensatoren zwischen der ersten und der zweiten Gruppe hin- und hergeschaltet wird;
daß das Schalter der Kondensatoren so gesteuert wird, daß sich jeder der Kondensatoren in der ersten und der zweiten Gruppe in einem Verhältnis aufhält, welches der Größe dieser Gruppe, bezogen auf die Anzahl der Kondensatoren, entspricht.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß beim Schalten der Kondensatoren letztere durch eine Schalter matrix mit den Schaltern verbunden werden.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Schaltermatrix von einem Steuercode gesteuert wird.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Steuercode von einem Digitalzähler geliefert wird.

12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Steuercode von einem Pseudozufalls-Zahlengenerator gelie fert wird.

13. Analog/Digital-(A/D)-Konverter, gekennzeichnet durch:
eine Mehrzahl von Impedanzelementen, deren Impedanzen im wesentlichen gleich sind;
einen ersten Schalter, der mit einer ersten Gruppe der Elemente verbunden ist;
einen zweiten Schalter, der mit einer zweiten Gruppe der Elemente verbunden ist, wobei die zweite Gruppe kleiner als die erste Gruppe ist;
eine Schaltermatrix, die mit den Elementen und den ersten und zweiten Schaltern verbunden ist, um die Elemente wahlweise mit den Schaltern derart zu verbinden, daß sich jedes der Elemente in der ersten und zweiten Gruppe in einem Verhältnis aufhält, welches der Größe dieser Gruppe, bezogen auf die Anzahl der Elemente, entspricht.

14. Konverter nach Anspruch 13, dadurch gekennzeichnet, daß die Schaltermatrix von einem Steuercode gesteuert wird.

15. Konverter nach Anspruch 14, dadurch gekennzeichnet, daß der Steuercode von einem Digitalzähler geliefert wird.

16. Konverter nach Anspruch 14, dadurch gekennzeichnet, daß der Steuercode von einem Pseudozufalls-Zahlengenerator gelie fert wird.

17. Konverter nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, daß die ersten und zweiten Schalter SAR-Schal ter sind.

18. Konverter nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, daß die Schaltermatrix eine Mehrzahl von drit ten Schaltern, die mit den zweiten Schaltern verbunden sind, sowie eine Mehrzahl von vierten Schaltern umfaßt, die mit dem ersten Schalter und der Mehrzahl von dritten Schaltern verbun den sind.

19. Konverter nach Anspruch 18, dadurch gekennzeichnet, daß das am wenigstens signifikante Bit des Steuercode die Mehrzahl der vierten Schalter steuert.

20. Konverter nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, daß die Mehrzahl der Elemente eine Mehrzahl von Kondensatoren umfaßt.