DE4003758C2 - Schaltungsanordnung zum Mindern der Auswirkungen falsch angepaßter Impedanzelemente - Google Patents

Schaltungsanordnung zum Mindern der Auswirkungen falsch angepaßter Impedanzelemente

Info

Publication number
DE4003758C2
DE4003758C2 DE4003758A DE4003758A DE4003758C2 DE 4003758 C2 DE4003758 C2 DE 4003758C2 DE 4003758 A DE4003758 A DE 4003758A DE 4003758 A DE4003758 A DE 4003758A DE 4003758 C2 DE4003758 C2 DE 4003758C2
Authority
DE
Germany
Prior art keywords
impedance elements
switches
switch
circuit arrangement
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4003758A
Other languages
English (en)
Other versions
DE4003758A1 (de
Inventor
Bert White
Mehrdad Negabahn-Hagh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Systems Inc
Original Assignee
Silicon Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Systems Inc filed Critical Silicon Systems Inc
Publication of DE4003758A1 publication Critical patent/DE4003758A1/de
Application granted granted Critical
Publication of DE4003758C2 publication Critical patent/DE4003758C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H03M1/806—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution with equally weighted capacitors which are switched by unary decoded digital signals

Description

Die Erfindung betrifft eine Schaltungsanordnung mit einer Mehrzahl von Impedanzelementen, deren Impedanzen im wesentlichen gleich sind, sowie ein Verfahren zum Mindern der Auswirkungen von Komponenten-Fehlanpassungen in einem Analog/Digital-(A/D)- Konverter mit einer Mehrzahl von Impedanzelementen annähernd gleicher Impedanz, die an eine Mehrzahl von Schaltern angeschlossen sind, wobei jeder der Schalter mit einer von mehreren Gruppen der Impedanzelemente verbunden ist.
Es ist häufig erforderlich, ein Analogsignal in ein Digitalsi­ gnal unzuwandeln. Für solche Signalumwandlungen wird ein Ana­ log/Digital-(A/D)-Konverter verwendet. Im Stande der Technik finden sich mehrere Typen von A/D-Konvertern.
Ein einfaches Verfahren zur A/D-Umformung ist bekannt als Nachlauf- Umformung, wobei ein analoges Eingangssignal an einen Komparator angelegt wird, und zwar zusammen mit dem Ausgang eines Digital/Analog-(D/A)-Konverters. Der Ausgang des Kompa­ rators ist an einen Aufwärts/Abwärts-Zähler angeschlossen, und der Ausgang des Zählers ist an den Eingang des D/A-Konverters angelegt. Wenn der Analogeingang höher liegt als der Ausgang des D/A-Konverters, zählt der Zähler aufwärts. Wenn der Ana­ logeingang niedriger liegt als der D/A-Konverter, zählt der Zähler abwärts. Der Ausgang des Konverters ist konstant, wenn ein Wechsel von einem Zählschritt nach oben oder nach unten den Konverterausgang dazu veranlaßt, das Vorzeichen zu wechseln.
Die DE 31 24 833 A1 beschreibt einen Digital/Analog-Umsetzer, in welchem Konstantstromquellen eine Anzahl von im wesentlichen gleichen Strömen erzeugen, welche dann zur Erzeugung des Analogsignals verwendet werden. Da diese Ströme nicht exakt gleich sind, d. h. von ihren Nennwerten abweichen, kommt es zu einem fehlerhaften bzw. nichtlinearen Analogsignal. Dieser Fehler wird dadurch verringert, daß nach einem zyklisch permutierenden Muster die im wesentlichen gleichen Ströme verschiedenen Stromausgängen zugeschaltet und ausschließlich einer Ausmittelschaltung zugeführt werden, die eine durch Ungleichheit der Ströme entstandene Wechselstromkomponente ausmittelt.
Ein die oben beschriebene Nachlauf-Umformung anwendender A/D- Konverter ist bekannt als schrittweiser Annäherungskonverter. Dabei kommt ein sogenanntes Ladungs-Umverteilungsverfahren zur Anwendung, bei dem ein Feld von Kondensatoren und/oder Widerständen eingesetzt wird, um einen Bereich von Werten zur Definition des Pegels eines analogen Eingangssignals zur Verfügung zu stellen. Beispielsweise werden verschiedene Kondensatoren verwendet, deren Kapazitätswerte in einem Binärverhältnis zueinander stehen. Beträgt beispielsweise die Kapazität des kleinsten Kondensators C Farad, so sind außerdem Kondensatoren mit den Kapazitätswerten 2C, 4C, 8C, 16C, 32C etc. vorhanden. Je größer die Anzahl der Kapazitätswerte, desto genauer ist die Umwandlung der Analogsignale in Digitalsignale.
Ein A/D-Konverter mit einer Präzision von 2N Bits benötigt N Pegel von Kapazitätswerten in binärer Folge (1, 2, 4, 8, etc.). Dementsprechend benötigt ein A/D-Konverter mit einer Präzision von 8 Bits drei Kondensatoren mit den zugehörigen Kapazitäten C, 2C und 4C. Auf diese Weise können durch ein geeignetes Schaltverfahren Kapazitätspegel von C, 2C, 3C (C+2C), 4C, 5C(4C+C), 6C(4C+2C) und 7C(4C+2C+C) definiert werden.
Ein Verfahren zur Schaffung eines solchen A/D-Konverters in einer integrierten Schaltung besteht darin, drei Kondensatoren auszubilden, wobei jeder nachfolgende Kondensator eine größere Fläche hat, so daß ein Kapazitätsverhältnis von 1 : 2 : 4 erzielt wird. Allerdings ist es bei der Herstellung von Schaltungen schwierig, derartige Kondensatoren reproduzierbar in richtiger Größe zu erzeugen. Es hat sich als einfacher herausgestellt, ein Feld gleich großer Kondensatoren vorzusehen und diese Kondensatoren im gewünschten Verhältnis der Kapazitätswerte zusammenzufassen. Im Falle eines 8-Bit-A-A/D-Konverters werden vier Kondensatoren des Wertes C an einen ersten SAR-Schalter angeschlossen, während zwei Kondensatoren des Wertes C an einen zweiten SAR-Schalter angeschlossen werden und ein einzelner Kondensator mit einem dritten SAR-Schalter verbunden wird.
Ein Beispiel für einen derartigen A/D-Konverter aus dem Stande der Technik ist in Fig. 1 dargestellt. Es ist ein Feld gleich großer Kondensatoren C1 bisd C8 vorgesehen, von denen jeder die Kapazität C besitzt. Dabei wird ein schrittweises Annäherungsverfahren mit drei SAR-Schaltern eingesetzt, nämlich mit den Schaltern SAR(1), SAR(2) und SAR(4). Die SAR-Schalter SAR(1) bis SAR(4) schalten zwischen den negativen und positiven Maximalwerten der Versorgungsspannung. Sie werden gesteuert von Ausgangssignalen schrittweiser Annäherungsregister. Das Feld wird zur Erzeugung eines Ausgangszustandes auf bekannte Weise mit einer Ladung versehen. Der Inhalt der Register wird sodann so eingestellt, daß das Ausgangssignal des Feldes sich dem Wert des analogen Eingangssignals annähert. Der digitale Wert, der zu diesem Zeitpunkt in den schrittweisen Annäherungsregistern gespeichert ist, repräsentiert die Digitalumformung des Analogeingangssignals. Der Schalter SAR(1) ist an einen einzigen Kondensator C7 angeschlossen. Der Schalter SAR(2) ist mit den beiden Kondensatoren C5 und C6 verbunden, und der Schalter SAR(4) ist mit den vier Kondensatoren C1 bis C4 gekoppelt. Der Punkt A ist in der Regel geerdet, kann jedoch auch einen Ausgang einer weiteren Stufe eines kaskadenförmigen A/D-Konverters bilden.
Der Ausgang am Knotenpunkt 15 des Kondensatorfeldes ist an den Eingang eines Komparators 11 angeschlossen. Der Ausgang 12 des Komparators 11 ist in einer Rückkopplungsschleife über einen Schalter 14 mit dem Eingang des Komparators verbunden.
Die Lienarität eines solchen Kapazitätswerteschemas hängt ab von der Genauigkeit des Verhältnisses der Kondensatoren untereinander. Stehen die Kondensatoren nicht in den gewünschten ganzzahligen Verhältnissen zueinander, so ergibt sich ein nichtlineares Ausgangssignal des A/D-Konverters.
Wünschenswert ist es, daß das Ausgangssignal eines A/D-Konverters im wesentlichen linear ist. Im Stande der Technik, insbesondere bei A/D-Konvertern mit umgeschalteten Kondensatoren, hängt die Konverterlinearität ab von der Angleichung der Widerstände und Kondensatoren. Eine solche Angleichung der Kondensatoren und Widerstände erhöht die Herstellungskosten derartiger A/D-Konverter. Wenn einer oder mehrere der Kondensatoren falsch angepaßt sind, ist das Ausgangssignal nichtlinear. Ist beispielsweise der Kondensator C4 falsch angepaßt und wird das signifikantere Bit des Ausgangssignals an den SAR-Schalter des falsch angepaßten Kondensators angelegt, so wird der Ausgangswert falsch, weil die Kapazität für dieses Bit zu groß (oder zu klein) ist. Die Wirkung falsch angepaßter Kondensatoren wird vermindert bei weniger signifikanten Bits, jedoch ist es schwierig vorherzusagen, wo eine Falschanpassung auftreten wird.
Aufgabe der Erfindung ist es, die Auswirkungen falsch angepaßter Impedanzelemente auf das Ausgangssignal der Schaltungsanordnung im wesentlichen zu eliminieren.
Diese Aufgabe wird erfindungsgemäß durch eine Schaltungsanordnung mit den Merkmalen des Anspruchs 1 gelöst. Verfahrensmäßig wird die Aufgabe durch ein Verfahren mit den Merkmalen des Anspruchs 10 gelöst.
Die erfindungsgemäße Schaltungsanordnung findet bevorzugt Anwendung bei der Beseitigung der Auswirkungen falsch angepaßter Komponenten eines A/D-Konverters. Nach der Erfindung werden als Impedanzelemente verwendete Kondensatoren eines A/D-Konverters dynamisch umgruppiert, so daß deren physikalische Fehlanpassung zeitlich ausgemittelt wird.
Nach einer bevorzugten Ausführungsform der Erfindung wird ein Feld gleich großer Kondensatoren mit einem Schalternetzwerk verbunden. Ein schrittweises Annäherungsverfahren kommt zur Anwendung, bei dem das analoge Eingangssignal mit einer über schrittweise Annäherungsregister (SAR)-Schalter erzeugten Ausgangsspannung des Kondensatorfeldes verglichen wird. Jeder SAR-Schalter ist mit 2N-1 Kondensatoren verbunden, wobei N die Nummer des Schalters ist. Beispielsweise sind bei einem 8-Bit-Schema drei Schalter vorgesehen, wobei der Schalter 1 mit einem Kondensator, der Schalter 2 mit zwei Kondensatoren und der Schalter 3 mit vier Kondensatoren verbunden ist. Auf diese Weise werden acht Kapazitätswerte-Pegel definiert.
Nach der Erfindung wird zusätzlich ein Verschlüsselungssteuercode zur Steuerung des Schalterfeldes verwendet, so daß die Kondensatoren selbst zu unterschiedlichen Zeiten an unterschiedliche SAR-Schalter angeschlossen werden. Hierzu wird eine Verschlüsselungsmatrix von Schaltern benötigt, die erfindungsgemäß N * 2N Schalter erfordert, wobei N der Anzahl der Bits des Steuercodes entspricht. Auf diese Weise können die Auswirkungen jeglicher Änderungen der Kapazitätsverhältnisse ausgemittelt und in Rauschen umgesetzt werden, welches sich aus dem Signal ausfiltern läßt.
Nach einem weiteren bevorzugten Merkmal der Erfindung wird die Schaltermatrix von einem Verschlüsselungssteuercode gesteuert, der durch einen einfachen Digitalzähler erzeugt wird. Der Zähler zählt kontinuierlich und stellt sich am Ende der Zählung zurück, so daß die Schaltermatrix die Kondensatoren zyklisch zwischen den SAR-Schaltergruppenfeldern umgruppiert. Nach einer erfindungsgemäßen Ausführungsform steuert das am wenigstens signifikante Bit des Zählers denjenigen Teil der Schaltermatrix, der an das Bit höchster Signifikanz des A/D-Konverters angeschlossen ist.
Durch Anwendung des Schaltverfahrens nach der Erfindung wandelt der Konverter den Effekt der Komponenten-Fehlanpassung in ein Breitbandrauschen um. Ein Filtern des konvertierten Signals kann dieses Breitbandrauschen beseitigen, woraus sich ein im wesentlichen linearer A/D-Konverter ergibt.
Um Siliziumfläche zu sparen, kann eine kaskadenförmige A/D-Konverterkonfiguration verwendet werden, bei der jede Stufe der Kaskade das Verschlüsselungsschaltverfahren nach der Erfindung anwendet. Bei anderen erfindungsgemäßen Ausführungsformen wird das Schaltschema nur in einer oder mehreren Stufen der Kaskadenanordnung angewendet.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Zusammenhang mit der beiliegenden Zeichnung. Die Zeichnung zeigt in:
Fig. 1 ein Schaltbild eines wesentlichen Teils eines A/D-Konverters aus dem Stande der Technik;
Fig. 2 ein Schaltbild eines wesentlichen Teils eines A/D-Konverters nach der Erfindung;
Fig. 3 ein Schaltbild einer abgewandelten Ausführungsform nach der Erfindung.
Erläutert werden ein Verfahren und eine Vorrichtung zum Beseitigen der Auswirkungen falsch angepaßter Komponenten in einem A/D-Konverter. Die folgende Beschreibung umfaßt eine Vielzahl spezieller Details, wie etwa die Anzahl der Schalter, die Anzahl der Bits etc., um die vorliegende Erfindung deutlicher darzustellen. Es sei jedoch darauf hingewiesen, daß der Fachmann die Erfindung auch ohne diese speziellen Details praktizieren kann. An anderen Stellen sind bekannte Merkmale nicht im Detail beschrieben, um das Verständnis der Erfindung nicht zu erschweren.
Die Erfindung versieht das Kondensatorfeld eines Schaltkonden­ sator-A/D-Konverters mit einer Schaltermatrix. Die Schalterma­ trix wird von einem Verschlüsselungscode gesteuert, um die einzelnen Kondensatoren durch die Gruppen der SAR-Schalter rotieren zu lassen. Um die Auswirkung falsch angepaßter Kon­ densatoren zu beseitigen, sollten die Kondensatoren proportio­ nal zu dem Relativverhältnis der SAR-Gruppen in Rotation ver­ setzt werden. Hat beispielsweise eine SAR-Gruppe M Kondensato­ ren eines gesamten Feldes von N Kondensatoren, so sollte sich irgendeiner der Kondensatoren in dieser SAR-Gruppe M/N der Zeit aufhalten und den Rest der Zeit in den verbleibenden Gruppen verbringen. Dies stellt sicher, daß die Auswirkungen falsch angepaßter Kondensatoren gleichmäßig und vollständig durch das gesamte Gruppenfeld ausgemittelt werden.
Für ein Kondensatorfeld mit N SAR-Gruppen sind N × 2N Schalter in der Verschlüsselungsschaltermatrix erforderlich, um eine angemessene Rotation der Kondensatoren zu erzeugen. Bei einer abgewandelten Ausführungsform nach der Erfindung sind mehrere Verschlüsselungsstufen kaskadenförmig zusammen­ geschaltet, wobei der Ausgang der einen Verschlüsselungsstufe als Eingang an einen der Schalter einer zweiten Verschlüsse­ lungsstufe angelegt wird.
Ein Beispiel nach der Erfindung ist in Fig. 2 wiedergegeben. Das Beispiel nach Fig. 2 gilt für einen A/D-Konverter mit drei SAR-Gruppen. Schalter 1A-1H bis 3A-3H sind jeweils an einen Anschluß der Kondensatoren C1-C8 und an die SAR-Schalter SAR(1), SAR(2) und SAR(4) angeschlossen. Die Schaltermatrix wird gesteuert von einem 3-Bit-Verschlüsselungssteuercode
Der Verschlüsselungssteuercode ist so ausgebildet, daß das am wenigstens signifikante Bit an die größte SAR-Schaltergrup­ pe angeschlossen wird. Das signifikanteste Bit wird an die kleinste SAR-Schaltergruppe angelegt. Im vorliegenden Fall wird das am wenigstens signifikante Bit mit der SAR-Schalter­ gruppe verbunden, die vier Kondensatoren enthält. Bei dieser Ausführungsform befinden sich die Schalter 1A-1H, 2A-2H und 3A-3H in der dargestellten Lage, wenn ein Schaltzustand "0" an die Steuerleitung für die jeweiligen Schaltergruppen angelegt ist. Wird die Steuerleitung mit einem Schaltzustand "1" beauf­ schlagt, so kehrt sich die Schalterstellung um.
Die folgende Tabelle zeigt, welche Kondensatoren bei jedem Wert des Verschlüsselungssteuercode an jede der SAR-Schal­ tergruppen angeschlossen sind.
Tabelle 1
Verschlüsselungscode
Für die SAR-Schaltergruppe 4 gilt, daß die Anzahl M der Kon­ densatoren in dieser Gruppe vier beträgt. Die gesamte Anzahl N der Kondensatoren ist acht. Dementsprechend sollte jeder der Kondensatoren in dieser Schaltergruppe den Anteil M/N, d.h., die Hälfte der Zeit verbringen. Wie aus Tabelle 1 ersichtlich, pendelt die Gruppe SAR(4) zwischen den Kondensatoren C1-C4 und den Kondensatoren C5 äC8 hin und her, so daß jeder Kondensator die Hälfte der Zeit in der Schaltergruppe SAR(4) verbringt.
Die SAR-Gruppe 2 verfügt über zwei Kondensatoren aus einer Gesamtzahl von acht Kondensatoren, so daß jeder Kondensator in dieser SAR-Gruppe ein Viertel der Zeit verbringen sollte. Wie aus Tabelle 1 hervorgeht, hält sich jeder Kondensator in die­ ser SAR-Gruppe zweimal bei einer Gesamtzahl von acht Möglich­ keiten auf, so daß jeder Kondensator in dieser Gruppe ein Viertel der Zeit verbringt. In gleicher Weise ergibt sich, daß jeder Kondensator sich in der Gruppe SAR(1) ein Achtel der Zeit aufhält.
Nach dem bevorzugten Ausführungsbeispiel der Erfindung ist der Verschlüsselungssteuercode in einen Digitalzähler implemen­ tiert. Der Zähler zählt bis zu seinem höchsten Wert und stellt sich dann auf Null zurück, wobei er diesen Vorgang kontinuier­ lich wiederholt. Die Zahl der Bits des Zählers ist gleich der Zahl der Bits des Steuercode (beispielsweise drei in Fig. 2). Durch Verwendung einer geeigneten Schaltermatrix wird das richtige Verhältnis von Kondensatoren in jeder SAR-Gruppe hergestellt. Das am wenigstens signifikante Bit des Zählers wird nach der bevorzugten Ausführungsform der Erfindung mit der größten Schaltergruppe gekoppelt, so daß das stärkste Pendeln in dieser Gruppe auftreten kann. Der Zähler wird zu Beginn jedes Umkehrzyklus einmal getaktet.
Im Rahmen der Erfindung kann jedes geeignete Verfahren zur Schaffung des Verschlüsselungssteuercode angewendet werden. Beispielsweise kann bei einer alternativen Ausführungsform ein Pseudozufalls-Zahlengenerator eingesetzt werden, um den Steu­ ercode zu bilden. Der Pseudozufalls-Zahlengenerator wird an­ stelle eines echten Zufalls-Zahlengenerators verwendet, so daß man die geeigneten Kapazitätsverhältnisse erhalten kann. Dies bedeutet, daß das Schalten der Kondensatoren von Gruppe zu Gruppe in korrektem Verhältnis geschieht, wie es oben be­ schrieben wurde.
In Fig. 3 ist ein Beispiel für einen Kaskaden-A/D-Konverter dargestellt. Bei diesem Ausführungsbeispiel wird eine Anord­ nung aus zwei SAR-Schaltergruppen verwendet, die hinter den Eingang A eines Dreier-SAR-Schaltergruppenfeldes, wie etwa das Feld nach Fig. 2, geschaltet ist. Gemäß Fig. 3 ist ein SAR- Schalter 16 zu irgendeiner Zeit an einen einzelnen Kondensator angeschlossen, während ein SAR-Schalter 17 mit zwei der Kondensa­ toren C1′-C3′ verbunden ist. Ein 2-Bit-Verschlüsselungssteuer­ code steuert die Schalter 1A′-1D′ und 2A′-2D′, die die Schal­ ter-Verschlüsselungsmatrix bilden. Der Ausgang des Knotenpunk­ tes 18 des Kondensatorfeldes ist an den Umkehreingang eines Operationsverstärkers 19 (anstelle des Komparators nach Fig. 2) angeschlossen. Der Ausgang am Knoten 20 des Operationsver­ stärkers 19 ist in einer Rückkopplungsschleife an den Ein­ gangsknoten 18 angeschlossen, und zwar über einen Kondensator 21 und einen Schalter 22, die parallel zueinander liegen. Der Ausgangsknoten 20 steht außerdem mit dem A-Eingang des Dreier- SAR-Steuerfeldes in Verbindung.
Der A-Eingang des Steuerfeldes ist ein Analogsignal, welches sich zwischen den Endwerten Plus und Minus ändert. Dies ermög­ licht der Kondensatoranordnung einen zusätzlichen Grad an Auflösung. Durch Kaskadenschaltung kann Siliziumfläche einge­ spart werden. Werden beispielsweise zwei 6-Bit-Konverter hin­ tereinander geschaltet, um einen 12-Bit-A/D-Konverter zu bil­ den, sind insgesamt 128 Kondensatoren erforderlich (ein Paar von 26 Feldern). Wenn ein einzelner 12-Bit-Konverter verwen­ det wird, sind 4096 Kondensatoren erforderlich, die sich zu der Siliziumfläche einer die Erfindung realisierenden inte­ grierten Schaltung hinzuaddieren.
Die Funktion der Verschlüsselungsmatrix besteht darin, Konden­ satorfelder zu tauschen, um Fehler auszumitteln. Wenn bei­ spielsweise ein Kondensator falsch angepaßt ist (beispielswei­ se C4), so ist der Kondensator zu groß, sofern das Verschlüs­ seler-LSB "1" ist, oder zu klein, sofern das LSB "0" ist. Dieser Effekt wird ausgemittelt durch das Schalterfeld nach der Erfin­ dung. Die Entscheidungen, die das MSB beeinflussen, sind:
wobei FS (= full scale) die angelegte Betriebsspannung ist.
Wenn diese folgendermaßen zusammengemittelt werden:
so heben sie sich auf, wodurch gezeigt wird, daß jeglicher eingeführte Fehler durch das erfindungsgemäße Verfahren aus­ gemittelt wird.
Die von SAR beim nächst-signifikanten Bit getroffenen Entschei­ dungen sind:
Nach einem vollen Zyklus des Verschlüsselungscode sind sämtli­ che Kondensatorfehler ausgemittelt. Die Entscheidungspunkte sind exakt. Da der MSB-Fehler normalerweise der schwerwiegendste ist, sollte er am häufigsten gewechselt werden, wobei man ihn folg­ lich an das Verschlüsseler-LSB anlegt.
Durch Anschließen eines Binärzählers an die Verschlüsselungs­ eingänge werden Kondensatorfehler beseitigt, wenn ein Gleich­ strompegel umgekehrt wird. Was tatsächlich geschieht, ist, daß ein stationäres Musterrauschen einer codierten Wellenform hinzuaddiert wird, deren niedrigste Frequenzkomponente FS/2N ist, wobei FS die Abtastrate darstellt. Wenn FS 10 kHz beträgt und N gleich 9 ist, so liegt die Frequenzkompo­ nente bei 19 Hz. Die Rauschkomponente hat einen Mittelwert von 0, wie vorher gezeigt, und die Spitzenamplitude wird gebildet vom Kondensatorfehler multipliziert mit VFS. Wenn der Eingang kein Gleichstrom ist, ist das Rauschen nicht so vorhersehbar; es kann als weißes Rauschen angenähert werden. Da das Signal bereits durch RMS-Rauschen des VLSB/12 verfälscht ist, wird, wenn die Genauigkeit des Kapazitätsverhältnisses unter 1/2N liegt, das vom Verschlüsseler hervorgerufene Rauschen vom Quantisierungsrauschen beherrscht.
Das Verfahren arbeitet sehr gut, wenn kleine Signale mit ge­ ringer Verzerrung zu codieren sind. Typischerweise hat ein A/D-Konverter seinen größten Fehler im Mittelpunkt (Analogwert 0). Wenn ein kleines, beim Mittelwert 0 liegendes Signal zu codieren ist, wird der 1/2-Skalenfehler eine nachteilige Feh­ lerzunahme bewirken, falls keine Verschlüsselung vorgenommen wird. Bei Verschlüsselung ist der mittlere 1/2-Skalen-Ent­ scheidungspegel exakt, und es ergibt sich kein Verstärkungs­ fehler. Die Verschlüsselung wandelt die Überkreuzungsverzer­ rung in Rauschen um.
Die Systembandbreite ist wesentlich größer als die Bandbreite des Signals, das in dem erfindungsgemäßen A/D-Konverter behan­ delt wird. Dementsprechend kann eine geeignete Filterung durchgeführt werden, um das Breitbandrauschen zu beseitigen, das sich aus der Verschlüsselungsmatrix nach der Erfindung ergibt. Derartige Filter sind im Stande der Technik bekannt und werden üblicherweise im Zusammenhang mit vielen A/D-Kon­ vertern verwendet.
Zwar wurde die Erfindung im Zusammenhang mit drei SAR-Schal­ tergruppen beschrieben, jedoch sei darauf hingewiesen, daß beim Praktizieren der Erfindung jede beliebige Anzahl von Schaltergruppen eingesetzt werden kann. Gleichermaßen kann die Größe der Komponenten eines Kaskaden-A/D-Konverters im Rahmen der Erfindung in jedem beliebigen Bereich liegen. Ferner sei darauf hingewiesen, daß die Erfindung zwar anhand von Konden­ satorfeldern beschrieben wurde, daß sie jedoch gleichermaßen anwendbar ist auf Widerstandsketten oder beliebige andere Impedanzen.
Die Erfindung schafft also ein verbessertes Verfahren zum Umwandeln von Nichtlinearitäten eines A/D-Konverters in Rau­ schen.

Claims (14)

1. Schaltungsanordnung mit einer Mehrzahl von Impedanzelementen (C1 . . . C8), deren Impedanzen im wesentlichen gleich sind, dadurch gekennzeichnet, daß
ein erster Schalter mit einer ersten Anzahl x der Impedanzelemente (C1 . . . C8) verbunden ist;
ein zweiter Schalter mit einer zweiten Anzahl y der Impedanzelemente (C1 . . . C8) verbunden ist, wobei die zweite Anzahl kleiner als die erste Anzahl ist;
eine Schaltermatrix (1A . . . 3H) mit den Impedanzelementen (C1 . . . C8) und den ersten und zweiten Schaltern verbunden ist, um die Impedanzelemente wahlweise mit den Schaltern derart zu verbinden, daß der zeitliche Mittelwert des Verhältnisses der Zeit, in welcher ein jedes der Elemente mit dem ersten Schalter verbunden ist, zu der Zeit, in welcher das Element mit dem zweiten Schalter verbunden ist, näherungsweise gleich dem Verhältnis x/y ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Impedanzelemente im wesentlichen Kapazitäten sind.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Impedanzelemente Kondensatoren sind.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schaltermatrix (1A . . . 3H) von einem Steuercode steuerbar ist.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Steuercode von einem Digitalzähler geliefert wird.
6. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Steuercode von einem Pseudozufalls-Zahlengenerator geliefert wird.
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Schaltungsanordnung Teil eines A/D-Wandlers ist und die ersten und zweiten Schalter SAR-Schalter sind.
8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Schaltermatrix (1A . . . 3H) eine Mehrzahl dritter Schalter (2A . . . 2H), die mit dem zweiten Schalter verbunden sind, sowie eine Mehrzahl vierter Schalter (3A . . . 3H) umfaßt, die mit dem ersten Schalter und der Mehrzahl der dritten Schalter verbunden sind.
9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß das am wenigsten signifikante Bit des Steuercodes die Mehrzahl der vierten Schalter steuert.
10. Verfahren zum Mindern der Auswirkungen von Komponenten-Fehlanpassungen in einem Analog/Digital-(A/D-)Konverter mit einer Schaltungsanordnung mit einer Mehrzahl von Impedanzelementen annähernd gleicher Impedanz, die an eine Mehrzahl von Schaltern angeschlossen sind, wobei jeder der Schalter mit einer von mehreren Gruppen der Impedanzelemente verbunden ist, dadurch gekennzeichnet,
daß mindestens eine erste und eine zweite Gruppe von Impedanzelementen definiert wird, wobei die erste Gruppe kleiner als die zweite Gruppe ist;
daß die Schalter selektiv an die erste oder die zweite Gruppe angeschlossen werden;
daß jedes der Impedanzelemente zwischen der ersten und der zweiten Gruppe hin- und hergeschaltet wird;
daß das Schalten der Impedanzelemente so gesteuert wird, daß jedes der Impedanzelemente der ersten und der zweiten Gruppe in einem Verhältnis zugeordnet wird, welches nach zeitlicher Mittelung der Größe dieser Gruppe, bezogen auf die Anzahl der Impedanzelemente, entspricht.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß beim Schalten der Impedanzelemente letztere durch eine Schaltermatrix mit den Schaltern verbunden werden.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Schaltermatrix von einem Steuercode gesteuert wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Steuercode von einem Digitalzähler geliefert wird.
14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Steuercode von einem Pseudozufallszahlengenerator gelie­ fert wird.
DE4003758A 1989-02-13 1990-02-08 Schaltungsanordnung zum Mindern der Auswirkungen falsch angepaßter Impedanzelemente Expired - Fee Related DE4003758C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/311,237 US5006854A (en) 1989-02-13 1989-02-13 Method and apparatus for converting A/D nonlinearities to random noise

Publications (2)

Publication Number Publication Date
DE4003758A1 DE4003758A1 (de) 1990-08-16
DE4003758C2 true DE4003758C2 (de) 1993-10-14

Family

ID=23206021

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4003758A Expired - Fee Related DE4003758C2 (de) 1989-02-13 1990-02-08 Schaltungsanordnung zum Mindern der Auswirkungen falsch angepaßter Impedanzelemente

Country Status (4)

Country Link
US (1) US5006854A (de)
JP (1) JPH02291721A (de)
DE (1) DE4003758C2 (de)
GB (1) GB2230909B (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69331170T2 (de) * 1992-03-31 2002-06-20 Texas Instruments Inc Mehrmoden-Analog/Digitalwandler und Verfahren
US5305004A (en) * 1992-09-29 1994-04-19 Texas Instruments Incorporated Digital to analog converter for sigma delta modulator
US5745079A (en) * 1996-06-28 1998-04-28 Raytheon Company Wide-band/dual-band stacked-disc radiators on stacked-dielectric posts phased array antenna
GB2368209B (en) 1998-01-08 2002-06-12 Fujitsu Ltd Cell array circuitry
US6194946B1 (en) 1998-05-07 2001-02-27 Burr-Brown Corporation Method and circuit for compensating the non-linearity of capacitors
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US6879817B1 (en) 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US6853690B1 (en) 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US7110435B1 (en) * 1999-03-15 2006-09-19 Parkervision, Inc. Spread spectrum applications of universal frequency translation
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US6420991B1 (en) * 1999-09-08 2002-07-16 Texas Instruments Incorporated Dynamic element matching for converting element mismatch into white noise for a pipelined analog to digital converter
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7010559B2 (en) * 2000-11-14 2006-03-07 Parkervision, Inc. Method and apparatus for a parallel correlator and applications thereof
JP3493187B2 (ja) * 2001-06-13 2004-02-03 松下電器産業株式会社 逐次比較型ａ／ｄ変換器
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) * 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
JP3843942B2 (ja) * 2002-12-25 2006-11-08 株式会社デンソー Ｄ／ａ変換器およびａ／ｄ変換器
CN100345383C (zh) * 2003-05-20 2007-10-24 瑞昱半导体股份有限公司 具有可调带宽滤波功能的模拟前端装置
US7388247B1 (en) 2003-05-28 2008-06-17 The United States Of America As Represented By The Secretary Of The Navy High precision microelectromechanical capacitor with programmable voltage source
US7477180B2 (en) * 2006-04-03 2009-01-13 Realtek Semiconductor Corp. Noise shaping comparator based switch capacitor circuit and method thereof
US8502557B2 (en) 2006-06-05 2013-08-06 Analog Devices, Inc. Apparatus and methods for forming electrical networks that approximate desired performance characteristics
US9356568B2 (en) 2007-06-05 2016-05-31 Analog Devices, Inc. Apparatus and methods for chopper amplifiers
JP4934531B2 (ja) * 2007-07-11 2012-05-16 株式会社日立製作所 アナログデジタル変換器及びその制御方法並びに無線トランシーバ回路
KR101140349B1 (ko) * 2008-09-16 2012-05-03 한국전자통신연구원 다단 연속 근사 레지스터 아날로그 디지털 변환기
ATE540478T1 (de) * 2008-09-24 2012-01-15 Austriamicrosystems Ag Analog-digital-umsetzer und verfahren zur analog- digital-umsetzung
US7911370B2 (en) * 2009-06-25 2011-03-22 Mediatek Inc. Pipeline analog-to-digital converter with programmable gain function
US10720919B2 (en) 2011-11-16 2020-07-21 Analog Devices, Inc. Apparatus and methods for reducing charge injection mismatch in electronic circuits
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
US9608655B1 (en) 2016-02-09 2017-03-28 Analog Devices, Inc. ADC background calibration with dual conversions
US9882575B1 (en) 2016-10-14 2018-01-30 Analog Devices, Inc. Analog-to-digital converter with offset calibration
US9912343B1 (en) 2016-12-07 2018-03-06 Analog Devices, Inc. Analog to digital converter with background calibration techniques
CN109462399B (zh) * 2018-10-26 2021-09-14 电子科技大学 一种适用于逐次逼近模数转换器的后台电容失配校准方法
US10608655B1 (en) 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter
CN111342847B (zh) * 2020-02-13 2021-11-30 芯朴科技(上海)有限公司 调整输出功率的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2803099C3 (de) * 1978-01-25 1986-07-10 Hans-Ulrich 5810 Witten Post Digital-Analog-Umsetzer in integrierter Schaltungstechnik
NL8003948A (nl) * 1980-07-09 1982-02-01 Philips Nv Digitaal-analoog omzetter.
US4404544A (en) * 1981-04-09 1983-09-13 Bell Telephone Laboratories, Incorporated μ-Law/A-law PCM CODEC
US4399426A (en) * 1981-05-04 1983-08-16 Tan Khen Sang On board self-calibration of analog-to-digital and digital-to-analog converters
US4338591A (en) * 1981-06-09 1982-07-06 Analog Devices, Incorporated High resolution digital-to-analog converter

Also Published As

Publication number Publication date
DE4003758A1 (de) 1990-08-16
US5006854A (en) 1991-04-09
GB9002606D0 (en) 1990-04-04
JPH02291721A (ja) 1990-12-03
GB2230909B (en) 1993-09-22
GB2230909A (en) 1990-10-31

Similar Documents

Publication Publication Date Title
DE4003758C2 (de) Schaltungsanordnung zum Mindern der Auswirkungen falsch angepaßter Impedanzelemente
DE3531870C2 (de)
EP0253950B1 (de) Monolithisch integrierter Digital/Analog-Wandler
DE3202789C2 (de)
DE19958049B4 (de) Transkonduktor und Strommodus D/A-Wandler
DE3124333C2 (de)
DE4208702A1 (de) 2-schrittiger unterbereichs-analog/digital-wandler
DE2622970B2 (de) Elektrische Schaltung zum Melden der Kanalwahl bei einem abstimmbaren Empfänger
DE3104904A1 (de) Hochgenauer digital/analog-umsetzer und einschwingvorgangs-beseitigungssystem dafuer
EP0452609A1 (de) Monolithisch integrierter hochauflösender Analog-Digital-Umsetzer
DE3129338A1 (de) Signalwandler
EP0461282B1 (de) Überabtastender Analog-Digital-Umsetzer mit Rauschfilterung in Switched-Capacitor-Technik
DE602004011581T2 (de) Verfahren und Vorrichtung zum Entfernen von Tönen mittels Schaltverzögerung, die durch DEM (vergleich dynamische Elemente) verursacht werden bei Schaltverzögerung des Signals.
DE3632429C2 (de) Analog-Digital- oder Digital-Analog-Wandler
DE3149494C2 (de)
DE3147578A1 (de) Analog/digital-wandler-schaltungsanordnung
EP0579025B1 (de) Digital-Analog-Wandler mit gewichtetem kapazitiven Wandlernetzwerk
DE2856955C2 (de) Verfahren und Vorrichtung zur Digital-Analog- und Analog-Digital-Umwandlung
DE60210149T2 (de) Schaltungsanordnung mit einem digital analog wandler
DE102005039622A1 (de) Schaltung zum Durchführen einer Analog-Digital-Konvertierung und Analog-Digital-Konvertierungsverfahren
EP0142182B1 (de) Schaltungsanordnung zum Umwandeln eines digitalen Eingangssignals in ein analoges Ausgangssignal
WO1998004926A1 (de) Sigma-delta-multiplikationsschaltung für ein leistungs-messgerät
DE3734874C2 (de)
DE2439712C2 (de) PCM-Codierer
DE102011102554B4 (de) Rampen- oder Sägezahngenerator mit Einheitselementen für einen Analog/Digital-Umsetzer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee