DE4006243A1 - Schaltungsanordnung zum betrieb einer fluessigkristallanzeige - Google Patents
Schaltungsanordnung zum betrieb einer fluessigkristallanzeigeInfo
- Publication number
- DE4006243A1 DE4006243A1 DE4006243A DE4006243A DE4006243A1 DE 4006243 A1 DE4006243 A1 DE 4006243A1 DE 4006243 A DE4006243 A DE 4006243A DE 4006243 A DE4006243 A DE 4006243A DE 4006243 A1 DE4006243 A1 DE 4006243A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- liquid crystal
- crystal display
- segment
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
- G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
Description
Die Erfindung betrifft eine Schaltungsanordnung mit
einem einen ersten Taktgenerator aufweisenden Mikropro
zessor zum Betrieb einer Flüssigkristallanzeige im
Zeitschrittmultiplexverfahren gemäß dem Oberbegriff des
Anspruches 1.
Eine solche Schaltungsanordnung ist durch die
DE-PS 29 39 553 bekannt. Dort wird eine Flüssigkri
stallanzeige LCD mit Rückelektroden-Impulsfolgen R1,
R2, R3 und Segmentelektroden-Impulsfolgen SA, ..., SH
angesteuert, wozu aus einem Festwertspeicher ROM, der
gegebenenfalls programmierbar ist, den Impulsfolgen
entsprechende Impulsmuster abgegeben werden. Der Fest
wertspeicher ROM wird durch eine Schaltung INFO, bei
spielsweise eine Datenverarbeitungseinrichtung, ange
steuert, mit der die mit der Flüssigkristallanzeige LCD
darzustellenden Informationen abhängig von einem Über
nahmesignal TO des Festwertspeichers ROM abgegeben
werden können. Die den Impulsfolgen entsprechenden
Impulsmuster werden in dem Festwertspeicher ROM in
Abhängigkeit der darzustellenden, von der Schaltung
INFO gesendeten Informationen sowie mittels Impuls
signalen unterschiedlicher Impulslänge zusammengesetzt.
Das Impulsmuster für die Rückelektroden-Impulse werden
parallel an einen dem Festwertspeicher ROM nachgeschal
teten Speicher STR parallel und das Impulsmuster für
die Segmentelektroden-Impulse seriell an eine dem
Festwertspeicher ROM nachgeschaltete Schieberegisteran
ordnung seriell abgegeben. Die beiden Speicher STR bzw.
STS weisen eine Zahl von Speicherstellen für die
parallele Zuführung der Impulse auf, die der Zahl der
Rückelektroden bzw. der Segmentelektroden aller An
zeigenstellen entsprechen. Die Impulssignale unter
schiedlicher Impulslänge werden von einem Frequenztei
ler FT geliefert, der außerdem einen Übernahmeimpuls TC
an den der Schieberegisteranordnung SR nachgeschalteten
Speicher STS sowie den Speicher STR, die wiederum die
Flüssigkristallanzeige LCD ansteuern, liefert. Der
Festwertspeicher ROM sowie der Frequenzteiler FT werden
mit den Impulsen eines Zeittaktgenerators CL gesteuert,
der ferner den Schiebetakt für die Schieberegisteran
ordnung SR erzeugt. Die Schieberegisteranordnung SR
weist eine Stufenzahl auf, die der Zahl der in der
Flüssigkristallanzeige insgesamt vorhandenen Segment
elektroden entspricht. Der die Flüssigkristallanzeige
LCD ansteuernde Speicher STS arbeitet nicht nur als
Speicherschaltung, sondern auch als Spannungsanpas
sungsschaltung, indem die Spannung der von dem Speicher
abzugebenden Signale an die durch die Flüssigkristall
anzeige LCD gestellten Erfordernisse anpaßt.
Die Erzeugung der die Impulsfolgen für die Rückelektro
den und die Segmentelektroden veranlassenden Impulsmu
ster in einer einzigen, allen Anzeigestellen gemein
samen Steuerschaltung hat jedoch den Nachteil, daß nur
eine bestimmte Konfiguration einer Flüssigkristallan
zeige realisierbar ist, beispielsweise eine mit einem
Dreischritt-Multiplexverfahren betriebene vierstellige
Flüssigkristallanzeige, wobei jede Anzeigestelle drei
Rückelektroden und drei Segmentelektroden aufweist
(siehe hierzu Ausführungsbeispiel gemäß Fig. 4 der
o.g. Druckschrift). Es könnte somit keine Flüssigkri
stallanzeige mit weniger als drei Rückelektroden bzw.
drei Segmentelektroden mit dieser Schaltungsanordnung
betrieben werden, da die Dekodierung der von der Schal
tung INFO, beispielsweise einer Datenverarbeitungsein
richtung, an den Festwertspeicher ROM gesendeten Daten
signale sowie die Zusammensetzung der den Rückelektro
den- bzw. Segementelektroden-Impulsfolgen entsprechende
Impulsmuster in dem Festwertspeicher ROM hardwaremäßig
festgelegt ist. Da die den Festwertspeicher ROM steu
ernde Datenverarbeitungsanlage, beispielsweise ein
Mikroprozessor, die auf der Flüssigkristallanzeige
darzustellende Informationen in für den Festwertspei
cher ROM kompatiblen Form abgeben muß, könnte eine
andere Konfiguration einer Flüssigkristallanzeige nur
dadurch aufgebaut werden, indem der innere Aufbau des
Mikroprozessors geändert wird und gegebenenfalls auch
die Anzahl der Stufen des Schieberegisters und der
Speicher STR und STS. Dies wäre jedoch ein unzumutbarer
Aufwand, wenn für unterschiedliche Konfigurationen von
Flüssigkristallanzeigen jeweils ein anderer Mikropro
zessor zu entwickeln wäre. Die Flexibilität einer sol
chen Schaltungsanordnung zur Ansteuerung einer Flüs
sigkristallanzeige wird daher durch die Verbindung
eines solchen Festwertspeichers ROM, der gleichzeitig
die Generierung der die Elektroden-Impulsfolgen ent
sprechende Impulsmustern ausführt, wesentlich einge
schränkt.
So bietet beispielsweise der zur direkten Ansteuerung
einer Flüssigkristallanzeige entwickelte Mikrocomputer
LCD-III der Firma Hitachi (Datenblatt "Hitachi micro
computer Databook 4-bit single-chip", Sept. 1984, Sei
ten 273 bis 298) die Möglichkeit die Multiplexrate
softwaremäßig auszuwählen, wobei die den Elektroden-Im
pulsfolgen entsprechende Impulsmuster im Hauptspeicher
des Prozessors bereitgehalten werden, um dann, wenn die
Flüssigkristallanzeige im Multiplexbetrieb arbeitet, in
einem Schreib-Lese-Speicher RAM eingelesen zu werden;
von dort werden sie in ein Schieberegister geschoben
und anschließend in einen Speicher, dessen Speicher
stellen der Zahl der Segmentelektroden entspricht,
parallel ausgelesen. Schließlich werden diese Daten
direkt den die Segmentelektroden ansteuernden Treiber
stufen zugeführt. Nachteilig ist hierbei, daß die An
steuerung der Flüssigkristallanzeige stillgelegt wird,
also die Anzeige erlischt, wenn der Mikroprozessor aus
Gründen der Stromersparnis angehalten wird. Auch wird
der Mikroprozessor unnötig hoch ausgelastet, da für
jeden Zeittakt das Schieberegister neu mit Daten ge
laden werden muß.
Die Aufgabe der Erfindung besteht daher darin, eine
Schaltungsanordnung zum Betrieb einer Flüssigkristall
anzeige der eingangs genannten Art anzugeben, bei der
eine autonome Datenhaltung unabhängig vom Betriebszu
stand des Mikroprozessors möglich ist.
Die Lösung dieser Aufgabe ist durch die kennzeichnenden
Merkmale des Anspruches 1 gegeben.
Erfindungsgemäß ist also die Schieberegisteranordnung
als Ringregister ausgebildet. Hierdurch besteht die
Möglichkeit, anzuzeigende Daten, die sich über eine
gewisse Zeitdauer nicht ändern, in dem Ringregister
umlaufen zu lassen, wobei nach jedem Umlauf die Daten
zur Ansteuerung der Flüssigkristallanzeige den Treiber
stufen der Segmentelektroden zugeführt werden.
Bei einer besonders bevorzugten Weiterbildung der Er
findung werden die für die erste und zweite Schnitt
stelle zu übertragenden Daten in zeitlich aufeinander
folgenden Taktschritten der von dem ersten Taktgenera
tor erzeugten Taktfrequenz über einen einzigen Daten
kanal übertragen.
In einer weiteren vorteilhaften Ausbildungsform der Er
findung erfolgt die Aktualisierung der darzustellenden
Information dadurch, indem nur die Inhalte solcher
Registerstellen aktualisiert werden, deren zugeordnete
Segmentelekroden zur aktuell darzustellenden Informa
tion erforderlich sind und die Datensignale in den
übrigen Registerstellen durch das Ringregister bis zu
ihren alten Stellen durchgeschoben werden. Hierdurch
entfällt die ständige Generierung der Segmentelektro
den-Impulsfolgen für nicht zu aktualisierende Anzeige
daten, wodurch in stromsparender Weise der Mikrocom
puter entlastet wird.
Ferner enthält bei einer weiteren bevorzugten Weiter
bildung der Erfindung der Mikroprozessor einen
zweiten Taktgenerator, dessen Taktfrequenz niedriger
ist als die Taktfrequenz des ersten Taktgenerators. In
der Betriebsart "SLEEP" des Mikroprozessors wird der
erste Taktgenerator abgeschaltet und mittels des zwei
ten Taktgenerators die Flüssigkristallanzeige dadurch
in Betrieb gehalten, indem die Datensignale in den
Registerstellen des Ringregisters beibehalten werden
und dieselben im Takt der Taktfrequenz des zweiten
Taktgenerators auf die Treiberstufen geschaltet werden.
In diesem Ruhezustand des Mikroprozessors ist dessen
Stromverbrauch wesentlich reduziert.
Schließlich ist bei einer besonders bevorzugten Ausfüh
rungsform der Erfindung zur Erzeugung der die Rückelek
troden- und Segmentelektroden-Impulsfolgen aufbauenden
Spannungspegel eine geregelte Spannungsquelle vorgese
hen, die eine die Temperaturabhängigkeit der Flüssig
kristallanzeige kompensierende Ausgangsspannung lie
fert. Da hierdurch die an die Flüssigkristallanzeige
anzulegenden Spannungspegel unabhängig von den Schwan
kungen der Versorgungsspannung sowie im Hinblick auf
das Temperaturverhalten der Flüssigkristallanzeige
temperaturkompensiert sind, wird in vorteilhafter Weise
der Kontrast der Flüssigkristallanzeige konstantge
halten.
Die erfindungsgemäße Schaltungsanordnung zum Betrieb
einer Flüssigkristallanzeige wird nachstehend anhand
eines Ausführungsbeispieles unter Bezugnahme auf die
Zeichnungen näher beschrieben. Es zeigt:
Fig. 1 ein Blockschaltbild einer erfindungsgemäßen
Ausführungsform einer Schaltungsanordnung zum
Betrieb einer Flüssigkristallanzeige,
Fig. 2 ein Ausführungsbeispiel eines Layouts einer
einzelnen Stelle einer Flüssigkristallanzeige
sowie die Belegung der zugehörigen Schiebere
gisterstellen zur Ansteuerung im 2 : 1 bzw.
4 : 1-Zeitmultiplexbetrieb.
Fig. 3 ein detailliertes Blockschaltbild der erfin
dungsgemäßen Ausführungsform gemäß Fig. 1,
Fig. 4 ein Blockschaltbild der ersten Schnittstelle
der erfindungsgemäßen Ausführungsform gemäß
Fig. 3,
Fig. 5 ein Blockschaltbild der zweiten Schnittstelle
der erfindungsgemäßen Ausführungsform gemäß
Fig. 3 und
Fig. 6 ein Blockschaltbild der Schieberegisteranord
nung der erfindungsgemäßen Ausführungsform
gemäß Fig. 3.
In den Zeichnungen sind einander entsprechende Teile
mit den gleichen Bezugszeichen versehen.
Zur Verdeutlichung des erfindungsgemäßen Prinzips der
autonomen Datenhaltung dient das Blockschaltbild der
Fig. 1 eines Ausführungsbeispieles des Erfindungsge
genstandes, wobei zwecks besserer Übersichtlichkeit
eine einfache Darstellung gewählt wurde. Hiernach
empfängt eine erste Schnittstelle P1 bzw. eine zweite
Schnittstelle P2 von einem Mikroprozessor über eine
Datenleitung 10 die in einer Flüssigkristallanzeige LCD
darzustellenden Daten bzw. Steuerdaten. Die Flüssig
kristallanzeige LCD ist aus 16 Segmentelektroden sowie
aus vier Rückelektroden aufgebaut. Demnach sind zur
Ansteuerung der Segmentelektroden 16 Treiberstufen TS1
bis TS16 erforderlich. Diese Treiberstufen erzeugen in
Abhängigkeit der ihnen zugeführten Impulsmuster die
Segmentelektroden-Impulsfolgen zur Ansteuerung der
Elektroden. Diese den Segmentelektroden-Impulsfolgen
entsprechenden Impulsmuster sind in einem 4-Bit-Schie
beregister 2 mit 16 Stufen gespeichert. Das Schiebe
register 2 arbeitet hierbei als Ringregister, indem die
Daten der letzten Registerstelle zur Ansteuerung des
16. Segmentes über eine Datenleitung wieder in die
erste Stufe geschoben werden können. Sollen demzufolge
über eine gewisse Zeitdauer immer die gleichen Informa
tionen zur Anzeige gebracht werden, sendet der Mikro
prozessor 1 ein entsprechendes Steuersignal "MASK", das
veranlaßt, daß die alten Daten über die erste Schnitt
stelle P1 wieder in das Schieberegister 2 geschoben
werden. Ferner gibt es Fälle, wo nicht der Inhalt jeder
Registerstelle zu ändern ist, um eine neue Information
anzuzeigen. Daher werden von der Schnittstelle P1 nur
die Inhalte solcher Registerstellen aktualisiert, deren
zugeordneten Segmentelektroden zur aktuell darzustel
lenden Infomation erforderlich sind, während die Daten
in den übrigen Registerstellen durch das Schiebere
gister 2 durchgeschoben werden. Die zweite Schnitt
stelle P2 erzeugt die Rückelektroden-Impulsmuster und
führt sie sowohl dem Schieberegister 2 als auch den
Rückelektroden der Flüssigkristallanzeige LCD zu.
Im folgenden soll im Zusammenhang mit der Tabelle der
Fig. 2 die Datenbelegung des Schieberegisters 2 gemäß
der Fig. 1 erläutert werden. Hierbei zeigt die Tabelle
gemäß der Fig. 2 zwei Beispiele eines Layouts einer
Anzeigestelle für die Ansteuerung im Multiplex-Ver
fahren mit einer Multiplexrate von 2 : 1 bzw. 4 : 1. Dort
ist in der erste Spalte die Multiplexrate bezeichnet,
in der zweiten bzw. dritten Spalte sind die Layouts der
Segment- bzw. der Rückelektroden dargestellt und in den
restlichen Spalten erfolgt die Zuordnung der Rückelek
troden zu den Bildpunkten der entsprechenden Segment
elektroden, wobei beim 2 : 1-Multiplexverfahren zwei
Rückelektroden R1 und R2 und vier Segmentelektroden
SEG1, ..., SEG4 mit jeweils zwei Bildpunkten (a, b),
(f, g), (e, c) und (d, DP) aufgeführt sind, während beim
4 : 1-Multiplexverfahren vier Rückelektroden R1, ..., R4
und zwei Segmentelektroden SEG1 und SEG2 mit jeweils
vier Bildpunkten (a, c, b, DP) und (f, e, g, d) vorgesehen
sind.
Die Segmentdaten werden als Nibbel, also als vier zu
sammenhängende Bitstellen, wie aus der Fig. 1 ersicht
lich ist, in das Schieberegister 2 seriell übertragen.
Jedes Nibbel enthält also die Daten, die den von jeder
Treiberstufe zu erzeugenden Segementelektroden-Impuls
folgen entspricht, wobei jedes Bit einer anderen Rück
elektrode zugeordnet ist. Mit einer im 4 : 1-Zeitmulti
plexverfahren betriebenen 8-Segmentanzeige gemäß der
Tabelle in Fig. 2 können daher maximal 64 Segmente
über 16 Treiberstufen angesteuert werden. Ist bei
spielsweise die Ziffer "3" anzuzeigen, so hat das erste
Nibbel die Form "1110" und das zweite Nibbel die Form
"0011". Im 2 : 1-Multiplexverfahren werden jedoch dagegen
nur die ersten beiden Bitstellen eines Nibbels belegt,
wie es ebenfalls aus der Tabelle der Fig. 2 zu ersehen
ist. In diesem Falle werden jedoch die Bits doppelt
übertragen, so daß hierdurch die Rückelektroden-Zeit
periode halbiert ist, wodurch die effektive Impulsfol
genfrequenz für die Rückelektroden verdoppelt wird. Die
grundlegenden Rückelektroden-Impulssignale sind daher
die gleichen wie im 4 : 1-Zeitmultiplexverfahren. Somit
entfällt eine spezielle Erzeugung von Rückelektro
den-Impulsformen im 2 : 1-Zeitmultiplexverfahren.
Die Fig. 3 zeigt das Ausführungsbeispiel der Erfindung
gemäß Fig. 1 in einer detaillierten Darstellung eines
Blockschaltbildes. Hiernach ist mit der Bezugsziffer 1
ein 4-Bit-Mikroprozessor bezeichnet, der einen Takt
generator 11 zur Takterzeugung enthält, beispielsweise
mit einer Taktfrequenz von 1 MHz. Die Datenausgabe DA
dieses Mikroprozessors 1 erfolgt über eine Busleitung
10 zur ersten Schnittstelle P1 und zur zweiten Schnitt
stelle P2 zu deren Dateneingängen DE, während über den
Taktausgang TA des Mikroprozessors 1 die Taktimpulse
über eine Taktleitung 11 zu den Takteingängen TE dieser
beiden Schnittstellen P1 bzw. P2 geleitet werden. Über
diese Busleitung 10 werden sowohl die Steuerdaten als
auch die eigentlichen Segmentdaten übertragen. Die
Segmentdaten nimmt die erste Schnittstelle P1 auf,
während die Steuerdaten, beispielsweise die Multiplex
rate, die zweite Schnittstelle P2 aufnimmt. Nach ent
sprechender Verarbeitung der Segmentdaten durch die
erste Schnittstelle P1 werden die aufbereiteten Daten
über die Leitung 12a einem Schieberegister 2 zugeführt.
Ebenso werden die das Schieberegister 2 steuernden
Taktimpulse von der ersten Schnittstelle P1 erzeugt und
über eine Taktleitung 13 dem Schieberegister 2 zuge
führt. Das Schieberegister 2 ist demjenigen entspre
chend Fig. 1 ausgeführt, ist also ein 16-stufiges
4-Bit-Register und arbeitet als Ringregister, indem die
Daten der letzten Stufe über eine Leitung 12b zur
ersten Schnittstelle P1 zurückgeführt werden, damit
diese diese Daten in die erste Registerstelle bei vor
liegen entsprechender Steuerdaten schieben kann. Diese
Steuerdaten werden über eine Leitung 15 von der zweiten
Schnittstelle P2 an die erste Schnittstelle P1 gelei
tet. Die zweite Schnittstelle P2 enthält einen Dekoder
P22 zur Dekodierung der Steuerdaten, die anschließend
außer zur ersten Schnittstelle P1 auch zu einem Puls
generator 3 geleitet werden. Dieser Pulsgenerator 3
erzeugt in Abhängigkeit der softwaremäßig gewählten
Multiplexrate eine Impulsfolge, die bis auf die Pegel
höhe der Rückelektroden-Impulsfolge entspricht. Die
Anpassung an die den Rückelektroden entsprechende
Pegelhöhe führt der dem lmpulsgenerator 3 nachgeschal
teten Pegelwandler 7 aus. Die die Rückelektroden-Im
pulsfolgen BP1 bis BP4 liefernde Ausgänge dieses Pegel
wandlers 7 sind über vier Leitungen 17 mit den die
Rückelektroden steuernden Treiberstufen TB1 bis TB4
verbunden. Die von dem Pegelwandler 7 erzeugten Rück
elektroden-Impulsfolgen BP1 bis BP4 werden gleichzeitig
über vier weitere Leitungen 17a dem Schieberegister 2
zugeführt. Die den Segmentelektroden-Impulsfolgen
entsprechenden Daten sind in den Registerstellen des
Schieberegisters 2 gespeichert und werden über 16
Leitungen 14, die mit SS1, ..., SS16 bezeichnet sind,
jeweils den Treiberstufen TS1 bis TS16 der Segment
elektroden zugeführt. Diese Segmenttreiberstrufen TS1
bis TS16 als auch die Treiberstufen TB1 bis TB4 für die
Rückelektroden erzeugen die Segmentelektroden-Impuls
folgen als auch die Rückelektroden-Impulsfolgen zur
direkten Ansteuerung der Segmentelektroden bzw. der
Rückelektroden. Diese Treiberstufen werden in der
Betriebsart "SLEEP" des Mikroprozessors über die Lei
tung 19 mit einem Taktsignal versorgt, das von einem
Taktgenerator 4, der gleichzeitig eine Frequenzteiler
stufe enthält, erzeugt wird. Hierzu wird der Taktgene
rator 4 von einem Kristalloszillator 5, der mit einer
Frequenz von 32 kHz schwingt, über die beiden Leitungen
18a und 18b versorgt. Ferner werden die Treiberstufen
TS1, ..., TS16 bzw. TB1, ..., TB4 mit einer die Tempe
raturabhängigkeit der Flüssigkristallanzeige kompen
sierenden Spannung Ureg versorgt. Diese kompensierte
Spannung Ureg wird von einer Spannungsquelle 6 erzeugt,
wobei diese Spannung Ureg auch eine Spannungsver
dopplerschaltung 8 sowie einer Spannungsverdreifacher
schaltung 9 zugeführt wird. Die von diesen Einheiten 8
bzw. 9 erzeugte Dopplerspannung Udop bzw. Trippler
spannung Utrip wird über die Leitung 21 bzw. 22 eben
falls den Treiberstufen TS1 bis TS16 bzw. TB1 bis TB4
zugeführt. Ferner wird die Tripplerspannung Utrip auch
dem Pegelwandler 7 und dem Schieberegister 2 über eine
der Leitungen 17a zugeführt.
Die schon im Zusammenhang mit der Fig. 1 beschriebene
autonome Datenhaltung erfolgt auch während der Be
triebsart "SLEEP" des Mikroprozessors 1, in der dessen
Taktgenerator 11 abgeschaltet ist und der Taktgenera
tor 4 mit der Frequenzteilerstufe die Taktversorgung
der Schaltung übernimmt. Hiernach bleiben die in den
Registerstellen des Schieberegisters 2 gespeicherten
Daten stehen, es werden also in dieser Zeit weder Daten
in das Schieberegister 2 geschoben, noch die in dem als
Ringregister arbeitenden Schieberegister 2 gespeicher
ten Daten durchgeschoben. Die Taktfrequenz des zweiten
Taktgenerators 4 dient lediglich dazu, die in den
Registerstellen des Schieberegisters 2 stehenden Daten
auf dessen Ausgänge SS1 bis SS16 zu schalten. Schaltet
nun der Mikroprozessor nach einer Datenübertragung in
die Betriebsart "SLEEP", bleiben die anzuzeigenden
Daten auf der Flüssigkristallanzeige LCD erhalten,
während der Stromverbrauch durch die niedrigere Fre
quenz verringert wird.
Die Spannungspegel für die Rückelektroden-Impulsfolgen
sind wegen der geregelten Spannungsquelle 6 unabhängig
von der Versorgungsspannung. Ferner ergibt sich zu
sammen mit der Temperaturkompensation ein konstanter
Kontrast der Flüssigkristallanzeige LCD.
Das Ausführungsbeispiel gemäß Fig. 3 ist mit den in
der punktgestrichelten Umrandung gezeichneten Schal
tungselementen als integrierter Schaltkreis ausgeführt.
Die Fig. 4 zeigt einen schematischen Aufbau der ersten
Schnittstelle P1, die aus einer Takterzeugungseinheit
P11 und einem Multiplexer P12 aufgebaut ist. Die Takt
erzeugungseinheit P11 erzeugt die Taktimpulse für das
Schieberegister 2, die über die Leitung 13 diesem zuge
führt werden. Über die Leitung 11 werden die Taktim
pulse des Mikroprozessors sowohl der Impulserzeugungs
einheit P11 als auch dem Multiplexer P12 zugeführt.
Über die Leitungen 15 wird sowohl ein Reset-Impuls als
auch das Steuersignal "MASK" dem Multiplexer zugeführt.
Die an dem Eingang DE anliegenden 4-Bit-Daten D1 bis D4
werden über vier Leitungen 10 dem Multiplexer P12 zu
geführt und auf zwei Leitungen 12a gemultiplext. Am
Ausgang DA stehen somit zwei Datensignale DA1 und DA2
zur Verfügung, die dem Schieberegister 2 gemäß Fig. 6
zugeführt werden, wobei dieses Schieberegister physika
lisch als 2 Bit-Schieberegister aufgebaut ist. Schließ
lich werden dem Multiplexer P12 über zwei Leitungen 12b
der Inhalt der letzten Stufe des Schieberegisters 2 als
Datensignal S16A1 und S16A2 zugeführt.
In Fig. 5 ist die zweite Schnittstelle P2 gemäß der
Fig. 3 detaillierter dargestellt, wobei mit den Be
zugszeichen P22 und P23 ein Eingangsspeicher bzw. der
Dekoder bezeichnet ist. Dem Dateneingang DE des Ein
gangsspeichers P23 werden über die Leitung 10 die
4 Bit-Steuerdaten C1 bis C4 zugeführt. Der Eingangs
speicher P23 kann beispielsweise aus vier D-Flipflops
aufgebaut sein. Die Eingangsdaten werden über eine
Leitung 15a dem Dekoder P22 zugeführt. Ferner werden
der Eingangsspeicher P23 als auch der Dekoder P22 über
eine Taktleitung 19 mit dem Takt versorgt. Schließlich
stehen am Ausgang DA über die Leitungen 15 die deko
dierten Steuerdaten zur Verfügung. Hierbei wird über
eine erste Leitung ein Rücksetzsignal R gesendet, das
auch an den Eingangsspeicher P23 weitergeleitet wird,
an einer zweiten Leitung ist das Steuersignal "MASK"
erzeugt, während über die restlichen vier Leitungen
Steuersignale MUX1 bis MUX4 anstehen, wobei diese
Steuersignale die Betriebsart für die Flüssigkristall
anzeige LCD bestimmen. Dies kann sowohl eine direkte
Ansteuerung der Flüssigkristallanzeige als auch eine
Ansteuerung im 2 : 1-, 3 : 1- bzw. 4 : 1-Multiplexverfahren
sein. Das Steuersignal "MASK" wird dann gesendet, wenn
ein Inhalt einer Registerstelle des Schieberegisters 2
nicht erzeugt werden muß, sondern der alte Inhalt
wieder in das Schieberegister 2 geschoben werden kann.
Die Fig. 6 zeigt ein Ausführungsbeispiel des Schiebe
registers 2 gemäß der Fig. 3. Dieses Schieberegister 2
besteht aus Doppel-D-Flipflops D1 bis D16 mit jeweils
dem Dateneingang D1 bzw. D2. Den beiden Dateneingängen
des ersten Flipflops D1 werden über zwei Leitungen 12a
die vom Multiplexer erzeugten Datensignale DA1 bzw. DA2
zugeführt. Über zwei Leitungen 13 werden dem Taktein
gang TE der Flipflops zwei zueinander inverse Takt
signale zugeführt. Jedes D-Flipflop weist vier Ausgänge
Q1 bis Q4 auf, wobei die Ausgänge Q1 und Q2 mit den
beiden Dateneingängen D1 und D2 des nachfolgenden
D-Flipflops verbunden sind. Die beiden Ausgänge Q1 und
Q2 des letzten D-Flipflops D16 führen über die beiden
Leitungen 12b die Dateninhalte S16A1 bzw. S16A2 der
letzten Registerstelle des Schieberegisters 2 der
Schnittstelle P1 gemäß der Fig. 3 zu, womit die Ring
struktur des Schieberegisters 2 verwirklicht ist. Die
Ausgänge Q1 bis Q4 der D-Flipflops sind jeweils über
eine Drain-Source-Strecke eines Feldeffekttransistors
mit dem Eingang I eines Pegelwandlers PW verbunden. Die
jeweils zu einem D-Flipflop D1 bis D16 gehörenden vier
Feldeffekttransistoren sind mit TD1 bis TD16 bezeich
net. Die Gate-Elektroden der zum gleichen Ausgang eines
D-Flipflops gehörenden Feldeffekttransistors jeder
Transistorengruppe TD1 bis TD16 sind verbunden und
werden über vier Leitungen 17a mit den von dem Pegel
wandler 7 erzeugten Rückelektroden-Impulsfolgen BP1 bis
BP4 versorgt. Die Pegelwandler PW1 bis PW16 werden
zusätzlich mit der Tripplerspannung Utrip versorgt. An
den Ausgängen 0 dieser Pegelwandler sind die den Seg
mentelektroden-Impulsfolgen entsprechenden Impulsmuster
abgreifbar und werden über die Leitungen SS1 bis SS16
den Treiberstufen TS1 bis TS16 zugeführt.
Mit dem dargestellten erfindungsgemäßen Ausführungsbei
spiel lassen sich also bis zu 64 Segmente ansteuern,
wobei die Segmentdaten auch in der Ruhestellung des Mi
kroprozessors (Betriebsart "SLEEP") angezeigt werden.
Diese Betriebsart ermöglicht eine Reduzierung des
Stromverbrauchs bei gleichzeitiger vorteilhafter
Speicherung der Segmentdaten in einem als Ringregister
ausgebildeten Schieberegister, so daß hierdurch ein
Speicher, beispielsweise ein Schreib-Lese-Speicher
(RAM) entfällt. Auch ist kein Dekodierschaltkreis,
beispielsweise ein programmierbares logisches Feld
(PLA), notwendig, da die Segmentdaten softwaremäßig im
Mikroprozessor dekodiert werden. Ebenso softwaremäßig
erfolgt die Auswahl der Zeitmultiplexrate, so daß die
Schaltung ohne Änderung der Hardware an verschiedene
Layouts von Flüssigkristallanzeigen anpaßbar ist.
Ferner gewährleistet eine temperaturkompensierte Regel
spannung zur Erzeugung der Spannungspegel für die Rück
elektroden- und Segmentelektroden-Impulsfolgen eine Un
abhängigkeit von der Versorgungsspannung, die deshalb
zwischen 1,2 V und 5 V schwanken kann, ohne eine Ein
buße an Kontrast für die Flüssigkristallanzeige zu
erleiden.
Schließlich kann die erfindungsgemäße Schaltungsanord
nung bezüglich der anzusteuernden Segmentelektroden
einfach erweitert werden, indem die Anzahl der Stufen
des Schieberegisters erhöht und gegebenenfalls die
Software angepaßt wird.
Claims (5)
1. Schaltungsanordnung mit einem einen ersten Taktgene
rator (11) aufweisenden Mikroprozessor (1) zum Betrieb
einer Flüssigkristallanzeige (LCD) im Zeitschrittmulti
plexverfahren, die wenigstens eine Rückelektrode und
mehrere Segmentelektroden aufweist, wobei jeder Rück
elektrode eine Rückelektroden-Impulsfolge zugeordnet
ist, für jede mögliche Kombination von Bildpunkten auf
einer Segmentelektrode eine Segmentelektroden-Impuls
folge vorgegeben ist und alle Impulsfolgen periodisch
Taktintervalle übereinstimmender Länge und Zahl aufwei
sen, mit Treiberstufen (TS1, ..., TS16) für die Seg
mentelektroden, die in Abhängigkeit von den der Schal
tungsanordnung zugeführten Datensignalen die Segment
elektroden-Impulsfolgen erzeugen und mit einer Schiebe
registeranordnung (2), die die zugeführten Datensignale
speichert, wobei die Schieberegisteranordnung (2) eine
Stufenzahl aufweist, die der Zahl der Segmentelektroden
entspricht, dadurch gekennzeichnet, daß der Mikropro
zessor (1) über eine erste Schnittstelle (P1) die
Datensignale der Schieberegisteranordnung (2) zuführt,
daß die die Datensignale speichernde Schieberegisteran
ordnung (2) als Ringregister ausgebildet ist, daß jede
Registerstelle der Schieberegisteranordnung (2) ein
deutig einer Segmentelektrode zugeordnet ist, daß der
Mikroprozessor (1) über eine zweite Schnittstelle (P2)
Steuerdaten, insbesondere die Zeitmultiplex-Rate fest
legenden Daten einem Dekoder (P22) zuführt, daß der
Dekoder (P22) die dekodierten Steuerdaten an einen
Pulsgenerator (3) weiterleitet, der eine Impulsfolge
erzeugt, die bis auf die Pegelhöhe der Rückelektro
den-Impulsfolge entspricht, daß zur Erzeugung der
Segmentelektroden-Impulsfolgen entsprechend den In
halten der Registerstellen der Schieberegisteranordnung
(2) jede Treiberstufe (TS1, ..., TS16) mit der von dem
Pulsgenerator (3) erzeugten Impulsfolge versorgt wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn
zeichnet, daß die für die erste und zweite Schnitt
stelle (P1, P2) zu übertragenden Daten in zeitlich
aufeinanderfolgenden Taktschritten der von dem ersten
Taktgenerator (11) erzeugten Taktfrequenz über einen
einzigen Datenkanal (10) übertragen werden.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die Aktualisierung der darzustel
lenden Information auf der Flüssigkristallanzeige (LCD)
dadurch erfolgt, indem nur die Inhalte solcher Regi
sterstellen des Ringregisters (2) aktualisiert werden,
deren zugeordneten Segmentelektroden zur aktuell dar
zustellenden Information erforderlich sind und daß die
Datensignale in den übrigen Registerstellen durch das
Ringregister (2) bis zu ihren alten Stellen durchge
schoben werden.
4. Schaltungsanordnung nach einem der vorangehenden
Ansprüche, dadurch gekennzeichnet, daß beim Übergang in
die Betriebsart "SLEEP" des Mikroprozessors (1) der
erste Taktgenerator (11) abgeschaltet wird und daß
mittels eines zweiten Taktgenerators (4), dessen Takt
frequenz niedriger ist als die Taktfrequenz des ersten
Taktgenerators (11), die Flüssigkristallanzeige (LCD)
dadurch in Betrieb gehalten wird, indem die Datensigna
le in den Registerstellen des Ringregisters (2) beibe
halten werden und im Takt der Taktfrequenz des zweiten
Taktgenerators (4) dieselben auf die Treiberstufen
(TS1, ..., TS16) geschaltet werden.
5. Schaltungsanordnung nach einem der vorangehenden An
sprüche, dadurch gekennzeichnet, daß zur Erzeugung der
die Rückelektroden- und Segmentelektroden-Impulsfolgen
aufbauenden Spannungspegel eine geregelte Spannungs
quelle (6) vorgesehen ist, die eine die Temperaturab
hängigkeit der Flüssigkristallanzeige (LCD) kompen
sierende Ausgangsspannung (Ureg) liefert.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4006243A DE4006243A1 (de) | 1989-07-21 | 1990-02-28 | Schaltungsanordnung zum betrieb einer fluessigkristallanzeige |
US07/533,592 US5258754A (en) | 1989-07-21 | 1990-06-05 | Circuit array for operating a liquid-crystal display (LCD) |
DE90113043T DE59004738D1 (de) | 1989-07-21 | 1990-07-07 | Schaltungsanordnung zum Betrieb einer Flüssigkristallanzeige. |
EP90113043A EP0409030B1 (de) | 1989-07-21 | 1990-07-07 | Schaltungsanordnung zum Betrieb einer Flüssigkristallanzeige |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3924061 | 1989-07-21 | ||
DE4006243A DE4006243A1 (de) | 1989-07-21 | 1990-02-28 | Schaltungsanordnung zum betrieb einer fluessigkristallanzeige |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4006243A1 true DE4006243A1 (de) | 1991-01-31 |
DE4006243C2 DE4006243C2 (de) | 1993-01-14 |
Family
ID=25883228
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4006243A Granted DE4006243A1 (de) | 1989-07-21 | 1990-02-28 | Schaltungsanordnung zum betrieb einer fluessigkristallanzeige |
DE90113043T Expired - Fee Related DE59004738D1 (de) | 1989-07-21 | 1990-07-07 | Schaltungsanordnung zum Betrieb einer Flüssigkristallanzeige. |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE90113043T Expired - Fee Related DE59004738D1 (de) | 1989-07-21 | 1990-07-07 | Schaltungsanordnung zum Betrieb einer Flüssigkristallanzeige. |
Country Status (3)
Country | Link |
---|---|
US (1) | US5258754A (de) |
EP (1) | EP0409030B1 (de) |
DE (2) | DE4006243A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5958247A (en) * | 1994-03-28 | 1999-09-28 | Siemens Aktiengesellschaft | Method for disposing of a solution containing an organic acid |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0529933B1 (de) * | 1991-08-23 | 1998-05-13 | Motorola, Inc. | Datenstrom-Veränderungssystem in einem Flüssigkristallanzeigesteuergerät |
AUPM738894A0 (en) * | 1994-08-11 | 1994-09-01 | Dr Sala & Associates Pty Ltd | Dotagraph - improved display system |
US5874931A (en) * | 1996-06-28 | 1999-02-23 | Microchip Technology Incorporated | Microcontroller with dual port ram for LCD display and sharing of slave ports |
US6339413B1 (en) * | 1996-06-28 | 2002-01-15 | Microchip Technology Incorporated | Microcontroller with internal clock for liquid crystal display |
JPH10207438A (ja) * | 1996-11-21 | 1998-08-07 | Seiko Instr Inc | 液晶装置 |
FR2774848B1 (fr) * | 1998-02-12 | 2002-01-04 | Jean Philippe Joseph Chevreau | Dispositif permettant d'obtenir une nouvelle serie d'effets lumineux dans une console de jeux de lumiere |
JP3982249B2 (ja) | 2001-12-11 | 2007-09-26 | 株式会社日立製作所 | 表示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2939553C2 (de) * | 1979-09-28 | 1982-11-11 | Eurosil Gmbh, 8000 Muenchen, De |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1339232A (en) * | 1971-02-10 | 1973-11-28 | Suwa Seikosha Kk | Timepiece having a liquid crystal display |
GB1432382A (en) * | 1972-04-06 | 1976-04-14 | Matsushita Electric Ind Co Ltd | Method of driving a liquid crystal display device method of producing a drying filter |
US4027305A (en) * | 1973-08-09 | 1977-05-31 | Canon Kabushiki Kaisha | System for driving liquid crystal display device |
US4127851A (en) * | 1975-09-02 | 1978-11-28 | U.S. Philips Corporation | Device for displaying characters |
US4257045A (en) * | 1978-10-05 | 1981-03-17 | Texas Instruments Incorporated | RMS voltage control with variable duty cycle for matching different liquid crystal display materials |
US4264963A (en) * | 1979-06-08 | 1981-04-28 | Texas Instruments Incorporated | Static latches for storing display segment information |
US4393379A (en) * | 1980-12-31 | 1983-07-12 | Berting John P | Non-multiplexed LCD drive circuit |
JPS5843494A (ja) * | 1981-09-09 | 1983-03-14 | シャープ株式会社 | 液晶表示装置の駆動装置 |
JPS5849987A (ja) * | 1981-09-19 | 1983-03-24 | シャープ株式会社 | 表示駆動方式 |
DE3508321A1 (de) * | 1985-03-06 | 1986-09-11 | CREATEC Gesellschaft für Elektrotechnik mbH, 1000 Berlin | Programmierbare schaltung zur steuerung einer fluessigkristallanzeige |
-
1990
- 1990-02-28 DE DE4006243A patent/DE4006243A1/de active Granted
- 1990-06-05 US US07/533,592 patent/US5258754A/en not_active Expired - Fee Related
- 1990-07-07 DE DE90113043T patent/DE59004738D1/de not_active Expired - Fee Related
- 1990-07-07 EP EP90113043A patent/EP0409030B1/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2939553C2 (de) * | 1979-09-28 | 1982-11-11 | Eurosil Gmbh, 8000 Muenchen, De |
Non-Patent Citations (3)
Title |
---|
Datenblatt "Hitachi Microcomputer Databook 4-bit Single-chip", Sept. 1984, S. 273-298 * |
Datenblatt e 3101, eurosil, 1,5 V CMOS 4bit SingleChip Microcomputer, 10/1984, S. 1-10 * |
Firmendruckschirft NEC Electronics GmbH, NEC mu PD 7225, Programmable LCD CONTROLLER/DRIVER,März 1981, S. 1-12 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5958247A (en) * | 1994-03-28 | 1999-09-28 | Siemens Aktiengesellschaft | Method for disposing of a solution containing an organic acid |
Also Published As
Publication number | Publication date |
---|---|
US5258754A (en) | 1993-11-02 |
EP0409030A1 (de) | 1991-01-23 |
DE59004738D1 (de) | 1994-04-07 |
DE4006243C2 (de) | 1993-01-14 |
EP0409030B1 (de) | 1994-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2654050C3 (de) | Taktsignalsteuersystem eines Mikrocomputersystems | |
DE4322666B4 (de) | Matrixanzeigevorrichtung, Matrixanzeigesteuervorrichtung und Matrixanzeigetreibervorrichtung | |
DE69635399T2 (de) | Verfahren und einrichtung zum steuern einer flüssigkristallanzeige | |
DE3433868A1 (de) | Schaltungsanordnung zur darstellung von bildern in unterschiedlichen bildbereichen eines bildfeldes | |
DE3425022A1 (de) | Schaltungsanordnung zur darstellung von bildern in unterschiedlichen bereichen eines bildfeldes | |
DE3232600C2 (de) | ||
EP0252911B1 (de) | Programmierbare schaltung zur steuerung einer flüssigkristallanzeige | |
DE2604238C2 (de) | Flüssigkristallanzeige | |
DE3233333A1 (de) | Treiberschaltung fuer eine fluessigkristall-anzeigevorrichtung | |
DE2023693A1 (de) | ||
DE2347093A1 (de) | Steueranordnung fuer eine fluessigkristall-wiedergabeanordnung | |
DE3022118A1 (de) | Treiber fuer zeichen/graphik-anzeigegeraet | |
DE2531382A1 (de) | Halbleiterspeicher zum blockorientierten lesen und schreiben | |
DE4006243C2 (de) | ||
DE3725821A1 (de) | Integrierte halbleiterschaltvorrichtung mit prueffunktion | |
DE2649185A1 (de) | Elektronische uhr | |
DE3124431C2 (de) | ||
DE2449034A1 (de) | Fluessigkristall-wiedergabeanordnung | |
DE1294429B (de) | Schaltungsanordnung zur Datenuebertragung zwischen mehreren Aussenstationen einer Datenverarbeitungsanlage und dem Haupt-speicher der zentralen Verarbeitungseinheit | |
DE2347731A1 (de) | Zeitmultiplex-informationsuebertragungsund -empfangssystem | |
EP0500147A2 (de) | Verfahren zur Ansteuerung eines Monitors und Monitorsteuerschaltung | |
DE2306679A1 (de) | Einrichtung zum bearbeiten digitaler daten | |
EP0213584A2 (de) | Schaltungsanordnung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale | |
DE10208073B4 (de) | Treiberschaltung für eine LCD-Anzeige | |
DE69634846T2 (de) | Einrichtung und Verfahren zum Steuern eines Anzeigegeräts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |