DE4012667A1 - Halbleiteranordnung und verfahren zu ihrer herstellung - Google Patents

Halbleiteranordnung und verfahren zu ihrer herstellung

Info

Publication number
DE4012667A1
DE4012667A1 DE4012667A DE4012667A DE4012667A1 DE 4012667 A1 DE4012667 A1 DE 4012667A1 DE 4012667 A DE4012667 A DE 4012667A DE 4012667 A DE4012667 A DE 4012667A DE 4012667 A1 DE4012667 A1 DE 4012667A1
Authority
DE
Germany
Prior art keywords
region
semiconductor
depth
conductivity type
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4012667A
Other languages
English (en)
Other versions
DE4012667C2 (de
Inventor
Akio Uenishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4012667A1 publication Critical patent/DE4012667A1/de
Application granted granted Critical
Publication of DE4012667C2 publication Critical patent/DE4012667C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Description

Die Erfindung betrifft eine Halbleiteranordnung und ein Verfah­ ren zu ihrer Herstellung. Insbesondere betrifft die Erfindung eine Halbleiteranordnung, wie z. B. einen Leistungs-MOSFET oder einen Bipolartransistor mit isolierter Steuerelektrode, nach­ stehend kurz als IGBT bezeichnet, mit erhöhter Durchbruchspan­ nung sowie ein Verfahren zur Herstellung von derartigen Halb­ leiteranordnungen.
Fig. 1 zeigt eine Schnittansicht einer Vielzahl von Basis-MOS- Einheitszellen einer herkömmlichen n-Kanal Leistungs-MOSFET- Anordnung.
Wie aus Fig. 1 ersichtlich, ist ein n⁻ Drainbereich 1 b auf der oberen Oberfläche eines n⁺ Drainbereiches 1 a angeordnet. Eine Vielzahl von separaten p Halbleiterbereichen 2 sind selektiv in der Oberfläche des n- Drainbereiches 1 b ausgebildet. In den Oberflächen der p Halbleiterbereiche 2 sind selektiv n⁺ Source­ bereiche 3 ausgebildet, von denen jeder einen Abstand mit einem vorgegebenen Intervall von dem n⁻ Drainbereich 1 b hat.
In der Nähe von Bereichen der Oberflächen der p Halbleiterbe­ reiche 2 sind zwischen den n⁺ Sourcebereichen und dem n⁻ Drain­ bereich 1 b Kanalbereiche 4 ausgebildet. Auf den Kanalbereichen 4 sind Gateisolierschichten 5 ausgebildet, auf denen Gateelek­ troden 6 angeordnet sind.
Weiterhin ist eine Sourceelektrode 7 vorgesehen, welche die mittleren Bereiche der Oberflächen der p Halbleiterbereiche 2 und Teile der Oberflächen der n⁺ Sourcebereiche 3 verbindet und kurzschließt. Die Gateelektroden 6 und die Sourceelektrode 7 sind durch dazwischen angeordnete Isolierschichten 8 elek­ trisch voneinander isoliert. An der Bodenfläche des n⁺ Drain­ bereiches 1 a ist eine Drainelektrode 9 vorgesehen.
Die Wirkungsweise einer solchen herkömmlichen Halbleiteranord­ nung gemäß Fig. 1 wird nachstehend erläutert. Eine Drainspan­ nung VDS wird zwischen der Drainelektrode 9 und der Source­ elektrode 7 angelegt. Wenn eine Gatespannung VGS zwischen den Gateelektroden 6 und der Sourceelektrode 7 angelegt wird, so werden Inversionsschichten in den Kanalbereichen 4 ausgebildet. Ein Drainstrom ID fließt zwischen der Drainelektrode 9 und der Sourceelektrode 7 durch die Kanalbereiche 4.
Der Drainstrom ID wird mit der Gatespannung VGS gesteuert. Ein Potential in den Kanalbereichen 4 wird festgelegt durch das Verbinden und Kurzschließen der mittleren Bereiche der Oberflächen der p Halbleiterbereiche 2 und von Teilen der Oberflächen der n⁺ Sourcebereiche 3 der Sourceelektrode 7.
Der Leistungs-MOSFET hat die Tendenz zum Durchbruch, wie es nachstehend im einzelnen erläutert ist. Fig. 2 zeigt ein Dia­ gramm zur Erläuterung der Ausgangscharakteristik eines Lei­ stungs-MOSFET gemäß Fig. 1. Die Ordinate des Diagramms be­ zeichnet den Drainstrom ID, und die Abszisse bezeichnet die Drainspannung VDS. Ein Parameter ist die Gatespannung VGS.
Wenn die Drainspannung VDS die Durchbruchspannung VC erreicht, so steigt der Drainstrom ID rapide an, so daß ein Durchbruch in dem Leistungs-MOSFET auftritt. Beim Leistungs-MOSFET be­ steht die Gefahr, daß er sofort zerstört wird, wenn der Durch­ bruchstrom JC so groß wird, daß er einen bestimmten kritischen Wert überschreitet.
Fig. 3A zeigt eine schematische Schnittansicht zur Erläute­ rung eines Leistungs-MOSFET, und Fig. 3B zeigt eine ähnliche schematische Schnittansicht des Leistungs-MOSFET, in welche ein Ersatzschaltbild eingetragen ist.
Wie aus Fig. 3A ersichtlich, gibt es Innenwiderstände R 1 und Ra in der Nähe der jeweiligen n⁺ Sourcebereiche 3 in dem p Halbleiterbereich 2. Der Innenwiderstand R 1 erstreckt sich in einer Richtung, die der Tiefe des jeweiligen n⁺ Sourcebe­ reiches 3 entspricht, während der Innenwiderstand Ra sich in einer Richtung längs der Bodenfläche des jeweiligen n⁺ Source­ bereiches 3 erstreckt.
In Fig. 3B sind diese Innenwiderstände ersetzt durch einen zusammengesetzten inneren Widerstand R 2, der sich in einer Richtung entsprechend der Tiefe der n⁺ Sourcebereiche 3 er­ streckt, und die Innenwiderstände Ra, die sich in einer Rich­ tung längs der Bodenflächen der n⁺ Sourcebereiche 3 in dem p Halbleiterbereich 2 erstrecken.
Die Innenwiderstände Ra dienen als Basiswiderstand eines para­ sitären Transistors Tr, der aus dem n⁻ Drainbereich 1 b, dem p Halbleiterbereich 2 und den n⁺ Sourcebereichen 3 besteht. Der n⁻Drainbereich 1 b und der p Halbleiterbereich 2 bilden eine Diode D.
Wenn die Drainspannung VDS, die zwischen der Sourceelektrode 7 und der Drainelektrode 9 angelegt wird, erhöht wird und die Durchbruchspannung der Diode D erreicht, die von dem n- Drain­ bereich 1 b und dem p Halbleiterbereich 2 gebildet wird, so be­ ginnt der Durchbruchstrom JC zu fließen, wie es in Fig. 3A mit Pfeilen angedeutet ist.
Wenn der Durchbruchstrom JC direkt unter den Bodenflächen der n⁺ Sourcebereiche 3 fließt, steigt das Basispotential des pa­ rasitären Transistors Tr an. Der parasitäre Transistor Tr wird leitend, wenn die Potentialdifferenz zwischen der Basis und dem Emitter größer als 0,6 V wird. Diese Bedingung läßt sich durch die nachstehende Ungleichung ausdrücken:
JC × Ra < 0,6 (V) (1)
Es darf darauf hingewiesen werden, daß der zusammengesetzte Innenwiderstand R 2, der sich in der Richtung entsprechend der Tiefe der n⁺ Sourcebereiche 3 erstreckt, ausreichend kleiner ist als die Innenwiderstände Ra, und damit vernachlässigbar ist. Wenn der Durchbruchstrom JC, der die obige Ungleichung (1) erfüllt, in dem Transistor Tr fließt, wird dieser leitend.
Zu diesem Zeitpunkt ist der Kollektorstrom, der in dem parasi­ tären Transistor Tr fließt, gleich dem Produkt aus dem Basis­ strom und einem Gleichstrom-Verstärkungsfaktor hFE des parasi­ tären Transistors Tr. Üblicherweise ist der Wert des Gleich­ strom-Verstärkungsfaktors hFE sehr groß, und somit ist der in dem parasitären Transistor Tr fließende Kollektorstrom eben­ falls sehr groß.
Wenn somit eine Durchbruchspannung in einem Bereich kleiner ist als in anderen Bereichen, so konzentriert sich der Fluß des Stromes in einem solchen Bereich, unabhängig davon, wie klein die Differenz sein mag, und führt schließlich zum Durch­ bruch des Leistungs-MOSFET.
Eine herkömmliche Halbleiteranordnung, beispielsweise ein Lei­ stungs-MOSFET mit einem Aufbau der oben beschriebenen Art, hat somit eine unzureichende Durchbruchspannung und damit die Ten­ denz, daß er bei Überlastung sofort zerstört wird.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halblei­ teranordnung anzugeben, die eine hohe Durchbruchspannung be­ sitzt und nicht ohne weiteres einen Druchbruch erleidet, wenn eine Überlastung auftritt. Weiterhin liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung einer solchen Halbleiteranordnung anzugeben.
Gemäß der Erfindung wird die Aufgabe in zufriedenstellender Weise gelöst. Die erfindungsgemäße Halbleiteranordnung weist eine Halbleiterschicht von einem ersten Leitfähigkeitstyp und einen Muldenbereich von einem zweiten Leitfähigkeitstyp auf, der auf der Halbleiterschicht ausgebildet ist. Der Muldenbe­ reich umfaßt einen ersten Halbleiterbereich mit einer ersten Tiefe sowie einen zweiten Halbleiterbereich mit einer zweiten Tiefe, die einen größeren Wert hat als die erste Tiefe, wobei der zweite Halbleiterbereich im zentralen Bereich des ersten Halbleiterbereiches vorgesehen ist. Das Verhältnis der ersten Tiefe zur zweiten Tiefe ist so gewählt, daß es in einem Bereich von 0,85 bis 0,95 liegt.
Das Verfahren zur Herstellung der erfindungsgemäßen Halblei­ teranordnung umfaßt die folgenden Schritte: Herstellen einer Halbleiterschicht von einem ersten Leitfähigkeitstyp mit er­ sten und zweiten Hauptflachen; selektives Ausbilden eines Mul­ denbereiches vom zweiten Leitfähigkeitstyp in der ersten Haupt­ fläche der Halbleiterschicht durch zweifache Diffusion, wobei der Muldenbereich eine stufenförmige Konfiguration erhält, be­ stehend aus einem Umfangsbereich mit einer ersten Tiefe und einem zentralen Bereich mit einer zweiten Tiefe, deren Wert größer ist als der der ersten Tiefe, wobei das Verhältnis der ersten Tiefe zur zweiten Tiefe im Bereich von 0,85 bis 0,95 liegt; selektives Ausbilden eines Halbleiterbereiches vom er­ sten Leitfähigkeitstyp in einer Oberfläche des Muldenberei­ ches; Herstellen einer ersten Hauptelektrode auf dem Halblei­ terbereich; und Herstellen einer zweiten Hauptelektrode auf der zweiten Hauptfläche der Halbleiterschicht.
Der Vorgang der Herstellung eines Muldenbereiches vom zweiten Leitfähigkeitstyp umfaßt den Schritt der Herstellung einer Maske für die zweifache Diffusion, was die Ausbildung einer Isolierschicht mit vorgegebenem Muster auf der ersten Hauptflä­ che der Halbleiterschicht sowie die Ausbildung einer Steuer­ elektrode mit vorgegebenem Muster auf der Isolierschicht um­ faßt.
Gemäß der Erfindung wird ein Muldenbereich gebildet durch einen ersten Halbleiterbereich mit einer ersten, relativ gerin­ gen Tiefe und durch einen zweiten Halbleiterbereich mit einer zweiten, relativ großen Tiefe, der im Zentrum des ersten Halb­ leiterbereiches vorgesehen ist, und zwar in der Weise, daß das Verhältnis der Werte der ersten Tiefe zur zweiten Tiefe im Be­ reich von 0,85 bis 0,95 liegt. Infolgedessen kann durch die Maßnahmen gemäß der Erfindung eine Halbleiteranordnung reali­ siert werden, die eine hohe Durchbruchspannung besitzt und die bei Überlastung nicht ohne weiteres einen Durchbruch erlei­ det.
Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausführungs­ beispielen und unter Bezugnahme auf die beiliegenden Zeichnun­ gen, näher erläutert. Die Zeichnungen zeigen in
Fig. 1 eine Schnittansicht einer herkömmlichen Halbleiteran­ ordnung;
Fig. 2 ein Diagramm einer Ausgangscharakteristik einer Halb­ leiteranordnung gemäß Fig. 1;
Fig. 3A und 3B schematische Schnittansichten zur Erläuterung der Wirkungsweise und Probleme einer herkömmlichen Halb­ leiteranordnung gemäß Fig. 1;
Fig. 4 eine Schnittansicht zur Erläuterung einer ersten Aus­ führungsform der erfindungsgemäßen Halbleiteranord­ nung;
Fig. 5A bis 5E Schnittansichten zur Erläuterung der einzelnen Schrit­ te zur Herstellung einer Halbleiteranordnung gemäß Fig. 4;
Fig. 6 bis 9 Diagramme zur Erläuterung der Wirkungsweise der Halb­ leiteranordnung gemäß Fig. 4;
Fig. 10 eine Schnittansicht zur Erläuterung eines Anwendungs­ beispiels für die erfindungsgemäße Halbleiteranord­ nung; und in
Fig. 11 eine Schnittansicht zur Erläuterung einer weiteren Ausführungsform gemäß der Erfindung.
Im folgenden wird auf Fig. 4 Bezug genommen, die eine Schnitt­ ansicht einer ersten Ausführungsform der erfindungsgemäßen Halbleiteranordnung zeigt, und zwar anhand der Erläuterung einer Basis-MOS-Einheitszelle eines n-Kanal Leistungs-MOSFET. Bei dieser Ausführungsform besteht ein p Halbleiterbereich 2 als Muldenbereich aus einem relativ flachen ersten Halbleiter­ bereich 2 a und einem relativ tiefen zweiten Halbleiterbereich 2 b, der im Zentrum des ersten Halbleiterbereiches 2 a ausgebil­ det ist. Der zweite Halbleiterbereich 2 b ist vorgesehen, um einen Durchbruchstrom JC zu zwingen, nur in diesem Bereich zu fließen.
Im übrigen ist der Aufbau dieses Leistungs-MOSFET der gleiche wie bei dem oben beschriebenen herkömmlichen Leistungs-MOSFET. Somit ist ein n⁻ Drainbereich 1 b auf einem n Drainbereich 1 a ausgebildet. Eine Vielzahl von separaten p Halbleiterbereichen 2, bestehend aus den ersten und zweiten Halbleitereichen 2 a und 2 b, sind selektiv in der Oberfläche des n- Drainbereiches 1 b vorgesehen.
In den Oberflächen der p Halbleiterbereiche 2 sind n⁺ Source­ bereiche 3 selektiv in vorgegebenen Abständen von dem n⁻ Drain­ bereich 1 b ausgebildet. Die n⁺ Sourcebereiche 3 können bei­ spielsweise ringförmig sein. Kanalbereiche 4 sind in der Nähe der Oberflächen der p Halbleiterbereiche 2 zwischen den Ober­ flächen der ringförmigen n⁺ Sourcebereiche 3 und dem n⁻ Drain­ bereich 1 b ausgebildet.
Gateisolierschichten 5 sind auf den Kanalbereichen 4 vorgese­ hen, und Gateelektroden 6 sind darüber angeordnet. Außerdem ist eine Sourceelektrode 7 gemeinsam für sämtliche Einheits­ zellen vorgesehen und verbindet in Form eines Kurzschlusses die zentralen Bereiche der Oberflächen der p Halbleiterberei­ che 2 und Teile der Oberflächen der n⁺ Sourcebereiche 3. Die Gateelektroden 6 und die Sourceelektrode 7 sind durch dazwi­ schengesetzte Isolierschichten 8 elektrisch gegeneinander iso­ liert. Auf der rückseitigen oder unteren Oberfläche des n⁺ Drainbereiches 1 a ist eine Drainelektrode 9 vorgesehen.
Die Wirkungsweise dieses n-Kanal Leistungs-MOSFET ist im we­ sentlichen die gleiche wie bei den herkömmlichen Leistungs- MOSFET und wird nachstehend im einzelnen erläutert. Eine Drain­ spannung VDS wird zwischen der Drainelektrode 9 und der Source­ elektrode 7 angelegt. Wenn eine Gatespannung VGS zwischen den Gateelektroden 6 und der Sourceelektrode 7 angelegt wird, so werden Inversionsschichten in den Kanalbereichen 4 gebildet, so daß ein Drainstrom ID zwischen der Drainelektrode 9 und der Sourceelektrode 7 durch die Kanalbereiche 4 fließt.
Der Drainstrom ID wird mit der Gatespannung VGS gesteuert. Das Potential in den Kanalbereichen 4 wird dadurch festgelegt, daß die zentralen Bereiche der Oberflächen der p Halbleiterbereiche 2 und Teile der Oberflächen der n⁺ Sourcebereiche 3 mit der Sourceelektrode 7 verbunden und kurzgeschlossen werden.
Nachstehend werden die Schritte zur Herstellung eines derar­ tigen n-Kanal Leistungs-MOSFET gemäß der Erfindung näher er­ läutert. Dabei zeigen die Fig. 5A bis 5E Schnittansichten zur Erläuterung eines Ausführungsbeispiels eines derartigen Verfah­ rens zur Herstellung des n-Kanal Leistungs-MOSFET gemäß Fig. 4.
Wie aus Fig. 5A ersichtlich, wird der n⁻ Drainbereich 1 b auf dem n⁺ Drainbereich 1 a durch epitaxiales Aufwachsen aufge­ bracht. Eine Oxidschicht wird auf dem n⁻ Drainbereich 1 b auf­ gebracht und mit einem fotolithografischen Verfahren in ein vorgegebenes Muster gebracht, um die Gateoxidschichten oder Gateisolierschichten 5 zu bilden.
Eine p-Typ Verunreinigung 100, beispielsweise Bor, wird in den n⁻ Drainbereich 1 b injiziert, und zwar durch Ionenimplan­ tation durch eine von den Gateoxidschichten 5 gebildete Maske. Danach wird eine Wärmebehandlung bei ungefähr 1200°C für eine spezifische Zeitdauer durchgeführt, die bewirkt, daß die p-Typ Verunreinigung 100 bis zu einer Tiefe von einigen µm eindiffundiert, so daß p Halbleiterbereiche 20 gebildet wer­ den, wie es Fig. 5B zeigt.
Dann wird Polysilizium 6 a abgeschieden, und danach werden so­ wohl das Polysilizium 6 a als auch die Gateoxidschichten 5 mit einem fotolithografischen Verfahren mit einem Muster versehen, um darin Fenster zu öffnen, die größer sind als bei dem Mu­ ster bei dem vorherigen Verfahrensschritt. Die p-Typ Verunrei­ nigung 100 wird durch Ionenimplantation erneut in den n⁻ Drain­ bereich 1 b injiziert, und zwar durch eine Maske aus dem Poly­ silizium 6 a.
Danach werden die p Halbleiterbereiche 2 gebildet, die jeweils aus dem relativ flachen ersten Halbleiterbereich 2 a und dem relativ tiefen zweiten Halbleiterbereich 2 b bestehen, der sich im zentralen Bereich des ersten Halbleiterbereiches 2 a befin­ det, und zwar durch eine Wärmebehandlung bei ungefähr 1200°C für eine spezifische Zeitdauer, wie es in Fig. 5C angedeutet ist. Die Einstellung der Zeitdauer zum Ausheizen nach der Ionenimplantation beim jeweiligen Verfahrensschritt kann die Tiefe dieser Halbleiterbereiche 2 a und 2 b variieren.
Eine n-Typ Verunreinigung 200, beispielsweise Phosphor, wird auf den p Halbleiterbereichen 2 durch die Maske aus Polysili­ zium 6 a abgeschieden, und danach werden die flachen n⁺ Source­ bereiche 3 ausgebildet mittels einer Wärmebehandlung bei 900°C für eine spezifische Zeitdauer. Bei der Bildung dieser Sourcebereiche 3 dringt eine n-Typ Verunreinigung 200, bei­ spielsweise Phosphor, in das Polysilizium 6 a ein, und somit wird das Polysilizium 6 a leitend gemacht und entwickelt sich zu der Gateelektrode 6, wie es in Fig. 5D dargestellt ist.
Wie aus Fig. 5E ersichtlich, wird eine Oxidschicht aufgebracht, und dann werden Löcher in den Kontaktbereichen durch ein foto­ lithografisches Verfahren hergestellt, um die Isolierschichten 8 zu bilden. Danach werden Teile der n⁺ Sourcebereiche 3 durch Ätzen beseitigt, und die Sourceelektrode 7 wird durch Abschei­ den von Aluminium auf den Isolierschichten 8 und den darin vorhandenen Öffnungen gebildet. Ferner wird die Drainelektrode 9 auf der rückseitigen Oberfläche des n⁺ Drainbereiches 1 a hergestellt.
Ein derartiger Leistungs-MOSFET hat eine wesentlich höhere Durchbruchspannung, wie nachstehend erläutert ist. Jeder p Halbleiterbereich 2 als Muldenbereich dieses Leistungs- MOSFET besteht aus dem relativ flachen ersten Halbleiterbe­ reich 2 a und dem relativ tiefen zweiten Halbleiterbereich 2 b, der im zentralen Bereich des ersten Halbleiterbereiches 2 a vorgesehen ist, so daß sich der Stromfluß des Durchbruchstromes JC in den relativ tiefen zweiten Halbleiterbereichen 2 b konzen­ triert, insbesondere in der Nähe des zentralen Bereiches dieser zweiten Halbleiterbereiche 2 b.
Da infolgedessen der Strom, der unter den n⁺ Sourcebereichen 3 fließt, reduziert ist, kann ein parasitärer Transistor Tr nicht leicht aktiviert oder durchgeschaltet werden, oder aber sein Kollektorstrom wird ausreichend klein, auch wenn er akti­ viert wird. Der parasitäre Transistor Tr, der somit nicht ohne weiteres getriggert werden kann, verursacht somit nicht ohne weiteres einen Durchbruch, auch wenn der Fall der Überlastung auftreten sollte.
Der Stromfluß des Durchbruchstromes JC konzentriert sich in den relativ tiefen zweiten Halbleiterbereichen 2 b aus den nachstehend angegebenen Gründen. Wie bereits erläutert, werden die zweiten Halbleiterbereiche 2 b durch thermische Diffusion gebildet. Somit sind die Bodenflächen der zweiten Halbleiter­ bereiche 2 b etwas abgerundet oder sphärisch ausgebildet, also nicht völlig flach, wie es in Fig. 4 dargestellt ist.
Dementsprechend ist der Krümmungsradius jeder Verarmungs­ schicht, die sich von der Grenze zwischen dem n⁻ Drainbereich 1 b und dem jeweiligen p Halbleiterbereich 2 aus erstreckt, wenn die Drainspannung VDS zwischen der Sourceelektrode 7 und der Drainelektrode 9 angelegt wird, kleiner in einem Teil, der der jeweiligen Bodenfläche des zweiten Halbleiterbereiches 2 b entspricht, verglichen mit dem Fall, wo kein solcher zweiter Halbleiterbereich 2 b vorgesehen ist.
Infolgedessen besteht die Tendenz, daß sich das elektrische Feld konzentriert, also stark wird an den Bodenflächen des zweiten Halbleiterbereiches 2 b, so daß der Stromfluß des Durch­ bruchstromes JC sich in den zweiten Halbleiterbereichen 2 b konzentriert. Dies ist ein erster Grund.
Ein zweiter Grund hängt mit der Dicke des n⁻ Drainbereiches 1 b zusammen. Genauer gesagt, der n⁻ Drainbereich 1 b hat eine mi­ nimale Dicke in einem Bereich A gemäß Fig. 4 wegen der Exi­ stenz der relativ tiefen zweiten Halbleiterbereiche 2 b. Die geringe Dicke des n⁻ Drainbereiches 1 b ist gleichbedeutend mit einem kleinen Widerstand in diesem Bereich.
Somit hat der Strom die Neigung, daß er hauptsächlich in dem Bereich A fließt, so daß sich der Stromfluß des Durchbruch­ stromes JC in den Halbleiterbereichen 2 b konzentriert. Aus den vorgenannten Gründen konzentriert sich also der Stromfluß des Durchbruchstromes JC in den zweiten Halbleiterbereichen 2 b, so daß ein durch einen Innenwiderstand Ra (vgl. Fig. 3B) hervor­ gerufener Spannungsabfall kleiner wird, und der parasitäre Transistor Tr gemäß Fig. 3B kann somit nicht leicht getriggert werden.
Nachstehend wird im einzelnen erläutert, welche Wirkung das Verhältnis der Tiefe X 1 des ersten Halbleiterbereiches 2 a zur Tiefe X 2 des zweiten Halbleiterbereiches 2 b auf die Durch­ bruchspannung hat. Eine derartige Analyse hat man bislang of­ fenbar nicht durchgeführt, und der Wert von X 1/X 2 ist im all­ gemeinen ungefähr auf 0,5 bis 0,7 gesetzt worden, mit dem Ziel, das Triggern des parasitären Transistors Tr gemäß Fig. 3B zu verhindern.
Bei einer Simulation zur Untersuchung des Zusammenhanges zwi­ schen dem Wert von X 1/X 2 und der Durchbruchspannung wurde je­ doch festgestellt, daß die Durchbruchspannung ihren maximalen Wert erreicht, wenn der Wert von X 1/X 2 ungefähr 0,9 beträgt. Die Simulation und die dabei erhaltenen Resultate werden nach­ stehend im einzelnen erläutert.
Ein Programm zur Simulation umfaßt die Schritte der Untertei­ lung eines Zellenbereiches des Leistungs-MOSFET in eine git­ terförmige Anordnung, Lösen der Poisson-Gleichung in Abhängig­ keit von den Daten hinsichtlich der Verunreinigungsverteilung und einer angelegten Spannung für jedes Gitterelement, um eine Verteilung des elektrischen Feldes in dem Zellenbereich zu er­ halten, und Auffinden eines Verstärkungsfaktors einer Elektro­ nen- oder Löcherlawine aus der erhaltenen Verteilung des elek­ trischen Feldes, um die Durchbruchspannung zu kennen. Als Da­ ten für die Verunreinigungsverteilung wurde das Ergebnis einer Simulation gemäß einem Simulationsprogramm zur Auswertung eines Verunreinigungsprofils verwendet.
Ein Beispiel einer numerischen Berechnung wird nachstehend in Zusammenhang mit einem Leistungs-MOSFET der Klasse für 500 Volt beschrieben. Um eine Durchbruchspannung von beispielswei­ se 550 Volt zu erzielen, muß der n⁻ Drainbereich 1 b eine Ver­ unreinigungskonzentration CB von 3,3×1014 cm-3 oder weniger und eine Dicke von 34 µm oder mehr unter der Voraussetzung haben, daß der n⁻ Drainbereich 1 b und der p Halbleiterbereich 2 eine ideale Flächenverbindung haben, die eine unendliche Ausdehnung hat.
In vielen Fällen hat eine derartige Anordnung eine gekrümmte Grenzfläche im pn-Übergang. Das elektrische Feld konzentriert sich lokal in dem gekrümmten Bereich, und somit ist die Durch­ bruchspannung niedriger, verglichen mit dem Fall einer planen Verbindung. Dementsprechend besteht ein bei der Konzeption einer Halbleiteranordnung zu lösendes Problem darin, wie die Durchbruchspannung dem Fall eines planen Überganges angenähert werden kann.
Bei dieser Simulation wird ein Abstand B zwischen den benach­ barten p Halbleiterbereichen 2 als Parameter verwendet, und die Tiefe X 2 wird variiert unter der Bedingung, daß X 1 = 4,5 µm gilt und die Breite C der ersten Halbleiterberei­ che 2 a auf 4,5 µm festgelegt ist. Weiterhin wird der Wert der Dicke des n⁻ Drainbereiches 1 b vor der Bildung der p Halblei­ terbereiche 2 auf 4,5 µm eingestellt, so daß es möglich ist, die Dicke wegen der p Halbleiterbereiche 2 zu reduzieren.
Als Resultat der Simulation im Falle des planen Überganges zeigt sich, daß die Durchbruchspannung 565 Volt beträgt, wenn die Dicke der p Halbleiterbereiche 2 auf 6 µm eingestellt wird. Die nachstehenden Tabellen 1A bis 1E zeigen eine Simu­ lations-Durchbruchspannung VBR und das Verhältsnis der Simu­ lations-Durchbruchspannung VBR zur Simulations-Durchbruchspan­ nung (565 Volt) für einen planen Übergang für den Fall, daß die Tiefe X 2 variiert wird. Außerdem gibt die nachstehende Tabelle 2 die Verhältnisse der Tiefe X 1 zur Tiefe X 2 an.
Tabelle 1A für B = 1 µm
Tabelle 1B für B = 5 µm
Tabelle 1C für B = 9 µm
Tabelle 1D für B = 13 µm
Tabelle 1E für B = 17 µm
Tabelle 2 für X 1 = 4,5 µm
Fig. 6 zeigt im Diagramm den Zusammenhang zwischen den Verhält­ niswerten von X 1/X 2 und VBR/565 V auf der Basis der Simu­ lationsergebnisse gemäß den Tabellen 1A bis 1E. Das Diagramm in Fig. 6 ist wie folgt zu verstehen:
(1) In dem Falle, wo B die Werte von 9 µm, 13 µm und 17 µm hat, liegt die Simulations-Durchbruchspannung VBR am dichte­ sten bei der Simulations-Durchbruchspannung von 565 V für einen planen Übergang, wenn der Wert von X 1/X 2 ungefähr 0,9 beträgt. Das bedeutet, die Simulations-Durchbruchspannung VBR erreicht den Maximalwert dann, wenn X 1/X 2 einen Wert von un­ gefähr 0,9 hat. Dies deswegen, weil die beste Verbindung der Verarmungsschichten zwischen den Bereichen I und II in den p Halbleiterbereichen 2 dann vorhanden ist, wenn der Wert von X 1/X 2 ungefähr 0,9 beträgt so daß die Konzentration des elektrischen Feldes im geringsten Maße auftreten kann.
(2) In dem Falle, wo B Werte von 9 µm, 13 µm oder 17 µm hat, ist die Simulations-Durchbruchspannung VBR höher als die Durch­ bruchspannung in dem Falle, wo kein zweiter Halbleiterbereich 2 b vorhanden ist, wo also X 1/X 2 gleich 1 gilt, in einem an­ genäherten Bereich, wo 0,81 < X 1/X 2 < 1 gilt.
Die nachstehende Tabelle 3 zeigt den Zusammenhang zwischen den Verhältnissen von B/X 1 und VBR/565 V, wenn X 2 = 5,2 µm und X 1/X 2 = 0,9 gelten und die Breite C des zweiten Halbleiterbe­ reiches 2 a gleich dem Wert von X 1 ist.
Tabelle 3
Der Zusammenhang zwischen den Verhältnissen B/X 1 und VBR/565 V läßt sich in dem Diagramm gemäß Fig. 7 darstellen.
Das Diagramm in Fig. 7 ist wie folgt zu verstehen: Wenn sich der Abstand B ändert, ändert sich auch die Durchbruchspannung. Die Durchbruchspannung erreicht ihren minimalen Wert, wenn das Verhältnis von B/X 1 zwischen 0,7 und 0,9 liegt, und sie er­ reicht ihren maximalen Wert, wenn B/X 1 = 2 gilt. In einem Be­ reich, wo B/X 1 größer als 2 gilt, nimmt die Durchbruchspannung allmählich und monoton in Abhängigkeit von einer Zunahme des Abstandes B ab.
Im Hinblick auf einen Leistungs-MOSFET fließt ein EIN-Strom in dem n- Drainbereich 1 b zwischen den p Halbleiterbereichen 2, und somit ist es wünschenswert, daß der Abstand B groß ist, um den EIN-Widerstand zu verringern. Um somit den Wert von VBR/565 V auf einem großen Wert zu halten und den EIN-Wider­ stand zu reduzieren, ist es praktisch kein Problem, wenn der Wert des Abstandes B die Beziehung B/X 1 < 2 erfüllt, also B größer ist als 2 X 1.
Auf der Basis der oben beschriebenen Simulationsergebnisse wurde ein Leistungs-MOSFET experimentell hergestellt, und sei­ ne Durchbruchspannung wurde gemessen. Die Resultate des Expe­ rimentes werden nachstehend erläutert.
Tabelle 4 gibt eine experimentelle Durchbruchspannung VBR′ und das Verhältnis der experimentellen Durchbruchspannung VBR′ zu einer experimentellen Durchbruchspannung von 525 Volt bei einem planen Übergang für den Fall an, daß die Tiefe X 2 vari­ iert wurde unter der Bedingung, daß X 1 = 4,5 µm und B = 10 µm gelten und eine Verunreinigungskonzentration CB in dem n⁻ Drainbereich 1 b einen Wert von 3,3×1014 cm-3 hat.
Die nachstehende Tabelle 5 gibt die Werte von X 1/X 2 an. Die Voraussetzung, bei der die experimentelle Durchbruchspannung von 525 Volt für einen planen Übergang gemessen wird, ist, daß die p Halbleiterbereiche 2 eine Dicke von 6 µm haben, der n⁻ Drainbereich 1 b eine Dicke von 45 µm besitzt und der n⁻ Drainbereich 1 b eine Verunreinigungskonzentration von 3,3×1014 cm-3 aufweist.
Tabelle 4
Tabelle 5 für X 1 = 4,5 µm
Fig. 8 zeigt die experimentellen Ergebnisse in einem Diagramm nach einer Normierung der Ergebnisse gemäß Tabelle 3. Das Dia­ gramm in Fig. 8 ist wie folgt zu verstehen:
(3) Die experimentelle Durchbruchspannung VBR′ liegt am dich­ testen bei der experimentellen Durchbruchspannung von 525 Volt für einen planen Übergang, wenn der Wert von X 1/X 2 ungefähr 0,89 beträgt. Das bedeutet, die experimentelle Durchbruchspan­ nung VBR′ erreicht ihren maximalen Wert dann, wenn X 1/X 2 unge­ fähr 0,89 beträgt.
(4) Die experimentelle Durchbruchspannung VBR′ ist höher als die Durchbruchspannung in dem Falle, wo kein zweiter Halblei­ terbereich 2 b vorgesehen ist, also X 1/X 2 = 1 gilt, in einem Bereich, wo 0,78 < X 1/X 2 < 1 gilt.
Die obigen Resultate gemäß (3) und (4) sind fast die gleichen wie die Ergebnisse (1) und (2) gemäß den Simulationsergebnis­ sen. Aus diesen experimentellen Ergebnissen einerseits und den Simulationsergebnissen andererseits ergibt sich, daß eine hö­ here Durchbruchspannung erhalten werden kann, wenn die Bezie­ hung 0,85 < X 1/X 2 < 0,95 erfüllt ist.
Obwohl bei der obigen Ausführungsform X 1 mit 4,5 µm gewählt wurde, kann X 1 auch jeden anderen Wert annehmen, so lange X 1/X 2 in einem Bereich zwischen 0,85 und 0,95 liegt.
Nachstehend wird der Zusammenhang zwischen der Breite C des ersten Halbleiterbereiches 2 a und der Durchbruchspannung näher erläutert. Wenn die Breite C unangemessen groß ist, wird keine gute Verbindung in den Verarmungsschichten zwischen den Berei­ chen I und II in den p Halbleiterbereichen 2 erhalten, und so­ mit tritt eine Konzentration des elektrischen Feldes in diesem Bereich auf, während die Durchbruchspannung abnimmt.
Wenn die Breite C einen Wert von 6,5 µm unter der Vorausset­ zung hatte, daß X 1 = 4,5 µm, X 2 = 5,2 µm und B = 9 µm betru­ gen, ergab sich eine Simulations-Durchbruchspannung VBR von 521 Volt, und die experimentelle Durchbruchspannung VBR′ be­ trug 480 Volt. Wenn andererseits die Breite C einen Wert von 4,5 µm unter den gleichen Voraussetzungen hatte, so ergab sich ein Wert von 530 Volt für die Simulations-Durchbruchspannung VBR, vgl. Tabelle 1C; wenn andererseits die Breite C einen Wert von 4,5 µm unter der Voraussetzung hatte, daß X 1 = 4,5 µm, X 2 = 5,2 µm und B = 10 µm (was ungefähr dem obigen Wert von B = 9 µm entspricht), beträgt die experimentelle Durchbruch­ spannung VBR′ 490 Volt.
Der Zusammenhang zwischen der oben erwähnten Simulations-Durch­ bruchspannung VBR oder der experimentellen Durchbruchspannung VBR′ und der Breite C ist in Fig. 9 dargestellt. Wie aus Fig. 9 ersichtlich, haben sowohl die Simulations-Durchbruchspannung VBR als auch die experimentelle Durchbruchspannung VBR′ einen linearen Zusammenhang mit der Breite C.
Wenn kein zweiter Halbleiterbereich 2 b vorgesehen ist, ergibt sich für die Simulations-Durchbruchspannung VBR ein Wert von 515 Volt, vgl. Tabelle 1C, wenn man beispielsweise annimmt, daß X 1 = X 2 = 4,5 µm, und dann wird die Breite C ungefähr bei 7,9 µm liegen, wie sich aus Fig. 9 entnehmen läßt. Wenn X 1 = 4,5 µm und X 2 = 4,7 µm sind, was äquivalent ist mit dem Fall, wo kein zweiter Halbleiterbereich 2 b vorgesehen ist, be­ trägt die experimentelle Durchbruchspannung VBR′ 470 Volt, und dann beträgt die Breite C ungefähr 8,4 µm, wie sich aus Fig. 9 entnehmen läßt.
Somit wird die Durchbruchspannung größer unter der Vorausset­ zung, daß C ≦2 X 1, verglichen mit dem Fall, wo kein zweiter Halbleiterbereich 2 b vorgesehen ist. Es darf darauf hingewie­ sen werden, daß eine höhere Durchbruchspannung erhalten werden kann, verglichen mit dem Fall, wo kein zweiter Halbleiterbe­ reich 2 b vorgesehen ist, wenn der Zusammenhang zwischen der Durchbruchspannung und der Breite C in wünschenswerter Weise die Beziehung C ≦1,5 X 1 erfüllt.
Bei der oben beschriebenen Ausführungsform sind die p Halblei­ terbereiche oder Muldenbereiche so vorgesehen, daß sie in der Tiefe zwei Stufen haben. Wie aus Fig. 10 ersichtlich, kann je­ doch ein p Schutzring um einen Chip, in welchem ein p Mulden­ bereich ausgebildet ist, auf einer n Halbleiterschicht so vor­ gesehen werden, daß er mehrere Stufen in der Tiefe hat, und zwar derart, daß das Verhältnis der Tiefenwerte zwischen be­ nachbarten Stufen, also Xa/Xb, Xb/Xc, Xc/Xd so eingestellt ist, daß es in einem Bereich zwischen 0,85 und 0,95 liegt.
Auf diese Weise kann eine Konzentration des elektrischen Fel­ des um den Chip herum abgebaut werden, und es läßt sich eine höhere Durchbruchspannung erreichen bzw. beibehalten. Die Konzentration des elektrischen Feldes um den Chip herum kann weiter verringert werden, wenn die folgenden Bedingungen er­ füllt sind:
C 1 ≦ 2 Xc, C 2 ≦ 2 Xb, C 3 ≦ 2 Xa.
Fig. 11 zeigt in einer Schnittansicht einen Bipolartransistor mit isolierter Steuerelektrode, einen sogenannten IGBT, bei dem die Erfindung Anwendung findet. Wie aus Fig. 11 ersicht­ lich, besteht ein konstruktiver Unterschied zu dem Leistungs- MOSFET gemäß Fig. 4. Es ist nämlich ein p⁺ Bereich 1 c zusätz­ lich vorgesehen und zwischen einer Elektrode 9 und einem n⁺ Bereich 1 a ausgebildet. Die anderen Komponenten, also der n⁺ Bereich 1 a, der n⁻ Bereich 1 b, die p Halbleiterbereiche 2, die n⁺ Bereiche 3, die Gateisolierschichten 5, die Gateelektro­ den 6, die Elektrode 7, die Isolierschichten 8 und die Elek­ trode 9 sind in gleicher Weise vorgesehen wie bei dem Lei­ stungs-MOSFET gemäß Fig. 4.
Somit ist die Erfindung auch anwendbar auf einen IGBT mit einem ähnlichen Aufbau wie der oben beschriebene Leistungs- MOSFET. Die Erfindung ist somit anwendbar auf verschiedene Halbleiteranordnungen, beispielsweise einen Leistungs-MOSFET und einen IGBT sowie auf andere Halbleiteranordnungen mit einem ähnlichen Aufbau.

Claims (11)

1. Halbleiteranordnung, umfassend
  • - eine Halbleiterschicht (1 b) von einem ersten Leitfähigkeits­ typ und
  • - einen Muldenbereich (2) von einem zweiten Leitfähigkeitstyp, der auf der Halbleiterschicht (1 b) ausgebildet ist,
dadurch gekennzeichnet,
daß der Muldenbereich (2) einen ersten Halbleiterbereich (2 a) mit einer ersten Tiefe (X 1) und einen zweiten Halbleiterbereich (2 b) mit einer zweiten Tiefe (X 2) aufweist, die einen größeren Wert hat als die erste Tiefe (X 1), wobei der zweite Halbleiter­ bereich (2 b) in einem zentralen Bereich des ersten Halbleiter­ bereiches (2 a) vorgesehen ist, und
daß das Verhältnis der ersten Tiefe (X 1) zur zweiten Tiefe (X 2) im Bereich von 0,85 bis 0,95 liegt.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Halbleiterbereich (2 a) eine Breite (C) hat, die kleiner als der oder gleich dem 1,5fachen Wert der ersten Tiefe (X 1) ist.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Muldenbereich (2) aus einer Vielzahl von Muldenberei­ chen besteht und daß der Abstand zwischen den einzelnen Mul­ denbereichen (2) der Vielzahl von Muldenbereichen (2) größer ist als der zweifache Wert der ersten Tiefe (X 1).
4. Halbleiteranordnung, umfassend
  • - eine Halbleiterschicht (1 b) von einem ersten Leitfähigkeits­ typ und
  • - einen Muldenbereich (2) von einem zweiten Leitfähigkeits­ typ, der auf der Halbleiterschicht (1 b) ausgebildet ist,
dadurch gekennzeichnet,
daß ein Schutzring von dem zweiten Leitfähigkeitstyp auf der Halbleiterschicht (1 b) um den Muldenbereich (2) herum vorge­ sehen ist, und
daß der Schutzring eine mehrstufige Struktur hat, bei der die äußere Stufe der mehrstufigen Struktur flacher ist als eine innere Stufe und wobei das Verhältnis der Tiefen (Xa/Xb, Xb/Xc, Xc/Xd) zwischen benachbarten Stufen der mehrstufigen Struktur einen Wert von 0,85 bis 0,95 hat.
5. Halbleiteranordnung, umfassend
  • - eine Halbleiterschicht (1 a, 1 b) von einem ersten Leitfähig­ keitstyp mit ersten und zweiten Hauptflächen,
  • - einen Muldenbereich (2) von einem zweiten Leitfähigkeits­ typ, der selektiv in der ersten Hauptfläche der Halbleiter­ schicht (1 b) ausgebildet ist,
  • - einen Halbleiterbereich (3) vom ersten Leitfähigkeitstyp, der selektiv in einer Oberfläche des Muldenbereiches (2) ausgebildet ist,
  • - eine Isolierschicht (5), die auf einem Teil der Oberfläche des Muldenbereiches (2) zwischen Oberflächen der Halbleiter­ schicht (1 b) und dem Halbleiterbereich (3) ausgebildet ist,
  • - eine Steuerelektrode (6), die auf der Isolierschicht (4) ausgebildet ist,
  • - eine erste Hauptelektrode (7), die auf dem Halbleiterbe­ reich (2, 3) ausgebildet ist, und
  • - eine zweite Hauptelektrode (9), die auf der zweiten Haupt­ fläche der Halbleiterschicht (1 a, 1 b) ausgebildet ist,
dadurch gekennzeichnet,
daß der Muldenbereich (2) eine stufenförmige Konfiguration auf­ weist, bestehend aus einem Umfangsbereich (2 a) mit einer ersten Tiefe (X 1) und einem zentralen Bereich (2 b) mit einer zweiten Tiefe (X 2), die tiefer ist als die erste Tiefe (X 1), und
daß das Verhältnis zwischen der ersten Tiefe (X 1) und der zweiten Tiefe (X 2) im Bereich von 0,85 bis 0,95 liegt.
6. Halbleiteranordnung, umfassend
  • - eine erste Halbleiterschicht (1 a, 1 b) von einem ersten Leitfähigkeitstyp mit ersten und zweiten Hauptflächen,
  • - einen Muldenbereich (2) von einem zweiten Leitfähigkeits­ typ, der selektiv in der ersten Hauptfläche der ersten Halbleiterschicht (1 b) ausgebildet ist,
  • - einen Halbleiterbereich (3) vom ersten Leitfähigkeitstyp, der selektiv in der Oberfläche des Muldenbereiches (2) aus­ gebildet ist,
  • - eine zweite Halbleiterschicht (1 c) vom zweiten Leitfähig­ keitstyp, die auf der zweiten Hauptfläche der ersten Halb­ leiterschicht (1 a) ausgebildet ist,
  • - eine Isolierschicht (5), die auf einem Bereich der Oberflä­ che des Muldenbereiches (2) zwischen Oberflächen der ersten Halbleiterschicht (1 b) und dem Halbleiterbereich (3) ausge­ bildet ist,
  • - eine Steuerelektrode (6), die auf der Isolierschicht (5) ausgebildet ist,
  • - eine erste Hauptelektrode (7), die auf dem Halbleiterbe­ reich (2, 3) ausgebildet ist, und
  • - eine zweite Hauptelektrode (9), die auf der zweiten Halb­ leiterschicht (1 c) ausgebildet ist,
dadurch gekennzeichnet,
daß der Muldenbereich (2) eine stufenförmige Konfiguration hat und aus einem Umfangsbereich (2 a) mit einer ersten Tiefe (X 1) und einem zentralen Bereich (2 b) mit einer zweiten Tiefe (X 2) besteht, die größer ist als die erste Tiefe (X 1), und
daß das Verhältnis der ersten Tiefe (X 1) zur zweiten Tiefe (X 2) im Bereich von 0,85 bis 0,95 liegt.
7. Verfahren zur Herstellung einer Halbleiteranordnung, gekennzeichnet durch folgende Schritte:
  • - Herstellen einer Halbleiterschicht (1 a, 1 b) von einem er­ sten Leitfähigkeitstyp mit ersten und zweiten Hauptflächen,
  • - selektives Ausbilden eines Muldenbereiches (2) von einem zweiten Leitfähigkeitstyp in der ersten Hauptfläche der Halbleiterschicht (1 b) durch zweifache Diffusion, wobei der Muldenbereich (2) eine stufenförmige Konfiguration erhält, bestehend aus einem Umfangsbereich (2 a) mit einer ersten Tiefe (X 1) und einem zentralen Bereich (2 b) mit einer zwei­ ten Tiefe (X 2), die einen größeren Wert hat als die erste Tiefe (X 1), wobei das Verhältnis der ersten Tiefe (X 1) zur zweiten Tiefe (X 2) im Bereich von 0,85 bis 0,95 liegt,
  • - selektives Ausbilden eines Halbleiterbereiches (3) vom er­ sten Leitfähigkeitstyp in einer Oberfläche des Muldenberei­ ches (2),
  • - Herstellen einer ersten Hauptelektrode (7) auf dem Halblei­ terbereich (2, 3) und
  • - Herstellen einer zweiten Hauptelektrode (9) auf der zweiten Hauptfläche der Halbleiterschicht (1 a),
  • - wobei der Schritt der Herstellung des Muldenbereiches (2) vom zweiten Leitfähigkeitstyp die Ausbildung einer Maske (5, 6) für eine zweifache Diffusion mit den Schritten der Herstellung einer Isolierschicht (5) mit vorgegebenem Mu­ ster auf der ersten Hauptfläche der Halbleiterschicht (1 b) und die Ausbildung einer Steuerelektrode mit vorgegebenem Muster auf der Isolierschicht (5) umfaßt.
DE4012667A 1989-04-21 1990-04-20 Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired - Fee Related DE4012667C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1102702A JPH02281662A (ja) 1989-04-21 1989-04-21 半導体装置

Publications (2)

Publication Number Publication Date
DE4012667A1 true DE4012667A1 (de) 1990-10-25
DE4012667C2 DE4012667C2 (de) 1998-04-02

Family

ID=14334595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4012667A Expired - Fee Related DE4012667C2 (de) 1989-04-21 1990-04-20 Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (2) US5008720A (de)
JP (1) JPH02281662A (de)
DE (1) DE4012667C2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239670A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd 半導体装置
JPH02281662A (ja) * 1989-04-21 1990-11-19 Mitsubishi Electric Corp 半導体装置
US5798550A (en) * 1990-10-01 1998-08-25 Nippondenso Co. Ltd. Vertical type semiconductor device and gate structure
JP3240896B2 (ja) * 1995-11-21 2001-12-25 富士電機株式会社 Ｍｏｓ型半導体素子
US5973361A (en) * 1996-03-06 1999-10-26 Magepower Semiconductor Corporation DMOS transistors with diffusion merged body regions manufactured with reduced number of masks and enhanced ruggedness
EP0837508A3 (de) * 1996-10-18 1999-01-20 Hitachi, Ltd. Halbleiteranordnung und elektrische Leistungswandlungsvorrichtung
JP2001024184A (ja) * 1999-07-05 2001-01-26 Fuji Electric Co Ltd 絶縁ゲートトランジスタおよびその製造方法
DE10210272B4 (de) * 2002-03-08 2005-08-04 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit wenigstens einer Transistorzelle und einer Randzelle
KR100900562B1 (ko) * 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
JP4191025B2 (ja) 2003-12-22 2008-12-03 Ｎｅｃエレクトロニクス株式会社 縦型ｍｉｓｆｅｔ
WO2016046984A1 (ja) * 2014-09-26 2016-03-31 新電元工業株式会社 炭化ケイ素半導体装置
CN106876445A (zh) * 2017-03-23 2017-06-20 深圳基本半导体有限公司 一种大功率平面栅d‑mosfet结构设计

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503598A (en) * 1982-05-20 1985-03-12 Fairchild Camera & Instrument Corporation Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques
US4466176A (en) * 1982-08-09 1984-08-21 General Electric Company Process for manufacturing insulated-gate semiconductor devices with integral shorts
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
JPS60196975A (ja) * 1984-08-24 1985-10-05 Nissan Motor Co Ltd 縦型ｍｏｓｆｅｔ
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
IT1213234B (it) * 1984-10-25 1989-12-14 Sgs Thomson Microelectronics Procedimento perfezionato per la fabbricazione di dispositivi a semiconduttore dmos.
EP0229362B1 (de) * 1986-01-10 1993-03-17 General Electric Company Halbleitervorrichtung und Methode zur Herstellung
US4798810A (en) * 1986-03-10 1989-01-17 Siliconix Incorporated Method for manufacturing a power MOS transistor
US4896196A (en) * 1986-11-12 1990-01-23 Siliconix Incorporated Vertical DMOS power transistor with an integral operating condition sensor
JPS63128757A (ja) * 1986-11-19 1988-06-01 Fuji Electric Co Ltd 縦型ｍｏｓｆｅｔ
EP0279403A3 (de) * 1987-02-16 1988-12-07 Nec Corporation Vertikaler MOS-Feldeffekttransistor mit hoher Spannungsfestigkeit und hoher Schaltgeschwindigkeit
US4855799A (en) * 1987-12-22 1989-08-08 Kabushiki Kaisha Toshiba Power MOS FET with carrier lifetime killer
JP2604777B2 (ja) * 1988-01-18 1997-04-30 松下電工株式会社 二重拡散型電界効果半導体装置の製法
JPH02281662A (ja) * 1989-04-21 1990-11-19 Mitsubishi Electric Corp 半導体装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE ELECTRON DEVICE LETTERS, Vol. EDL-4, No. 3, March 1983 *
IEEE TRANSACTIONS ON POWER ELECTRONICS, Vol. PE-2, No. 2, April 1987 *
Solid-State Electronics, Vol. 29, No. 12, pp. 1229, 1986, Printed in Great Britain *

Also Published As

Publication number Publication date
DE4012667C2 (de) 1998-04-02
US5008720A (en) 1991-04-16
US5408117A (en) 1995-04-18
JPH02281662A (ja) 1990-11-19

Similar Documents

Publication Publication Date Title
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
DE3229250C2 (de)
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE4107909C2 (de) Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE3519389C2 (de)
DE19854915C2 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3823270A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE3537004A1 (de) Vdmos-baustein
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE3131727A1 (de) &#34;mos-feldeffekttransistor und verfahren zu seiner hestellung&#34;
DE19653615A1 (de) Leistungshalbleiterbauteil mit überlappender Feldplattenstruktur und Verfahren zu dessen Herstellung
DE3942640A1 (de) Mos-halbleitervorrichtung
DE4012667C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2633324C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit
EP0623960A1 (de) IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung
DE19912208A1 (de) Feldeffekthalbleiterbauelement
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE3711033A1 (de) Mosfet-halbleitervorrichtung
DE19710731B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE4003681A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE4445565A1 (de) Säulen-Bipolartransistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee