DE4034668A1 - Substratspannungsgenerator fuer halbleiterbauelemente - Google Patents
Substratspannungsgenerator fuer halbleiterbauelementeInfo
- Publication number
- DE4034668A1 DE4034668A1 DE4034668A DE4034668A DE4034668A1 DE 4034668 A1 DE4034668 A1 DE 4034668A1 DE 4034668 A DE4034668 A DE 4034668A DE 4034668 A DE4034668 A DE 4034668A DE 4034668 A1 DE4034668 A1 DE 4034668A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate voltage
- mos transistors
- voltage generator
- oscillator
- generator according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Die vorliegende Erfindung bezieht sich auf eine Schaltung
für ein Halbleiterbauelement, insbesondere auf einen
innerhalb des Halbleiterbauelements untergebrachten
Substratspannungsgenerator.
Seit neuerer Zeit wird mit zunehmender Integrationsdichte
der Halbleiterbauelemente die Größe des Transistors immer
kleiner, wodurch sich die Zuverlässigkeit der
Spannungsversorgung verschlechtert und der
Leistungsverbrauch steigt. Daher besitzen die meisten
Halbleiterbauelemente einen Substratspannungsgenerator,
um die Schwellenspannung der MOS (Metalloxidtransistoren)
zu stabilisieren, die Kapazitäten der Übergangszone zu
verringern und parasitäre Transistoren sowie falsche
Operationen zu vermeiden, die auf dem Unterschwingen
äußerer TTL-Gates (Transistor-Transistor-Logik) beruhen.
Es gibt zwei Methoden zur Erzeugung von
Substratspannungen: eine besteht in der Steuerung des
Pumpens durch Erfassung der Substratspannung, wenn sie
stark vom vorherbestimmten Wert abweicht, während die
andere in der Steuerung der Pumpkapazität durch Erfassung
des Pegels der -Signale (Zeilenadress-Strobe) besteht.
Leider verschlechtert sich der konventionelle
Substratspannungsgenerator bei hoher Temperatur, was zur
Instabilität der Substratspannung führt. Insbesondere
neigt im Falle der CMOS-Schaltungen (komplementärer MOS)
die Latch-up-Charakteristik dazu, geschwächt zu werden.
Diese Verschlechterung wird hauptsächlich durch einen im
Substratspannungsgenerator befindlichen Oszillator
verursacht. Das heißt, daß mit zunehmender Temperatur die
Schwingungsfrequenz des Oszillators abnimmt, wodurch die
Substratspannung verändert wird. Auch wird mit kleiner
werdendem Halbleiterbauelement die Treiberkapazität des
Substratspannungsgenerators verringert, so daß leicht
Fehloperationen auftreten und die Zuverlässigkeit
verschlechtert wird.
Es ist ein Ziel der vorliegenden Erfindung, einen
Substratspannungsgenerator zu schaffen, der durch
Verbesserung der Treiberkapazität die Substratspannung
stabilisiert.
Es ist ein weiteres Ziel der vorliegenden Erfindung,
einen Substratspannungsgenerator zu schaffen, der im
Bereitschaftszustand des Halbleiterbauelementes den
Leistungsverbrauch verringert.
Es ist ein zusätzliches Ziel der vorliegenden Erfindung,
einen Substratspannungsgenerator zu schaffen, dessen
Treiberkapazität nicht durch Temperaturschwankungen
verändert wird, wodurch die Zuverlässigkeit verstärkt
wird.
Gemäß der vorliegenden Erfindung wird ein
Substratspannungsgenerator für ein Halbleiterbauelement
geschaffen, das folgende Komponenten aufweist:
einen Oszillator zur Erzeugung eines schwingenden Signals, dessen Schwingungsperiode durch Kompensieren des Widerstandswertes entsprechend den Temperaturschwankungen nicht veränderbar ist;
einen Spannungspumptreiber zur Lieferung von zwei Taktsignalen durch Empfangen des Schwingungssignals des Oszillators, wobei die Signale eine Phasenverschiebung von 180° besitzen;
eine Spannungspumpe zur Erzeugung der Substratspannung durch Empfangen der Taktsignale des Spannungspumptreibers;
einen Pegeldetektor zum Liefern eines Taktsignals, wenn die Substratspannung nicht auf dem vorbestimmten Pegel bleibt; und
einen Oszillatortreiber zur Lieferung der Vorspannung des Oszillators entsprechend dem Taktsignal des Pegeldetektors.
einen Oszillator zur Erzeugung eines schwingenden Signals, dessen Schwingungsperiode durch Kompensieren des Widerstandswertes entsprechend den Temperaturschwankungen nicht veränderbar ist;
einen Spannungspumptreiber zur Lieferung von zwei Taktsignalen durch Empfangen des Schwingungssignals des Oszillators, wobei die Signale eine Phasenverschiebung von 180° besitzen;
eine Spannungspumpe zur Erzeugung der Substratspannung durch Empfangen der Taktsignale des Spannungspumptreibers;
einen Pegeldetektor zum Liefern eines Taktsignals, wenn die Substratspannung nicht auf dem vorbestimmten Pegel bleibt; und
einen Oszillatortreiber zur Lieferung der Vorspannung des Oszillators entsprechend dem Taktsignal des Pegeldetektors.
Diese und weitere Ziele, Merkmale und Vorteile der
vorliegenden Erfindung werden in der nachfolgenden
Beschreibung bevorzugter Ausführungsbeispiele in
Verbindung mit den beigefügten Zeichnungen verdeutlicht.
Fig. 1 stellt das Blockschaltbild einer
Substratspannungsgeneratorschaltung gemäß
der vorliegenden Erfindung dar;
Fig. 2 stellt ein detailliertes Schaltbild des
Oszillators gemäß der vorliegenden
Erfindung dar;
Fig. 3 stellt ein detailliertes Schaltbild des
Spannungspumptreibers gemäß der
vorliegenden Erfindung dar;
Fig. 4 stellt ein detailliertes Schaltbild einer
Ausführungsform dar, das die Spannungspumpe
gemäß der vorliegenden Erfindung
veranschaulicht;
Fig. 5 stellt ein detailliertes Schaltbild einer
weiteren Ausführungsform dar, das eine
weitere Spannungspumpe gemäß der
vorliegenden Erfindung veranschaulicht;
Fig. 6 stellt ein detailliertes Schaltbild eines
oszillierenden Treibers gemäß der
vorliegenden Erfindung dar; und
Fig. 7 stellt ein Wellenformdiagramm gemäß der
vorliegenden Erfindung dar.
Nachfolgend wird die Erfindung unter Bezugnahme auf die
beigefügten Zeichnungen im einzelnen beschrieben.
Fig. 1 zeigt das Blockschaltbild eines
Substratspannungsgenerators gemäß der vorliegenden
Erfindung. Der Substratspannungsgenerator weist einen
Oszillator 10, einen Spannungspumptreiber 20, eine
Spannungspumpe 30, einen Pegeldetektor 40 und einen
oszillierenden Treiber 50 auf. Der Oszillator 10 liefert
ein vorbestimmtes Schwingungssignal ΦOSC, dessen
Schwingungsperiode nicht durch die Temperatur veränderbar
ist, da der Widerstandswert entsprechend der
Temperaturschwankung kompensiert wird. Der
Spannungspumptreiber 20 erzeugt zwei Taktsignale CK und
als Antwort auf das empfangene Schwingungssignal ΦOSC.
Die Spannungspumpe 30 erzeugt als Antwort auf die
empfangenen beiden Taktsignale CK und eine negative
Substratspannung VBB. Weiter erfaßt der Pegeldetektor
40 den Status der Substratspannung VBB, während der
oszillierende Treiber 50 Vorspannungen VOP und VON
liefert, wenn der erfaßte Pegel der Substratspannung
VBB nicht erwünscht ist.
Fig. 2 veranschaulicht ein detailliertes Schaltbild des
Oszillators 10 der Fig. 1. Gemäß Fig. 2 weist der
Oszillator 10 eine Anzahl von n (ungerade Zahl) Invertern
Il-In auf, die untereinander in Reihe geschaltet sind
und einen Ringoszillator bilden. Weiter sind
PMOS-Transistoren MP1-MPn und RP1-RNn jeweils
zwischen Spannungsklemmen Vcc und die Inverter I1-In
geschaltet, während NMOS-Transistoren MN1-MNn und
RN1-RNn jeweils zwischen Erdungsklemmen und die
Inverter I1-In geschaltet. Die Ausgangsspannung VTP
des Oszillators 10 hält die Gatespannung nVTP
entsprechend der Summe der Schwellenspannung VTP der
PMOS-Transistoren MP1-MPn fest.
Der Absolutwert der Schwellenspannung VTP wird jedoch
aufgrund des Temperaturanstiegs verringert, so daß die
PMOS-Transistoren MP1-MPn fähig sind, aufgrund des
Anstiegs der Gatespannung abgeschaltet werden können. Um
daher die Änderung der Schwingungsperiode zu vermeiden,
soll der Widerstandswert entsprechend dem
Temperaturanstieg in der Weise kompensiert werden, daß
die PMOS-Transistoren MP1-MPn zu den PMOS-Transistoren
RP1-RPn liegen, die stets eingeschaltet sind, wobei
deren Gates geerdet sind.
Wenn andererseits die NMOS-Transistoren MN1-MNn
zwischen die Inverter I1-In und die Erdungsklemmen
angeschlossen sind und die Gatespannungen auf Vcc-nT
gehalten werden, können die NMOS-Transistoren MN1-MNn
als Antwort auf das Ansteigen des Absolutwertes der
Schwellenspannung V wegen des Temperaturanstiegs
abgeschaltet werden. Um dieses Problem zu lösen, sollen
die mit der Leistungsversorgung Vcc an ihren Gates in den
MOS-Transistoren MN1-MNn parallel liegen.
Fig. 3 zeigt das detaillierte Schaltbild des
Spannungspumptreibers 20 der Fig. 1. Der
Spannungspumptreiber 20 weist folgende Komponenten auf:
zwei Pufferinverter In+1 und In+2 zum Puffern des vom
Oszillator 10 gelieferten Eingangspuffersignals ΦOSC;
Verzögerungsmittel 25 zum Verzögern des von den Invertern
In+1 und In+2 während einer vorbestimmten Periode
gelieferten Ausgangssignals; und ODER- und NAND-Gates,
die die Taktsignale CK und liefern. Wenn vom
Oszillator 10 während einer vorbestimmten Periode ein
hochpegeliger Impuls angelegt wird, wird er über die
Pufferinverter In+1 und In+2 an die Verzögerungsmittel 25
und die einen Eingangsklemmen der ODER- und NAND-Gates
angelegt. Weiter wird das von den Verzögerungsmitteln 25
gelieferte verzögerte Signal jeweils an die anderen
Eingangsklemmen des ODER- und des NAND-Gates angelegt.
Dann liefert das ODER-Gate ein hochpegeliges Taktsignal
CK, das an der ansteigenden Flanke des von den Invertern
In+1 und In+2 gepufferten Signals ansteigt und an der
abfallenden Flanke des Ausgangssignals der
Verzögerungsmittel 25 abfällt. Weiter liefert das
NAND-Gate ein niederpegeliges Taktsignal , das an der
ansteigenden Flanke des Ausgangssignals der
Verzögerungsschaltung 25 abfällt und an der abfallenden
Flanke des durch die Inverter In+1 und In+2 gepufferten
Signals ansteigt. Somit liefert das ODER-Gate ein
Taktsignal CK, dessen hochliegendes Intervall durch die
Verzögerungszeit der Verzögerungsmittel 25 gedehnt wird,
und es liefert auch das Taktsignal mit einer
Phasenverschiebung von 180° gegen das Taktsignal CK. Wenn
weiter der Oszillator 10 ein niederpegeliges
oszillierendes Signal ΦOSC liefert, gibt jedes ODER- und
NAND-Gate die Taktsignale CK und in umgekehrter Weise
ab.
Fig. 4 zeigt das detallierte Schaltbild der
Spannungspumpe 30 gemäß Fig. 1. Die Spannungspumpe 30
umfaßt PMOS-Transistoren PM1-PM10. Die
PMOS-Transistoren PM1-PM4 dienen durch Anlegen der
Taktsignale CK und als Pumpkondensatoren. Die
PMOS-Transistoren PM5 und PM10 dienen als Dioden, deren
Sources mit einem Substratspannungsknoten 29 verbunden
sind, und deren Gates und Drains ebenfalls gemeinsam mit
Knoten 31 und 37 verbunden sind, die durch einen
negativen Spannungswert gepumpt werden. Bei den
Transistoren PM6 und PM9 sind die Sources an die Knoten
31 und 32 angeschlossen, die Drains geerdet, und die
Gates mit den Gates der PMOS-Transistoren PM2 und PM3
verbunden, so daß der Substratstrom vom
Substratspannungsknoten 39 an die Erdungsklemmen fließt.
Bei den PMOS-Transistoren PM7 und PM8 sind die Gates und
Sources gemeinsam an Erde gelegt, während die Drains an
die Gates der PMOS-Transistoren PM6 und PM9 angeschlossen
sind, so daß die Gatespannung gehindert wird, höher als
die Schwellenspannung anzusteigen. Die PMOS-Transistoren
PM1-PM4 bilden einen Kondensator in der Weise, daß ihre
miteinander verbundenen Sources und Drains jeweils mit
den Taktsignalen CK und beaufschlagt werden.
Wenn der Oszillator 10 ein hochpegeliges oszillierendes
Signal ΦOSC liefert, liefert der Spannungspumptreiber 20
ein hochpegeliges Taktsignal CK sowie ein niederpegeliges
Taktsignal CK, das für die Dauer einer vorbestimmten
Periode verzögert ist, an die Spannungspumpe 30. Diese
Taktsignale CK und CK werden an die PMOS-Transistoren
PM1-PM4 angelegt, die als Pumpkapazitäten dienen. Somit
nimmt das Potential an den Knoten 33 und 37 jeweils durch
die Pumpkapazität der PMOS-Transistoren PM2 und PM4 einen
negativen Wert -Vcc an. Weiter geht das Potential des
Knotens 31 durch die PMOS-Transistoren PM1 und PM6 auf
Erdpegel, während das Potential am Knoten 35 durch die
PMOS-Transistoren PM3 und PM8 der Schwellenspannung VTP
entspricht.
Dann wird der PMOS-Transistor PM10 eingeschaltet, so daß
der vom Substratspannungsknoten abfließende Substratstrom
im Knoten 37 gespeichert wird. Gleichzeitig wird der im
Knoten 31 gespeicherte Substratstrom durch den
PMOS-Transistor PM6 während der vorhergehenden Periode an
Erde abgeleitet, während der das vom Oszillator
gelieferte niederpegelige Signal ΦOSC durch den
PMOS-Transistor PM6 an Erde geht.
Wenn weiter das oszillierende Signal ΦOSC auf niedrigem
Pegel angelegt wird, liefert der Spannungspumptreiber 20
das niederpegelige Taktsignal CK und das hochpegelige
Taktsignal .
Daraufhin wird der Substratstrom im Knoten 31
gespeichert, während der Substratstrom im Knoten 37 durch
den PMOS-Transistor PM9 an Erde abgeleitet wird, wobei
die Taktsignale CK und nicht auf einen niedrigen Pegel
gebracht werden, selbst wenn der Status des
oszillierenden Signals ΦOSC geändert wird. Auf diese
Weise wird verhindert, daß die Substratspannung VBB
aufgrund der direkten Verbindung des
Substratspannungsknotens 39 mit der Erdspannungsklemme
einen positiven Spannungswert annimmt.
Wie erwähnt, wird die Spannungspumpschaltung durch die
Taktsignale CK und derart angesteuert, daß der
Pumpwirkungsgrad erhöht und die Substratspannung stabil
gehalten wird. Weiter wird die unerwünschte Sperrwirkung
(latch-up) verhindert, wenn die die PMOS-Transistoren
PM1-PM10 umfassende Spannungspumpe 20 durch die
CMOS-Technik mit N-Mulde realisiert wird.
Fig. 5 zeigt eine weitere Ausführungsform der
Spannungspumpe 30 nach Fig. 1. Gemäß Fig. 5 werden die
Taktsignale CK und an die Substratknoten der
PMOS-Transistoren PM5-PM10 angelegt, mit Ausnahme der
PMOS-Transistoren PM1-PM4, die jeweils als
Pumpkondensatoren dienen.
Im einzelnen wird das Taktsignal CK an die Substrate der
PMOS-Transistoren PM5, PM6 und PM8 angelegt, während das
Taktsignal an die Substrate der PMOS-Transistoren PM7,
PM9 und PM10 angelegt wird. Somit wird die
EIN/AUS-Charakteristik der PMOS-Transistoren in der Weise
verbessert, daß die Schwellenspannung im eingeschalteten
Zustand verringert und im ausgeschalteten Zustand erhöht
wird. Auf diese Weise wird der Pumpwirkungsgrad noch
weiter verbessert.
Fig. 6 zeigt ein detailliertes Schaltbild des
oszillierenden Treibers 50 der Fig. 1. Der oszillierende
Treiber 50 ist an den Pegeldetektor 40 angeschlossen, so
daß die Aktivierungssignale Φen und , welche vom
Pegeldetektor 40, nach Erfassen des Pegels der
Substratspannung VBB, an die Gates der PMOS- und
PMOS-Transistoren (PM11, NM1) und (PM16, PN6) angelegt
werden, die zusammen einen Inverter bilden. Die
NMOS-Transistoren NM2 und NM3 sind zwischen den
PMOS-Transistor PM11 und eine Ausgangsklemme
angeschlossen und dienen als Dioden, während ein
Vorspannwiderstand R1 zwischen den NMOS-Transistor NM1
und Erde geschaltet ist.
Weiter sind die als Dioden arbeitenden NMOS-Transistoren
NM4 und NM5 zwischen die Leistungsversorgung und die
Ausgangsklemme geschaltet, während ein Kondensator Cn
zwischen die Ausgangsklemme und Erde geschaltet ist. Ein
Widerstand R2 ist zwischen die Leistungsversorgung und
den PMOS-Transistor PM16 geschaltet, während die
PMOS-Transistoren PM12 und PM13 zwischen die
Ausgangsklemme und den NMOS-Transistor NM6 geschaltet
sind. Ferner sind die PMOS-Transistoren PM14 und PM15 in
Reihe zwischen die Ausgangsklemme und Erde parallel zum
Kondensator Cn+1 geschaltet.
Wenn der Knoten 39 des Spannungspumptreibers 30 nicht auf
seinem gewünschten Pegel gehalten wird, nehmen die vom
Pegeldetektor 40 gelieferten Taktsignale Φen und
jeweils einen hohen und einen niedrigen Pegel an. Deshalb
bewirken die Taktsignale Φen und das Einschalten des
PMOS-Transistors PM11 und des NMOS-Transistors NM6 zum
Anlegen der Vorspannungen Vo und Vop an den Oszillator 10
zu dessen Betätigung, wobei die Vorspannungen Vo und Vop
folgende Werte besitzen: Vo = Vcc-2Vt und Vop = 2VTP.
Die Vorspannung Vo entspricht der Schwellenspannung der
NMOS-Transistoren NM2 und NM3, während die Vorspannung
Vop der Schwellenspannung der PMOS-Transistoren PM12 und
PM13 entspricht.
Wenn andererseits der Knoten 39 des Spannungspumptreibers
30 den gewünschten Pegel aufweist, geht jedes Taktsignal
Φen und des Pegeldetektors 40 jeweils auf niedrigen
und hohen Pegel. Darum bewirken die Taktsignale Φen und
das Einschalten des NMOS-Transistors NM1 und des
PMOS-Transistors PM10 zum Steuern der Vorspannungen VT
und VT, derart, daß der Oszillator 10 nicht betätigt
wird und der Knoten den gewünschten Pegel dauernd
beibehält.
Die Fig. 7(A) bis 7(D) zeigen die Ausgangswellenform der
jeweiligen Bestandteile des Substratspannungsgenerators.
Fig. 7(A) zeigt ein Schwingungssignal ΦOSC, das vom
Oszillator 10 geliefert wird. Fig. 7(B) zeigt ein
Verzögerungssignal im Spannungspumptreiber 20.
Fig. 7(C) und Fig. 7(D) zeigen die vom
Spannungspumptreiber 20 gelieferten Taktsignale CK und
entsprechend der Kombination der in Fig. 7(C) und
Fig. 7(D) gezeigten Signale. Bei den Taktsignalen CK und
ist das hochgelegene Intervall um die Verzögerungszeit
des Verzögerungsmittels 25 länger als das
Schwingungssignal ΦOSC, während das tiefgelegene
Intervall kürzer als das Schwingungssignal ΦOSC ist.
Somit werden die Taktsignale CK und nicht zur gleichen
Zeit auf niedrigen Pegelstand geändert. Weiter zeigen die
Fig. 7(E) bis 7(H) die Wellenformen an den Knoten 31, 33,
35 und 37, wobei die Spannungen an den Knoten 31 und 37
nicht gleichzeitig niederpegelig werden, so daß die
Substratspannung stabil gehalten wird.
Wie gesagt, läßt die vorliegende Erfindung die
Treiberkapazität durch Kompensation des Widerstandswertes
entsprechend der Temperaturschwankung unverändert,
wodurch die Zuverlässigkeit der Halbleiterbauelemente
verbessert und der Leistungsverbrauch im
Bereitschaftszustand verringert wird.
Die Erfindung ist in keiner Weise auf die oben
beschriebene Ausführungsform beschränkt, verschiedene
Abänderungen der offenbarten Ausführungsform sowie andere
Ausführungsformen der Erfindung liegen unter Bezugnahme
auf die Erfindungsbeschreibung im Rahmen des
fachmännischen Könnens. Es wird daher davon ausgegangen,
daß die beigefügten Ansprüche jede solcher Änderungen
oder Ausführungsformen als in den Rahmen der Erfindung
fallend abdecken.
Claims (10)
1. Substratspannungsgenerator für ein
Halbleiterbauelement,
dadurch gekennzeichnet, daß er
folgende Komponenten aufweist:
einen Oszillator zur Erzeugung eines schwingenden Signals, dessen Schwingungsperiode durch Kompensieren des Widerstandswertes entsprechend den Temperaturschwankungen nicht veränderbar ist;
einen Spannungspumptreiber zur Lieferung von zwei Taktsignalen durch Empfangen des Schwingungssignals des Oszillators, wobei die Signale eine Phasenverschiebung von 180° besitzen;
eine Spannungspumpe zur Erzeugung der Substratspannung durch Empfangen der Taktsignale des Spannungspumptreibers;
einen Pegeldetektor zum Liefern eines Taktsignals, wenn die Substratspannung nicht auf dem vorbestimmten Pegel bleibt; und
einen Oszillatortreiber zur Lieferung der Vorspannung des Oszillators entsprechend dem Taktsignal des Pegeldetektors.
einen Oszillator zur Erzeugung eines schwingenden Signals, dessen Schwingungsperiode durch Kompensieren des Widerstandswertes entsprechend den Temperaturschwankungen nicht veränderbar ist;
einen Spannungspumptreiber zur Lieferung von zwei Taktsignalen durch Empfangen des Schwingungssignals des Oszillators, wobei die Signale eine Phasenverschiebung von 180° besitzen;
eine Spannungspumpe zur Erzeugung der Substratspannung durch Empfangen der Taktsignale des Spannungspumptreibers;
einen Pegeldetektor zum Liefern eines Taktsignals, wenn die Substratspannung nicht auf dem vorbestimmten Pegel bleibt; und
einen Oszillatortreiber zur Lieferung der Vorspannung des Oszillators entsprechend dem Taktsignal des Pegeldetektors.
2. Substratspannungsgenerator nach Anspruch 1,
dadurch gekennzeichnet, daß der
Oszillator eine Anzahl von n (ungerade Zahl)
Invertern, ein Paar von PMOS-Transistoren, die
zwischen die Spannungsversorgung und die Inverter
geschaltet sind, und ein Paar von NMOS-Transistoren
aufweist, die zwischen die Inverter und Erde
geschaltet sind.
3. Substratspannungsgenerator nach Anspruch 2,
dadurch gekennzeichnet, daß die
PMOS-Transistorenpaare p-leitend und die
NMOS-Transistorenpaare n-leitend sind.
4. Substratspannungsgenerator nach Anspruch 1,
dadurch gekennzeichnet, daß der
Spannungspumptreiber ein Puffermittel zum Puffern des
schwingenden Signals des Oszillators, ein
Verzögerungsmittel zum Verzögern des gepufferten
Schwingungssignals während einer vorbestimmten
Zeitdauer, und UND- und ODER-Logikmittel aufweist,
die durch den Empfang der gepufferten und verzögerten
Signale zwei Taktsignale liefern, die untereinander
eine Phasenverschiebung von 180° besitzen.
5. Substratspannungsgenerator nach Anspruch 4,
dadurch gekennzeichnet, daß die vom
Spannungspumptreiber gelieferten Taktsignale während
einer vorbestimmten Zeitdauer einen hohen Pegel
halten, um zu verhindern, daß gleichzeitig ein
niedriger Pegel entsteht.
6. Substratspannungsgenerator nach Anspruch 1,
dadurch gekennzeichnet, daß die
Spannungspumpe folgende Komponenten aufweist:
erste bis vierte MOS-Transistoren zum Einsatz als Pumpkondensatoren, deren Sources und Drains zusammengeschaltet sind, um die vom Spannungspumptreiber gelieferten Taktsignale einzugeben;
MOS-Transistoren zum Einsatz als erste bis vierte Dioden, deren Drains und Gates mit den Gates der ersten und vierten MOS-Transistoren zusammengeschaltet und die Sources an den Substratspannungsknoten angeschlossen sind; wobei
die MOS-Transistoren zur Verwendung als erste und vierte Dioden mit den Sources an die Gates der ersten und vierten MOS-Transistoren angeschlossen, die Drains geerdet, und die Gates mit den Gates der zweiten und dritten MOS-Transistoren verbunden sind; und
wobei die MOS-Transistoren zur Verwendung als zweite und dritte Dioden mit den Drains an die Gates der zweiten und dritten MOS-Transistoren angeschlossen und die Sources geerdet sind.
erste bis vierte MOS-Transistoren zum Einsatz als Pumpkondensatoren, deren Sources und Drains zusammengeschaltet sind, um die vom Spannungspumptreiber gelieferten Taktsignale einzugeben;
MOS-Transistoren zum Einsatz als erste bis vierte Dioden, deren Drains und Gates mit den Gates der ersten und vierten MOS-Transistoren zusammengeschaltet und die Sources an den Substratspannungsknoten angeschlossen sind; wobei
die MOS-Transistoren zur Verwendung als erste und vierte Dioden mit den Sources an die Gates der ersten und vierten MOS-Transistoren angeschlossen, die Drains geerdet, und die Gates mit den Gates der zweiten und dritten MOS-Transistoren verbunden sind; und
wobei die MOS-Transistoren zur Verwendung als zweite und dritte Dioden mit den Drains an die Gates der zweiten und dritten MOS-Transistoren angeschlossen und die Sources geerdet sind.
7. Substratspannungsgenerator nach Anspruch 6,
dadurch gekennzeichnet, daß die
ersten bis vierten MOS-Transistoren zum Pumpen der
Kondensatoren jeweils mit den Taktsignalen
beaufschlagt werden.
8. Substratspannungsgenerator nach Anspruch 6,
dadurch gekennzeichnet, daß die
Substratknoten der Ruhe-MOS-Transistoren der ersten
bis vierten MOS-Transistoren jeweils mit den
Taktsignalen beaufschlagt werden.
9. Substratspannungsgenerator nach Anspruch 8,
dadurch gekennzeichnet, daß alle
MOS-Transistoren auf einer zweiten leitenden Mulde
gebildet sind, die einem ersten Leitungstyp angehören.
10. Substratspannungsgenerator nach Anspruch 9,
dadurch gekennzeichnet, daß der erste
Leitungstyp ein p-Typ und der zweite Leitungstyp ein
n-Typ ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9013472A FR2668668B1 (fr) | 1990-10-30 | 1990-10-30 | Generateur de tension de substrat pour un dispositif a semiconducteurs. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4034668A1 true DE4034668A1 (de) | 1992-05-07 |
| DE4034668C2 DE4034668C2 (de) | 1995-04-06 |
Family
ID=9401718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4034668A Expired - Fee Related DE4034668C2 (de) | 1990-10-30 | 1990-10-31 | Temperaturstabilisierter Substratspannungsgenerator |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5157278A (de) |
| DE (1) | DE4034668C2 (de) |
| FR (1) | FR2668668B1 (de) |
| GB (1) | GB2249412B (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4234667A1 (de) * | 1992-03-03 | 1993-09-09 | Mitsubishi Electric Corp | Spannungserzeugungseinrichtung zum erzeugen einer spannung mit konstantem pegel und betriebsverfahren dafuer |
| DE19749602C2 (de) * | 1997-04-22 | 2003-02-27 | Lg Semicon Co Ltd | Substratspannungs-Generatorschaltung |
| DE10219371B4 (de) * | 2002-04-30 | 2006-01-12 | Infineon Technologies Ag | Signalerzeugungsvorrichtung für eine Ladungspumpe sowie damit versehener integrierter Schaltkreis |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04255989A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | 半導体記憶装置および内部電圧発生方法 |
| KR940005691B1 (ko) * | 1991-10-25 | 1994-06-22 | 삼성전자 주식회사 | 기판전압 발생 장치의 차아지 펌프회로 |
| JP2937591B2 (ja) * | 1991-12-09 | 1999-08-23 | 沖電気工業株式会社 | 基板バイアス発生回路 |
| KR950002726B1 (ko) * | 1992-03-30 | 1995-03-24 | 삼성전자주식회사 | 기판전압 발생기의 전하 펌프 회로 |
| JP3265045B2 (ja) * | 1993-04-21 | 2002-03-11 | 株式会社東芝 | 電圧制御発振器 |
| DE69413478T2 (de) * | 1993-07-30 | 1999-02-11 | Sgs Thomson Microelectronics | Inverter mit Verzögerungselement mit variabler Impedanz |
| US5422586A (en) * | 1993-09-10 | 1995-06-06 | Intel Corporation | Apparatus for a two phase bootstrap charge pump |
| US5430402A (en) * | 1993-09-10 | 1995-07-04 | Intel Corporation | Method and apparatus for providing selectable sources of voltage |
| US5442586A (en) * | 1993-09-10 | 1995-08-15 | Intel Corporation | Method and apparatus for controlling the output current provided by a charge pump circuit |
| US5553030A (en) * | 1993-09-10 | 1996-09-03 | Intel Corporation | Method and apparatus for controlling the output voltage provided by a charge pump circuit |
| US6882215B1 (en) | 1994-01-21 | 2005-04-19 | Samsung Electronics Co., Ltd. | Substrate bias generator in semiconductor memory device |
| US5692164A (en) * | 1994-03-23 | 1997-11-25 | Intel Corporation | Method and apparatus for generating four phase non-over lapping clock pulses for a charge pump |
| KR0127318B1 (ko) * | 1994-04-13 | 1998-04-02 | 문정환 | 백바이어스전압 발생기 |
| US5483486A (en) * | 1994-10-19 | 1996-01-09 | Intel Corporation | Charge pump circuit for providing multiple output voltages for flash memory |
| JPH10512081A (ja) * | 1994-10-19 | 1998-11-17 | インテル・コーポレーション | フラッシュ・メモリ用電圧源 |
| US5671179A (en) * | 1994-10-19 | 1997-09-23 | Intel Corporation | Low power pulse generator for smart voltage flash eeprom |
| KR0137317B1 (ko) * | 1994-12-29 | 1998-04-29 | 김광호 | 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로 |
| US5773999A (en) * | 1995-09-28 | 1998-06-30 | Lg Semicon Co., Ltd. | Output buffer for memory circuit |
| KR100269324B1 (ko) | 1998-04-24 | 2000-10-16 | 윤종용 | 반도체 메모리 장치의 주파수 대응 백 바이어스 전압 발생 회로및 방법 |
| KR100732756B1 (ko) * | 2005-04-08 | 2007-06-27 | 주식회사 하이닉스반도체 | 전압 펌핑장치 |
| KR100804627B1 (ko) * | 2005-08-26 | 2008-02-20 | 삼성전자주식회사 | 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD114197A5 (de) * | 1973-06-29 | 1975-07-12 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4015219A (en) * | 1974-01-16 | 1977-03-29 | Hitachi, Ltd. | Electronic circuit using field effect transistor with compensation means |
| US4322675A (en) * | 1980-11-03 | 1982-03-30 | Fairchild Camera & Instrument Corp. | Regulated MOS substrate bias voltage generator for a static random access memory |
| US4739191A (en) * | 1981-04-27 | 1988-04-19 | Signetics Corporation | Depletion-mode FET for the regulation of the on-chip generated substrate bias voltage |
| US4585954A (en) * | 1983-07-08 | 1986-04-29 | Texas Instruments Incorporated | Substrate bias generator for dynamic RAM having variable pump current level |
| US4547682A (en) * | 1983-10-27 | 1985-10-15 | International Business Machines Corporation | Precision regulation, frequency modulated substrate voltage generator |
| JPS60158717A (ja) * | 1984-01-27 | 1985-08-20 | Seiko Instr & Electronics Ltd | 温度補償付発振回路 |
| JPS6153759A (ja) * | 1984-08-23 | 1986-03-17 | Fujitsu Ltd | 発振回路 |
| JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
| US4656369A (en) * | 1984-09-17 | 1987-04-07 | Texas Instruments Incorporated | Ring oscillator substrate bias generator with precharge voltage feedback control |
| DE8714849U1 (de) * | 1986-12-23 | 1987-12-23 | Jenoptik Jena Gmbh, Ddr 6900 Jena, Dd | |
| US4825142A (en) * | 1987-06-01 | 1989-04-25 | Texas Instruments Incorporated | CMOS substrate charge pump voltage regulator |
| US4794278A (en) * | 1987-12-30 | 1988-12-27 | Intel Corporation | Stable substrate bias generator for MOS circuits |
| US5003197A (en) * | 1989-01-19 | 1991-03-26 | Xicor, Inc. | Substrate bias voltage generating and regulating apparatus |
-
1990
- 1990-10-30 US US07/606,031 patent/US5157278A/en not_active Expired - Lifetime
- 1990-10-30 FR FR9013472A patent/FR2668668B1/fr not_active Expired - Fee Related
- 1990-10-31 GB GB9023725A patent/GB2249412B/en not_active Expired - Lifetime
- 1990-10-31 DE DE4034668A patent/DE4034668C2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD114197A5 (de) * | 1973-06-29 | 1975-07-12 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4234667A1 (de) * | 1992-03-03 | 1993-09-09 | Mitsubishi Electric Corp | Spannungserzeugungseinrichtung zum erzeugen einer spannung mit konstantem pegel und betriebsverfahren dafuer |
| DE4234667C2 (de) * | 1992-03-03 | 1998-03-12 | Mitsubishi Electric Corp | Spannungserzeugungseinrichtung, Verwendung derselben in einem Halbleiterspeicher und Betriebsverfahren derselben zum Erzeugen einer konstanten Spannung |
| DE19749602C2 (de) * | 1997-04-22 | 2003-02-27 | Lg Semicon Co Ltd | Substratspannungs-Generatorschaltung |
| DE10219371B4 (de) * | 2002-04-30 | 2006-01-12 | Infineon Technologies Ag | Signalerzeugungsvorrichtung für eine Ladungspumpe sowie damit versehener integrierter Schaltkreis |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2668668B1 (fr) | 1994-02-04 |
| US5157278A (en) | 1992-10-20 |
| GB2249412B (en) | 1994-05-11 |
| DE4034668C2 (de) | 1995-04-06 |
| GB9023725D0 (en) | 1990-12-12 |
| JPH04179157A (ja) | 1992-06-25 |
| FR2668668A1 (fr) | 1992-04-30 |
| GB2249412A (en) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4034668A1 (de) | Substratspannungsgenerator fuer halbleiterbauelemente | |
| DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
| DE102009037486B3 (de) | Elektronische Vorrichtung und Verfahren zur effizienten Pegelverschiebung | |
| DE4442848C2 (de) | Spannungsabwärtswandler für eine Halbleiterspeichervorrichtung | |
| DE69823289T2 (de) | Temperaturunabhängiger Oszillator | |
| DE4234505C2 (de) | Datenausgangspuffer | |
| DE19526564C2 (de) | CMOS-Treiberschaltkreis zum Tief-Hoch-Spannungsansteuern kapazitiver Lasten | |
| DE4122978A1 (de) | Schaltung mit ladungskompensation und verfahren zum betreiben einer solchen | |
| DE10220561B4 (de) | Generator für negative Spannung für ein Halbleiterspeicherbauelement | |
| DE4037206A1 (de) | Quellspannungssteuerschaltkreis | |
| DE19618752C2 (de) | Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung | |
| DE4128290C1 (de) | ||
| DE4006306A1 (de) | Innerer spannungswandler in einer integrierten halbleiterschaltung | |
| DE3814667A1 (de) | Rueckspannungsgenerator | |
| DE3924952A1 (de) | Substratvorspannungsgenerator in einem dynamischen schreib-lese-speicher mit einer selbstauffrischfunktion und verfahren zum erzeugen einer substratvorspannung in einem derartigen speicher | |
| DE102006041646A1 (de) | Schaltung und Verfahren zur Sperrvorspannungserzeugung und Pegeldetektor hierfür | |
| DE102008006301A1 (de) | Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung | |
| DE69633652T2 (de) | Pegelschieber für kleine Speisespannungen mit geringem Verbrauch | |
| DE10106775B9 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement | |
| DE19749602A1 (de) | Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung | |
| DE4445750A1 (de) | Rückwärts-Vorspannungs-Spannungsgenerator | |
| US5212440A (en) | Quick response CMOS voltage reference circuit | |
| DE19725459B4 (de) | Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor | |
| US5124574A (en) | Semiconductor device for generating a voltage higher than power source potential or lower than grounding potential | |
| DE4309364C2 (de) | Halbleiterspeichervorrichtung und Betriebsverfahren dafür |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |