DE4036973C2 - Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung - Google Patents

Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung

Info

Publication number
DE4036973C2
DE4036973C2 DE4036973A DE4036973A DE4036973C2 DE 4036973 C2 DE4036973 C2 DE 4036973C2 DE 4036973 A DE4036973 A DE 4036973A DE 4036973 A DE4036973 A DE 4036973A DE 4036973 C2 DE4036973 C2 DE 4036973C2
Authority
DE
Germany
Prior art keywords
voltage
circuit
output
erase
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4036973A
Other languages
English (en)
Other versions
DE4036973A1 (de
Inventor
Jin-Gi Kim
Woong-Mu Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4036973A1 publication Critical patent/DE4036973A1/de
Application granted granted Critical
Publication of DE4036973C2 publication Critical patent/DE4036973C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Description

Die Erfindung bezieht sich auf eine Schaltung der in den Oberbegriffen der Patentansprüche 1 und 2 genannten Art.
Bei einer aus der DE-PS 37 05 147 bekannten Schaltung wird aus einer rechteckigen, pulsierenden Eingangsspannung ein konstantes Gleichspannungspotential an einem Ausgang bereitgestellt. Dabei ist die Schaltung in der Lage, die Amplitude der pulsierenden Gleichspannung maximal zur Erzeugung des inneren Potentials auszunutzen. Insbesondere wird das erzeugte innere Potential dabei nicht von Schwellenspannungen der verwendeten Transistoren beeinflußt. Die erzeugte Spannung ist somit nicht von herstellungsbedingten Parameterschwankungen der verwendeten Bauelemente abhängig.
Die vorliegende Erfindung betrifft demgegenüber eine Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einem Halbleiterbaustein. Wie der Fig. 1 entnommen werden kann, sind im Stand der Technik dazu bereits Schaltungen bekannt, die eine Kettenschaltung mehrerer sogenannter Pumpschaltkreise aufweisen, die in der Lage sind, aus einer extern zugeführten Eingangsspannung eine erhöhte Spannung am Ausgang zu erzeugen. Eine derart erhöhte Spannung wird bei Halbleiterbausteinen, insbesondere bei Speicherbausteinen, zum Löschen und Schreiben benötigt. Die extern zugeführten Versorgungsspannungen (beispielsweise 5 Volt) reichen dafür, insbesondere bei Verwendung von Floating-Gate-Transistoren, in der Regel nicht aus.
Bisher bekannte derartige Schaltungen weisen jedoch den Nachteil auf, daß die erzeugte erhöhte Lösch- oder Programmierspannung von verschiedenen Parametern, welche vom Herstellungsprozeß des Halbleiters beeinflußt werden, abhängt und daher größeren Schwankungen unterworfen ist.
Aufgabe der Erfindung ist es, eine Schaltung anzugeben, bei der die erzeugte Lösch- oder Programmierspannung trotz herstellungsbedingter Bauelement-Parameterschwankungen sowie jeweils unterschiedlicher Betriebsbedignungen ausreichende Höhe hat.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale der Patentansprüche 1 und 2 jeweils gelöst.
Diese Schaltung weist den Vorteil auf, daß für die erzeugte erhöhte Lösch- oder Programmierspannung eine Regelung vorgesehen ist, wodurch eine Korrekturmöglichkeit besteht, durch die mittels Anlegen entsprechender Korrektursignale die Höhe der Ausgangsspannung verändert werden kann. Damit ist noch nach der Herstellung der Schaltung eine Beeinflussung der Ausgangsspannung möglich. Beispielsweise kann eine Löschspannung, die einen zu geringen Wert aufweist, um ein vollständiges Löschen der verwendeten Floating-Gate-Transistoren zu gewährleisten, durch Anlegen der entsprechenden Korrektursignale auf den optimalen Spannungspegel gebracht werden. Andererseits ist es auch möglich, eine zu hohe Löschspannung, die ein Überlöschen von Transistoren bewirken würde, um den entsprechenden Betrag zu erniedrigen.
Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Ausführungsbeispiele einer herkömmlichen und der erfindungsgemäßen Schaltung werden anhand der Zeichnung näher erläutert. Im einzelnen zeigt
Fig. 1 eine herkömmliche Schaltung,
Fig. 2 ein Blockschaltbild zum Darstellen eines Prinzips der Erfindung,
Fig. 3 ein Ausführungsbeispiel der Erfindung und
Fig. 4 ein weiteres Ausführungsbeispiel der Erfindung.
Bei der in Fig. 1 gezeigten herkömmlichen Schaltung ist eine Mehrzahl von Pumpschaltkreisen 1, die auf von einem Oszillator erzeugte Pumptaktimpulse 4, 4′ ansprechen, in Reihe geschaltet. Die Pumpschaltkreise 1 der ersten Stufe sind mit einem NMOS-Transistor 2 verbunden, dessen Drain und Gate gemeinsam mit einem Sourcespannungsanschluß Vcc verbunden sind. Die Pumptaktimpulse 4, 4′ besitzen um 180° gedrehte Phasen.
Der Ausgang des Pumpschaltkreises in der letzten Stufe ist mit einem Spannungsausgangsanschluß 10 verbunden, um eine erhöhte Löschspannung an die Steuergateelektrode der Speicherzelle anzulegen. Die Löschspannung wird durch einen Zeilenkodierer einer entsprechenden Wortleitung oder durch einen Programmierspeicherschaltkreis (nicht gezeigt) einer Bitleitung zur Verfügung gestellt, die mit dem Drain der Speicherzelle verbunden ist.
Zwischen dem Spannungsausgangsanschluß 10 und dem Sourcespannungsanschluß ist ein N-Typ Pull-Up-Transistor 5 mit dem Drain- und dem Gateanschluß an dem Versorgungsspannungsanschluß angeschlossen angeordnet. Ebenso ist zwischen dem Spannungsausgangsanschluß 10 und dem Erdpotentialanschluß Vss ein N-Typ-Klemmtransistor 3 in der in der Skizze gezeigten Weise angeschlossen.
Die Pumpschaltkreise 1 umfassen jeweils Kondensatoren 6, 8, von denen eine Elektrode mit den Pumptaktimpulsen 4, 4′ und die andere Elektrode mit den Gate- bzw. Drainanschlüssen der NMOS-Transistoren 7, 9 verbunden sind. Der NMOS-Transistor erniedrigt die Sourcespannung Vcc um seine Schwellspannung Vth. Die erniedrigte Spannung wird an den Drain- und den Gateanschluß des NMOS-Transistors 7 des Pumpschaltkreises 1 angelegt, der auf die Pumptaktimpulse 4, 4′ anspricht, um den Spannungsabfall auf einen gegebenen erhöhten Wert zu erhöhen. Für einen Fachmann ist leicht zu verstehen, daß der Wert der von dem Spannungsausgangsanschluß 10 abgegebenen erhöhten Spannung von der Zahl der Pumpschaltkreise 1 abhängt.
In der Zwischenzeit dient der Pull-Up-Transistor 5 zum Aufrechterhalten der Spannung von Vcc-Vth am Spannungsausgangsanschluß 10, wenn die Pumpschaltkreise 1 nicht arbeiten. Wenn auch der Klemmtransistor 3 ein NMOS-Transistor ist, arbeitet er im Durchbruchbereich, da sein Gateanschluß mit dem Erdpotentialanschluß verbunden ist.
In einer solchen herkömmlichen Schaltung wird, wann immer die Pumptaktimpulse 4, 4′ an die Pumpschaltkreise 1 angelegt werden, die Spannung des Pumpschaltkreises 1 erhöht, und die erhöhte Spannung wird von dem Klemmtransistor 3 gehalten.
Demzufolge erfährt der Klemmtransistor direkt die von der erhöhten Spannungsabgabe verursachte Belastung und wird daher leicht zerstört. Darüber hinaus wird der Klemmtransistor von verschiedenen Faktoren beeinflußt, die bei seinem Herstellungsprozeß auftreten, so daß die Durchbruchsspannung nicht auf einem bestimmten Wert festgelegt sein muß, wodurch es schwierig wird, den erhöhten Spannungswert einzustellen. Nach der Herstellung der Speichervorrichtung ist es unmöglich, den erhöhten Spannungswert in geeigneter Weise einzustellen.
Im folgenden wird Bezug genommen auf Fig. 2. Eine in Fig. 2 gezeigte Schaltung zum Erzeugen einer erhöhten Lösch- oder Programmierspannung umfaßt einen ersten und einen zweiten Pull-Up-Transistor 11 und 12, deren Drain- und Gateanschlüsse mit einem Sourcespannungsanschluß Vcc verbunden sind, und eine Mehrzahl von Spannungserhöhungsschaltkreisen 100, die in Reihe zwischen dem Sourceanschluß des ersten Pull-Up-Transistors 11 und dem Sourceanschluß des zweiten Pull-Up-Transistors 12 geschaltet sind, wobei die Source des zweiten Pull-Up-Transistors mit dem Spannungsausgang 19 verbunden ist. Der Spannungspumpschaltkreis 100 umfaßt Kondensatoren 13, 15 und Transistoren 14, 16, entsprechend wie der Pumpschaltkreis gemäß Fig. 1. Die ersten und zweiten Pull-Up-Transistoren sind jeweils von derselben Art wie der NMOS-Transistor 2 und der Pull-Up-Transistor 5.
Zwischen dem Spannungsausgangsanschluß 19 und dem Spannungspumpschaltkreis 100 ist ein Rückführschaltkreis angeordnet. Der Rückführschaltkreis umfaßt einen Spannungsmeßschaltkreis 200, der mit dem Spannungsausgangsanschluß 19 verbunden ist, einen Referenzspannungserzeugungsschaltkreis 300 zum Erzeugen einer gegebenen Referenzspannung, einen Vergleichs- und Verstärkerschaltkreis 400 zum Vergleichen des Ausgangs des Spannungsmeßschaltkreises 200 mit dem des Referenzspannungserzeugungsschaltkreises 300 und zum Verstärken ihrer Differenz, und einen Pumpkontrollsignalerzeugungsschaltkreis 500 zum Empfangen der Ausgabe des Vergleichs- und Verstärkerschaltkreises 400 zum Erzeugen von Pumpkontrollsignalen 17, 18, die an die Elektroden der Kondensatoren des Spannungspumpschaltkreises 100 angelegt werden.
Nun wird Bezug genommen auf Fig. 3 zum Darstellen der internen Schaltkreise von Fig. 2. Innerhalb des Spannungsmeßschaltkreises 200 sind EEPROM Sicherungsschaltkreise 210, 220 zum Messen des Programmierzustandes angeordnet, die alternativ mit dem Referenzspannungserzeugungschaltkreis 300, wie in Fig. 4 gezeigt, verbunden sein können.
Der Spannungsmeßschaltkreis 200 umfaßt einen ersten und einen zweiten Widerstand 201 und 202, die in Reihe zwischen dem Spannungsausgangsanschluß 19 und dem Erdspannungsanschluß Vss geschaltet sind, einen schaltbaren Widerstandsschaltkreis 250 mit einem ersten und einem zweiten schaltbaren, zum ersten Widerstand 201 parallel geschalteten Widerstand 203, 205 und 204, 206 und einem ersten und einem zweiten EEPROM-Sicherungsschaltkreis 210, 220, von denen die Ausgänge jeweils mit den ersten und zweiten schaltbaren Widerständen 203, 205 und 204, 206 verbunden sind. Die ersten und zweiten schaltbaren Widerstände umfassen Transistoren 205, 206 und Widerstände 203, 204, die zwischen dem Spannungsausgangsanschluß 19 und dem Ausgangsanschluß 207 des Spannungsmeßschaltkreises 200 mit den dazwischengefügten Widerständen 201 und 202 angeordnet sind. Die Gates der Transistoren 205 und 206 sind jeweils mit den Ausgängen der ersten und zweiten EEPROM-Sicherungsschaltkreise 210 und 220 verbunden. Die ersten und zweiten EEPROM-Schaltkreise umfassen Verarmungstransistoren 211, 221, deren Drainanschluß mit dem Erdpotential Vss und deren Gateanschluß mit dem Sourcespannungsanschluß verbunden ist, Floatinggate-Feldeffekttransistoren 212, 222, deren Kanäle zwischen dem Sourceanschluß der Verarmungstransistoren 211, 221 und dem Erdpotential Vss und deren Gateanschlüsse mit Resetsignalen 252, 254 verbunden sind, und Inverter 213, 233 zum Invertieren der Ausgänge der Ausgangsknoten zwischen dem Sourceanschluß der Verarmungstransistoren 211, 221 und dem Drainanschluß der Floatinggate-Feldeffekttransistoren 212, 222, um die Steuerelektroden der Transistoren 205, 206 des schaltbaren Widerstandsschaltkreises anzusteuern. Die Floatinggate-Feldeffekttransistoren 212, 222 dienen als EEPROM-Sicherungszelle, die entsprechend den am Drainanschluß angelegten Zellenzustandskontrollsignalen 251, 253 gelöscht oder programmiert wird.
Der Referenzspannungserzeugungsschaltkreis 300 umfaßt Verarmungstransistoren 302, 305, die normalerweise im Ein-Zustand sind, deren Kanäle zwischen dem Sourcespannungsanschluß und dem Erdpotentialanschluß angeordnet sind, zwei NMOS-Transistoren 303, 304, die in Reihe zwischen die beiden Verarmungstransistoren 302, 305 geschaltet sind, wobei die Gates gemeinsam mit einem Schreibfreigabesignal verbunden sind, und einen Inverter 301 zum Invertieren des Schreibfreigabesignals , um die Gates der NMOS-Transistoren mit dem invertierten Signal zu versorgen. Der Vergleichs- und Verstärkerschaltkreis 400 umfaßt einen N- Kanal-Eingangstyp-Differentialverstärker aus zwei PMOS-Transistoren 403, 404 und drei NMOS-Transistoren 401, 402, 405. Der Gateanschluß des NMOS-Transistors 405, der mit dem Erdpotential Vss verbunden ist, empfängt das Schreibfreigabesignal über einen Inverter 406. Die Ausgabe des Vergleichs- und Verstärkerschaltkreises 400 geht durch drei Inverter 407, 408 und 409.
Der Pumpkontrollsignalerzeungsschaltkreis 500 umfaßt zwei NOR- Gatter 501, 502, die gemeinsam vorgegebene Pumptaktimpulse Φp, das Schreibfreigabesignal und die Ausgabe des Vergleichs- und Verstärkerschaltkreises 400 empfangen, und Inverter 503, 504, 505 zum Invertieren der Signale der beiden NOR-Gatter 501, 502, um zwei Pumpkontrollsignale entgegengesetzter Logik auszugeben.
Nun wird Bezug genommen auf Fig. 4. Der Referenzspannungserzeugungsschaltkreis 300 ist mit dem schaltbaren Widerstandskreis 340 und den Programmierzustanderkennungsschaltkreisen 210, 220 verbunden. Der schaltbare Widerstandsschaltkreis 340 umfaßt Verarmungstransistoren 307, 309, deren Gateanschlüsse und Sourceanschlüsse gemeinsam mit dem Erdpotentialanschluß Vss verbunden sind, was von Fig. 3 abweicht.
Die ersten und zweiten schaltbaren Widerstände 306, 307 und 308, 309 des Widerstandsschaltkreises 340 umfassen NMOS-Transistoren 306 und 308 und Verarmungstransitoren 307 und 309, die in Reihe zwischen dem Ausgang des Referenzspannungserzeugungsschaltkreises und dem Erdpotentialanschluß angeordnet sind. Die Gateanschlüsse der NMOS-Transistoren 306 und 308 sind jeweils mit den Ausgängen 230 und 240 der ersten und zweiten EEPROM-Sicherungsschaltkreise 210 und 220 verbunden. Die ersten und zweiten Programmierzustanderkennungsschaltkreise 210 und 220 umfassen Verarmungstransitoren 212, 222 und Inverter 213, 223, entsprechend Fig. 3.
Auf der anderen Seite besteht der Spannungsmeßschaltkreis 200 aus den ersten und zweiten Widerständen 201 und 202, die in Reihe zwischen dem Spannungsausgangsanschluß 19 und dem Erdpotentialanschluß geschaltet sind.
Der Betrieb des Schaltkreises wird nun unter Bezugnahme auf die Fig. 2-4 beschrieben.
Zunächst wird auf Fig. 3 Bezug genommen. Die Spannung des Spannungsausgangsanschlusses 19 wird auf dem Wert Vcc-Vth gehalten aufgrund des zweiten Pull-Up-Transistors 12 im Anfangszustand, wenn der Spannungspumpschaltkreis 100 keine Spannung erzeugt.
Wenn das Schreibfreigabesignal im "niedrigen" Zustand freigegeben wird, um Daten zu programmieren, wird die Ausgabe 310 des Referenzspannungserzeugungsschaltkreises 300 durch die Verarmungstransistoren 302 und 305 geteilt, um die Referenzspannung zu ergeben, und die Ausgabe 410 des Vergleichs- und Verstärkerschaltkreises 400 geht in den "niedrigen" Zustand, so daß der Pumpkontrollsignalerzeugungsschaltkreis 500 auf die Pumptaktimpulse Φp antwortet, um die Pumpkontrollsignale 17 und 18 mit entgegengesetzter Logik jeweils an eine Elektrode der Kondensatoren 13 und 15 des Spannungspumpschaltkreises 100 anzulegen.
Wenn das Pumpkontrollsignal 17 im "hohen" Zustand an den Gateanschluß und Drainanschluß des Transistors 14 angelegt wird, der mit dem Sourceanschluß des ersten Pull-Up-Transistors 11 verbunden ist, dessen Gateanschluß und Drainanschluß mit dem Versorgungsspannungsanschluß Vcc verbunden ist, wobei Gate und Drain des Transistors 14 ursprünglich mit dem Wert Vcc-Vth beaufschlagt waren, erreicht die Spannung einen höheren Wert, der an den Drainanschluß des Transistors 16 der nächsten Stufe angelegt wird, und die Spannung des Spannungsausgangsschaltkreises 19 wird auf einen Wert angehoben, der entsprechend den Pumptaktimpulsen 17 und 18 genügend hoch zum Programmieren ist.
Dann wird die Spannung des Spannungsausgangsanschlusses 19 durch den Spannungsmeßschaltkreis 200 gemessen, dessen Ausgangssignal 260 mit dem Ausgangssignal 310 des Referenzspannungserzeugungsschaltkreises 300 im Vergleichs- und Verstärkerschaltkreis 400 verglichen wird. Wenn das Ausgangsignal 260 des Spannungsmeßschaltkreises 200 niedriger ist als das Ausgangssignal des Referenzspannungserzeugungsschaltkreises 300, geht der Ausgang des Vergleichs- und Verstärkerschaltkreises 400 in den "niedrigen" Zustand, so daß der Spannungspumpschaltkreis 100 weiterhin als Antwort auf die Pumptaktimpulse Φp die Spannung des Spannungsausgangsschaltkreises 19 erhöht.
Wenn alternativ das Ausgangssignal des Spannungsmeßschaltkreises 200 höher ist als das Ausgangssignal des Referenzspannungserzeugungsschaltkreises 300, geht der Ausgang des Vergleichs- und Verstärkerschaltkreises 400 in den "hohen" Zustand, und die Pumpkontrollsignale 17 und 18 gehen jeweils in den "hohen" und "niedrigen" Zustand, so daß der Pumpschaltkreis 100 nicht mehr auf die Pumptaktimpulse Φp reagiert und die Pumpoperation beendet und daher nicht weiter die Spannung des Spannungsausgangsanschlusses 19 erhöht. Also wird die Spannung des Spannungsausgangsanschlusses immer konstant gehalten.
Darüber hinaus wird die Spannung des Spannungsausgangsanschlusses 19 durch Kontrollen des Wertes des Ausgangssignals 260 des Spannungsmeßschaltkreises 200 überwacht, was durch den schaltbaren Widerstandsschaltkreis 250 und die ersten und zweiten EEPROM-Schaltkreise 210 und 220 durchgeführt wird.
Da die Gates der Transistoren 205 und 206 des dynamischen Widerstandsschaltkreises 250, die parallel mit dem ersten Widerstand 201 geschaltet sind, jeweils mit den Ausgängen 230 und 240 des ersten und des zweiten EEPROM-Sicherungsschaltkreises 210 und 220 verbunden sind, verändern sich die Werte der Widerstände zum Messen und Dividieren der Spannung des Spannungsausgangsschaltkreises 19 entsprechend den Ausgangszuständen der ersten und zweiten EEPROM-Schaltkreise 210 und 220, wodurch der Ausgang des Vergleichs- und Verstärkerschaltkreises 400 so angepaßt wird, daß die gewünschte erhöhte Spannung erhalten wird.
Wenn es keinen schaltbaren Widerstandsschaltkreis 250 und nicht die ersten und zweiten EEPROM-Sicherungsschaltkreise 210 und 220 gäbe, wäre die Ausgangsspannung herstellungsbedingt vorgegeben.
Die Signale 230 und 240 des ersten und zweiten Programmiermeßschaltkreises 210 und 220 verändern sich entsprechend dem Speicherzustand der EEPROM-Sicherungszellen 212 und 222, das heißt, sind von den Zellenzustandskontrollsignalen 251, 253 und den Resetsignalen 252, 254 bestimmt, die jeweils an die Drainanschlüsse und Kontrollgateanschlüsse der EEPROM-Sicherungszellen 212, 222, die aus Floatinggate-Feldeffekttransistoren bestehen, angelegt werden, was die gleiche Operation ist, wie die des Löschens oder Programmierens einer herkömmlichen EEPROM-Zelle.
Das heißt, die Resetsignale 252, 254 sind dieselben wie das an die Wortleitung einer EEPROM-Zelle angelegte Signal, während die Zustandskontrollsignale 251, 253 dieselben sind, wie das an die mit dem Drain einer EEPROM-Zelle verbundene Bitleitung angelegte Signal.
Wenn daher das Resetsignal und das Zellenzustandskontrollsignal jeweils z. B. eine Spannung von 18 V und 0 V besitzen, werden die EEPROM-Sicherungszellen 212, 222 alle durch Ladungsträgerinjektion gelöscht. Wenn andererseits das Resetsignal und das Zellenzustandskontrollsignal jeweils eine Spannung vn 0 V und 18 V besitzen, werden die EEPROM-Sicherungszellen durch Ladungsträgerverarmung programmiert.
Die EEPROM-Sicherungszellen 212, 222 erhalten die Schwellenspannung in ihrem gelöschten Zustand, so daß, selbst wenn die Resetsignale 252, 254 mit einem Wert von 1 V bis 2 V an die Kontrollgates angelegt werden, um den Speicherzustand der Zellen auszulesen, die Zellen nicht leiten. Daher gehen in diesem Fall die Ausgänge 230, 240 der EEPROM-Sicherungszellen 210, 220 in den "niedrigen" Zustand für die Zellen, die nicht leiten.
Wenn demgegenüber die EEPROM-Sicherungszellen 212, 222 programmiert sind, liegt die Schwellenspannung bei etwa -2 V, so daß Resetsignale 252, 254 von etwa 1 V bis 2 V die Zellen leitfähig machen und daher die Ausgänge der entsprechenden EEPROM-Sicherungszellen in den "hohen" Zustand bringen. Daher können die NMOS-Transistoren 205, 206 des schaltbaren Widerstandsschaltkreises 250 leiten.
Wenn der schaltbare Widerstandsschaltkreis 250 derart betrieben wird, daß er einen Widerstand parallel zum ersten Widerstand 201 bildet, besitzt der Ausgang 260 des Spannungsmeßschaltkreises 200 einen niedrigeren Spannungswert als der Ausgang 310 des Referenzspannungserzeugungsschaltkreises 300, so daß der Ausgang 410 des Vergleichs- und Verstärkerschaltkreises 400 in den "niedrigen" Zustand gebracht wird, wodurch der Pumpschaltkreis 100 veranlaßt wird, die Spannung des Spannungsausgangsanschlusses 19 wie oben beschrieben zu erhöhen.
Der Spannungswert des Ausgangs 260 des Spannungsmeßschaltkreises 200 wird nun entsprechend den Zuständen der Ausgänge 230, 240 der ersten und zweiten EEPROM-Sicherungsschaltkreise 210, 220 beschrieben. Es wird angenommen, daß die Werte der ersten und zweiten Widerstände 201 und 202 und der Widerstandselemente 203 und 204 jeweils R1, R2, R3 und R4 betragen und daß die Spannungen des Spannungsausgangsanschlusses 19 und des Spannungsmeßschatkreises 200 jeweils Vpp und Vpd sind.
Wenn die Ausgänge 230 und 240 der EEPROM-Sicherungsschaltkreise 210 und 220 jeweils im "hohen" und "niedrigen" Zustand sind, gilt Vpd = R2× Vpp/(R1//R3)+R2). Wenn andererseits die Ausgänge 230 und 240 jeweils im "niedrigen" und "hohen" Zustand sind, gilt Vpd = R2×Vpp(R1//R4+ R2). Wenn die Ausgänge alle im "hohen" Zustand sind, gilt Vpd = R2× Vpp/(R1//R3//R4+R2). Die Ausgangsspannung des Spannungsausgangsanschlusses 19 wird durch Kontrolle des Meßwerts des Spannungsmeßschaltkreises 200 im Ausführungsbeispiel der Fig. 3 eingestellt, dies wird hingegen in dem Ausführungsbeispiel gemäß Fig. 4 durch Kontrolle des Referenzspannungswertes erreicht. Der schaltbare Widerstandsschaltkreis 340 ist nämlich zwischen dem Ausgang 350 des Referenzspannungserzeugungsschaltkreises 300 und dem Erdpotentialanschluß angeschlossen, so daß die Ausgangsspannung geteilt wird. Die Widerstandselemente des schaltbaren Widerstandsschaltkreises sind Verarmungstransistoren, deren Gate und Kanal mit dem Erdpotential verbunden sind, was von dem Ausührungsbeispiel gemäß Fig. 3 abweicht.
Die Gates der NMOS-Transistoren 306 und 308 des schaltbaren Widerstandsschaltkreises 340 sind jeweils mit den Ausgängen 230 und 240 der ersten und zweiten EEPROM-Sicherungsschaltkreise 210 und 220 verbunden. Wenn daher die EEPROM-Sicherungszellen 212, 222 alle gelöscht sind, gehen alle Ausgänge in den "niedrigen" Zustand, so daß die NMOS-Transistoren 306 und 308 alle ausgeschaltet werden. Infolgedessen beeinflussen die Verarmungstransistoren 307 und 309 als die Spannungsteilungswiderstandselemente nicht die Spannung des Ausgangsanschlusses 350 des Referenzspannungserzeugungsschaltkreises 300.
Wenn jedoch die Ausgänge 230 und 240 der ersten und zweiten EEPROM-Sicherungsschaltkreise 210 und 220 jeweils "hoch" und "niedrig" oder "niedrig" und "hoch" pder alle "hoch" sind, wird der Spannungswert des Ausgangsanschlusses 350 so kontrolliert, daß der Wert der erzeugten erhöhten Spannung geändert wird.
Die ersten und zweiten EEPROM-Sicherungsschaltkreise 210 und 220, die gemeinsam in den Fig. 3 und 4 verwendet werden, kontrollieren den Wert der Lösch- und Programmierspannung entsprechend dem gelöschten und programmierten Zustand der EEPROM-Sicherungszellen 212 und 222. Wenn zum Beispiel der programmierte Zustand ungenau ist, weil die Elektronen im Floatinggate nicht völlig abgesogen sind, obwohl die Programmierspannung von etwa 16 V an das Drain zum Programmieren der Speicherzelle angelegt ist, ist es notwendig, die Programmierspannung mit einem höheren Wert beim erneuten Programmieren der Zelle anzulegen. Eine ähnliche Prozedur wird beim Löschen der Zelle angewandt. Wenn die EEPROM-Sicherungsschaltkreise 210 und 220 nicht im Schaltkreis vorgesehen wären, könnte der Wert des Spannungsausgangsanschlusses 19 durch den Schaltkreis aus dem Spannungsmeßschaltkreis 200, dem Referenzspannungserzeugungsschaltkreis 300 und dem Vergleichs- und Verstärkerschaltkreis 400 zwar konstant gehalten werden, aber es wäre nicht möglich, den an einen geeigneten Wert entsprechend dem programmierten Zustand der Speicherzelle angepaßten erhöhten Spannungswert zu erhalten.

Claims (5)

1. Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung (Vcc) erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung mit:
einem Ausgang (19) für die erzeugte erhöhte Lösch- oder Programmierspannung, und
einer Anzahl von miteinander seriell und zwischen der Versorgungsspannung (Vcc) und dem Ausgang verschalteter Spannungserhöhungsschaltkreisen (100), die von gegenphasigen Taktimpulsen (17, 18) gesteuert werden, gekennzeichnet durch:
eine Spannungsteilereinrichtung (200) bestehend aus einem ersten (201, 250) und zweiten (202) Widerstandsnetzwerk, die miteinander seriell und zwischen dem Ausgang (19) und dem Erdpotential (Vss) verschaltet sind, wobei das erste Widerstandsnetzwerk (201, 250) eine Parallelschaltung mehrerer Widerstände (201, 203, 204) aufweist, von denen zumindest ein Widerstand (203, 204) über einen mit diesem seriell verschalteten Transistor (205, 206) zu- oder abschaltbar ist,
eine Referenzspannungserzeugungsschaltung (300), die zwischen der Versorgungsspannung (Vcc) und dem Erdpotential (Vss) verschaltet ist, zum Bereitstellen einer vorgegebenen Referenzspannung,
einer Differenzverstärkerschaltung (400) zum Bereitstellen der verstärkten Differenz zwischen zwei Eingangssignalen, wobei das erste Eingangssignal die Referenzspannung ist und das zweite Eingangssignal eine zwischen den beiden Widerstandsnetzwerken (201, 250; 202) abgegriffene geteilte Ausgangsspannung ist,
eine Taktimpuls-Abgabeeinrichtung (500) zur Unterbrechung der Taktimpulse in Abhängigkeit des Ausgangssignals der Differenzverstärkerschaltung (400) dann, wenn die Lösch- oder Programmierspannung ausreichend hoch ist, und
eine Korrekturschaltung (210, 220) für die Lösch- und Programmierspannung zum Erzeugen mindestens eines Schaltsignals zum Steuern des Transistsors (205, 206) in dem ersten Widerstandsnetzwerk (201, 250) in Abhängigkeit mehrerer an Eingängen anliegender externer Korrektursignale, um dadurch das Teilverhältnis der Spannungsteilereinrichtung zu korrigieren (Fig. 3).
2. Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung (Vcc) erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung mit:
einem Ausgang (19) für die erzeugte erhöhte Spannung, und
einer Anzahl von miteinander seriell und zwischen der Versorgungsspannung (Vcc) und dem Ausgang verschalteter Spannungserhöhungsschaltkreisen (100), die von gegenphasigen Taktimpulsen gesteuert werden, gekennzeichnet durch:
eine Spannungsteilereinrichtung (200),
eine Referenzspannungserzeugungsschaltung (300), die zwischen der Versorgungsspannung (Vcc) und dem Erdpotential (Vss) verschaltet ist, zum Bereitstellen einer Referenzspannung, wobei die Referenzspannungserzeugungsschaltung ein Widerstandsnetzwerk (340) mit einer Parallelschaltung mehrerer Widerstände (307, 309) aufweist, von denen zumindest ein Widerstand über einen mit diesem seriell verschalteten Transistor (306, 308) zu- oder abschaltbar ist,
eine Differenzverstärkerschaltung (400) zum Bereitstellen der verstärkten Differenz zwischen zwei Eingangssignalen, wobei das erste Eingangssignal die Referenzspannung ist und das zweite Eiganngssignal eine durch die Spannungsteilereinrichtung (200) geteilte Ausgangsspannung ist,
eine Taktimpuls-Abgabeeinrichtung (500) zur Unterbrechung der Taktimpulse in Abhängigkeit des Ausgangssignals der Differenzverstärkerschaltung (400) dann, wenn die Lösch- oder Programmierspannung ausreichend hoch ist, und
eine Korrekturschaltung (210, 220) für die Lösch- oder Programmierspannung zum Erzeugen mindestens eines Schaltsignals zum Steuern des Transistors (306, 308) in dem Widerstandsnetzwerk (340), in Abhängigkeit mehrerer an Eingängen (251, 252, 253, 254) anliegender externer Korrektursignale, um dadurch die Referenzspannung zu korrigieren (Fig. 4).
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Referenzspannungserzeugungsschaltung (300) sowie die Taktimpuls-Abgabeeinrichtung (500) von einem Schreibsignal () gesteuert sind.
4. Schaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Korrekturschaltung (210, 220) mindestens einen EEPROM-Sicherungsschaltkreis aufweist, bestehend aus einem Verarmungs-Typ-Transistor (211), dessen Drainanschluß mit der Versorgungsspannung (Vcc) verbunden ist und dessen Sourceanschluß mit dem Gateanschluß verbunden ist, und eine über ihren Drainanschluß in Serie zu diesem Transistor (211) verschaltete, durch die externen Korrektursignale (251, . . . 254) programmierbare EEPROM-Sicherungszelle (212) aufweist, wobei die Spannung zwischen dem Verarmungs-Typ-Transistor (211) und der EEPROM-Sicherungszelle (212) als Schaltsignal für den Transistor (205, 296; 306, 308) in dem Widerstandsnetzwerk (201, 250, 282, 340) verwendet wird.
5. Schaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Taktimpuls-Abgabeeinrichtung (500) NOR-Gatter (501, 502) aufweist, die eingangsseitig das Schreibsignal (), das Differenzsignal (410) sowie die Taktimpulse (ΦP) erhalten.
DE4036973A 1990-09-25 1990-11-20 Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung Expired - Fee Related DE4036973C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900015225A KR920006991A (ko) 1990-09-25 1990-09-25 반도체메모리 장치의 고전압발생회로

Publications (2)

Publication Number Publication Date
DE4036973A1 DE4036973A1 (de) 1992-04-02
DE4036973C2 true DE4036973C2 (de) 1994-06-30

Family

ID=19303989

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4036973A Expired - Fee Related DE4036973C2 (de) 1990-09-25 1990-11-20 Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung

Country Status (6)

Country Link
US (1) US5276646A (de)
JP (1) JPH07122998B2 (de)
KR (1) KR920006991A (de)
DE (1) DE4036973C2 (de)
FR (1) FR2667169B1 (de)
IT (1) IT1250777B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19506907A1 (de) * 1995-02-28 1996-09-05 Telefunken Microelectron Schaltungsanordnung zur Variation eines Eingangssignals mit bestimmter Eingangsspannung und bestimmtem Eingangsstrom
DE19601369C1 (de) * 1996-01-16 1997-04-10 Siemens Ag Vorrichtung zur Spannungsvervielfachung, insb. verwendbar zur Erzeugung der Löschspannung für ein EEPROM
US7770251B2 (en) 2001-03-14 2010-08-10 Braun Gmbh Method and device for cleaning teeth

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9007791D0 (en) 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
JP2831914B2 (ja) * 1992-09-30 1998-12-02 株式会社東芝 半導体集積回路装置
US5452251A (en) 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
US5442586A (en) * 1993-09-10 1995-08-15 Intel Corporation Method and apparatus for controlling the output current provided by a charge pump circuit
US5553030A (en) * 1993-09-10 1996-09-03 Intel Corporation Method and apparatus for controlling the output voltage provided by a charge pump circuit
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
US5430402A (en) * 1993-09-10 1995-07-04 Intel Corporation Method and apparatus for providing selectable sources of voltage
US5420798A (en) * 1993-09-30 1995-05-30 Macronix International Co., Ltd. Supply voltage detection circuit
WO1995009483A1 (en) * 1993-09-30 1995-04-06 Macronix International Co., Ltd. Improved supply voltage detection circuit
KR0141432B1 (ko) * 1993-10-01 1998-07-15 기다오까 다까시 반도체 기억장치
US5511026A (en) * 1993-12-01 1996-04-23 Advanced Micro Devices, Inc. Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
US5532915A (en) * 1994-03-23 1996-07-02 Intel Corporation Method and apparatus for providing an ultra low power regulated negative charge pump
FR2719135B1 (fr) * 1994-04-21 1996-06-28 Sgs Thomson Microelectronics Circuit de limitation de tension avec comparateur à hystérésis.
JPH07322606A (ja) * 1994-05-27 1995-12-08 Sony Corp 昇圧回路及びこれを用いた固体撮像装置
US5508971A (en) * 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
US5495453A (en) * 1994-10-19 1996-02-27 Intel Corporation Low power voltage detector circuit including a flash memory cell
US5671179A (en) * 1994-10-19 1997-09-23 Intel Corporation Low power pulse generator for smart voltage flash eeprom
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
EP0792505B1 (de) * 1994-10-19 2001-07-04 Intel Corporation Spannungsversorgungen für flash-speicher
FR2729259A1 (fr) * 1995-01-11 1996-07-12 Bouvier Jacky Procede et dispositif de commande du fonctionnement des moyens electroniques d'un objet portatif alimente a partir de l'energie recue au niveau de son antenne
US5619459A (en) * 1995-05-31 1997-04-08 Micron Technology, Inc. On-chip mobile ion contamination test circuit
EP0766256B1 (de) * 1995-09-29 1999-12-01 STMicroelectronics S.r.l. Spannungsregler für nichtflüchtige, elektrisch programmierbare Halbleiterspeicheranordnungen
US5596532A (en) * 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range
US5757706A (en) * 1995-12-29 1998-05-26 Intel Corporation Dynamic leaker for bit line refresh
JP2917914B2 (ja) * 1996-05-17 1999-07-12 日本電気株式会社 昇圧回路
JPH09320267A (ja) * 1996-05-28 1997-12-12 Oki Micro Design Miyazaki:Kk 昇圧回路の駆動方法および昇圧回路
US5740109A (en) * 1996-08-23 1998-04-14 Motorola, Inc. Non-linear charge pump
FR2761214B1 (fr) * 1997-03-19 1999-05-21 Sgs Thomson Microelectronics Circuit elevateur de tension du type pompe de charge a nombre d'etages controle
KR100273208B1 (ko) * 1997-04-02 2000-12-15 김영환 반도체메모리장치의고효율전하펌프회로
KR100481833B1 (ko) * 1997-07-29 2005-07-04 삼성전자주식회사 고전압펌핑회로
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5905682A (en) * 1997-08-22 1999-05-18 Micron Technology, Inc. Method and apparatus for biasing the substrate of an integrated circuit to an externally adjustable voltage
DE69726136T2 (de) * 1997-08-29 2004-08-26 Stmicroelectronics S.R.L., Agrate Brianza Verfahren und Schaltung zur Erzeugung einer Gatterspannung für nichtfluchtige Speicheranordnungen
KR100293449B1 (ko) * 1998-05-04 2001-07-12 김영환 고전압발생회로
US6172553B1 (en) 1998-06-25 2001-01-09 Cypress Semiconductor Corp. High voltage steering network for EEPROM/FLASH memory
US6166982A (en) * 1998-06-25 2000-12-26 Cypress Semiconductor Corp. High voltage switch for eeprom/flash memories
US6094095A (en) * 1998-06-29 2000-07-25 Cypress Semiconductor Corp. Efficient pump for generating voltages above and/or below operating voltages
FR2782421B1 (fr) * 1998-08-11 2000-09-15 St Microelectronics Sa Dispositif de generation d'une haute tension
DE19926700A1 (de) * 1998-12-21 2000-07-06 Siemens Ag Vorrichtung zur Spannungsvervielfachung mit hohem Wirkungsgrad und ihre Verwendung
JP2001069747A (ja) * 1999-08-27 2001-03-16 Texas Instr Japan Ltd 昇圧回路
US6816000B2 (en) 2000-08-18 2004-11-09 Texas Instruments Incorporated Booster circuit
US6577535B2 (en) 2001-02-16 2003-06-10 Sandisk Corporation Method and system for distributed power generation in multi-chip memory systems
US6448750B1 (en) 2001-04-05 2002-09-10 Saifun Semiconductor Ltd. Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain
US6577514B2 (en) 2001-04-05 2003-06-10 Saifun Semiconductors Ltd. Charge pump with constant boosted output voltage
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
KR100386085B1 (ko) 2001-05-25 2003-06-09 주식회사 하이닉스반도체 고전압 발생회로
US6791396B2 (en) 2001-10-24 2004-09-14 Saifun Semiconductors Ltd. Stack element circuit
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6963505B2 (en) 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
US6967896B2 (en) * 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US20040151032A1 (en) * 2003-01-30 2004-08-05 Yan Polansky High speed and low noise output buffer
US6842383B2 (en) 2003-01-30 2005-01-11 Saifun Semiconductors Ltd. Method and circuit for operating a memory cell using a single charge pump
US7178004B2 (en) * 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
JP2004274861A (ja) 2003-03-07 2004-09-30 Matsushita Electric Ind Co Ltd 昇圧回路
US6885244B2 (en) 2003-03-24 2005-04-26 Saifun Semiconductors Ltd. Operational amplifier with fast rise time
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US6906966B2 (en) 2003-06-16 2005-06-14 Saifun Semiconductors Ltd. Fast discharge for program and verification
KR100493061B1 (ko) * 2003-06-20 2005-06-02 삼성전자주식회사 비휘발성 메모리가 내장된 단일 칩 데이터 처리 장치
JP4031399B2 (ja) * 2003-07-08 2008-01-09 セイコーインスツル株式会社 半導体集積回路装置
US7123532B2 (en) * 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
KR100521385B1 (ko) * 2003-12-15 2005-10-12 삼성전자주식회사 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
US8339102B2 (en) * 2004-02-10 2012-12-25 Spansion Israel Ltd System and method for regulating loading on an integrated circuit power supply
US7176728B2 (en) * 2004-02-10 2007-02-13 Saifun Semiconductors Ltd High voltage low power driver
WO2005094178A2 (en) * 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
TW200826300A (en) * 2004-04-14 2008-06-16 Renesas Tech Corp Semiconductor device and manufacturing method thereof
US7755938B2 (en) * 2004-04-19 2010-07-13 Saifun Semiconductors Ltd. Method for reading a memory array with neighbor effect cancellation
US7190212B2 (en) * 2004-06-08 2007-03-13 Saifun Semiconductors Ltd Power-up and BGREF circuitry
US7256438B2 (en) * 2004-06-08 2007-08-14 Saifun Semiconductors Ltd MOS capacitor with reduced parasitic capacitance
US7187595B2 (en) * 2004-06-08 2007-03-06 Saifun Semiconductors Ltd. Replenishment for internal voltage
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) * 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
KR20060020075A (ko) * 2004-08-31 2006-03-06 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
US20060068551A1 (en) * 2004-09-27 2006-03-30 Saifun Semiconductors, Ltd. Method for embedding NROM
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US20060136824A1 (en) * 2004-11-12 2006-06-22 Bo-In Lin Process official and business documents in several languages for different national institutions
US20060146624A1 (en) * 2004-12-02 2006-07-06 Saifun Semiconductors, Ltd. Current folding sense amplifier
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
CN1838328A (zh) * 2005-01-19 2006-09-27 赛芬半导体有限公司 擦除存储器阵列上存储单元的方法
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7233192B2 (en) * 2005-04-06 2007-06-19 Saifun Semiconductors Ltd On/off charge pump
US20070141788A1 (en) * 2005-05-25 2007-06-21 Ilan Bloom Method for embedding non-volatile memory with logic circuitry
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
US8400841B2 (en) * 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
EP1746645A3 (de) * 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Speicherzellenanordnung mit sub-minimalem Wortleitungsabstand und Verfahren zu deren Herstellung
US20070036007A1 (en) * 2005-08-09 2007-02-15 Saifun Semiconductors, Ltd. Sticky bit buffer
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US20070096199A1 (en) * 2005-09-08 2007-05-03 Eli Lusky Method of manufacturing symmetric arrays
US7221138B2 (en) 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US20070120180A1 (en) * 2005-11-25 2007-05-31 Boaz Eitan Transition areas for dense memory arrays
US7352627B2 (en) * 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) * 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US20070173017A1 (en) * 2006-01-20 2007-07-26 Saifun Semiconductors, Ltd. Advanced non-volatile memory array and method of fabrication thereof
US8253452B2 (en) * 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7760554B2 (en) * 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) * 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7638835B2 (en) 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) * 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) * 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
KR100894490B1 (ko) 2008-03-03 2009-04-22 주식회사 하이닉스반도체 반도체 메모리장치의 내부전압 생성회로
US8436659B1 (en) * 2008-06-24 2013-05-07 Marvell International Ltd. Circuits and methods for reducing electrical stress on a transistor
US20100148840A1 (en) * 2008-12-16 2010-06-17 Siyou Weng Pulse modulated charge pump circuit
EP2317519A1 (de) 2009-10-20 2011-05-04 STMicroelectronics Rousset SAS Integrierter Schaltkreis, der eine nicht zweckbestimmte Klemme zum Empfang von Hochspannung zur Löschung der Programmierung umfasst
FR2951576B1 (fr) * 2009-10-20 2011-12-16 St Microelectronics Rousset Circuit integre comprenant une borne non dediee de reception d'une haute tension d'effacement programmation
US10832754B1 (en) 2019-06-06 2020-11-10 Micron Technology, Inc. Current monitor for a memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481566A (en) * 1983-04-04 1984-11-06 International Business Machines Corporation On chip charge trap compensated high voltage converter
JPS62196861A (ja) * 1986-02-24 1987-08-31 Mitsubishi Electric Corp 内部電位発生回路
US4769784A (en) * 1986-08-19 1988-09-06 Advanced Micro Devices, Inc. Capacitor-plate bias generator for CMOS DRAM memories
US4825142A (en) * 1987-06-01 1989-04-25 Texas Instruments Incorporated CMOS substrate charge pump voltage regulator
JPH0827662B2 (ja) * 1987-06-12 1996-03-21 沖電気工業株式会社 比較電圧発生回路及びそれを用いた電圧検出回路
JPS6445157A (en) * 1987-08-13 1989-02-17 Toshiba Corp Semiconductor integrated circuit
JPH01149299A (ja) * 1987-12-04 1989-06-12 Fujitsu Ltd 不揮発性半導体記憶装置
JPH084137B2 (ja) * 1988-01-12 1996-01-17 日本電気株式会社 電荷転送装置の出力回路
US4888738A (en) * 1988-06-29 1989-12-19 Seeq Technology Current-regulated, voltage-regulated erase circuit for EEPROM memory
IT1225608B (it) * 1988-07-06 1990-11-22 Sgs Thomson Microelectronics Regolazione della tensione prodotta da un moltiplicatore di tensione.
JPH077912B2 (ja) * 1988-09-13 1995-01-30 株式会社東芝 昇圧回路
JP2780365B2 (ja) * 1989-08-14 1998-07-30 日本電気株式会社 基板電位発生回路
US5059815A (en) * 1990-04-05 1991-10-22 Advanced Micro Devices, Inc. High voltage charge pumps with series capacitors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19506907A1 (de) * 1995-02-28 1996-09-05 Telefunken Microelectron Schaltungsanordnung zur Variation eines Eingangssignals mit bestimmter Eingangsspannung und bestimmtem Eingangsstrom
DE19601369C1 (de) * 1996-01-16 1997-04-10 Siemens Ag Vorrichtung zur Spannungsvervielfachung, insb. verwendbar zur Erzeugung der Löschspannung für ein EEPROM
US7770251B2 (en) 2001-03-14 2010-08-10 Braun Gmbh Method and device for cleaning teeth

Also Published As

Publication number Publication date
DE4036973A1 (de) 1992-04-02
IT1250777B (it) 1995-04-21
FR2667169B1 (fr) 1994-04-15
US5276646A (en) 1994-01-04
JPH04132088A (ja) 1992-05-06
JPH07122998B2 (ja) 1995-12-25
FR2667169A1 (fr) 1992-03-27
ITRM910712A0 (it) 1991-09-24
ITRM910712A1 (it) 1992-03-26
KR920006991A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
DE4036973C2 (de) Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung
DE3903714C2 (de)
DE3249671C2 (de)
DE4343722C2 (de) Präzisions-Referenzspannungsschaltung, die sich für die Verwendung in Computersystemen eignet
DE102006031862B4 (de) Strombegrenzungsschaltung und Halbleiterspeichervorrichtung
DE3041176A1 (de) Halbleiterspeichervorrichtung
DE4035660A1 (de) Elektrisch programmierbare speichereinrichtung und verfahren zum zugreifen/programmieren von speicherzellen
DE4337499A1 (de) Ringoszillator und Konstantspannungserzeugungsschaltung
DE2601622A1 (de) Programmierbarer und loeschbarer festwertspeicher
DE69629669T2 (de) Leseverfahren und -schaltung für nichtflüchtige Speicherzellen mit Entzerrerschaltung
DE69818325T2 (de) Statische Halbleiterspeicheranordnung mit Zeitgeberschaltung
DE4040492A1 (de) Automatische loeschoptimierschaltung fuer einen elektrisch loesch- und programmierbaren halbleiterspeicher und automatisches loeschoptimierungsverfahren
DE3249749C2 (de)
DE102005055834A1 (de) Speicherschaltung, Ansteuerschaltung für einen Speicher und Verfahren zum Einschreiben von Schreibdaten in einen Speicher
DE4224048C2 (de) Mit einer variablen, extern angelegten Versorgungsspannung betreibbare Halbleiterspeichereinrichtung
DE2347968C3 (de) Assoziative Speicherzelle
DE10200671A1 (de) Halbleitereinrichtung mit elektrischem Schmelzverbindungselement
DE60107174T2 (de) Halbleiterspeicheranordnung
DE60003451T2 (de) Wortleitungssignale einer flashspeicher bleiben überall auf dem chip verlustfrei
DE2646653C3 (de)
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
DE2620749B2 (de) Matrixspeicher aus halbleiterelementen
DE3430972C2 (de) Integrierte Schaltung
DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee