DE4122977C2 - - Google Patents

Description

Die vorliegende Erfindung betrifft das Gebiet der Triggerung von Datenerfassungsinstrumenten, und insbesondere das Gebiet der Frequenzteilung von Oszilloskoptriggerquellen zur Ermöglichung der Verwendung von höherfrequenten Triggerquellen.

Die Triggerschaltungen aller Datenerfassungsinstrumente, einschließlich Oszilloskope, sind in ihrer Bandbreite begrenzt. Hat die gewünschte Triggerquelle eine Frequenz, die über diese Bandbreite hinausgeht, wurden bislang Frequenzteilungsvorrichtungen verwendet, um diese Frequenz durch Division der Triggerimpulse durch einen Modulus M zu verringern.

Ein Frequenzteiler ist ein schneller Zähler mit einem normalerweise kleinen Modulus. M Eingangsimpulse ergeben einen Ausgangsimpuls. Bei einigen Frequenzteilern kann M eine variable Zahl sein, die durch einen Hilfseingabensatz steuerbar ist. Für höhere Frequenzen jedoch, die gegenwärtig bei ca. 5 GHz liegen, sind nur Frequenzteiler mit festem Modulus im Handel erhältlich.

Obwohl derartige Frequenzteiler mit festem Modulus für viele Anwendungen der Datenerfassung geeignet sind, kann die Verwendung eines derartigen Festmodulus-Frequenzteilers für einige Anwendungen problematisch sein. Eine dieser problematischen Anwendungen kann sich aus der Verwendung eines Frequenzteilers in den Triggerschaltungen eines Oszilloskops ergeben. Frequenzteiler werden an dem vorderen Ende der Triggerschaltungen von Oszilloskopen verwendet, um eine hochfrequente Triggerquelle auf eine Frequenz "herunterzudividieren", die innerhalb der Bandbreite des Restes des Triggerbereiches des Oszilloskops liegt. Die Schwierigkeiten können auftreten, wenn das Oszilloskop dazu verwendet werden soll, Zeitmultiplex-Signale hoher Geschwindigkeit auf einer einzelnen Leitung zu betrachten, wenn deren Auftreten auf einen Systemtaktgeber noch höherer Geschwindigkeit synchronisiert wird. Die Bedienungsperson des Oszilloskops wird diese Signale vielleicht bei deren Zusammenmultiplexierung auf dieser einzelnen Leitung betrachten. Steht unter diesen Umständen die Anzahl der sequentiell multiplexierten Signale N durch gewisse Verhältnisse mit dem festen Frequenzteilermodulus oder Frequenzteilungsfaktor M in Zusammenhang, wird das Oszilloskop nur dann getriggert, wenn ein Untersatz der multi-plexierten Daten vorliegt. Dies kann sich ergeben, wenn sowohl N als auch M durch jede ganze Zahl mit der Ausnahme von eins teilbar sind.

Ist beispielsweise die Zahl der multiplexierten Signale sechzehn (N=16) und der feste Frequenzteilungsfaktor acht (M=8), wird das Oszilloskop immer triggern, wenn nur zwei der sechzehn Signale, S0 bis S15, vorliegen. Das Oszilloskop sieht zum Beispiel nur die Signale S0 und S8, oder nur S5 und S13, oder nur ein anderes Paar der sechzehn Signale. Welches Paar betrachtet wird, hängt davon ab, was gerade vorlag, als der Hochgeschwindigkeits-Systemtaktgeber an den Frequenzteiler angeschlossen wurde. Dies ergibt sich, da die beiden Signale auf dieselbe Quelle synchronisiert sind, und in einem integralen Verhältnis zueinander stehen, d. h. N und M teilen einen gemeinsamen Faktor. Da geradzahlige Potenzen ("even powers") von zwei üblicherweise sowohl für M als auch für N verwendet werden, tritt diese Situation ziemlich häufig auf. Da die Bedienungsperson des Oszilloskops jedoch die gesamte zusammengesetzte Wellenform, mit Beiträgen von allen Signalen, zu betrachten wünscht, steht dieses Verhalten ihren Absichten entgegen.

Es wird daher ein Verfahren und eine Vorrichtung gewünscht, die verhindern, daß durch unerwünschte Synchronisierung die Betrachtung durch eine Bedienungsperson von N multiplexierten Signale, die auf einen Hochgeschwindigkeits-Systemtaktgeber synchronisiert wurden, welcher zur Triggerung eines Instruments mittels eines Frequenzteilers mit festem Frequenzteilfaktor M verwendet wird, wobei N und M durch einen gemeinsamen Faktor in einem Verhältnis zueinander stehen, beeinträchtigt wird.

Demgemäß stellt die vorliegende Erfindung ein Verfahren und eine Vorrichtung zur Verfügung, mit denen eine Beeinträchtigung der Betrachtung von N multiplexierten Signalen, die auf einen Hochgeschwindigkeits-Systemtaktgeber synchronisiert wurden, der zur Triggerung eines Instrumentes durch einen Frequenzteiler mit festem Frequenzteilungsfaktor M verwendet wird, wobei N und M durch einen gemeinsamen Faktor in einem Verhältnis zueinander stehen, durch eine Instrumentenbedienungsperson aufgrund von ungewollter Synchronisation verhindert wird.

Während einer Zeit, zu der das Instrument die Triggereingangsinformation ignoriert, wird ein Desynchronisationssignal an den Frequenzteiler gelegt, aufgrunddessen er eine beliebige Anzahl von Zählungen ausläßt oder inkorrekt zählt. Daher ist es bei der Wiederaufnahme der Triggerung des Instrumentes wahrscheinlich, daß dieses auf eine andere Kombination der multiplexierten Signale synchronisiert wird. Dieses Verfahren läßt sich auf einzelne Datenpunkte oder auf Datensätze mit einer Anzahl von Datenpunkten anwenden. Durch Akkumulierung einer Anzahl von Aufzeichnungen, die auf diese Art und Weise erhalten wurden, und Überlagerung dieser auf der Anzeige, oder einfach durch sehr schnelle Darstellung dieser Aufzeichnungen, so daß sie aufgrund der ausgleichenden Wirkung des menschlichen Auges als überlagert erscheinen, umfassen diese zusammengesetzten Aufzeichnungen in der Tat vollständige Informationen über den gesamten Satz der multiplexierten Signale.

Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.

Im folgenden werden mehrere Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen

Fig. 1 ein Blockschaltbild eines Oszilloskops mit einem Frequenzteiler auf seinem Triggereingang und dem Ausgang eines Multiplexers als sein Signaleingang,

Fig. 2 ein schematisches Diagramm, in dem eine Verwendungsmöglichkeit eines Desync-Signales zur Desynchronisierung des Frequenzteilers dargestellt ist,

Fig. 3 eine Zusammensetzung alternativer Ansätze zur Desynchronisierung eines Frequenzteilers.

In Fig. 1 werden 16 verschiedene Signale durch einen 16 : 1 Multiplexer 10 in ein einzelnes Signal multiplexiert, wobei der Multiplexer-Ausgang von einem Instrument bzw. Oszilloskop 20 an dem SIG IN Eingang des Oszilloskopes 20 betrachtet wird. Ein Hochgeschwin­ digkeits-SYSTEM CLOCK-Signal wird an den SELECT-Eingang des Multiplexers 10 gelegt.

Das SYSTEM CLOCK-Signal wird auch an den TRIG IN Eingang des Oszilloskops 20 gelegt, und wenn ein Schalter S1 sich in der dargestellten Position befindet, wird dieser Triggereingang mit einem Frequenzteiler 30 mit dem Teilungsfaktor 8 verbunden. Der Ausgang des Frequenzteilers 30 wird an den Triggerbereich des Oszilloskops 20 gelegt, wo er durch einen Schalter S2 als Triggerquelle selektiert wird.

Der FMM11OHG, GaAs (Gallium-Arsenid) Mikrowellen Frequenz­ teiler, ist ein im Handel erhältlicher, von Fujitsu Corporation hergestellter Frequenzteiler 30 mit einem festen Modulus (Teilungsfaktor 8), der in einem Bereich von 2,0 bis 10,0 GHz arbeitet. Er ist in gewissem Maße typisch für eine Anzahl von weiterentwickelten Frequenzteilern auf dem Markt, indem er einen festen Modulus aufweist und keinen RESET Eingang hat. Er nimmt eine Differenzeingabe an, läßt sich jedoch auch von einer einzelnen Eingabe in den IN-Anschluß betreiben. Der /IN-Anschluß ist intern auf eine positive Spannungsquelle vorgespannt.

Fig. 2 zeigt ein schematisches Diagramm der Schaltungen, wie sie zur Durchführung eines Ansatzes zur Desynchronisierung eines Frequenzteilers 30 gemäß der vorliegenden Erfindung verwendet werden. U2 ist der Frequenzteiler 30, der voran­ stehend erwähnte FMM11OHG GaAs Mikrowellen Frequenzteiler Chip von Fujitsu. Das INPUT Signal bei J1 entspricht dem Hoch­ geschwindigkeits-SYSTEM CLOCK von Fig. 1. Das /DESYNC Signal ist aktiv niedrig. Ist das /DESYNC Signal hoch, d. h. daß nicht verstärkt ("asserted") wird, und ENABLE ist ebenfalls hoch, dann ist der Ausgang des NAND-Gatters U1C niedrig, und der Ausgang von U1B auf Pin 6 ist hoch (mit offenem Kollektor). Durch den Ausgang mit offenem Kollektor auf U1B-6 ist Pin 5 von U2 intern hoch vorgespannt und bewirkt, daß der Frequenzteiler 30 normal gemäß dem INPUT (SYSTEM CLOCK) Signal zählt. Alle acht INPUT Impulse an U2-3 ergeben einen Ausgangsimpuls auf U2-12, was dann am OUTPUT erscheint, wenn K1918 sich in der 7-8 Stellung befindet, was der Fall sein wird, wenn die Bedienungsperson PRESCALE (FREQUENZTEILUNG) gewählt hat.

R02 ist ein hochfrequenter Abschluß für den Frequenzteiler 30, während C3 den Gleichstrom blockiert, um zu verhindern, daß R02 die Gleichstrom-Vorspannung stört. R12 und R1 bewirken eine leichte Gleichstrom-Verschiebung zwischen den Differenz­ eingängen U2-3 und U2-5 des Frequenzteilers 30, und verhindern somit Schwingungen, die auftreten können, wenn kein Eingangs­ signal vorliegt. Abgesehen von der Desync-Funktion kann der Frequenzteiler 30 IC U2 sonst eine Neigung zu Schwingungen haben, wodurch falsche "getriggerte" Angaben erzeugt werden, wenn der Frequenzteilungseingang gewählt ist, aber kein INPUT-Signal vorliegt.

Wird /DESYNC verstärkt ("asserted") und niedrig, wird der Ausgang des NAND-Gatters U1C hoch, der Ausgang des NAND- Gatters U1B wird niedrig und dieser von dem U2-5 des Frequenzteilers 30 erfaßte niedrige Wert unterbricht den Zählvorgang des Frequenzteilers, wobei dieser entweder völlig gestoppt wird, oder er zählt zumindest inkorrekt, wenn große Eingangssignale besonderer Frequenzen auf dem anderen Eingang U2-3 vorliegen. Jede dieser beiden Wirkungen hat zur Folge, daß das Verhältnis zwischen M und N desynchronisiert wird, wodurch die Aufgabe der vorliegenden Erfindung gelöst wird.

Das DESYNC Signal wird passend von einem Signal abgeleitet, dessen normale Funktion in dem Oszilloskop 20 darin besteht, ein Sperr-Register ("hold-off register") in der Zeitbasis während der Initialisierung zu laden, dies ist eine Aufbauzeit vor einem jeden Datenerfassungszyklus. Dieses Signal wird für etwa 250 ns ca. 0,5 ms vor dem Anfang eines jeden Erfassungszyklus aktiv. Viele andere ähnliche Impulse, die bereits im Oszilloskop 20 vorliegen, hätten zur Erzielung derselben Wirkung verwendet werden können. Es wurde jedoch dieser Impuls gewählt, da er physisch geeignet war und lange genug andauerte, um in Bezug auf das Hochgeschwindigkeits-INPUT-Signal garantiert beliebig zu sein, und weiterhin, weil er früh genug in dem Initialisierungszyklus auftrat, zu ermöglichen, daß der Frequenzteiler 30 die oben erwähnten 0,5 ms Zeit hatte, damit er bis zur nächsten Annahme von Triggereingängen für normales Zählen bereit war.

Die Desync-Funktion läßt sich häufiger anwenden, so daß eher individuelle Datenpunkte als die gesamten Aufzeichnungen desynchronisiert werden. Da jedoch Zweifel hinsichtlich der Zuverlässigkeit eines bestimmten Frequenzteilers bei sehr viel kürzeren Erholungszeiten bestehen, und da diese Lösung in geeigneter Weise das gewünschte Ergebnis lieferte, war die Desynchronisierung durch Aufzeichnungen anstelle von einzelnen Triggerungen eine überlegte Wahl.

Das DESYNC Signal muß bezüglich des Triggersignales beliebig oder pseudo-beliebig sein, aber seine Verwendungsart läßt sich in großem Maße variieren. In Fig. 3 sind eine Vielzahl von alternativen Ansätzen zur Desynchronisierung des Frequenz­ teilers 30 dargestellt, die auf einen gattungsgemäßen Frequenz­ teiler 30 mit Teilungsfaktor M angewandt werden. (Fig. 3 ist nur zur Darstellung von Alternativen gedacht, es ist nicht beabsichtigt, daß mehrfache DESYNC Signale an einen Frequenz­ teiler angelegt werden, wie eine zu genaue Auslegung von Fig. 3 es nahelegen würde.) Bei jedem Frequenzteiler 30 mit Differenzeingang läßt sich jede Verwendungsart des DESYNC- Signales anwenden, die zeitweise die Vorspannungen auf den beiden Eingängen aus dem Gleichgewicht bringt. Ein Anlegen einer Vorspannung an einen der Eingänge, die sich ausreichend von dem normalen Wert des Einganges unterscheidet, wie z. B. über den Schalter 33 oder 38, ist hierfür geeignet. Die dargestellten Schalter 33 oder 38 lassen sich auf jede geeignete Art und Weise einsetzen, z. B. in Form von Transistoren, logischen Gattern oder elektronischen Analogschaltern. Bei Frequenz­ teilern 30 mit einem RESET Eingang läßt sich das DESYNC Signal daran anlegen, um die gewünschte Wirkung zu erzielen. Das DESYNC Signal läßt sich auch zur zeitweisen Spannungs- oder Erdungsunterbrechung von dem Frequenzteiler 30 verwenden, wie es jeweils durch Schalter 32 oder 31 dargestellt ist, obgleich diese Ansätze andere Probleme aufwerfen könnten. Das DESYNC Signal läßt sich ebenfalls zur Unterbrechung der eingehenden Triggersignale verwenden, wie es mit Schalter 38 gezeigt ist. Oder das DESYNC Signal läßt sich verwenden, um zusätzliche Triggersignale hinzuzufügen, wie es durch Anlegen eines OR- Gatters 37 gezeigt ist. Alles, was einen inkorrekten Zählvor­ gang bewirkt, reicht aus.

Die auf oben beschriebene Weise erhaltenen desynchronisierten Datenpunkte oder Datensätze lassen sich bei ihrer Erfas­ sung anzeigen, was im Verhältnis zu der Geschwindigkeit des menschlichen Auges sehr schnell ist, und erscheinen der Bedienungsperson des Oszilloskops als überlagert. Diese Datenpunkte oder Datensätze lassen sich auch speichern und wirklich in der Anzeige überlagern. Das in Fig. 1 gezeigte Oszilloskop 20 umfaßt eine Anzeigevorrichtung 50 und eine Speichervorrichtung 60 zur Ermöglichung dieser Optionen.

Claims (34)

1. Verfahren zur Verhinderung von unerwünschter Synchronisierung zwischen einem Eingangssignal und einer Triggerquelle in einem Instrument (20) mit einem Frequenzteiler (30) in einem Triggereingangspfad, wobei die unerwünschte Synchronisierung beispielsweise auftritt, wenn die Anzahl seriell multiplizierter Signale (N) in einem gewissen Verhältnis zu einem festgelegten Frequenzteilungsfaktor (M) steht und das Instrument (20) nur dann getriggert wird, wenn ein von dem Frequenzteilungsfaktor (M) abhängiger Untersatz multiplizierter Signale (N) vorliegt, mit den Verfahrensschritten:
Feststellung eines Intervalles, während dem das Instrument (20) die Triggereingangsinformation ignoriert; und
Anlegen eines Desynchronisiersignales an den Frequenzteiler (30) während dieses Zeitintervalles.

2. Verfahren nach Anspruch 1, worin der Schritt des Anlegens des Desynchronisierungssignals einen Schritt der Veränderung eines Gleichstrompegels auf einer Seite eines Differenzeinganges (U2-5) des Frequenzteilers (30) umfaßt.

3. Verfahren nach Anspruch 2, worin der Schritt der Veränderung des Gleichstrompegels einen Schritt des Ab- oder Anschaltens eines Transistors umfaßt.

4. Verfahren nach Anspruch 2, worin der Schritt der Veränderung des Gleichstrompegels einen Schritt des Öffnens oder Schließens eines elektronischen Schalters (33 oder 38) umfaßt.

5. Verfahren nach Anspruch 2, worin der Schritt der Veränderung des Gleichstrompegels einen Schritt der Änderung des Ausganges eines Gatters (U1B) umfaßt.

6. Verfahren nach Anspruch 1, worin der Schritt des Anlegens des Desynchronisierungssignals einen Schritt des Unterbrechens des Stromes (31) von dem Frequenzteiler (30) umfaßt.

7. Verfahren nach Anspruch 1, worin der Schritt des Anlegens des Desynchronisierungssignals einen Schritt der Unterbrechung (36) eines Einganges an den Frequenzteiler (30) umfaßt.

8. Verfahren nach Anspruch 7, worin der Schritt der Unterbrechung einen Schritt des Öffnens eines elektronischen Schalters (36) umfaßt.

9. Verfahren nach Anspruch 7, worin der Schritt der Unterbrechung einen Schritt der Änderung des Ausganges eines Gatters (U1B) umfaßt.

10. Verfahren nach Anspruch 1, worin der Schritt des Anlegens des Desynchronisierungssignals einen Schritt der Zusetzung von Impulsen (37) an einen Eingang des Frequenzteilers (30) umfaßt.

11. Verfahren nach Anspruch 1, worin der Schritt des Anlegens des Desynchronisierungssignals einen Schritt der Unterbrechung der Erdung (31) von dem Frequenzteiler (30) umfaßt.

12. Verfahren nach Anspruch 1, weiterhin umfassend einen Schritt der mehrmaligen Wiederholung der Schritte des Feststellens und Anlegens zum Erhalt von desynchronisierten Daten.

13. Verfahren nach Anspruch 12, weiterhin umfassend einen Schritt der Anzeige der desynchronisierten Daten.

14. Verfahren nach Anspruch 12, bei dem die desynchronisierten Daten Datensätze umfassen.

15. Verfahren nach Anspruch 14, weiterhin umfassend einen Schritt des effektiven Überlagerns der desynchronisierten Datensätze.

16. Verfahren nach Anspruch 15, worin der Schritt des effektiven Überlagerns einen Schritt der schnellen Darstellung umfaßt, so daß ein menschliches Auge eine subjektive Überlagerung wahrnimmt.

17. Verfahren nach Anspruch 15, worin der Schritt des effektiven Überlagerns den Schritt der gleichzeitigen Darstellung umfaßt.

18. Vorrichtung zur Verhinderung unerwünschter Synchronisierung zwischen einem Eingangssignal und einer Triggerquelle in einem Instrument (20) mit einem Frequenzteiler (30) in einem Triggereingangspfad (51), wobei die unerwünschte Synchronisierung beispielsweise auftritt, wenn die Anzahl seriell multiplizierter Signale (N) in einem gewissen Verhältnis zu einem festgelegten Frequenzteilungsfaktor (M) steht und das Instrument (20) nur dann getriggert wird, wenn ein von dem Frequenzteilungsfaktor (M) abhängiger Untersatz multiplizierter Signale (M) vorliegt, umfassend:
eine Vorrichtung zur Feststellung eines Intervalles, während dem das Instrument (20) die Triggereingangsinformation ignoriert; und
eine Vorrichtung zum Anlegen eines Desynchronisiersignales an den Frequenzteiler (30) während dieses Zeitintervalles.

19. Vorrichtung nach Anspruch 18, worin die Vorrichtung zum Anlegen des Desynchronisierungssignals eine Einrichtung zur Veränderung eines Gleichstrompegels auf einer Seite eines Differenzeinganges (U2-3) des Frequenzteilers (30) umfaßt.

20. Vorrichtung nach Anspruch 19, worin die Vorrichtung zur Veränderung des Gleichstrompegels eine Vorrichtung zum Ab- oder Anschalten eines Transistors umfaßt.

21. Vorrichtung nach Anspruch 19, worin die Vorrichtung zur Veränderung des Gleichstrompegels eine Vorrichtung zum Öffnen oder Schließen eines elektronischen Schalters (38) umfaßt.

22. Vorrichtung nach Anspruch 19, worin die Vorrichtung zur Veränderung des Gleichstrompegels eine Vorrichtung zur Änderung des Ausganges eines Gatters (U1B) umfaßt.

23. Vorrichtung nach Anspruch 18, worin die Vorrichtung zum Anlegen des Desynchronisierungssignals eine Vorrichtung (31) zum Unterbrechen des Stromes (31) an den Frequenzteiler (30) umfaßt.

24. Vorrichtung nach Anspruch 18, worin die Vorrichtung zum Anlegen des Desynchronisierungssignals eine Vorrichtung (36) zur Unterbrechung eines Einganges von dem Frequenzteiler (30) umfaßt.

25. Vorrichtung nach Anspruch 24, worin die Vorrichtung zur Unterbrechung eine Vorrichtung zur Öffnung eines elektronischen Schalters (36) umfaßt.

26. Vorrichtung nach Anspruch 24, worin die Vorrichtung (36) zur Unterbrechung eine Vorrichtung zur Änderung des Ausganges eines Gatters (37) umfaßt.

27. Vorrichtung nach Anspruch 18, worin die Vorrichtung zum Anlegen des Desynchronisierungssignals eine Vorrichtung (37) zur Hinzufügung von Impulsen an einen Eingang des Frequenzteilers (30) umfaßt.

28. Vorrichtung nach Anspruch 18, worin die Vorrichtung zum Anlegen des Desynchronisierungssignals eine Vorrichtung (31) zur Unterbrechung der Erdung des Frequenzteilers (30) umfaßt.

29. Vorrichtung nach Anspruch 18, weiterhin umfassend eine Vorrichtung (60) zur Akkumulation von Daten, die desynchronisiert sind.

30. Verfahren nach Anspruch 29, weiterhin umfassend eine Vorrichtung (50) zur Anzeige der desynchronisierten Daten.

31. Vorrichtung nach Anspruch 29, worin die desynchronisierten Daten Datensätze umfassen.

32. Vorrichtung nach Anspruch 31, weiterhin umfassend eine Vorrichtung zur effektiven Überlagerung der desynchronisierten Datensätze.

33. Verfahren nach Anspruch 32, worin die Vorrichtung zur effektiven Überlagerung eine Vorrichtung (50) zur schnellen Darstellung umfaßt, so daß ein menschliches Auge eine subjektive Überlagerung wahrnimmt.

34. Vorrichtung nach Anspruch 32, worin die Vorrichtung zur effektiven Überlagerung eine Vorrichtung (50) zur gleichzeitigen Anzeige umfaßt.