DE4126119A1 - Anordnung zum erzeugen phasenverschobener taktsignale - Google Patents

Anordnung zum erzeugen phasenverschobener taktsignale

Info

Publication number
DE4126119A1
DE4126119A1 DE4126119A DE4126119A DE4126119A1 DE 4126119 A1 DE4126119 A1 DE 4126119A1 DE 4126119 A DE4126119 A DE 4126119A DE 4126119 A DE4126119 A DE 4126119A DE 4126119 A1 DE4126119 A1 DE 4126119A1
Authority
DE
Germany
Prior art keywords
amplifiers
signal
amplifier
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4126119A
Other languages
English (en)
Other versions
DE4126119C2 (de
Inventor
Ii James Harrison Doty
David Lawrence Albean
Harold Blatter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of DE4126119A1 publication Critical patent/DE4126119A1/de
Application granted granted Critical
Publication of DE4126119C2 publication Critical patent/DE4126119C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015Layout of the delay element
    • H03K2005/00195Layout of the delay element using FET's

Description

Die Erfindung betrifft einen Schaltkreis zum Erzeugen einer Anzahl von Taktsignalen mit aufeinanderfolgender Erhöhung oder Verzögerung von Phasenverschiebungen.
Häufig, insbesondere auf den Gebieten der Videosignalverar­ beitung, ist es erforderlich ein Taktsignal zu erzeugen, das phasenangepaßt zu irgendeinem Referenzsignal ist. Das Verfah­ ren, das typischer Weise angewendet wird, besteht darin, ei­ ner Kaskadenanordnung von invertierenden Verstärkern ein Stammtaktsignal zuzuführen. Der Ausgang jedes der Verstärker wirkt infolge der inneren Verzögerung der Verstärker auf das seinem Eingang zugeführte Taktsignal relativ verzögernd. Des­ halb stellt die Kaskadenschaltung all jeweiligen Verstärker­ verbindungen eine Anzahl von Taktsignalen zur Verfügung, von denen jedes eine andere relative Phasenverschiebung zum ur­ sprünglichen Stammtaktsignal aufweist. Die jeweiligen Taktsi­ gnale sind parallel an einen Multiplexerschaltkreis ange­ legt, der von einem Kontrollschaltkreis zum Auswählen eines der gewünschten Taktsignale gesteuert wird.
Fig. 5 zeigt solch eine Schaltkreisanordnung, wie sie die in US 48 98 342 und 48 14 879 veröffentlichte Vorrichtung darstellt. Die Anzahl der invertierenden Verstärker in der Kaskadenschaltung ist dabei von der gewünschten Phasenauflö­ sung abhängig.
Zum Beispiel wird davon ausgangen, daß die Stammtaktperi­ ode 70 ns beträt und daß die innere Verzögerung jedes inver­ tierenden Verstärkers eine Nanosekunde beträgt.
Um Taktsignale mit zwei Nanosekunden Phasenabständen inner­ halb eines Taktzyklusses bereitzustellen, sind dann 70 inver­ tierende Verstärker erforderlich. Gewöhnlich ist jedoch eine gröbere Phasenauflösung ausreichend. Dies kann mit weniger invertierenden Verstärkern in der Kaskadenanordnung durch Verlangsamen der Arbeitsgeschwindigkeit eines der Verstärker erfolgen. Dies wird durch abwechselnde kapazitive Belastung eines der Verstärker in der Kaskadenanordnung erreicht. So enthalten beispielsweise in Fig. 5 der Erste, der Dritte, der Fünfte und alle ungerade bezifferten Verstärker jeweils einen Ladekondensator an ihrem Ausgangsanschluß. Die dazwi­ schenliegenden (gerade bezifferten Verstärker) sind nicht kapazitiv belastet. Der Grund dafür ist in Fig. 1 darge­ stellt.
Die Fig. 1A-1F erläutern die Signalverläufe, wie sie beispielsweise am Takteingang und jeweils an den ersten fünf Verstärkerausgangsleitungen auftreten.
Die Fig. 1B, 1D und 1F stellen (in übertriebener Form) die Ausgangssignalverläufe an den kapazitiv belasteten An­ schlüssen dar. Es wird deutlich, daß sich die Form des ur­ sprünglichen Signalverlaufs (Fig. 1A) an den Ausgangsleitun­ gen mit einer kapazitiven Laststufe (Fig. 1B) deutlich ver­ schlechtert. Die verschlechterten Signalformen werden auf­ grund der invertierenden Verstärker in der Kaskadenanordnung im Wesentlichen übereinstimmend mit der ursprünglichen Takt­ signalform wiederhergestellt.
Diese Anmerkung wird unter der Voraussetzung gemacht, daß die invertierenden Verstärker eine relativ hohe Spannungsver­ stärkung aufweisen.
Es ist davon auszugehen, daß jeder invertierende Verstärker einen gemeinsamen Emitter- oder gemeinsamen Eingangsverstär­ kertransistor Tn mit einer Sourcestromlast Isource aufweist, wie in Fig. 6A dargestellt oder entsprechend von komplemen­ tären Transistoren Tp und Tn gebildet wird, wie in Fig. 6B dargestellt. (Jede der Fig. 6A und 6B stellt beispielhaft Schaltkreise mit zwei aufeinanderfolgenden Stufen der Kaska­ denanordnung von invertierenden Verstärkern dar.)
Sind der Verstärker und die Belastungsparameter bekannt, kann man ein wie in Fig. 5 gezeigtes System konstruieren, welches symmetrische Signalverläufe erzeugen wird, wie in Fig. 1 dargestellt.
Die Signalverläufe der Fig. 1A-1E entsprechen den Signa­ len, wie sie an den Verbindungen A-E in Fig. 5 auftreten. In den Fig. 1B und 1D ist mit den horizontalen gestrichel­ ten Linien beabsichtigt, die Schwellpotentiale der aufeinan­ derfolgenden invertierenden Verstärkerstufen zu zeigen (d. h., die Mindestspannung die erforderlich ist, um die ge­ meinsamen Quellverstärkertransistoren Tn (Fig. 6A) in den leitenden Zustand zu steuern).
An dem durch einen vertikalen Pfeil gekennzeichneten Zeit­ punkt, wenn beispielsweise das in Fig. 1B dargestellte Po­ tential das Schwellpotential kreuzt, wechselt der folgende invertierende Verstärker den Zustand. Da dieser Verstärker nicht kapazitiv belastet ist, wechselt der Zustand relativ schnell und restauriert dadurch die Form des Taktsignals.
Die Erfinder haben herausgefunden, daß die asymmetrische An­ ordnung der abwechselnd kapazitiv belasteten und unbelas­ teten Verstärkerstufen Systemprobleme schafft, die sich aus dem Erzeugen der asymmetrischen Taktsignale ergeben, d. h. Taktsignalformen, die mit beträchtlichen 50 Prozent des Ar­ beitszyklusses nicht übereinstimmen.
Das erste Problem, das sich ergibt, resultiert aus dem Um­ stand, daß sich die Asymmetrie der Taktsignalform aufsum­ miert und dadurch die Anzahl der Verzögerungsstufen, die kaskadiert werden kann, begrenzt wird. Das kann die Dimensionierung in Verbindung mit dem Auswählen der erforder­ lichen Anzahl von Stufen zum Bereitstellen der gewünschten Phasenauflösung während einer Taktperiode bedeutend erschwe­ ren. Ein zweites Problem, das sich ergibt, ist, daß üblicher Weise die Taktphase wie ein Ausgangstaktsignal ausgewählt wird, das periodisch zum Phasenorientierungsprozeß wechseln soll. Hinzu kommt, daß es üblich ist gleichzeitig den Aus­ gangstakt und sein Komplement in einem System zu verwenden. In diesem Fall führt die respektive Wahl der Übergänge des Ausgangssignals und seines Komplementwechsels aufgrund der Wechsel im Arbeitszyklus für andere Taktphasen zu vorprogram­ mierten Systemzeitproblemen.
Die asymmetrischen Taktimpulse ergeben sich aus den folgen­ den Gründen. Es wird davon ausgegangen, daß die invertieren­ den Verstärker zum Bereitstellen symmetrischer Signalformen, wie in Fig. 1 dargestellt, ausgelegt sind. Tatsächlich wird die Dimensionierung nur für eine begrenzte Anzahl von zum Beispiel Umweltbedingungen oder Bauelementeherstellungspara­ metern zutreffend sein. Wenn die Konstruktionsbedingungen verletzt oder ausgedehnt werden, werden sich die Systemeigen­ schaften ändern. Ein zum Beispiel angenommenes Überschreiten der Arbeitstemperatur des Schaltkreises führt zu einem 50%igem Verringern der Anstiegszeit an den Ausgangsleitun­ gen der invertierenden Verstärker. (Zugegeben daß eine ange­ nommene 50%ige Änderung in der Anstiegzeit eine Übertrei­ bung ist, aber sie ist für die Darstellungsabsicht zweckmä­ ßig).
Normaler Weise werden die Parameteränderungen beträchtlich geringer sein, wie aber auch immer, weil der Effekt kummul­ ativ ist, wird bereits eine geringfügige Parameteränderung bedeutend die Schaltungseigenschaft in einem Schaltkreis mit beispielsweise 12 oder mehr Stufen ändern.
Erwähnt seien die Fig. 2A-2F, die den Effekt illustrie­ ren. Diese Signalformen sind von einem ähnlichen Schalt­ kreis, der die Signalformen der Fig. 1 erzeugt, zu erwar­ ten, wenn die Verstärkeranstiegsseiten um 50% verringert sind (alle anderen Parameter bleiben die Gleichen).
Vergleicht man die Fig. 1C und 2C wird deutlich, daß auf­ grund der schnelleren Anstiegszeit Umschaltungen für die Ge­ räte unter Voraussetzung der Fig. 2C entsprechenden Signal­ formen früher auftreten, folglich tritt die fallende Flanke des Fig. 2C entsprechenden Signalverlaufes vor der fallen­ den Flanke des Fig. 1C entsprechenden Signalverlaufes auf. Die korrespondierenden ansteigenden Flanken der den Fig. 1C und 2C entsprechenden Signalverläufe treten zu ähnlichen Zeitpunkten auf. Das hat die Wirkung, daß der relativ negati­ ve Anteil des 2C-Signalverlaufes breiter ist, als der ver­ hältnismäßig negative Anteil des Fig. 1C entsprechenden Si­ gnalverlaufes und der relativ positive Anteil des Fig. 2C entsprechenden Signalverlaufs ist schmaler als der von Fig. 1C. Während der Signalverlauf gemäß Fig. 1C symmetrisch ist, ist es der Signalverlauf von Fig. 2C nicht. Beim weite­ ren Betrachten der Signalverläufe vom Fig. 2C darstellenden Ausgangssignal des zweiten invertierenden Verstärkers in der Kaskadenanordnung bis zum in Fig. 2F dargestellten Aus­ gangssignal des fünften invertierenden Verstärkers in der Anordnung wird deutlich, daß der Signalverlauf zunehmend stärker unsymmetrisch wird (vergleiche die in der Zeichnung dargestellten Zeitabschnitte t1 und t2).
Die dargestellte Asymmetrie kann aus einer Anzahl von Grün­ den auftreten, die bestehen: in einer temperaturabhängigen Veränderung der Anstiegzeiten; einer temperaturbedingten Än­ derung im Schwellwert; (wenn die Anordnung auf einem inte­ griertem Schaltkreis unter Verwendung von Metalloxid-Halblei­ terkapazitäten realisiert ist) eine vom Substratpotential abhängige Änderung der Kapazität, um nur einige zu nennen.
Die vorliegende Erfindung beseitigt die zuvor beschriebenen Mängel und enthält eine Kaskadenanordnung von invertierenden Verstärkern zum Erzeugen einer Anzahl phasenverschobener Taktimpulse, die insbesondere dafür vorgesehen ist, den Ar­ beitszyklus der Originaltaktimpulse aufrechtzuerhalten. Eine Kapazitive Last mit äquivalentem Kapazitätswert wird hierzu an die Ausgangsleitung eines jeden der invertierenden Ver­ stärker in der Kaskadenanordnung angeschlossen. Ein Ausgangs­ anschluß ist dabei mit der Ausgangsleitung eines jeden ande­ ren invertierenden Verstärkers verbunden, deren Anschlüsse zu einem Multiplexerschaltkreis geführt sind. Eine simulier­ te Last, die den Ladezustand des Ausgangsanschlusses von je­ dem anderen invertierenden Verstärker nachbildet, ist an der Ausgangsleitung der invertierenden Verstärker angeschlossen.
In einem Ausführungsbeispiel zum näheren Erläutern der Erfin­ dung zeigen die Zeichnungen:
Fig. 1A-1F, 2A-2F, 3A-3F und 4A-4F Signalformdarstellungen,
Fig. 5 Teilblockdiagramm eines bekannten Systems zum Erzeugen eines phasenverschobenen Taktsignals,
Fig. 6A und 6B graphische Darstellungen der entsprechenden Formen invertierender Verstärker, die kaskadenförmig zum Erzeugen verzögerter Takt­ signale verbunden sein könnten,
Fig. 7 einen Blockabschnitt und Teilansicht des Schaltkreises, der die Erfindung zum Erzeugen eines phasenverschobenen Taktsignales verkörpert,
Fig. 8A und 8B Bilddarstellungen der Querschnitte von alternativen Kondensatorstrukturen, die zum Rea­ lisieren der kapazitiven Lasten in Fig. 7 ent­ sprechenden Geräten verwendet werden können.
Ausgangspunkt bilden Fig. 7, die ein Ausführungsbeispiel der Erfindung darstellt und die in Fig. 3 und 4 dargestell­ ten Signalverläufe. Fig. 7 zeigt einen Abschnitt von einem Taktphasenverschiebegerät, das eine Anordnung 10 von kaska­ denförmig verbundenen invertierenden Verstärkern von der in Fig. 6A dargestellten Art erhält, deren jede Stufe aus ei­ nem gewöhnlichen Sourcetransitor T und einer Sourcestromlast I besteht. Das Ausgangssignal von jeder Stufe ist an der Ver­ bindung zwischen dem Transistor und der Sourcestromlast ver­ fügbar. Eine übereinstimmend festgelegte Kapazität Cp ist am Ausgangsanschluß jeder Stufe angeschlossen.
Analog sind Trennverstärker INV1, INV2, INV3 an den Ausgangs­ leitungen jedes zweiten der invertierenden Verstärker der Kaskadenanordnung 10 angeschlossen. Diese Trennverstärker formen die jeweils angelegten Taktphasen und führen sie ei­ nem n auf Eins Multiplexer zu. Den Trennverstärkern INV1, INV2, INV3 ähnliche Trennverstärker DINV1, DINV2, DINV3 sind entsprechend an den Ausgangsanschlüssen der dazwischenliegen­ den invertierenden Verstärker der Kaskadenanordnung angekop­ pelt. Jede invertierende Verstärkerstufe der Kaskadenanord­ nung 10 ist ähnlich dieser belastet. Da jeder invertierende Verstärker ähnlich belastet ist, werden sie ähnliche Aus­ gangssignalformen hervorrufen, wie beispielsweise die in den Fig. 3B-3F dargestellten Signalformen. (Vergleiche die entsprechend von den Ausgangspotentialen an den Ausgängen B-F hervorgerufenen Signalformen bezüglich der Eingangssi­ gnalform entsprechend Fig. 3A, die am Anschluß A in Fig. 7 angelegt ist.) Die Anstiegs- und Abfallzeiten der Signalflan­ ken der Fig. 3B-3F sind eine Funktion der konstruktiven Ausführung, wenn alle invertierenden Verstärker in der Kaska­ denanordnung der Fig. 7 ähnlich sind und ähnlich belastet werden, wodurch ein weit größerer Spielraum beim Auswählen der Anstiegs- und Abfallzeiten als für eine Ausführung mit einem Fig. 5 ähnlichen Schaltkreis erreicht wird.
Die Signalformen gemäß Fig. 3 entsprechen den übereinstim­ mend gewünschten Ausgangssignalen für eine Reihe von Kon­ struktionsparametern bei denen die festgelegte Periode der aufeinanderfolgenden Taktphasenausgaben exakt konstant bleibt.
Die Signalformen der Fig. 4 entsprechen den jeweiligen Takt­ phasen für die Schaltlogik der Fig. 7, wobei aufgrund eini­ ger, z. B. Bauelementeveränderungen, die Anstiegszeiten sich von den Dimensionierungsparametern um 50 Prozent unterschei­ den. Aus den Signalformen der Fig. 4 ist ersichtlich (Fig. 4B), daß die festgelegte Periode von Taktphasen, die vom er­ sten invertierenden Verstärker ausgeht, hinsichtlich der Ein­ gangssignalform (Fig. 4A) etwas verändert ist, jedoch die festgelegte Periode der Taktphasen von den aufeinanderfolgen­ den Stufen wie gewünscht konstant bleibt. Das resultiert dar­ aus, daß jede Stufe über ähnliche Treiber- und Lastparameter verfügt.
Entsprechend Fig. 7 sind die Trennverstärker DNIV an einer Decoderlogik 14 angeschlossen, in der ein Kontrollsignal zum Auswählen desjenigen der kaskadierten invertierenden Verstär­ kerstufen erzeugt wird, die einen Taktphasenübergang auf­ weist, der einem Übergang eines Referenzsignals REF am näch­ sten kommt. Das Kontrollsignal wird für den n auf Eins Multi­ plexer 20 verwendet, um eine einzelne, von den Trennverstär­ kern INVi bereitgestellte Taktphase auszuwählen. Eine andere Möglichkeit besteht darin, die Ausgangsanschlüsse der Trenn­ verstärker DINVi unverbunden zu lassen und die Decoder/Aus­ wahlfunktion im Element 20, wie beispielsweise im US Patent 48 14 879 dargestellt, vorzusehen. In diesem Fall dienen die Trennverstärker DINVi nur zum zur Verfügung stellen einer einheitlichen Last für die dazwischenliegenden invertieren­ den Verstärkerstufen.
Es wird davon ausgegangen, daß die Trennverstärker INVi für die invertierenden Verstärkerstufen der Fig. 6, die einen gewöhnlichen, an einer Sourcestromlast angeschlossenen Sou­ rceverstärkertransistor enthalten, im Aufbau ähnlich sind. Die Eingangsimpedanz solch eines Trennverstärkers entspricht in Wesentlichen der Gate-Kapazität des Transistor Tn. Wenn davon ausgegangen wird, daß zwischen dem Ausgang und Eingang solch eines Trenners wenig oder keine Rückkopplung besteht, dann brauchen die Trennverstärker DINVi genaugenommen nur den Transistor Tn enthalten, um eine Eingangskapazität zur Verfügung zu stellen, die der Eingangskapazität der Trennver­ stärker INVi entspricht. Wenn andererseits die Trennverstär­ ker das Auftreten einer erheblichen Rückkopplung des Ausgan­ ges auf den Eingang erwarten lassen, dann ist es notwendig, daß die Trennverstärker DINVi ähnlich zu den Verstärkern INVi vorgesehen werden.
Es ist auch denkbar, daß die Trennverstärker INVi und DINVi nicht Verstärker im eigentlichen Sinn aber zum Beispiel sol­ che Logikgatter wie Und- oder Oder-Gatter, bistabile Bauele­ mente wie Flip-Flops, Schmitt-Trigger usw. sind. Die Trenn­ verstärker DINVi müssen nur genügend Schaltungselemente auf­ weisen, die zum Nachbilden der Eingangsimpedanz der Trennver­ stärker INVi notwendig sind.
Es wird dafür vorteilhaft eine Schaltungsentwicklung bevor­ zugt, wie sie beispielhaft in Fig. 7 die invertierenden Ver­ stärker darstellt und die mit anderen invertierenden Verstär­ kern, wie zum Beispiel den in Fig. 6B dargestellten ausge­ führt wird.
Die Schaltung der Fig. 7 wird üblicher Weise als Teil eines integrierten Schaltkreises realisiert. In diesem Fall können die Kondensatoren Cp vorteilhaft unter Verwendung einer in den Fig. 8A und 8B dargestellten Sandwich-Stuktur reali­ siert werden.
Fig. 8A zeigt einen Abschnitt eines auf einem integrierten Schaltkreis ausgebildeten Kondensators, der aus einem Halb­ leitersubstrat SUB besteht, über das nacheinander eine erste isolierende Schicht OXIDE 1, ein polysiliconer Leiter POLY, eine zweite isolierende Schicht OXIDE 2, ein erster metalli­ scher Leiter Metall 1, eine dritte isolierende Schicht OXIDE 3 und ein zweiter metallischer Leiter METAL 2 aneinanderge­ reiht sind. Eine Kapazität bildet der Leiter METAL 1 sowohl mit dem Leiter METAL 2 als auch mit dem Leiter POLY. Der Lei­ ter METAL 2 ist an einer positives Potential führenden Quel­ le V+ angeschlossen und kann der Versorgungsbus V+ sein.
Der Leiter POLY ist mit Erdpotential verbunden und kann die Masseleitung sein. Die Leiter METAL 2 und POLY bilden eine Platte des Kondensators und der Leiter METAL 1 bildet die zweite Platte Cp, die mit dem Außenanschluß des invertieren­ den Verstärkers verbunden ist. Beachtenswert ist in dieser Anordnung, daß der Kapazitätswert durch das Halbleitersub­ strat überhaupt nicht beeinflußt wird. Weiterhin wird die Kapazität von zwei parallelen Kondensatoren gebildet, wo­ durch weniger Parameterschwankungen beim Herstellungsprozeß auftreten. Drittens führt diese Konstruktion dadurch, daß der Kondensator vom vorhandenen Versorgungsbus ge­ bildet werden kann, zu einem kompakten Schaltungsaufbau.
Fig. 8B zeigt eine alternative Anordnung zum Verbinden der jeweiligen Leiter, um eine integrierte Schaltungskapazität zu bilden.
In den Ansprüchen sind unter dem Ausdruck Trennverstärker auch Verstärker enthaltende Logikinverter, Logikgatter, bistabile Bauelemente und andere Schaltkreise relativ hoher Signalverstärkung zu verstehen.

Claims (4)

1. Anordnung zum Erzeugen eines phasenverschobenen Taktsi­ gnals, mit einem Takteingangsanschluß zum Anlegen eines Taktsignals, einer Anzahl von ähnlich invertierenden Verstärkern, von denen jeder Eingangs- und Ausgangsan­ schlüsse aufweist, wobei die Verstärker in Kaskade ver­ bunden sind, der Eingangsanschluß des allerersten Ver­ stärkers der kaskadenförmig verbundenen Verstärker mit dem Takteingangsanschluß verbunden ist, mit Signalselek­ tionsmitteln, die eine Anzahl von Eingangsanschlüssen und einen Ausgangsanschluß zum Bereitstellen des phasen­ verschobenen Taktsignals mit einer Anzahl von Trennver­ stärkermitteln, von denen jedes einen eine Impedanz auf­ weisenden Eingangsschluß und entsprechende Ausgangsan­ schlüsse aufweist, wobei Trennverstärkermittel zwischen jeweiligen Eingangsanschlüssen der Signalselektionsmit­ tel und den Ausgangsanschlüssen der einander abwechseln­ den kaskadenförmig verbundenen Verstärker angeschlossen sind, gekennzeichnet durch: eine Anzahl von gleichwerti­ gen Kapazitäten, die zwischen den Ausgangsanschlüssen von jedem der Verstärker und einem Anschluß mit annä­ hernd konstantem Potential geschaltet sind, und einer Anzahl von Schaltungsmitteln, von denen jedes einen ei­ ne Impedanz bildenden Eingangsanschluß aufweist, welche im wesentlichen die an den Eingangsschlüssen der genann­ ten Trennverstärkermittel auftreten Impedanz nachbil­ det, wobei jeweils eines der Schaltungsmittel mit sei­ nem Eingangsanschluß an den Ausgangsanschlüssen von je­ weils dazwischenliegenden eines der invertierenden Ver­ stärker verbunden ist, die nicht mit den Trennverstär­ kermitteln verbunden sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Kapazitäten auf einem integrierten Schaltkreis mit einer Anzahl von Flächen von Leitungselementen ausgebil­ det sind, die durch isolierende Schichten entsprechend getrennt sind, eine Platte der Kapazität von einem Lei­ tungselement einer Fläche gebildet wird, das zwischen zwei Leitungselementen mit jeweils unterschiedlichen Flächen angeordnet ist und die beiden Leitungselemente eine zweite Platte der Kapazität bilden.
3. Anordnung nach Anspruch 1, bei der jeder der invertie­ renden Verstärker aus einem komplementären symmetri­ schen Metalloxid-Halbleiter-Inverter-Schaltkreis be­ steht, jeder der Trennverstärker aus einem komplementä­ ren symmetrischen Metalloxid-Halbleiter-Inverter-Schalt­ kreis besteht und ferner dadurch gekennzeichnet ist, daß jedes der besagten Schaltungsmittel von einem kom­ plementären symmetrischen Metalloxid-Halbleiter-Inver­ ter-Schaltkreis gebildet wird.
4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß jedes der Anzahl der Schaltungsmittel einen Ausgangsan­ schluß aufweist und daß die Anordnung weiter enthält: Decodermittel mit einer Anzahl von Eingangsanschlüssen, die mit den Ausgangsanschlüssen der Schaltungsmittel entsprechend verbunden sind und auf ein Referenzsignal zum Erzeugen eines Kontrollsignals ansprechen, welches Schaltungsmittel anzeigt, die an ihrem jeweiligen Aus­ gangsanschluß einen Signalwechsel ermitteln, der inner­ halb eines Signalwechsels des Referenzsignals auftritt und Mittel zum Koppeln des Kontrollsignals mit den Si­ gnalselektionsmitteln aufweist.
DE4126119A 1990-08-13 1991-08-07 Anordnung zum Erzeugen phasenverschobener Taktsignale Expired - Fee Related DE4126119C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/566,182 US5066868A (en) 1990-08-13 1990-08-13 Apparatus for generating phase shifted clock signals

Publications (2)

Publication Number Publication Date
DE4126119A1 true DE4126119A1 (de) 1992-02-20
DE4126119C2 DE4126119C2 (de) 2002-01-31

Family

ID=24261848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4126119A Expired - Fee Related DE4126119C2 (de) 1990-08-13 1991-08-07 Anordnung zum Erzeugen phasenverschobener Taktsignale

Country Status (5)

Country Link
US (1) US5066868A (de)
JP (1) JP3447065B2 (de)
KR (1) KR100187912B1 (de)
DE (1) DE4126119C2 (de)
GB (1) GB2250391B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241220A (en) * 1985-11-15 1993-08-31 Karlock James A Phase shifting circuit utilizing a transistor, a capacitor, and a diode
GB9117635D0 (en) * 1991-08-15 1991-10-02 British Telecomm Phase shifter
US5414308A (en) * 1992-07-29 1995-05-09 Winbond Electronics Corporation High frequency clock generator with multiplexer
TW255052B (de) * 1992-11-03 1995-08-21 Thomson Consumer Electronics
FR2699023B1 (fr) * 1992-12-09 1995-02-24 Texas Instruments France Circuit à retard commandé.
US5281927A (en) * 1993-05-20 1994-01-25 Codex Corp. Circuit and method of controlling a VCO with capacitive loads
US5428626A (en) * 1993-10-18 1995-06-27 Tektronix, Inc. Timing analyzer for embedded testing
US5533072A (en) * 1993-11-12 1996-07-02 International Business Machines Corporation Digital phase alignment and integrated multichannel transceiver employing same
US5426382A (en) * 1994-05-03 1995-06-20 Motorola, Inc. Complementary logic recovered energy circuit
US5781055A (en) * 1996-05-31 1998-07-14 Sun Microsystems, Inc. Apparatus and method for instantaneous stretching of clock signals in a delay-locked loop multi-phase clock generator
KR20000040725A (ko) * 1998-12-19 2000-07-05 김영환 위상 제어회로
US20050131368A2 (en) 2003-03-04 2005-06-16 Diaperoos, Llc Vacuum-packed diaper
KR100543465B1 (ko) 2003-08-04 2006-01-20 고려대학교 산학협력단 지연된 클록 신호를 발생하는 장치 및 방법
TWI223744B (en) * 2003-12-10 2004-11-11 Realtek Semiconductor Corp Method of storage device read phase auto-calibration and related mechanism
KR100596435B1 (ko) * 2003-12-17 2006-07-05 주식회사 하이닉스반도체 어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치
KR100943342B1 (ko) 2009-10-09 2010-02-19 주식회사 바이콤 디지털 증폭기의 클럭신호에 동기된 스위칭 파워 서플라이의 클럭신호 발생장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011737A (de) * 1973-06-04 1975-02-06
DE3165323D1 (en) * 1981-03-06 1984-09-13 Itt Ind Gmbh Deutsche Delay circuit with integrated insulated-layer field-effect transistor for digital signals, and application of the same to colour television receivers
JPS5936405A (ja) * 1982-08-23 1984-02-28 Mitsubishi Electric Corp 入力増幅回路
JPS60111391A (ja) * 1983-11-21 1985-06-17 Nec Corp 半導体出力回路
JPS60204121A (ja) * 1984-03-29 1985-10-15 Fujitsu Ltd 位相同期回路
US4675612A (en) * 1985-06-21 1987-06-23 Advanced Micro Devices, Inc. Apparatus for synchronization of a first signal with a second signal
US4799220A (en) * 1987-02-19 1989-01-17 Grumman Aerospace Corporation Dynamic system for testing an equipment
US4814879A (en) * 1987-08-07 1989-03-21 Rca Licensing Corporation Signal phase alignment circuitry
US4970507A (en) * 1989-03-17 1990-11-13 Gte Laboratories Incorporated Broadband switching matrix for delay equalization and elimination of inversion

Also Published As

Publication number Publication date
KR920005474A (ko) 1992-03-28
KR100187912B1 (ko) 1999-06-01
GB9117131D0 (en) 1991-09-25
JP3447065B2 (ja) 2003-09-16
GB2250391B (en) 1994-08-24
DE4126119C2 (de) 2002-01-31
GB2250391A (en) 1992-06-03
US5066868A (en) 1991-11-19
JPH04245714A (ja) 1992-09-02

Similar Documents

Publication Publication Date Title
DE4126119C2 (de) Anordnung zum Erzeugen phasenverschobener Taktsignale
DE3490015C2 (de)
DE3839888C2 (de)
DE4125387A1 (de) Verfahren und generatorschaltung zur analogen zeitsteuerung
DE102005024648B4 (de) Elektrische Schaltung zum Messen von Zeiten und Verfahren zum Messen von Zeiten
DE2553517B2 (de) Verzögerungsschaltung mit Feldeffekttransistoren
DE19531748A1 (de) Spannungsgesteuerter Oszillator
DE3050199C2 (de) Logikschaltung
DE19531962A1 (de) Taktsignalverteilerschaltung
DE3708499A1 (de) Digitale gegentakt-treiberschaltung
DE19912967A1 (de) Verzögerungsregelkreisschaltung und Steuerverfahren hierfür
DE2550107A1 (de) Schaltungsanordnung mit feldeffekttransistoren
DE2707451C2 (de) Paralleladdierwerk mit durchlaufendem Übertrag zum Addieren von wenigstens zwei aus mehreren Bits bestehenden Summanden
DE2406662B2 (de) Frequenzteilerschaltung
EP0262412A1 (de) Lastangepasster Taktgenerator in CMOS-Schaltungen
DE1474388B2 (de) Schieberegisterspeicherstufe mit feldeffekttransistoren
DE69918718T2 (de) Verfahren und vorrichtung zur verminderung von signalübertragungsverzögerungen unter verwendung vonverschiebegattern
DE10114832A1 (de) Postsiliziumverfahren zum Einstellen der Anstieg-/Abfallzeiten von Zeitsignalflanken
DE3237778A1 (de) Dynamisches schieberegister
EP0253914A1 (de) Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen
DE2910917A1 (de) Teilerschaltung
DE112004002407T5 (de) Oszillator, Frequenzvervielfacher und Prüfvorrichtung
DE102009047452A1 (de) Impulsverzögerungsschaltung und die Impulsverzögerungsschaltung aufweisender A/D-Wandler
DE1947937A1 (de) Inverter mit Isolierschicht-Feldeffekttransistoren
DE2315201A1 (de) Flip-flop-schaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee