DE4128603A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE4128603A1
DE4128603A1 DE4128603A DE4128603A DE4128603A1 DE 4128603 A1 DE4128603 A1 DE 4128603A1 DE 4128603 A DE4128603 A DE 4128603A DE 4128603 A DE4128603 A DE 4128603A DE 4128603 A1 DE4128603 A1 DE 4128603A1
Authority
DE
Germany
Prior art keywords
planar
base
engagement surface
disc
interconnection plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4128603A
Other languages
English (en)
Inventor
Jerrold L King
Jerry M Brooks
Warren M Farnworth
George P Mcgill
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE4128603A1 publication Critical patent/DE4128603A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die vorliegende Erfindung bezieht sich auf eine Halb­ leiteranordnung und betrifft das Verpacken bzw. gehäuse­ mäßige Unterbringen von Halbleiterscheibchen, wobei dieser Begriff vom Chip bis zum Wafer reicht.
Halbleiteranordnungen, die ein oder mehr Scheibchen beinhalten, erfordern typischerweise eine einzelne Verpackung bzw. gehäusemäßige Unterbringung für jedes Scheibchen, um die erforderlichen elektrischen Kontakte oder Verbinder zu schaffen, die sich mit zugehörigen gedruckten Schaltungsplatten verlöten oder anderweitig verbinden lassen. Die Suche nach neuen Verbindertypen durch die Elektronikindustrie wurde angetrieben durch den Bedarf an Verbindungen mit hoher Kontaktierungs­ flächendichte, Betrieb bei hohen Frequenzen, vermin­ derter Größe, niedrigen Kosten sowie einfacher Aus­ tauschbarkeit.
Die vorliegende Erfindung wurde bei den Bemühungen zur Neugestaltung von einreihigen Speichermodulen (single in-line memory modules oder SIMM) entwickelt. Bei solchen Modulen ist eine Mehrzahl integrierter Speicher­ schaltungen auf einem Substrat miteinander verbunden, das Leiterbahnen beinhaltet, die zu herkömmlichen Randleitern führen, welche ein Einstecken des Moduls in eine Mutterplatte in einem Computer oder eine andere spezielle Anwendung gestatten. Die derzeitigen Verpackungserfordernisse für integrierte Schaltungen beinhalten die Placierung eines Scheibchens innerhalb eines einzelnen Gehäuses mit externen Kontakten. Das Gehäuse muß sicher an einer gedruckten Schaltungs­ platte montiert werden, und die Kontakte der inte­ grierten Schaltung müssen verlötet werden, um mit den Kontaktierungsflächen, nachfolgend auch Kontaktflächen genannt, und Leiterbahnen der gedruckten Schaltungsplatte Verbindungen herzustellen.
Ein allgemeines Beispiel der derzeit verwendeten Technologie bei einreihigen Speichermodulen ist in Fig. 2 dargestellt. Eine Anzahl verpackter bzw. gehäuse­ mäßig untergebrachter integrierter Speicherschaltungen 27 ist in einer Reihe entlang einer diese tragenden, gedruckten Schaltungsplatte 13 montiert. Die Kontakte 28 der integrierten Schaltungen sind mit Leiterbahnen 29 auf der Schaltungsplatte 13 verlötet und zu einer Reihe von Randleitern bzw. am Rand befindlichen Leitern 14 geführt. Die Herstellung derartiger Module erfor­ dert nicht nur den Zusammenbau der Platte in der in Fig. 2 gezeigten Weise, sondern erfordert außerdem das Verpacken und Montieren der eigentlichen einzelnen integrierten Schaltungen. Die Herstellung eines ein­ reihigen Speichermoduls erfordert mehrere Schritte zum Verankern und Verbinden der Schaltungsanordnung der inte­ grierten Schaltungen und der Schaltungsplatte 13. Ein Ersetzen von auszutauschenden Schaltungen 27 in einer fertigen Anordung ist sowohl schwierig als auch zeitaufwendig.
Gemäß der vorliegenden Erfindung sind Halbleiter­ anordnungen geschaffen, die elektrisch anisotrop leit­ fähige elastomere Flachstücke als Teile von Zwischen­ verbindungseinrichtungen zwischen einem oder mehreren Scheibchen und einer Mehrzahl von außen zugänglichen Randleitern verwenden.
Die vorliegende Erfindung ist dabei nicht auf Anwen­ dungen für einreihige Speichermodule beschränkt und verwendet anisotrop leitfähige elastomere Flachstücke zur Bildung einer Mehrzahl elektrischer Wege zwischen einzelnen Scheibchen mit leitfähigen Kontaktflächen entlang einer Oberfläche und einer Zwischenverbindungs­ platte mit entsprechenden leitfähigen Kontaktflächen, die mit den leitfähigen Kontaktflächen des Scheibchens ausgerichtet sind. Das Scheibchen und die Zwischenver­ bindungsplatte drücken das dazwischen angeordnete Flachstück aus elastomerem Material zur Fertigstellung der gewünschten elektrischen Verbindungen zusammen. Die Zwischenverbindungsplatte kann Leiterbahnen bein­ halten, die zu herkömmlichen Randverbinderelementen führen. Der resultierende, diese Scheibchen enthaltende Modulkörper besitzt einen relativ einfachen Aufbau. Er benötigt kein Vorverpacken einzelner Scheibchen und erleichtert den Austausch von Scheibchen innerhalb eines Moduls, falls dies erforderlich wird.
Die vorliegende Erfindung läßt sich bei mehrere Chips aufweisenden Anordnungen verwenden, wobei es sich bei diesen Anordnungen um einen oder mehrere Typen von Halbleiterscheibchen handeln kann. Die Scheibchen können entweder in Form einzelner Einheiten oder in Form eines Wafers verwendet werden. In der vorliegenden Beschreibung soll der Begriff "Scheibchen" sowohl einzelne Chips, die von einem ganzen Wafer abgetrennt worden sind, als auch einen ganzen Wafer mit inte­ grierten Schaltungseinrichtungen umfasssen. Bei der vorliegenden Erfindung läßt sich eine Mehrzahl von Scheibchen mit hoher Verpackungsdichte montieren, und zwar ohne jegliches Drahtbonden, automatisches Band­ bonden oder andere herkömmliche Zwischenverbindungs­ technologien, die bei solchen Scheibchen zur Anwendung kommen. Außerdem schafft die Erfindung eine neuartige Konstruktion zum Ausrichten von Scheibchen relativ zu einer Zwischenverbindungsplatte.
Gemäß einem Gesichtspunkt der Erfindung umfaßt eine Halbleiteranordnung:
ein Scheibchen mit einer im wesentlichen planaren ersten und einer im wesentlichen planaren zweiten Angreiffläche und einer dazwischen definierten Dicke sowie mit Außenkanten, die die äußere Gestalt des Scheibchens definieren, wobei die erste Angreiffläche eine oder mehrere leitfähige Kontaktflächen aufweist;
eine Basis mit einer darin ausgebildeten Öffnung bzw. Ausnehmung mit umlaufenden Rändern, die eine zu der äußeren Gestalt des Scheibchens komplementäre Öffnungs­ form definieren, wobei die Öffnung zum Aufnehmen und Angreifen an dem Scheibchen dimensioniert ist und das Scheibchen derart innerhalb der Basisöffnung aufge­ nommen ist, daß die Öffnungsränder an den Randbe­ reichen des Scheibchens angreifen und dieses damit in einer ausgewählten Ausrichtung in einer zu der ersten planaren Angreiffläche des Scheibchens parallelen Ebene räumlich festlegen;
eine Zwischenverbindungsplatte mit wenigstens einer im wesentlichen planaren Angreiffläche, die der ersten planaren Angreiffläche des in der Basisöffnung aufge­ nommenen Scheibchens zugewandt ist, wobei auf der planaren Angreiffläche der Zwischenverbindungsplatte eine oder mehrere leitfähige Kontaktflächen und Leiterbahnen ausgebildet sind und wenigstens eine leitfähige Kontaktfläche der planaren Angreiffläche der Zwischenverbindungsplatte mit einer leitfähigen Kontaktfläche auf der ersten Angreiffläche des in der Basisöffnung aufgenommenen Scheibchens räumlich aus­ gerichtet ist;
ein Flachstück aus anisotrop leitfähigem elastomeren Material, das in Richtung seiner Dicke elektrisch leitfähig ist, wobei das Flachstück zwischen der Basis und der Zwischenverbindungsplatte zwischen der ersten Angreiffläche des Scheibchens und der Angreiffläche der Zwischenverbindungsplatte ange­ ordnet ist; und
eine an der Basis und der Zwischenverbindungsplatte angreifende Klemmeinrichtung zum Drücken von Scheibchen und Zwischenverbindungsplatte in Richtung aufeinander zu in räumlicher Ausrichtung miteinander zur Herstellung eines leitfähigen Eingriffs der wenigstens einen leit­ fähigen Kontaktfläche des Scheibchens mit der wenigstens einen leitfähigen Kontaktfläche der Zwischenverbindungs­ platte unter Zwischenschaltung des Flachstücks aus anisotrop leitfähigem elastomeren Material.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen bevorzugter Ausführungsbeispiele noch näher erläutert. In den Zeichnungen zeigen:
Fig. 1 eine auseinandergezogene schematische Perspek­ tivansicht der grundlegenden Elemente einer Ausführungsform der Erfindung;
Fig. 2 eine schematische Draufsicht auf einen eingangs erläuterten einreihigen Speichermodul des Standes der Technik;
Fig. 3 eine auseinandergezogene Perspektivansicht eines gemäß der Lehre der vorliegenden Erfin­ dung gebildeten einreihigen Speichermoduls;
Fig. 4 eine auseinandergezogene Seitenansicht des einreihigen Speichermoduls der Fig. 3;
Fig. 5 eine vergrößerte Querschnittsansicht des zusammengebauten einreihigen Speichermoduls entlang der Linie 5-5 der Fig. 3;
Fig. 6 eine auseinandergezogene Perspektivansicht eines zweiten Ausführungsbeispiels der Erfindung;
Fig. 7 eine vergrößerte Querschnittsansicht des zusammengebauten Bauteils der Fig. 6 entlang der Linie 7-7 in Fig. 6;
Fig. 8 eine Seitenansicht eines dritten Ausführungs­ beispiels in dessen zusammengebautem Zustand;
Fig. 9 eine Draufsicht auf die Konstruktion der Fig. 8;
Fig. 10 eine Schnittansicht entlang der Linie 10-10 in Fig. 8;
Fig. 11 eine Draufsicht auf einen Wafer mit integrierter Wafereinteilung;
Fig. 12 eine vergrößerte, auseinandergezogene, fragmen­ tarische Schnittansicht unter Darstellung der Hauptelemente der Halbleiteranordnung der Fig. 1;
Fig. 13 eine vergrößerte, auseinandergezogene, fragmen­ tarische Schnittansicht unter Darstellung der Hauptelemente der Halbleiteranordnung der Fig. 1, jedoch in einer weniger starken Vergrößerung als in Fig. 12;
Fig. 14 eine vergrößerte Draufsicht auf ein einzelnes Scheibchen und eine Basisplatte, die in die Anordnung der Fig. 1, 12 und 13 integriert sind; und
Fig. 15 eine vergrößerte fragmentarische Schnittansicht eines speziellen Bereichs der auseinanderge­ zogenen Ansichten der Fig. 1, 12 und 13.
Die vorliegende Erfindung wird nun in ihren Grundzügen unter Bezugnahme auf die Fig. 1 und 12 bis 15 be­ schrieben, in denen die Hauptelemente einer erfin­ dungsgemäßen Anordnung schematisch dargestellt sind. Die in diesen Zeichnungen dargestellte verpackte bzw. gehäusemäßig untergebrachte Halbleiteranordnung ist um ein Scheibchen 10 herum ausgebildet, das eine im wesentlichen planare erste und eine im wesentlichen planare zweite Angreiffläche 60 bzw. 61 (Fig. 13 und 14) aufweist und dazwischen eine definierte Dicke besitzt. Das Scheibchen 10 besitzt Außenkanten 62, die den Außenumriß des Scheibchens definieren. Bei dem dargestellten Ausführungsbeispiel handelt es sich bei der äußeren Gestalt um ein Quadrat bzw. Rechteck. Die erste Angreiffläche 60 beinhaltet eine oder mehrere leitfähige Kontaktflächen, wobei in den Fig. 12 bis 15 aus Gründen der Klarheit nur eine leitfähige Kontaktfläche 12 dargestellt ist. Bei dem Scheibchen 10 kann es sich um einen beliebigen gewünschten Typ eines Halbleiterscheibchens handeln. Es kann auch eine einzelne Einheit sein. In üblicherer Weise beinhaltet die verpackte Anordnung jedoch eine Mehrzahl von Scheibchen 10, die entweder miteinander identisch sein können oder eine Anzahl verschiedener integrierter Schaltungen und/oder Bauteile und/oder Formgebungen umfassen können.
Das Scheibchen 10 ist innerhalb eines Halterungs­ gehäuses bzw. einer Basis 11 untergebracht, in dem bzw. der eine entsprechende Öffnung 63 ausgebildet ist. Die Basisöffnung 63 besitzt an ihrem Rand um­ laufende Ränder 64 (Fig. 13 und 14), die eine Form­ gebung der Öffnung 63 definieren, welche zu der durch die Kanten 62 des Scheibchens 10 definierten äußeren Formgebung des Scheibchens 10 komplementär ist. Die Öffnungsränder 64 sind in Fig. 12 aufgrund des Ausmaßes der Vergrößerung nicht sichtbar. Die Öffnung 63 ist außerdem zum satt anliegenden Aufnehmen und Angreifen an dem Scheibchen 10 dimensioniert. Genauer gesagt ist das Scheibchen 10 innerhalb der Basisöffnung 63 derart aufgenommen, daß die Öffnungsränder 64 an den Kanten 62 des Scheibchens 10 angreifen, um das Scheibchen 10 in einer ausgewählten Ausrichtung in einer parallel zu der ersten planaren Angreif­ fläche 60 des Scheibchens verlaufenden Ebene räumlich festzulegen. Bevorzugterweise ist der Sitz bzw. die Passung zur Aufnahme des Scheibchens gerade aus­ reichend groß, jedoch ausreichend eng, um eine nennens­ werte Bewegung des Scheibchens 10 innerhalb der Öffnung 63 zu verhindern.
Genauer gesagt beinhaltet die Basis 11 eine erste planare Angreiffläche 70 und eine in die entgegenge­ setzte Richtung weisende zweite planare Angreiffläche 72. Die Basisöffnung 63 ist in Form einer Aussparung ausgebildet, die von der ersten planaren Angreif­ fläche 70 aus in die Basis 11 eingeformt ist. Die Aussparung besitzt eine planare Aussparungsgrund­ fläche 75 (Fig. 13), die eine Aussparungs- bzw. Öffnungstiefe definiert, die der Dicke des Scheibchens 10 im wesentlichen entspricht, wie dies in Fig. 15 zu sehen ist. Das Scheibchen 10 ist innerhalb der Aus­ sparung bzw. Öffnung 63 derart aufgenommen, daß die zweite planare Angreiffläche 61 in Anlage an der planaren Aussparungsgrundfläche 75 aufgenommen ist und die erste planare Angreiffläche 60 des Scheibchens 10 im wesentlichen koplanar mit der ersten planaren Angreiffläche 70 der Basis 11 ist, wie dies in Fig. 15 gezeigt ist.
Außerdem beinhaltet die verpackte Halbleiteranordnung eine Zwischenverbindungsplatte 15. Die Platte 15 besitzt eine im wesentlichen planare erste und eine im wesent­ lichen planare zweite Angreiffläche 66 bzw. 67, die in entgegengesetzte Richtungen weisen. Die erste planare Angreiffläche 66 weist in Richtung auf die erste planare Angreiffläche 60 des in der Basisöffnung 63 aufgenommenen Scheibchens 10. Außerdem besitzt die erste planare Angreiffläche 66 der Platte 15 in Fig. 1 dargestellte Flächenbereiche 69, die relativ zu den Scheibchen 10 räumlich ausgerichtet sind. Die Flächen­ bereiche 69 besitzen eine oder mehrere leitfähige Kontaktflächen 16 sowie zugehörige Leiterbahnen 17. Wie aus den Zeichnungen zu sehen ist, ist die betreffende leitfähige Kontaktfläche 16 der Fig. 1 auf der planaren Angreiffläche 66 der Platte 15 mit der leitfähigen Kontaktfläche 12 auf der ersten Angreiffläche 60 des in der Öffnung 63 aufgenommenen Scheibchens 10 räumlich ausgerichtet. Die Leiterbahnen 17 können von einem Flächenbereich zu einem weiteren Flächenbereich oder zu Eingangs-/Ausgangs-Verbindungen in Form eines herkömmlichen Musters von Randverbindern 18 führen, wie sie in Fig. 1 dargestellt sind. Bereiche der Leiterbahnen 17 können von einer Schicht aus elektrisch isolierendem Material 19 (Fig. 12) bedeckt sein, um Kurzschlüsse entlang ihrer jeweiligen Erstreckungs­ bahnen zu verhindern.
Zwischen dem Scheibchen 10 und der Platte 15 ist ein Flachstück aus anisotrop leitfähigem elastomeren Material angeordnet, das allgemein mit dem Bezugs­ zeichen 20 bezeichnet ist. Das elastomere Flachstück 20 ist ein im Handel erhältliches Produkt. Es ist in Richtung seiner Dicke elektrisch leitfähig und in Richtung seiner Breite und seiner Länge nicht-leit­ fähig. Diese Art von Material ist als "elastomere Zwischenverbindung mit Einachsen-Leitfähigkeit" (elastomeric single axis conductive interconnect oder ECPI) allgemein bekannt. Ein Beispiel für ein ge­ eignetes Zwischenverbindungsmaterial zwischen dem Scheibchen 10 und der Platte 15 ist im Journal of Applied Physics vom 15. November 1988, Seiten 6008 bis 6010, in einem Artikel mit dem Titel "New, Z­ direction Anisotropically Conductive Composites" von Jin et al beschrieben, wobei dieser Artikel durch Bezugnahme zum Bestandteil der vorliegenden Offenbarung gemacht wird. Anstatt des speziell beschriebenen Materials können jedoch auch andere zur Verfügung stehende Materialien mit äquivalenten Leitfähigkeits­ eigenschaften verwendet werden.
Bei dem dargestellten Ausführungsbeispiel ist das elastomere Flachstück 20 aus zueinander parallelen Säulen aus leitfähigen Kugeln 25 gebildet, wobei diese Säulen durch ein elastomeres Isoliermaterial 26 von­ einander getrennt sind, wie dies in Fig. 12 zu sehen ist. Jede Säule bzw. Kette von Kugeln 25 bildet eine leitende Bahn durch das Isoliermaterial 26, um z. B. die leitfähige Kontaktfläche 12 mit der leitfähigen Kontaktfläche 16 elektrisch zu verbinden. Die Dichte der Säulen aus Kugeln 25 sollte derart ausgelegt sein, daß sich mehrere leitende Bahnen zwischen jedem Paar räumlich miteinander ausgerichteter Kontakt­ flächen 12, 16 ergeben.
Weiterhin ist eine Klemmeinrichtung zum Angreifen an der Basis 11 und der Zwischenverbindungsplatte 15 vorgesehen, um die Scheibe 10 und die Platte 15 in räumlicher Ausrichtung aufeinander zu zu drücken, um die wenigstens eine leitfähige Kontaktfläche 12 des Scheibchens 10 durch das Flachstück 20 aus anisotrop leitfähigem elastomeren Material hindurch mit der wenigstens einen leitfähigen Kontaktfläche 16 der Zwischenverbindungsplatte 15 in leitfähigen Eingriff zu bringen. Dies heißt mit anderen Worten, daß das elastomere Flachstück 20 zwischen dem Scheibchen 10 und der Platte 15 vorzugsweise zusammengedrückt wird, um geringfügigen Oberflächenschwankungen der damit in Berührung tretenden, jeweils zugewandt gegenüber­ liegenden Flächen Rechnung zu tragen. Die resultie­ rende elektrische Verbindung bzw. Verbindungen führt über die Leiterbahnen 17 zu den Randleitern 18, die sich unter Verwendung herkömmlicher Verbinder­ technologie an einer externen Schaltungsplatte oder anderen nicht gezeigten elektronischen Gerätschaften anbringen lassen. Bei dem dargestellten Ausführungs­ beispiel beinhaltet die Klemmeinrichtung ein Paar starrer äußerer Stützplatten bzw. Spannplatten 22. Die eine Platte 22 liegt auf der planaren Angreif­ fläche 67 der Zwischenverbindungsplatte 15, und die andere Platte 22 liegt auf der planaren Angreiffläche 72 der Basis 11. Eine Einrichtung zum Drücken der Platten 12 nach innen relativ zueinander könnte in Form von Schrauben oder anderen Klemmitteln vorge­ sehen sein, wie sich dies aus der Beschreibung der weiteren Ausführungsbeispiele noch deutlicher ergibt.
Die Fig. 3 bis 5 veranschaulichen eine Anwendung der Erfindung bei der Herstellung elektronischer Speicher aus einreihigen Speichermodulen. Solche Module ver­ wendet man als Speicherausbauplatten bei PC′s. Sie beinhalten eine Mehrzahl von Speicherschaltungen, die auf einer Trägerschaltungsplatte zur Anbringung an einer Mutterplatte mittels herkömmlicher Randleiter ange­ bracht sind. Ein erfindungsgemäß ausgebildeter ein­ reihiger Speichermodul beinhaltet z. B. eine Basis­ platte 36, die der zuvor beschriebenen Zwischenver­ bindungsplatte entspricht, sowie eine darüber liegende Druckplatte 30 mit darin ausgebildeten vertieften Öffnungen 37, wobei die Druckplatte 30 der zuvor beschriebenen Basis entspricht. Die Druck­ platte 30 überdeckt die gesamte Basisplatte 36 mit Ausnahme eines Randbereichs derselben, so daß die auf der Basisplatte 36 ausgebildeten Randleiter 34 für die Verbindung mit einer zugehörigen Schaltungs­ platte oder einem herkömmlichen Verbinder (nicht gezeigt) freiliegen. Ein Reihe von Scheibchen 31, die gewünschte Speicherschaltungskomponenten enthalten, lassen sich individuell innerhalb der komplementären Aussparungen 37 aufnehmen, die längs der einen Angreif­ fläche der Druckplatte 30 ausgebildet sind. Die zwischengeordnete elastomere Zwischenverbindung ist mit dem Bezugszeichen 33 bezeichnet. Mittels nicht gezeigter, geeigneter Befestigungsglieder kann man die Druckplatte 30 und die Basisplatte 36 derart zusammenfügen, daß auf die Zwischenverbindung 33 eine geeignete Kompressionskraft ausgeübt wird. Der gesamte Baustein läßt sich ohne jegliches Löten oder Bonden von Kontakten in einfacher Weise ausbilden. Die Scheibchen 31 lassen sich in den komplementären Aussparungen 37 ohne jegliche permanente Befestigung haltern und für Test-, Reparatur- oder Ersatzwecke in einfacher Weise austauschen.
Die Fig. 6 und 7 zeigen eine weitere Ausführungsform. Bei dieser Anordnung ist eine Basiszwischenverbin­ dungsplatte 40 wiederum mit Randleitern 41 versehen. Die Druckplatte ist aus drei Bauteilen gebildet, nämlich einem Rahmen 42, einem mit Öffnungen ver­ sehenen Einsatz 43 und einem starren Stützflachstück bzw. einer starren Stützplatte 44. Der Einsatz 43 be­ inhaltet Öffnungen 79, die sich zwischen den jewei­ ligen, einander entgegengesetzten planaren Angreif­ flächen des Einsatzes 43 vollständig durch diesen Einsatz 43 hindurcherstrecken. Die verschiedenen Öffnungen 79 sind hinsichtlich Formgebung und Größe komplementär zu den jeweiligen einzelnen Scheibchen 47 ausgebildet, die sich in diesen Öffnungen befinden. Die Dicke der Basis 43 entspricht im wesentlichen der Dicke der jeweiligen Scheibchen. Es ist wiederum eine elastomere Zwischenverbindung 45 zwischen den Scheib­ chen 47, die sich in dem mit Öffnungen versehenen Einsatz 43 befinden, und der tragenden Zwischenver­ bindungsbasis 40 angeordnet. Die Basis 40 beinhaltet üblicherweise leitfähige Kontaktflächen und Leiter­ bahnen (nicht gezeigt), die zu den Randverbindern bzw. Randleitern 41 führen. Befestigungsglieder in Form von Bolzen bzw. Schrauben 46, wie sie in Fig. 7 zu sehen sind, schaffen eine konstruktionsmäßige Ver­ bindung der Komponenten der Anordnung miteinander, um diese miteinander in Ausrichtung zu halten und auf die elastomere Zwischenverbindung 45 eine Kom­ pressionskraft auszuüben.
Die Fig. 8 bis 11 zeigen ein Ausführungsbeispiel, in dem ein ganzer Wafer verwendet wird. Diese Ausführungs­ form dient insbesondere bei Anwendungen, in denen mehrere Speicherschaltungschips erforderlich sind, doch ist sie auch bei anderen Formen von Chips an­ wendbar. Die in Fig. 8 gezeigte laminierte Halbleiter­ anordnung beinhaltet einen Schaltungswafer 50, der mehrere einzelne Chips 54 sowie eine diesen gegen­ uberliegende Zwischenverbindungsplatte in Form eines integrierenden Wafers 51 enthält, der in erster Linie Leiterbahnen und zu den Randleitern 52 führende Drähtchen enthält. Die sich längs des Wafers 50 erstreckende Waferflachseite 55 ist zurückgeschnitten bzw. verkürzt ausgebildet, damit die Randverbinder bzw. Randleiter 52 für anschließende Montagezwecke freiliegen. Der Wafer 51 kann bei Bedarf auch Scheibchen und/oder Schaltungsvorrichtungen enthalten.
Die beiden Wafer 50, 51 werden unter Zwischenschaltung einer elastomeren Zwischenverbindung 53 in einander gegenüberliegender Weise aneinander angebracht und in Aussparungen äußerer Stützplatten 56 (Fig. 8) gehaltert. Bei diesem Ausführungsbeipiel ist keine individuelle Handhabung der jeweiligen Chips 54 erfor­ derlich. Dadurch läßt sich eine mit hoher Dichte aus­ führbare Montage von Speicherchips in einer gebrauchs­ fertigen modularen Anordnung mit geringen Kosten erzielen.

Claims (15)

1. Halbleiteranordnung, gekennzeichnet durch:
ein Scheibchen (10; 31; 47) mit einer im wesent­ lichen planaren ersten und einer im wesentlichen planaren zweiten Angreiffläche (60, 61) und einer dazwischen definierten Dicke sowie mit Außenkanten (62), die die äußere Gestalt des Scheibchens defi­ nieren, wobei die erste Angreiffläche (60) eine oder mehrere leitfähige Kontaktierungsflächen (12) aufweist;
eine Basis (11; 30; 43) mit einer darin ausge­ bildeten Öffnung (63; 37; 79) mit umlaufenden Rändern (64), die eine zur äußeren Gestalt des Scheibchens komplementäre Öffnungsform definieren, wobei die Öffnung (63; 37; 79) zum Aufnehmen und Angreifen an dem Scheibchen (10; 31; 47) dimensioniert ist und das Scheibchen derart innerhalb der Basisöffnung (63; 37; 79) aufgenommen ist, daß die Öffnungsränder (64) an den Randbereichen des Scheibchens (10; 31; 47) angreifen und dieses damit in einer ausgewählten Aus­ richtung in einer zu der ersten planaren Angreif­ fläche (60) des Scheibchens parallelen Ebene räumlich festlegen;
eine Zwischenverbindungsplatte (15; 36; 40) mit wenigstens einer im wesentlichen planaren Angreif­ fläche (66), die der ersten planaren Angreiffläche des in der Basisöffnung (63; 37; 79) aufgenommenen Scheibchens (10; 31; 47) zugewandt ist, wobei auf der planaren Angreiffläche (66) der Zwischenverbindungs­ platte eine oder mehrere leitfähige Kontaktierungsflächen (16) und Leiterbahnen ausgebildet sind und wenigstens eine leitfähige Kontaktierungsfläche (16) der planaren Angreiffläche der Zwischenverbindungsplatte mit einer leitfähigen Kontaktierungsfläche auf der ersten Angreif­ fläche (60) des in der Basisöffnung (63; 37; 79) aufge­ nommenen Scheibchens (10; 31; 47) räumlich ausge­ richtet ist;
ein Flachstück (20; 33; 45) aus anisotrop leit­ fähigem elastomeren Material, das in Richtung seiner Dicke elektrisch leitfähig ist, wobei das Flachstück zwischen der Basis (11; 30; 43) und der Zwischenver­ bindungsplatte (15; 36; 40) zwischen der ersten Angreif­ fläche (60) des Scheibchens und der Angreiffläche der Zwischenverbindungsplatte angeordnet ist; und durch eine an der Basis (11; 30; 43) und der Zwischenver­ bindungsplatte (15; 36; 40) angreifende Klemmeinrichtung (22; 46) zum Drücken von Scheibchen und Zwischenver­ bindungsplatte in Richtung aufeinander zu in räumlicher Ausrichtung miteinander zur Herstellung eines leitfähigen Eingriffs der wenigstens einen leitfähigen Kontak­ tierungsfläche (12) des Scheibchens (10; 31; 47) mit der wenigstens einen leitfähigen Kontaktierungs­ fläche (16) der Zwischenverbindungsplatte (15; 36; 40) unter Zwischenschaltung des Flachstücks (20; 33; 45) aus anisotrop leitfähigem elastomeren Material.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenverbindungs­ platte (15; 36; 40) eine Mehrzahl von betriebsmäßig mit den Leiterbahnen (17) verbundenen Randleitern (18; 34; 41) aufweist.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zwischenverbindungs­ platte (15; 36; 40) eine der genannten einen planaren Angreiffläche (66) entgegengesetzte, zweite planare Angreiffläche (67) aufweist, daß die Basis (11; 30; 43) eine planare Angreiffläche (72) aufweist, und daß starre Stützplatten (22) vorgesehen sind, die sich über die zweite planare Angreiffläche (67) der Zwischen­ verbindungsplatte (15; 36; 40) und die planare An­ greiffläche (72) der Basis (11; 30; 43) erstrecken.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Basis (43) eine erste und eine zweite Angreiffläche und eine dazwischen definierte Dicke aufweist, und daß sich die Basisöffnung (79) zwischen der ersten und der zweiten Angreiffläche der Basis vollständig durch die Basis (43) hindurcherstreckt.
5. Halbleiteranordnung nach Anspruch 3 oder 4 dadurch gekennzeichnet, daß die Zwischenverbindungs­ platte (40) eine der genannten einen planaren Angreif­ fläche entgegengesetzte, zweite planare Angreiffläche aufweist, und daß starre Stützplatten vorgesehen sind, die sich über die zweite planare Angreiffläche der Zwischenverbindungsplatte und die zweite planare Angreiffläche der Basis erstrecken.
6. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Basis (11) eine erste planare Angreiffläche (70) aufweist und die Basisöffnung durch eine Aussparung (63) definiert ist, die von der ersten planaren Angreiffläche der Basis aus in die Basis eingeformt ist und eine planare Aussparungs­ grundfläche (75) aufweist sowie eine der Dicke des Scheibchens (10) im wesentlichen entsprechende Tiefe be­ sitzt, wobei das Scheibchen (10) innerhalb der Aussparung (63) aufgenommen ist und die zweite planare Angreiffläche des Scheibchens (10) in Anlage an der planaren Aussparungsgrundfläche (75) aufgenommen ist und die erste planare Angreiffläche (60) des Scheibchens (10) im wesentlichen koplanar mit der ersten planaren Angreif­ fläche (70) der Basis (11) ist.
7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Zwischenverbindungs­ platte (15) eine der genannten einen planaren Angreif­ fläche (66) entgegengesetzte, zweite planare Angreif­ fläche (67) aufweist, daß die Basis (11) eine zweite planare Angreiffläche (72) besitzt, und daß starre Stützplatten (72) vorgesehen sind, die sich über die zweite planare Angreiffläche (67) der Zwischen­ verbindungsplatte (15) und die zweite planare Angreif­ fläche (72) der Basis (11) erstrecken.
8. Halbleiteranordnung, gekennzeichnet durch: eine Mehrzahl von Scheibchen (10; 31; 47) mit je einer im wesentlichen planaren ersten und einer im wesentlichen planaren zweiten Angreiffläche (60, 61) und einer dazwischen definierten Dicke sowie mit Außenkanten (62), die die äußere Gestalt des Scheibchens definieren, wobei die ersten Angreifflächen jeweils eine oder mehrere leitfähige Kontaktflächen (12) auf­ weisen;
eine Basis (11; 30; 43) mit einer Mehrzahl darin ausgebildeter Öffnungen (63; 37; 79) mit umlaufenden Rändern (74), die jeweils zu der äußeren Gestalt des jeweiligen Scheibchens komplementäre Öffnungsformen definieren, wobei die Öffnungen (63; 37; 79) jeweils zum Aufnehmen und Angreifen an einem entsprechenden Scheibchen dimensioniert sind und die Scheibchen jeweils derart innerhalb der jeweiligen Basisöffnung (63; 37; 79) aufgenommen sind, daß die Öffnungsränder (64) an den Randbereichen der jeweiligen Scheibchen angreifen und diese damit in einer ausgewählten Aus­ richtung in einer zu den ersten planaren Angreif­ flächen (60) der jeweiligen Scheibchen parallelen Ebene räumlich festlegen;
eine Zwischenverbindungsplatte (15; 36; 40) mit wenigstens einer im wesentlichen planaren Angreif­ fläche (66), die den ersten planaren Angreifflächen der in den Basisöffnungen (63; 37; 79) aufgenommenen Scheibchen (10; 31; 47) zugewandt ist, wobei auf der planaren Angreiffläche der Zwischenverbindungs­ platte eine Mehrzahl leitfähiger Kontaktflächen (16) und Leiterbahnen (17) ausgebildet ist und die leit­ fähigen Kontaktflächen (16) der planaren Angreif­ fläche (66) der Zwischenverbindungsplatte mit ent­ sprechenden leitfähigen Kontaktflächen auf den ersten planaren Angreifflächen (60) der in den Basis­ öffnungen (63; 37; 79) aufgenommenen Scheibchen (10; 31; 47) räumlich ausgerichtet sind;
ein Flachstück (20; 33; 45) aus anisotrop leit­ fähigem elastomeren Material, das in Richtung seiner Dicke elektrisch leitfähig ist, wobei das Flachstück zwischen der Basis (11; 30; 43) und der Zwischenver­ bindungsplatte (15; 36; 40) zwischen der ersten Angreiffläche der Scheibchen und der Angreiffläche der Zwischenverbindungsplatte angeordnet ist; und durch
eine an der Basis (11; 30; 43) und der Zwischen­ verbindungsplatte (15; 36; 40) angreifende Klemmein­ richtung (22; 46) zum Drücken der Scheibchen und der Zwischenverbindungsplatte in Richtung aufeinander zu in räumlicher Ausrichtung miteinander zur Herstellung eines leitfähigen Eingriffs der leitfähigen Kontakt­ flächen (12) der Scheibchen mit den leitfähigen Kontaktflächen (16) der Zwischenverbindungsplatte unter Zwischenschaltung des Flachstücks (20; 33; 45) aus anisotrop leitfähigem elastomeren Material.
9. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Zwischenverbindungs­ platte (15; 36; 40) eine Mehrzahl von betriebsmäßig mit den Leiterbahnen (17) verbundenen Randleitern (18; 34; 41) aufweist.
10. Halbleiteranordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Zwischenverbindungs­ platte (15; 36; 40) eine der genannten einen planaren Angreiffläche (66) entgegengesetzte, zweite planare Angreiffläche (67) aufweist, daß die Basis (11; 30; 43) eine planare Angreiffläche (72) aufweist und daß starre Stützplatten vorgesehen sind, die sich über die zweite planare Angreiffläche (67) der Zwischen­ verbindungsplatte (15; 36; 40) und die planare Angreiffläche (72) der Basis (11; 30; 43) erstrecken.
11. Halbleiteranordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Basis (43) eine erste und eine zweite Angreiffläche und eine da­ zwischen definierte Dicke aufweist, und daß sich die Basisöffnungen (79) zwischen der ersten und der zweiten Angreiffläche der Basis vollständig durch die Basis (43) hindurcherstrecken.
12. Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Zwischenverbindungs­ platte (40) eine der genannten einen planaren Angreif­ fläche entgegengesetzte, zweite planare Angreif­ fläche aufweist und daß starre Stützplatten vorge­ sehen sind, die sich über die zweite planare Angreif­ fläche der Zwischenverbindungsplatte und die zweite planare Angreiffläche der Basis erstrecken.
13. Halbleiteranordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Basis (11) eine erste planare Angreiffläche (70) aufweist und die Basis­ öffnungen durch Aussparungen (63) definiert sind, die von der ersten planaren Angreiffläche der Basis aus in die Basis eingeformt sind und planare Aussparungsgrundflächen (75) aufweisen sowie eine der Dicke des jeweiligen Scheibchens im wesentlichen entsprechende Tiefe besitzen, wobei die Scheibchen (10) jeweils in einer entsprechenden Aussparung (63) aufgenommen sind und die zweite planare Angreiffläche der Scheibchen dabei in Anlage an der jeweiligen planaren Aussparungsgrundfläche (75) aufgenommen ist und die erste planare Angreiffläche (60) der Scheibchen (10) im wesentlichen koplanar mit der ersten planaren Angreif­ fläche (70) der Basis (11) ist.
14. Halbleiteranordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Zwischenverbindungsplatte (15) eine der genannten einen planaren Angreiffläche (66) entgegengesetzte zweite planare Angreiffläche (67) auf­ weist, daß die Basis (11) eine zweite planare Angreif­ fläche (72) besitzt, und daß starre Stützplatten (22) vorgesehen sind, die sich über die zweite planare An­ greiffläche (67) der Zwischenverbindungsplatte (15) und die zweite planare Angreiffläche (72) der Basis (11) er­ strecken.
15. Halbleiteranordnung nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, daß es sich bei den Scheibchen (10; 31; 47) um elektronische Speicher handelt, die in einem einreihigen Speichermodul angeordnet sind.
DE4128603A 1990-08-30 1991-08-28 Halbleiteranordnung Ceased DE4128603A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US57517990A 1990-08-30 1990-08-30
US07/677,439 US5140405A (en) 1990-08-30 1991-03-29 Semiconductor assembly utilizing elastomeric single axis conductive interconnect

Publications (1)

Publication Number Publication Date
DE4128603A1 true DE4128603A1 (de) 1992-03-05

Family

ID=27076613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4128603A Ceased DE4128603A1 (de) 1990-08-30 1991-08-28 Halbleiteranordnung

Country Status (2)

Country Link
US (1) US5140405A (de)
DE (1) DE4128603A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994001888A1 (de) * 1992-07-08 1994-01-20 Daimler Benz Ag Anordnung für die mehrfachverdrahtung von multichipmodulen

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US5440240A (en) * 1991-06-04 1995-08-08 Micron Technology, Inc. Z-axis interconnect for discrete die burn-in for nonpackaged die
US5408190A (en) * 1991-06-04 1995-04-18 Micron Technology, Inc. Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
US5663654A (en) * 1990-08-29 1997-09-02 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US7511520B2 (en) * 1990-08-29 2009-03-31 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US6340894B1 (en) 1991-06-04 2002-01-22 Micron Technology, Inc. Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
JP3123616B2 (ja) * 1991-10-09 2001-01-15 キヤノン株式会社 液晶表示装置の実装方法
US5483174A (en) * 1992-06-10 1996-01-09 Micron Technology, Inc. Temporary connection of semiconductor die using optical alignment techniques
US5424652A (en) * 1992-06-10 1995-06-13 Micron Technology, Inc. Method and apparatus for testing an unpackaged semiconductor die
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
JP3424929B2 (ja) * 1992-09-16 2003-07-07 クレイトン，ジェイムズ，イー． 薄マルチチップ・モジュール
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
US5334029A (en) * 1993-05-11 1994-08-02 At&T Bell Laboratories High density connector for stacked circuit boards
US5656945A (en) * 1993-05-12 1997-08-12 Tribotech Apparatus for testing a nonpackaged die
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
DE9315490U1 (de) * 1993-10-13 1994-11-10 Hoechst Ag Formkörper mit elektrischem Kontakt
US5434452A (en) * 1993-11-01 1995-07-18 Motorola, Inc. Z-axis compliant mechanical IC wiring substrate and method for making the same
US5734201A (en) * 1993-11-09 1998-03-31 Motorola, Inc. Low profile semiconductor device with like-sized chip and mounting substrate
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JPH07239363A (ja) * 1994-01-06 1995-09-12 Hewlett Packard Co <Hp> 集積回路の試験アセンブリ、導電性ブリッジ装置および集積回路の試験方法
US5474894A (en) * 1994-01-21 1995-12-12 Quality Biological, Inc. Immunodeficiency virus neutralization assay
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US5543724A (en) * 1994-10-03 1996-08-06 Motorola, Inc. Method and apparatus for locating conductive features and testing semiconductor devices
EP0715489A3 (de) * 1994-11-30 1997-02-19 Ncr Int Inc Leiterplattenanordnung
KR960043135A (ko) * 1995-05-01 1996-12-23 엘리 웨이스 성형된 캡슐화 전자 구성요소 및 그의 제조 방법
JP2899543B2 (ja) * 1995-06-08 1999-06-02 信越ポリマー株式会社 半導体パッケージ接続用ソケット
US5661901A (en) 1995-07-10 1997-09-02 Micron Technology, Inc. Method for mounting and electrically interconnecting semiconductor dice
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
US5903164A (en) * 1995-11-08 1999-05-11 Johnstech International Corporation Active wafer level contacting system
US5807767A (en) * 1996-01-02 1998-09-15 Micron Technology, Inc. Technique for attaching die to leads
US5785535A (en) * 1996-01-17 1998-07-28 International Business Machines Corporation Computer system with surface mount socket
US6007348A (en) 1996-05-07 1999-12-28 Advanced Intercommunications Corporation Solder ball terminal
US5890915A (en) * 1996-05-17 1999-04-06 Minnesota Mining And Manufacturing Company Electrical and thermal conducting structure with resilient conducting paths
US6403226B1 (en) 1996-05-17 2002-06-11 3M Innovative Properties Company Electronic assemblies with elastomeric members made from cured, room temperature curable silicone compositions having improved stress relaxation resistance
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
US5707881A (en) * 1996-09-03 1998-01-13 Motorola, Inc. Test structure and method for performing burn-in testing of a semiconductor product wafer
TW406454B (en) 1996-10-10 2000-09-21 Berg Tech Inc High density connector and method of manufacture
US5801452A (en) * 1996-10-25 1998-09-01 Micron Technology, Inc. Multi chip module including semiconductor wafer or dice, interconnect substrate, and alignment member
US5892245A (en) * 1996-11-11 1999-04-06 Emulation Technology, Inc. Ball grid array package emulator
DE19702186C2 (de) * 1997-01-23 2002-06-27 Fraunhofer Ges Forschung Verfahren zur Gehäusung von integrierten Schaltkreisen
US6107122A (en) * 1997-08-04 2000-08-22 Micron Technology, Inc. Direct die contact (DDC) semiconductor package
US6043670A (en) * 1997-12-16 2000-03-28 Lucent Technologies Inc. Method for testing integrated circuits
US6456100B1 (en) 1998-01-20 2002-09-24 Micron Technology, Inc. Apparatus for attaching to a semiconductor
US5982654A (en) * 1998-07-20 1999-11-09 Micron Technology, Inc. System for connecting semiconductor devices
TW561266B (en) * 1999-09-17 2003-11-11 Jsr Corp Anisotropic conductive sheet, its manufacturing method, and connector
JP3813772B2 (ja) * 1999-09-27 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US6351392B1 (en) * 1999-10-05 2002-02-26 Ironwood Electronics, Inc, Offset array adapter
US6394820B1 (en) 1999-10-14 2002-05-28 Ironwood Electronics, Inc. Packaged device adapter assembly and mounting apparatus
US6533589B1 (en) 1999-10-14 2003-03-18 Ironwood Electronics, Inc. Packaged device adapter assembly
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6958533B2 (en) * 2002-01-22 2005-10-25 Honeywell International Inc. High density 3-D integrated circuit package
US6574114B1 (en) 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
US6776475B2 (en) * 2002-10-25 2004-08-17 Hewlett-Packard Development Company, L.P. Interconnect system and method for inkjet devices using conductive elastomer
US6877993B2 (en) * 2003-05-30 2005-04-12 Ironwood Electronics, Inc. Packaged device adapter assembly with alignment structure and methods regarding same
US7606040B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7446410B2 (en) 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7511968B2 (en) 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7542297B2 (en) 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7616452B2 (en) 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7606050B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7468893B2 (en) 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7289327B2 (en) 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US20060050492A1 (en) 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7522421B2 (en) 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7579687B2 (en) 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7606049B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7511969B2 (en) 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US8485511B2 (en) 2009-03-11 2013-07-16 Centipede Systems, Inc. Method and apparatus for holding microelectronic devices
US20110108312A1 (en) * 2009-11-12 2011-05-12 Novatel Inc. Shock damping system for a surface mounted vibration sensitive device
US8683674B2 (en) 2010-12-07 2014-04-01 Centipede Systems, Inc. Method for stacking microelectronic devices
US9346151B2 (en) 2010-12-07 2016-05-24 Centipede Systems, Inc. Precision carrier for microelectronic devices
US9263817B2 (en) 2013-06-12 2016-02-16 Ironwood Electronics, Inc. Adapter apparatus with suspended conductive elastomer interconnect
US9048565B2 (en) 2013-06-12 2015-06-02 Ironwood Electronics, Inc. Adapter apparatus with deflectable element socket contacts
US9877404B1 (en) 2017-01-27 2018-01-23 Ironwood Electronics, Inc. Adapter apparatus with socket contacts held in openings by holding structures
US10366967B2 (en) 2017-07-24 2019-07-30 Cerebras Systems Inc. Apparatus and method for multi-die interconnection
WO2019022942A1 (en) 2017-07-24 2019-01-31 Cerebras Systems Inc. APPARATUS AND METHOD FOR FIXING SUBSTRATES WITH VARIABLE THERMAL EXPANSION COEFFICIENTS
US10242891B2 (en) 2017-08-24 2019-03-26 Cerebras Systems Inc. Apparatus and method for securing components of an integrated circuit
US10840216B2 (en) 2019-03-05 2020-11-17 Cerebras Systems Inc. Systems and methods for powering an integrated circuit having multiple interconnected die
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
EP0245179A2 (de) * 1986-05-07 1987-11-11 Digital Equipment Corporation Lösbares Montierungssystem für Halbleiter auf einem leitenden Substrat
EP0327399A1 (de) * 1988-02-05 1989-08-09 Raychem Limited Verfahren zum Herstellen eines uniaxial elektrisch leitenden Artikels
EP0344702A2 (de) * 1988-05-30 1989-12-06 Canon Kabushiki Kaisha Elektrischer Schaltungsapparat

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB232127A (en) * 1924-10-22 1925-04-16 Steel Barrel Company Ltd Improvements relating to measuring the weight or volume, or both, of a liquid contained in a tank or the like receptacle
JPS56116282A (en) * 1980-02-19 1981-09-11 Sharp Kk Electronic part with plural terminals
JPS59195837A (ja) * 1983-04-21 1984-11-07 Sharp Corp Ｌｓｉチツプボンデイング方法
US4729809A (en) * 1985-03-14 1988-03-08 Amp Incorporated Anisotropically conductive adhesive composition
US4692839A (en) * 1985-06-24 1987-09-08 Digital Equipment Corporation Multiple chip interconnection system and package
US4954873A (en) * 1985-07-22 1990-09-04 Digital Equipment Corporation Electrical connector for surface mounting
US4652973A (en) * 1985-09-04 1987-03-24 At&T Bell Laboratories Chip carrier mounting apparatus
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US4902857A (en) * 1988-12-27 1990-02-20 American Telephone And Telegraph Company, At&T Bell Laboratories Polymer interconnect structure
US4933747A (en) * 1989-03-27 1990-06-12 Motorola Inc. Interconnect and cooling system for a semiconductor device
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
US5006919A (en) * 1990-03-01 1991-04-09 Advanced Micro Devices, Inc. Integrated circuit package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
EP0245179A2 (de) * 1986-05-07 1987-11-11 Digital Equipment Corporation Lösbares Montierungssystem für Halbleiter auf einem leitenden Substrat
EP0327399A1 (de) * 1988-02-05 1989-08-09 Raychem Limited Verfahren zum Herstellen eines uniaxial elektrisch leitenden Artikels
EP0344702A2 (de) * 1988-05-30 1989-12-06 Canon Kabushiki Kaisha Elektrischer Schaltungsapparat

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994001888A1 (de) * 1992-07-08 1994-01-20 Daimler Benz Ag Anordnung für die mehrfachverdrahtung von multichipmodulen

Also Published As

Publication number Publication date
US5140405A (en) 1992-08-18

Similar Documents

Publication Publication Date Title
DE4128603A1 (de) Halbleiteranordnung
DE102008033465B4 (de) Leistungshalbleitermodulsystem und leistungshalbleitermodul mit einem gehause sowie verfahren zur herstellung einer leis- tungshalbleiteranordnung
DE2459532C2 (de) Anordnung mit mehreren, parallel angeordneten mikroelektronischen Bauelementen scheibenförmiger Gestalt und Verfahren zur Herstellung der Kontaktbereiche einer solchen Anordnung
DE3313340C2 (de)
DE2234960C3 (de) Elektrischer Stecker
AT398254B (de) Chipträger sowie anordnung von solchen chipträgern
DE69735253T2 (de) Komprimierbares elastomerisches Kontaktelement und mechanischer Zusammenbau mit einem solchen Kontaktelement
DE4106604A1 (de) Flacher ic-chip-verbinder
DE4407548A1 (de) Modulartiger elektrischer Verbinder
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
WO2005109499A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
EP0847597A1 (de) Verfahren zur ausbildung einer räumlichen chipanordnung und räumliche chipanordnung
DE2246539A1 (de) Zweiflaechiger elektrischer steckverbinder
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE3911711A1 (de) Modul-aufbau mit integriertem halbleiterchip und chiptraeger
DE102012212223A1 (de) Elektrische Verbinderanordnung zum Verbinden eines Elektronikmoduls und einer elektrischen Komponente
DE4021871A1 (de) Hochintegriertes elektronisches bauteil
DE19905064A1 (de) Verbindungsmechanismus für flexible gedruckte Schaltungen
DE102011088322A1 (de) Verbindungssystem zum elektrischen Anschließen elektrischer Geräte und Verfahren zum Verbinden eines elektrisch leitenden ersten Anschlusses und eines elektrisch leitenden zweiten Anschlusses
DE2248434C2 (de) Elektrische Verbindungsvorrichtung
DE3234744C2 (de) Einrichten zum Halten mehrerer, jeweils mit integrierten Schaltkreisen versehenen Halbleiterplättchen beim Kontaktieren mit auf einem filmförmigen Substrat ausgebildeten Streifenleitern
EP0351531A2 (de) Elektronische Baueinheit
DE2528573A1 (de) Halbleiterschaltungs-verbindungseinrichtung
DE60315469T2 (de) Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection