DE4130544A1 - Verfahren zum herstellen von halbleitervorrichtungen - Google Patents

Verfahren zum herstellen von halbleitervorrichtungen

Info

Publication number
DE4130544A1
DE4130544A1 DE4130544A DE4130544A DE4130544A1 DE 4130544 A1 DE4130544 A1 DE 4130544A1 DE 4130544 A DE4130544 A DE 4130544A DE 4130544 A DE4130544 A DE 4130544A DE 4130544 A1 DE4130544 A1 DE 4130544A1
Authority
DE
Germany
Prior art keywords
resin
carrier tape
chip
inner conductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4130544A
Other languages
English (en)
Other versions
DE4130544C2 (de
Inventor
Tetsuya Ueda
Osamu Nakagawa
Haruo Shimamoto
Yasuhiro Teraoka
Seiji Takemura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4130544A1 publication Critical patent/DE4130544A1/de
Application granted granted Critical
Publication of DE4130544C2 publication Critical patent/DE4130544C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Herstellungsverfahren für Halbleitervorrichtungen, bei dem eine Form dazu benutzt wird, ein Halbleiterelement und einen Bandträger nach einem Verfahren wie einem Niederdruck-Umgießungsverfahren mit Harz abzudichten.
Fig. 8 ist eine teilweise im Schnitt dargestellte perspekti­ vische Ansicht einer herkömmlichen harzvergossenen Halblei­ tervorrichtung. Die Figur zeigt, wie ein nach einem Draht­ bondeverfahren kontaktiertes Halbleiterelement nach einem Niederdruck-Umgießungsverfahren in Harz eingegossen ist.
Die Figur zeigt ein üblicherweise als Integrationsschal­ tungs- bzw. IC-Chip bezeichnetes Kernteil 1 einer Halblei­ tervorrichtung oder eines Halbleiterelements. An dem Chip ist auf einem beispielsweise aus Silicium bestehenden Halb­ leitersubstrat eine dünne und feine elektronische Schaltung ausgebildet. Der Chip 1 ist an einer sog. Druckbondekontakt­ fläche 2 angebracht. Zuleitungen 3 bestehen jeweils aus einem Innenleiter, der elektrisch an eine Elektrode des Chips 1 angeschlossen ist, und einem Außenleiter, der elek­ trisch an eine externe Vorrichtung und ein Substrat ange­ schlossen ist. An den Chip 1 sind die Zuleitungen 3 elek­ trisch durch Drähte 4 angeschlossen; mit 5 ist ein Dich­ tungsharz bezeichnet, das einen Bereich um den Chip 1 herum abschließt, um diesen gegen äußere Einwirkungen und Kräfte zu schützen.
Als Verfahren zum Bonden der Elektroden an dem Chip bzw. Halbleiterelement 1 wird anstelle des verbreitet angewandten beschriebenen Drahtbondeverfahrens gegenwärtig ein sog. automatisiertes Bandbondeverfahren (TAB-Verfahren) einge­ führt. Das Bandbondeverfahren wird kurz unter Bezugnahme auf Fig. 9a, 9b, 10a und 10b beschrieben. In diesen Figuren ist mit 6 ein Band bezeichnet, das als Grundmaterial eines Bandträgers dient, aus flexiblem isolierenden Material wie Polyimid besteht und wie ein Film gestaltet ist. In dem Band 6 sind dreierlei Öffnungen 7 bis 9 ausgebildet. Die Öffnung 7 ist eine Mittelöffnung, die in der Breitenmitte des Bands 6 an einer Stelle ausgebildet ist, an der gemäß der nachfol­ genden Beschreibung der Chip 1 eingesetzt wird. Die Öffnun­ gen 8 sind Perforationsöffnungen, die in festen Abständen an beiden Seiten des Bands 6 in dessen Breitenrichtung ausge­ bildet sind. Die Perforationsöffnungen 8 dienen zum groben Ausrichten des Bands 6 und des Chips 1 bei deren Verbindung. Die Öffnungen 9 sind mehrere Außenleiteröffnungen, die die Mittelöffnung 7 umgeben. Die Außenleiteröffnungen 9 werden benutzt, wenn gemäß der nachfolgenden Beschreibung die Außenleiter angeschlossen werden, und sind miteinander über Brücken 10 verbunden, die an Stellen ausgebildet sind, die den vier Ecken der Mittelöffnung 7 entsprechen. An vorbe­ stimmten Stellen an der Vorderfläche des Bands 6 ist eine Vielzahl von Leitermustern aus elektrisch leitendem Material ausgebildet. Jedes Leitermuster besteht aus einem der Mit­ telöffnung 7 zugewandten Innenleiter 11a und einem Außenlei­ ter 11b, der über die Außenleiteröffnung 9 hinaus nach außen ragt. Mit 11c sind Prüfkontaktf1ächen für die Prüfung be­ zeichnet, ob der Chip 1 fehlerhaft ist oder ob die Verbin­ dung zwischen den Innenleitern 11a und dem Chip 1 nach dem Bonden der Innenleiter fehlerhaft ist. Mit 12 ist ein Lei­ terstützbereich zum Hochhalten der Leitermuster 11 bezeich­ net, während mit 13 Anschluß-Höcker bezeichnet sind, die auf übliche Weise auf der Vorderfläche des Chips 1 ausgebi1det sind. Die Höcker 13 liegen zwischen dem Chip 1 und den Innenleitern 11a.
Es wird nun ein Verfahren für das E1nbauen des Chips 1 in das dermaßen gestaltete Trägerband 6 beschrieben.
Gemäß Fig. 10a wird zuerst der Chip 1 in die in dem Band 6 ausgebildete Mittelöffnung 7 eingesetzt. Der Chip 1 oder das Band 6 wird derart positioniert, daß die Höcker 13 an dem Chip 1 jeweils vorbestimmten Stellen der Innenleiter 11a gegenübergesetzt sind. Als nächstes werden die Höcker 13 an dem Chip 1 in einem Wärmedruck-Bondeverfahren mit den Innen­ leitern 11a verbunden. Hierdurch wird der Bandträger gebil­ det, in den der Chip 1 eingebaut ist. Die Fig. 10b zeigt ein Beispiel für einen derartigen Bandträger.
Unter Bezugnahme auf Fig. 11a und 11b wird ein Verfahren zum Abdichten bzw. versiegeln des Bandträgers mit einem flüssi­ gen Harz beschrieben. Diese Figuren zeigen das flüssige Harz 14a vor dessen Härtung, das Harz 14b nach dem Härten und eine Spritze 15 zum Auftropfen des flüssigen Harzes 14a. Das flüssige Harz 14a wird zuerst gemäß Fig. 11a auf den Band­ träger getropft und dann erwärmt und dadurch gehärtet, um den Bandträger gemäß der Darstellung in Fig. 11b einzu­ schließen bzw. einzukapseln.
Vorstehend sind die Gestaltung der herkömmlichen Halbleiter­ vorrichtung und das hierfür angewandte Herstellungsverfahren beschrieben. Bei dem dünneren Gestalten der Halbleitervor­ richtungen besteht eine Grenze von 1,0 mm wegen folgender Probleme:
Zuerst wird das Drahtbondeverfahren mit dem Bandbondeverfah­ ren verglichen. Fig. 12a und 12b sind vergrößerte Schnittan­ sichten, die jeweils die Dicke von Harz auf einem Chip bei der Herstellung nach dem Drahtbondeverfahren bzw. dem Band­ bondeverfahren zeigen. In Fig. 12a ist mit A die Höhe des Drahts 4 bei dem Drahtbondeverfahren bezeichnet. Die Höhe A beträgt üblicherweise 180 µm und mindestens ungefähr 150 µm. Mit B ist die Dicke des Dichtungsharzes 5 bezeichnet, das zum Schützen des Drahts 4 und der elektronischen Schaltung auf der Oberfläche des Chips 1 gegen äußere Verschmutzung oder Feuchtigkeit aufgebracht ist. In Fig. 12b ist mit C die Höhe des Höckers 13 an dem Chip 1 bezeichnet, die üblicher­ weise ungefähr 25 µm beträgt. Mit D ist die Dicke des durch eine Metallfolie aus Kupfer oder dergleichen gebildeten Innenleiters 11a bezeichnet, die üblicherweise 35 µm be­ trägt.
Aus den vorstehenden Abmessungen ist ersichtlich, daß dann, wenn die Harzdicke bei dem Drahtbondeverfahren mit derjeni­ gen bei dem Bandbondeverfahren verglichen wird, die Harz­ dicke bei dem Bandbondeverfahren um eine Größe verringert werden kann, die gleich einer Dicke A-C-D ist. Üblicher­ weise beträgt diese Harzdicke ungefähr 120 µm. Daher ist bei der Herstellung dünner Halbleitervorrichtungen das automati­ sierte Bandbondeverfahren vorteilhaft, so daß es tatsächlich bisher zur Herstellung derartiger Vorrichtungen angewandt wurde.
Bei dem herkömmlichen Bandbondeverfahren wird der Bandträger gemäß der Darstellung in Fig. 11a und 11b mit dem flüssigen Harz 14a vergossen. Es ist bekannt, daß dieses flüssige Harz 14a im a1lgemeinen weniger zuverlässig ist a1s Dichtungshar­ ze, die bei dem Niederdruck-Umgießungsverfahren verwendet werden. An einem flüssigen Harz R1 und an Umgießungs­ harzen R2 und R3 wurde ein Druckkochtest bei hoher Tempera­ tur und in Hochdruckatmosphäre ausgeführt. Die Testergebnis­ se sind in Tabelle 1 aufgeführt.
Tabelle 1
In der Tabelle 1 sind die Testzeiten in Stunden bis zum Erreichen des Ausfalls von 10%, 50% und 90% aufgeführt. Es ist ersichtlich, daß die Zuverlässigkeit des flüssigen Harzes R1 nur ungefähr 1/10 bis 1/20 derjenigen der Abdichtungsgieß­ harze R2 und R3 ist.
Es wurde versucht, das Niederdruck-Umgießungsverfahren an das automatisierte Bandbondeverfahren anzupassen und es wurden diesbezügliche Patente angemeldet (JP-OS 1-1 98 041 und 1-1 55 635) . Es ist offensichtlich, daß zu dem Verringern der Dicke einer Halbleitervorrichtung die folgenden fünf Punkte zu beachten sind:
  • 1) Verringern des Ausmaßes, um das der Innenleiter 11a durchhängt.
  • 2) Begrenzen von Abweichungen hinsichtlich der Durch­ hängeausmaße der Innenleiter 11a.
  • 3) Größtmögliche Verringerung der minimalen Schmelzvis­ kosität des Dichtungsharzes.
  • 4) Begrenzen der Abmessungen einer Form, die den Lei­ terstützbereich 12 des Trägerbands festlegt.
  • 5) Bilden einer Öffnung in dem Leiterstützbereich 12 in der Weise, daß Abweichungen hinsichtlich der oberhalb und unterhalb des Leiterstützbereichs 12 ausströmenden Harzmenge begrenzt sind.
Bezüglich des fünften Punktes wurden schon Patente angemel­ det (JP-OS 1-2 38 031, 1-1 20 835 und 1-2 44 629).
Es werden nun der erste, der zweite und der dritte Punkt erläutert. Fig. 13a ist eine Darstellung zur Erläuterung des ersten Gesichtspunkts bei der Herstellung einer dünnen Halbleitervorrichtung. Die dünne Halbleitervorrichtung wird unter Anwendung des Bandbondeverfahrens nach dem Nieder­ druck-Umgießungsverfahren mit Harz eingekapselt. Wenn das Trägerband 6 und der Chip 1 miteinander nach dem herkömmli­ chen automatisierten Bandbondeverfahren verbunden werden, ist eine Größe E, um die der jeweilige Innenleiter 11a durchhängt bzw. gesenkt ist, nicht genau gesteuert, so daß infolgedessen ein Senkungsausmaß über 100 µm tolerierbar ist. Daher wird eine Dicke F des Harzes auf dem Chip 1 um 100 µm oder mehr größer als die Harzdicke (B+C+D) gemäß Fig. 12b. Bei dem Niederdruck-Umgießungsverfahren ist die Dicke des Harzes auf dem Chip 1 grundlegend gleich der Dicke des Harzes unter dem Chip 1. Aus diesem Grund wird die Halbleitervorrichtung dicker als erforderlich und um das Zweifache des Ausmaßes E dicker, um das der Innenleiter 11a durchhängt bzw. gesenkt ist.
Fig. 14a bis 14c sind Darstellungen, die den zweiten und dritten Gesichtspunkt bei der Herstellung einer dünnen Halbleitervorrichtung veranschaulichen. Die dünne Halblei­ tervorrichtung wird unter Anwendung des Bandbondeverfahrens nach dem Niederdruck-Umgießungsverfahren in Harz eingekap­ selt. Bei dem herkömmlichen Bandbondeverfahren ist nicht nur das Ausmaß E, um das der Innenleiter 11a durchhängt, sondern auch eine Abweichung der Durchhängeausmaße aller Innenleiter 11a ungesteuert. Wenn diese Abweichung nicht gesteuert ist, wenn Formen 16a und 16b gemäß den Maßen ausgelegt sind, die in Fig. 13b gezeigt sind, welche einen Zustand zeigt, bei dem der jeweilige Innenleiter 11a nicht durchhängt, und wenn jeder Innenleiter 11a tatsächlich in einem Ausmaß mit einer Abweichung G gemäß Fig. 14a durchhängt, nimmt eine Dicke H des Harzes auf dem Chip 1 von der normalen Dicke (B+C+D) in einem Ausmaß zu, das gleich der Abweichung G ist, und wird damit zu einer Gesamtdicke (B+C+D+G).
Andererseits ist eine Dicke J des Harzes unterhalb des Chips 1 von der normalen Dicke (B+C+D) um ein Ausmaß verrin­ gert, das gleich der Abweichung G ist, und wird damit zu einer Gesamtdicke (B+C+D-G). Letztlich wird die Diffe­ renz zwischen der Dicke des Harzes auf dem Chip 1 und derje­ nigen des Harzes unter dem Chip 1 zu dem Zweifachen der Abweichung G. Da die Dicke H der dünnen Halbleitervorrich­ tung ungefähr 200 µm oder weniger beträgt, wird bei einer Abweichung G von 50 µm die Dicke H zu ungefähr 250 µm und die Dicke J zu ungefähr 150 µm. Auf diese Weise wird die Differenz der Dicken des Harzes auf und unter dem Chip 1 größer. Aus diesem Grund entsteht bei dem Aufbringen des Harzes nach dem Niederdruck-Umgießungsverfahren gemäß Fig. 14b eine beträchtliche Differenz der Menge des strömenden Harzes. Infolge dieser Differenz wird gemäß Fig. 14b der Chip 1 geringfügig in der durch einen Pfeil K dargestellten Richtung gedreht. Dadurch wird gemäß der Darstellung in Fig. 14c eine Harzbahn unterhalb des Chips 1 außerordentlich schmal, was zur Folge hat, daß das Harz während des Fließens erhärtet und auf diese Weise unter dem Chip 1 eine Lücke 17 entsteht. Im Extremfall besteht die Gefahr, daß der Chip 1 freiliegt.
Die Durchhängeausmaße der Innenleiter 11a werden dahingehend untersucht, daß nicht nur das Entstehen der Lücke 17, son­ dern auch das Freilegen der Rückfläche des Chips 1 verhin­ dert ist. Das Entstehen der Lücke 17 und das Freilegen des Chips 1 werden durch die Abweichung hinsichtlich der Durch­ hängeausmaße der Innenleiter 11a verursacht. Das Ergebnis dieser Untersuchung zeigt, daß dann, wenn die Abweichung auf 30 µm oder weniger begrenzt ist, die vorstehend beschriebe­ nen Probleme nicht auftreten. Die Viskosität des Dichtungs­ harzes wurde auch dahingehend untersucht, daß sie zum Ver­ hindern einer 1eichten Drehbewegung des Chips 1 bei dem Absenken der Innenleiter 11a gemäß Fig. 14b ausreichend ist. Das Ergebnis dieser Untersuchung zeigt, daß dann, wenn die minimale Schmelzviskosität auf 200 P oder weniger begrenzt ist, der Chip 1 nicht in einer leichten Drehung bewegt wird.
Zur Lösung der vorstehend beschriebenen Probleme liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zum Herstellen einer dünnen und außerordentlich zuverlässigen Halbleiter­ vorrichtung zu schaffen.
Mit der Erfindung wird ein Herstellungsverfahren für eine Halbleitervorrichtung geschaffen, in der jeweils eine Elek­ trode eines Halbleiterchips elektrisch mit einem Innenleiter eines Trägerbands verbunden ist, wobei das Herstellungsver­ fahren folgende Schritte umfaßt: Die Elektrode des Halblei­ terchips mit dem Innenleiter des Trägerbands in Berührung bringen und unter diesen Bedingungen derart bonden, daß das Ausmaß des Senkens des Innenleiters auf 80 µm oder weniger begrenzt ist.
Die Erfindung wird nachstehend anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher erläutert.
Fig. 1 ist eine schematische Ansicht einer Bondevorrichtung.
Fig. 2a und 2b sind schematische Schnittan­ sichten, die den herkömmlichen Bondevorgang veranschauli­ chen.
Fig. 3a bis 3c sind schematische Schnittan­ sichten, die Bondevorgänge bei dem erfindungsgemäßen Her­ stellungsverfahren gemäß einem Ausführungsbeispiel zeigen.
Fig. 4a und 4b sind eine Draufsicht und eine Schnittseitenansicht eines mit einer Durchgangsöffnung versehenen Bandträgers gemäß einem Ausführungsbeispiel.
Fig. 5 ist eine Draufsicht auf einen mit einer Kerbe versehenen Bandträger gemäß einem anderen Aus­ führungsbeispiel.
Fig. 6a, 6b und 6c sind eine Draufsicht, eine Seitenansicht und eine vergrößerte Teilschnittansicht, die als Ausführungsbeispiel eine Halbleitervorrichtung zeigen, welche nach dem erfindungsgemäßen Herstellungsverfahren hergestellt ist.
Fig. 7a, 7b und 7c sind eine Draufsicht, eine Seitenansicht und eine vergrößerte Teilschnittansicht, die als weiteres Ausführungsbeispiel eine Halbleitervorrichtung zeigen, die nach dem erfindungsgemäßen Herstellungsverfahren hergestellt ist.
Fig. 8 ist eine zum Teil im Schnitt darge­ stellte perspektivische Ansicht einer herkömmlichen Halblei­ tervorrichtung mit Drahtbondeverbindung und Harzabdichtung.
Fig. 9a und 9b sind eine Draufsicht und eine Seitenansicht eines Bandträgers.
Fig. 10a und 10b sind perspektivische Ansich­ ten, die einen Prozeß veranschaulichen, bei dem der Bandträ­ ger und das Halbleiterelement miteinander verbunden werden.
Fig. 11a und 11b sind Schnittansichten, die einen Prozeß veranschaulichen, bei dem der Bandträger mit flüssigem Harz vergossen wird.
Fig. 12a und 12b sind vergrößerte Schnittan­ sichten, die Harzdicken auf Integrationsscha1tungschips bei dem herkömmlichen Drahtbondeverfahren bzw. dem automatisier­ ten Bandbondeverfahren zeigen.
Fig. 13a und 13b sind Schnittansichten, die den Zusammenhang zwischen dem Ausmaß des Durchhängens eines jeweiligen Innenleiters und der Dicke des Harzes auf dem Chip bei dem Bandbondeverfahren veranschaulichen.
Fig. 14a bis 14c sind Schnittansichten, die den Zusammenhang zwischen einer Abweichung der Ausmaße des Durchhängens von Innenleitern und den Formungscharakteristi­ ka bei dem Bandbondeverfahren veranschaulichen.
Gemäß Fig. 1 hat eine Bondevorrichtung eine Bandführung 27 zum Führen eines Trägerbands 23 und eine Bandklemmplatte 28 für das Andrücken des Bands 23 gegen die Führung 27 zum Festlegen des Bands 23. Ein Bondetisch 24 für das Halten eines Integrationsschaltungs- bzw. IC-Chips 1 ist unter der Führung 27 angeordnet und frei nach oben und unten bewegbar. Ein an einer Betätigungsvorrichtung 26 befestigtes Bonde­ werkzeug 25 ist oberhalb der Führung 27 angeordnet. Hinter der Führung 27 ist eine Transportführung 29 für das Beför­ dern des Bands 23 angebracht, während vor der Führung 27 eine Transportführung 30 für das Befördern des Bands 23 angebracht ist.
Bei einem ersten Ausführungsbeispiel wird das Ausmaß des Durchhängens eines jeweiligen Innenleiters 11a so weit wie möglich verringert, im einzelnen gemäß der nachstehenden Beschreibung auf 80 µm oder weniger.
Gemäß Fig. 2a und 2b ist das Ausmaß des Durchhängens eines jeweiligen Innenleiters 11a nach dem Bonden stark abhängig nicht nur von dem Ausmaß des Durchhängens des jeweiligen Innenleiters 11a des Trägerbands 23 vor dem Bonden, sondern auch von der relativen Lage des jeweiligen Innenleiters 11a und des jeweiligen Anschluß-Höckers 13 bei deren Ausrich­ tung. Bezüglich des ersteren Faktors wird ein Bandträger, von dem weg die Innenleiter 11a wenig durchhängen, oder ein Bandträger verwendet, der Innenleiter 11a hat, die absicht­ lich verformt sind. Durch die Verwendung eines derartigen Bandträgers kann das Ausmaß des Durchhängens des jeweiligen Innenleiters 11a vor dem Bonden verringert werden. Hinsicht­ lich des letzteren Faktors ist dann, wenn gemäß Fig. 2a bei dem Positionieren für das Bonden der Innenleiter 11a von dem Höcker 13 beabstandet ist, ein Ausmaß h1 des Durchhängens des Innenleiters 11a nach dem Bonden vergrößert, wie es in Fig. 2b dargestellt ist. Die Lage des Bondetisches 24 der Bondevorrichtung wird daher gemäß der Darstellung in Fig. 3a derart eingestellt, daß der Innenleiter 11a mit dem Höcker 13 in Berührung kommt, oder gemäß Fig. 3b derart, daß der Höcker 13 den Innenleiter 11a um höchstens 20 µm hoch­ schiebt. Nach dem derartigen Einstellen des Bondetisches 24 wird das Bonden ausgeführt. Auf diese Weise kann gemäß Fig. 3c das Ausmaß des Durchhängens des Innenleiters 11a auf 80 µm oder weniger begrenzt werden.
Bei einem zweiten Ausführungsbeispiel wird auf die nachste­ hend beschriebene Weise eine Abweichung hinsichtlich der Ausmaße des Durchhängens der Innenleiter 11a auf typischer­ weise 30 µm oder weniger begrenzt.
Zuerst wird der Unterschied zwischen dem Ausmaß des Durch­ hängens eines jeweiligen Innenleiters 11a und einer Abwei­ chung bei den Durchhängeausmaßen aller Innenleiter 11a erläutert. Es besteht eine Abmessung für einen jeden Innen­ leiter 11a, welche das Ausmaß des Durchhängens dieses Innen­ leiters 11a bestimmt. Falls ein einzelner Chip 200 Innenlei­ ter hat, liegen 200 Abmessungen für die Ausmaße des Durch­ hängens der 200 Innenleiter vor. Andererseits ist eine Abweichung der Durchhängeausmaße der Innenleiter ein Wert, der durch Subtrahieren des minimalen Werts von dem maximalen Wert aller Durchhängeausmaße der Innenleiter eines Chips erhalten wird. Daher ergibt sich für einen einzigen Chip nur eine einzige Abweichung. Diese Abweichung bestimmt auch den Winkel, um den der Chip nach dem Bonden schräg liegt.
Bei diesem Ausführungsbeispiel wird die Abweichung der Durchhängeausmaße der Innenleiter 11a folgendermaßen gesteu­ ert: Gemäß Fig. 1 wird die Schräglage der das Trägerband 23 haltenden Bandführung 27 derart eingestellt, daß diese zu der Vorderfläche des Bondetisches 24 parallel wird. Diese Einstellung ermöglicht es, die Abweichung der Durchhängeaus­ maße der Innenleiter 11a auf 30 µm oder weniger zu begren­ zen.
Bei einem dritten Ausführungsbeispiel wird ein Bewegen des Chips 1 bei dem Einleiten des Dichtungsharzes auf nachste­ hend beschriebene Weise verhindert: Es wird ein Dichtungs­ harz mit außerordentlich geringer Viskosität unter folgenden Bedingungen verwendet: Die Fließfähigkeit des Harzes wird verbessert, in Anbetracht der an dem Chip 1 entstehenden Belastung wird das Verhältnis, in dem in dem Harz ein Füll­ mittel enthalten ist, auf 65 Gew.-% oder mehr erhöht, was dem Verhältnis bei dem herkömmlichen Harz entspricht, der Linearausdehnungskoeffizient des Harzes wird auf 2,0×10-5 oder weniger verringert, was demjenigen des herkömmlichen Harzes entspricht, und die minimale Schmelzviskosität des Harzes bei Gießtemperatur wird von 300 bis 400 P, die die normale Viskosität ist, auf 200 P oder weniger, vorzugsweise auf 100 P oder weniger verringert. D.h., durch das Verwenden dieses Dichtungsharzes mit einer Viskosität, die geringer als diejenige des herkömmlichen Harzes ist, wird der Chip nur sehr wenig bewegt, wenn bei dem Niederdruck-Umgießungs­ verfahren das Dichtungsharz eingefüllt wird.
Bei einem vierten Ausführungsbeispiel wird auf die nachste­ hend beschriebene Weise ein Gehäuse dünner gestaltet, wel­ ches ein sog. Kunststoffgehäuse ist, in welchem der Chip elektrisch mit einer Außenelektrode verbunden ist und gegen Außenbedingungen durch Harzdichtung geschützt ist. Zunächst wird zum dünneren Formen des Harzes auf dem Chip zum Verbin­ den des Chips mit der Außenelektrode statt des herkömmlichen Drahtbondeverfahrens das sog. automatisierte Bandbondever­ fahren angewandt. Gemäß der Erläuterung bei dem ersten Ausführungsbeispiel wird das bislang nicht genau gesteuerte Ausmaß des Durchhängens des Innenleiters auf 80 µm oder weniger begrenzt. Ferner wird eine Lageänderung des Chips vor dem Eingießen und damit auch eine Erhöhung der Dicke des Harzes begrenzt. Diese Dickenerhöhung ist durch den Umstand verursacht, daß der Chip 1 selbst gleichfalls durchhängt. Als nächstes wird die Dicke des Chips von 0,4 mm, was ein nach dem herkömmlichen Verfahren erreichter Wert ist, auf nicht mehr als 0,25 mm verringert, was ein Wert nahe an dem minimalen Wert ist, bis zu dem die Dicke gegenwärtiger Chips verringert werden kann.
Bei einem fünften Ausführungsbeispiel wird ein Dichtungsharz in einer Dicke von 50 µm oder mehr auf einen Bereich um den Chip herum aufgebracht, wodurch die Dicke des ganzen Gehäu­ ses auf 0,6 mm oder weniger begrenzt wird. Ein solches Verfahren wird bei einem Herstellungsverfahren für eine Halbleitervorrichtung angewandt, deren Chip elektrisch mit der Außenelektrode verbunden ist. Diese Halbleitervorrich­ tung wird nach dem Niederdruck-Umgießungsverfahren derart in Harz eingeschlossen, daß der Chip gegen äußere Einflüsse geschützt ist. Es ist erforderlich, die Dicke eines Gehäuses auf 0,6 mm oder weniger zu begrenzen, wenn eine integrierte Schaltung insbesondere für den Einbau in eine ISO-Karte entwickelt werden soll, die die gleichen Abmessungen wie eine gewöhnliche Kreditkarte hat, welche 85,6 mm lang, 54,0 mm breit und 0,76 mm dick ist. Eine Dicke von 0,6 mm ergibt sich folgendermaßen: 0,76 mm (Dicke der ISO-Karte) - 0,10 mm (Dicke des Substrats) - 0,06 (Dicke des Schutzblattes) = 0,6.
Unter folgenden Bedingungen wird ein Dichtungsharz mit extrem niedriger Viskosität erhalten: Die Fließfähigkeit des Harzes wird verbessert, in Anbetracht der an dem Chip wirkenden Belastung wird das Verhältnis. In dem in dem Harz ein Füllmittel enthalten ist, auf 65 Gew.-% oder mehr er­ höht, was dem Verhältnis bei dem herkömmlichen Harz ent­ spricht, der Linearausdehnungskoeffizient des Harzes wird auf 2,0×10-5 oder weniger verringert, was demjenigen des herkömmlichen Harzes entspricht, und die minimale Schmelz­ viskosität des Harzes bei Schmelztemperatur wird von 300 bis 400 P, was die normale Viskosität ist, auf 200 P oder weni­ ger, beispielsweise auf 100 P oder weniger verringert.
Zum Ausgleichen der Differenz zwischen den Strömungseigen­ schaften über und unter dem Chip in einer Form wird in dem Leiterstützbereich 12 eine Öffnung derart gebildet, daß das Harz über und unter dem Leiterstützbereich 12 des bei dem Bandbondeverfahren benutzten Trägerbands fließen kann. Als derartige Öffnung kann eine Durchgangsöffnung 50 gemäß Fig. 4a und 4b oder eine Kerbe 51 gemäß Fig. 5 gebildet werden.
Lageabweichungen des Chips in der Form werden folgendermaßen eingeschränkt: (A) Zum Begrenzen der Abweichung der Durch­ hängeausmaße der Innenleiter auf 30 µm oder weniger wird das Verfahren gemäß dem zweiten Ausführungsbeispiel angewandt, (B) Lageabweichungen der oberen und unteren Form in Berüh­ rung mit dem Chip werden derart eingeschränkt, daß nach dem Versetzen des Leiterstützbereichs des Trägerbands die Lage des Chips in der Form unverändert ist, und (C) die Stärke des Einklemmens des Trägerbands wird derart gesteuert, daß es in einem Ausmaß eingeklemmt wird, welches 30% oder weni­ ger der Banddicke entspricht.
Durch Anwenden des Verfahrens gemäß dem vierten Ausführungs­ beispiel können folgende Vorteile erzielt werden: Da ein Dichtungsharz verwendet wird, dessen Viskosität geringer als diejenige des herkömmlichen Dichtungsharzes ist, wird bei dem Einfüllen des Dichtungsharzes bei dem Niederdruck-Um­ gießungsverfahren der Chip nur wenig bewegt. Eine in dem Zuleiterstützbereich des Trägerbands ausgebildete Öffnung gleicht die Unterschiede zwischen den Fließeigenschaften des Harzes über dem Chip und unter dem Chip aus. Eine Abweichung der Durchgangsausmaße der Innenleiter ist begrenzt, was zur Folge hat, daß gleichfalls Lageänderungen des Chips vor dessen Umgießen eingeschränkt sind. Das Einklemmungsausmaß des Trägerbands ist derart gesteuert, daß es in einem Ausmaß eingeklemmt wird, welches gleich 30% oder weniger der Band­ dicke ist. Durch ein derartiges Ausmaß wird verhindert, daß der Leiterstützbereich des Trägerbands nach oben oder unten versetzt wird.
Eine Kombination der Verfahren gemäß dem vierten und fünften Ausführungsbeispiel ermöglicht es, eine extrem dünne Halb­ leitervorrichtung gemäß der Darstellung in den Fig. 6a bis 6c mit einer Dicke von nicht mehr als 0,6 mm herzustellen.
Bei den vorstehend beschriebenen Ausführungsbeispielen wurde zwar das erfindungsgemäße Verfahren derart angewandt, daß die Vorderfläche und die Rückfläche eines Integrationsschal­ tungschips mit Harz eingekapselt wurden, jedoch ist das Verfahren gleichfalls anwendbar, wenn gemäß der Darstellung in den Fig. 7a bis 7c allein die Vorderfläche eines Chips mit Harz abgedichtet wird. In diesem Fall ist es möglich, eine Halbleitervorrichtung mit einer Dicke von nicht mehr als 0,5 mm herzustellen.

Claims (7)

1. Verfahren zum Herstellen einer Halbleitervorrichtung, in der Elektroden eines Halbleiterchips elektrisch mit Innen­ leitern eines Trägerbands verbunden sind, dadurch gekenn­ zeichnet, daß jeweils die Elektrode des Halbleiterchips mit dem Innenleiter des Trägerbands in Berührung gebracht wird und daß unter diesen Bedingungen eine Bondeverbindung herge­ stellt wird, wodurch das Ausmaß des Durchhängens des Innen­ leiters auf 80 µm oder weniger gesteuert wird.
2. Herstellungsverfahren nach Anspruch 1, bei dem das Bonden ausgeführt wird, wenn die jeweilige Elektrode des Halblei­ terchips den Innenleiter des Trägerbands hochstößt.
3. Herstellungsverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterchip und das Trägerband mit Harz umgossen werden, um den Halbleiterchip vor äußeren Einflüssen zu schützen.
4. Verfahren zum Herstellen einer Halbleitervorrichtung, in der Elektroden eines Halbleiterchips elektrisch mit Innen­ leitern eines Trägerbands verbunden sind, dadurch gekenn­ zeichnet, daß die Schräglage einer das Trägerband haltenden Bandführung derart eingestellt wird, daß es zu einer Vorder­ fläche des Halbleiterchips parallel wird, und daß das Bonden unter diesen Umständen ausgeführt wird, wodurch eine Abwei­ chung hinsichtlich der Durchhangabweichung des Innenleiters auf 30 µm oder weniger gesteuert wird.
5. Verfahren zum Herstellen einer Halbleitervorrichtung, dadurch gekennzeichnet, daß jeweils eine Elektrode eines Halbleiterchips elektrisch mit einem Innenleiter eines Trägerbands verbunden wird und daß zum Schützen des Halblei­ terchips vor externen Einflüssen der Halbleiterchip und das Trägerband mit einem Harz umgossen werden, das bei einer Einfüllschmelztemperatur eine minimale Schmelzviskosität von nicht mehr als 200 P hat.
6. Verfahren zum Herstellen einer Halbleitervorrichtung, in der jeweils eine Elektrode eines Halbleiterchips elektrisch mit einem Innenleiter eines Trägerbands verbunden ist und an der in einer Form eine Einspritzformung mit einem Harz ausgeführt wird, um dadurch den Halbleiterchip und das Trägerband mit Harz abzudichten und den Halbleiterchip gegen äußere Einflüsse zu schützen, dadurch gekennzeichnet, daß an einem Leiterstützbereich des Trägerbands ein Strömungsdurch­ laß derart gebildet wird, daß das Abdichtungsharz zwischen dem oberen und unteren Bereich des Leiterstützabschnitts fließen kann, und als Dichtungsharz ein Harz mit einer minimalen Schmelzviskosität von nicht mehr als 200 P bei der Einspritzschmelztemperatur verwendet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Ausmaß der Klammerung der Form während der Einspritzfor­ mung auf 30% oder weniger der Dicke des Trägerbands einge­ stellt wird.
DE4130544A 1990-09-14 1991-09-13 Verfahren zum Herstellen von Halbleitervorrichtungen Expired - Fee Related DE4130544C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24474990 1990-09-14
JP3130432A JPH04330744A (ja) 1990-09-14 1991-05-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE4130544A1 true DE4130544A1 (de) 1992-03-19
DE4130544C2 DE4130544C2 (de) 1996-07-04

Family

ID=26465567

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4130544A Expired - Fee Related DE4130544C2 (de) 1990-09-14 1991-09-13 Verfahren zum Herstellen von Halbleitervorrichtungen

Country Status (4)

Country Link
US (1) US5166099A (de)
JP (1) JPH04330744A (de)
DE (1) DE4130544C2 (de)
FR (1) FR2666931A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338705A (en) * 1992-09-10 1994-08-16 Texas Instruments Incorporated Pressure differential downset
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5686352A (en) * 1993-07-26 1997-11-11 Motorola Inc. Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6024274A (en) * 1996-04-03 2000-02-15 Industrial Technology Research Institute Method for tape automated bonding to composite bumps
AU4321997A (en) 1996-10-17 1998-05-15 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
US6335225B1 (en) * 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121342A (ja) * 1988-10-28 1990-05-09 Ibiden Co Ltd フィルムキャリア

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL189379C (nl) * 1977-05-05 1993-03-16 Richardus Henricus Johannes Fi Werkwijze voor inkapselen van micro-elektronische elementen.
JPS63200540A (ja) * 1987-02-17 1988-08-18 Toshiba Corp ボンデイングツ−ルの傾き測定装置
US5057461A (en) * 1987-03-19 1991-10-15 Texas Instruments Incorporated Method of mounting integrated circuit interconnect leads releasably on film
JPH0783036B2 (ja) * 1987-12-11 1995-09-06 三菱電機株式会社 キヤリアテープ
JPH02155245A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd 電子部品の製造方法
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121342A (ja) * 1988-10-28 1990-05-09 Ibiden Co Ltd フィルムキャリア

Non-Patent Citations (11)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on Components, Hybrids and Manufacturing Technology, 1990, Vol. 13, Nr. 1, S. 222-228 *
JP 1-120835 A. In: P. Abstr. of J., E-805 *
JP 1-150332 A. In: P. Abstr. of J., E-819 *
JP 1-155635 A. In: P. Abstr. of J., E-821 *
JP 1-198041 A. In: P. Abstr. of J., E-842 *
JP 1-235243 A. In: P. Abstr. of J., E-860 *
JP 1-238031 A. In: P. Abstr. of J., E-861 *
JP 1-244629 A. In: P. Abstr. of J., E-865 *
JP 1-319957 A. In: P. Abstr. of J., E-901 *
JP 2-192137 A. In: P. Abstr. of J., E-989 *
JP 2-72643 A. In: P. Abstr. of J., E-934 *

Also Published As

Publication number Publication date
JPH04330744A (ja) 1992-11-18
FR2666931A1 (fr) 1992-03-20
DE4130544C2 (de) 1996-07-04
FR2666931B1 (de) 1995-01-06
US5166099A (en) 1992-11-24

Similar Documents

Publication Publication Date Title
DE19708002B4 (de) Anschlußrahmen für Halbleiterbauelement
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE4130544A1 (de) Verfahren zum herstellen von halbleitervorrichtungen
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE10147955A1 (de) Halbleitervorrichtung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE10009733A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19709295A1 (de) Halbleiterbaugruppe
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10222678A1 (de) Halbleitervorrichtung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE10232788B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE19728461A1 (de) Leiterrahmen und Halbleiterbauelement, das ihn verwendet
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE2925509A1 (de) Packung fuer schaltungselemente
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE10297642T5 (de) Verfahren und Vorrichtung zum Steuern der Höhe der Chiphalterandnaht, um Chipscherungsbelastungen zu reduzieren
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE19749539B4 (de) Halbleiterbaustein mit Leiterrahmen und Justierhilfen
DE102016115722A1 (de) Vergossenes Leiterrahmengehäuse und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee