DE4130544C2 - Verfahren zum Herstellen von Halbleitervorrichtungen - Google Patents

Verfahren zum Herstellen von Halbleitervorrichtungen

Info

Publication number
DE4130544C2
DE4130544C2 DE4130544A DE4130544A DE4130544C2 DE 4130544 C2 DE4130544 C2 DE 4130544C2 DE 4130544 A DE4130544 A DE 4130544A DE 4130544 A DE4130544 A DE 4130544A DE 4130544 C2 DE4130544 C2 DE 4130544C2
Authority
DE
Germany
Prior art keywords
carrier tape
tape
bonding
resin
inner conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4130544A
Other languages
English (en)
Other versions
DE4130544A1 (de
Inventor
Tetsuya Ueda
Osamu Nakagawa
Haruo Shimamoto
Yasuhiro Teraoka
Seiji Takemura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4130544A1 publication Critical patent/DE4130544A1/de
Application granted granted Critical
Publication of DE4130544C2 publication Critical patent/DE4130544C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung, in Elektroden eines Halbleiterbausteins elektrisch mit Innenleitern eines Trägerbandes verbunden sind, wobei die Innenleiter verbogen sein können, mit einer aus einem Bondetisch und einem Bondewerkzeug bestehenden Bondevorrichtung.
Fig. 8 ist eine teilweise im Schnitt dargestellte perspektivische Ansicht einer herkömmlichen harzvergossenen Halbleitervorrichtung. Die Figur zeigt, wie ein nach einem Drahtbondeverfahren kontaktiertes Halbleiterelement nach einem Niederdruck- Umgießungsverfahren in Harz eingegossen ist.
Die Figur zeigt ein üblicherweise als Integrationsschaltungs- bzw. IC-Halbleiterbaustein bezeichnetes Kernteil 1 einer Halbleitervorrichtung oder eines Halbleiterelements. Auf dem Halbleiterbaustein 1 ist auf einem beispielsweise aus Silizium bestehenden Halbleitersubstrat eine dünne und feine elektronische Schaltung ausgebildet. Der Halbleiterbaustein 1 ist an einer sog. Druckbondekontaktfläche 2 angebracht. Zuleitungen 3 bestehen jeweils aus einem Innenleiter, der elektrisch an eine Elektrode des Halbleiterbausteins angeschlossen ist, und einem Außenleiter, der elektrisch an eine externe Vorrichtung und ein Substrat angeschlossen ist. An den Halbleiterbaustein 1 sind die Zuleitungen 3 elektrisch durch Drähte 4 angeschlossen; mit 5 ist ein Abdichtungsharz bezeichnet, das einen Bereich um den Halbleiterbaustein 1 herum abschließt, um diesen vor äußeren Einwirkungen und Kräfte zu schützen.
Als Verfahren zum Boden der Elektroden an dem Halbleiterbaustein bzw. Halbleiterbauelement 1 wird anstelle des verbreitet angewandten beschriebenen Drahtbondeverfahrens gegenwärtig ein sog. automatisiertes Bandbondeverfahren (TAB-Verfahren) eingeführt. Das Bandbondeverfahren wird kurz unter Bezugnahme auf Fig. 9a, 9b, 10a und 10b beschrieben. In diesen Figuren ist mit 6 ein Trägerband bezeichnet, das als Grundmaterial eines Bandträgers dient, aus flexiblem isolierenden Material wie Polyimid besteht und wie ein Film gestaltet ist. In dem Trägerband 6 sind dreierlei Öffnungen 7 bis 9 ausgebildet. Die Öffnung 7 ist eine Mittelöffnung, die in der Breitenmitte des Bands 6 an einer Stelle ausgebildet ist, an der gemäß der nachfolgenden Beschreibung der Halbleiterbaustein 1 eingesetzt wird. Die Öffnungen 8 sind Perforationsöffnungen, die in festen Abständen an beiden Seiten des Trägerbands 6 in dessen Breitenrichtung ausgebildet sind. Die Perforationsöffnungen 8 dienen zum groben Ausrichten des Trägerbands 6 und des Halbleiterbausteins 1 bei deren Verbindung. Die Öffnungen 9 sind mehrere Außenleiteröffnungen, die die Mittelöffnung 7 umgeben. Die Außenleiteröffnungen 9 werden benutzt, wenn gemäß der nachfolgenden Beschreibung die Außenleiter angeschlossen werden, und sind miteinander über Brücken 10 verbunden, die an Stellen ausgebildet sind, die den vier Ecken der Mittelöffnung 7 entsprechen. An vorbestimmten Stellen an der Vorderfläche des Trägerbands 6 ist eine Vielzahl von Leitermustern aus elektrisch leitendem Material ausgebildet. Jedes Leitermuster besteht aus einem der Mittelöffnung 7 zugewandten Innenleiter 11a und einem Außenleiter 11b, der über die Außenleiteröffnung 9 hinaus nach außen ragt. Mit 11c sind Prüfkontaktflächen für die Prüfung bezeichnet, ob der Halbleiterbaustein 1 fehlerhaft ist oder ob die Verbindung zwischen den Innenleitern 11a und dem Halbleiterbaustein 1 nach dem Bonden der Innenleiter fehlerhaft ist. Mit 12 ist ein Leiterstützbereich zum Hochhalten der Leitermuster 11 bezeichnet, während mit 13 Anschluß-Höcker bezeichnet sind, die auf übliche Weise auf der Vorderfläche des Halbleiterbausteins 1 ausgebildet sind. Die Anschluß-Höcker 13 liegen zwischen dem Halbleiterbaustein 1 und den Innenleitern 11a.
Es wird nun ein Verfahren für das Einbauen des Halbleiterbausteins 1 in das dermaßen gestaltete Trägerband 6 beschrieben.
Gemäß Fig. 10a wird zuerst der Halbleiterbaustein 1 in die in dem Trägerband 6 ausgebildete Mittelöffnung 7 eingesetzt. Der Halbleiterbaustein 1 oder das Trägerband 6 wird derart positioniert, daß die Anschluß-Höcker 13 an dem Halbleiterbaustein 1 jeweils vorbestimmten Stellen der Innenleiter 11a gegenübergesetzt sind. Als nächstes werden die Anschluß-Höcker 13 an dem Halbleiterbaustein 1 in einem Wärmedruck-Bondeverfahren mit den Innenleitern 11a verbunden. Hierdurch wird der Bandträger gebildet, in den der Halbleiterbaustein 1 eingebaut ist. Die Fig. 10b zeigt ein Beispiel für einen derartigen Bandträger.
Unter Bezugnahme auf Fig. 11a und 11b wird ein Verfahren zum Abdichten bzw. Versiegeln des Bandträgers mit einem flüssigen Harz beschrieben. Diese Figuren zeigen das flüssige Harz 14a vor dessen Härtung, das Harz 14b nach dem Härten und eine Spritze 15 zum Auftropfen des flüssigen Harzes 14a. Das flüssige Harz 14a wird zuerst gemäß Fig. 11a auf den Bandträger getropft und dann erwärmt und dadurch gehärtet, um den Bandträger gemäß der Darstellung in Fig. 11b einzuschließen bzw. einzukapseln.
Vorstehend sind die Gestaltung der herkömmlichen Halbleitervorrichtung und das hierfür angewandte Herstellungsverfahren beschrieben. Bei dem dünneren Gestalten der Halbleitervorrichtungen besteht eine Grenze von 1,0 mm wegen folgender Probleme:
Zuerst wird das Drahtbondeverfahren mit dem Bandbondeverfahren verglichen. Fig. 12a und 12b sind vergrößerte Schnittansichten, die jeweils die Dicke von Harz auf einem Halbleiterbaustein bei der Herstellung nach dem Drahtbondeverfahren bzw. dem Bandbondeverfahren zeigen. In Fig. 12a ist mit A die Höhe des Drahts 4 bei dem Drahtbondeverfahren bezeichnet. Die Höhe A beträgt üblicherweise 180 µm und mindestens ungefähr 150 µm. Mit B ist die Dicke des Dichtungsharzes 5 bezeichnet, das zum Schützen des Drahts 4 und der elektronischen Schaltung auf der Oberfläche des Halbleiterbausteins 1 gegen äußere Verschmutzung oder Feuchtigkeit aufgebracht ist. In Fig. 12b ist mit C die Höhe des Anschluß-Höckers 13 an dem Halbleiterbaustein 1 bezeichnet, die üblicherweise ungefähr 25 µm beträgt. Mit D ist die Dicke des durch eine Metallfolie aus Kupfer oder dergleichen gebildeten Innenleiters 11a bezeichnet, die üblicherweise 35 µm beträgt.
Aus den vorstehenden Abmessungen ist ersichtlich, daß dann, wenn die Harzdicke bei dem Drahtbondeverfahren mit derjenigen bei dem Bandbodeverfahren verglichen wird, die Harzdicke bei dem Bandbondeverfahren um eine Größe verringert werden kann, die gleich einer Dicke A-C-D ist. Üblicherweise beträgt diese Harzdicke ungefähr 120 µm. Daher ist bei der Herstellung dünner Halbleitervorrichtungen das automatisierte Bandbondeverfahren vorteilhaft, so daß es tatsächlich bisher zur Herstellung derartiger Vorrichtungen angewandt wurde.
Bei dem herkömmlichen Bandbondeverfahren wird der Bandträger gemäß der Darstellung in Fig. 11a und 11b mit dem flüssigen Harz 14a vergossen. Es ist bekannt, daß dieses flüssige Harz 14a im allgemeinen weniger zuverlässig ist als Dichtungsharze, die bei dem Niederdruck-Umgießungsverfahren verwendet werden. An einem flüssigen Harz R1 und an Umgießungsharzen R2 und R3 wurde ein Pressure Cooker Test (PCT) bei hoher Temperatur und in Hochdruckatmosphäre ausgeführt. Die Testergebnisse sind in Tabelle 1 aufgeführt.
Tabelle 1
In der Tabelle 1 sind die Testzeiten in Stunden bis zum Erreichen des Ausfalls von 10%, 50% und 90% aufgeführt. Es ist ersichtlich, daß die Zuverlässigkeit des flüssigen Harzes R1 nur ungefähr 1/10 bis 1/20 derjenigen der Abdichtungsgießharze R2 und R3 ist.
Es wurde versucht, das Niederdruck-Umgießungsverfahren an das automatisierte Bandbondeverfahren anzupassen und es wurden diesbezügliche Patente angemeldet (JP.OS 1-198 041 und 1-155 635). Es ist offensichtlich, daß zu dem Verringern der Dicke einer Halbleitervorrichtung die folgenden fünf Punkte zu beachten sind:
  • 1) Verringern des Ausmaßes, um das der Innenleiter 11a durchhängt.
  • 2) Begrenzen von Abweichungen hinsichtlich der Durchhängeausmaße der Innenleiter 11a.
  • 3) Größtmögliche Verringerung der minimalen Schmelzviskosität des Dichtungsharzes.
  • 4) Begrenzen der Abmessungen einer Form, die den Leiterstützbereich 12 des Trägerbands festlegt.
  • 5) Bilden einer Öffnung in dem Leiterstützbereich 12 in der Weise, daß Abweichungen hinsichtlich der oberhalb und unterhalb des Leiterstützbereichs 12 ausströmenden Harzmenge begrenzt sind.
Bezüglich des fünften Punktes wurden schon Patente angemeldet (JP-OS 1-238 031, 1-120 835 und 1-244 629).
Es werden nun der erste, der zweite und der dritte Punkt erläutert. Fig. 13a ist eine Darstellung zur Erläuterung des ersten Gesichtspunkts bei der Herstellung einer dünnen Halbleitervorrichtung. Die dünne Halbleitervorrichtung wird unter Anwendung des Bandbondeverfahrens nach dem Niederdruck- Umgießungsverfahren mit Harz eingekapselt. Wenn das Trägerband 6 und der Halbleiterbaustein 1 miteinander nach dem herkömmlichen automatisierten Bandbondeverfahren verbunden werden, ist eine Größe E, um die der jeweilige Innenleiter 11a durchhängt bzw. gesenkt ist, nicht genau gesteuert, so daß infolgedessen ein Senkungsausmaß über 100 µm tolerierbar ist. Daher wird eine Dicke F des Harzes auf dem Halbleiterbaustein 1 um 100 µm oder mehr größer als die Harzdicke (B+C+D) gemäß Fig. 13b. Bei dem Niederdruck-Umgießungsverfahren ist die Dicke des Harzes auf dem Halbleiterbaustein 1 grundlegend gleich der Dicke des Harzes unter dem Halbleiterbaustein 1. Aus diesem Grund wird die Halbleitervorrichtung dicker als erforderlich und um das Zweifache des Ausmaßes E dicker, um das der Innenleiter 11a durchhhängt bzw. gesenkt ist.
Fig. 14a bis 14c sind Darstellungen, die den zweiten und dritten Gesichtspunkt bei der Herstellung einer dünnen Halbleitervorrichtung veranschaulichen. Die dünne Halbleitervorrichtung wird unter Anwendung des Bandbondeverfahrens nach dem Niederdruck-Umgießungsverfahren in Harz eingekapselt. Bei dem herkömmlichen Bandbondeverfahren ist nicht nur das Ausmaß E, um das der Innenleiter 11a durchhängt, sondern auch eine Abweichung der Durchhängeausmaße aller Innenleiter 11a ungesteuert. Wenn diese Abweichung nicht gesteuert ist, wenn Formen 16a und 16b gemäß den Maßen ausgelegt sind, die in Fig. 13b gezeigt sind, welche einen Zustand zeigt, bei dem der jeweilige Innenleiter 11a nicht durchhängt, und wenn jeder Innenleiter 11a tatsächlich in einem Ausmaß mit einer Abweichung G gemäß Fig. 14a durchhängt, nimmt eine Dicke H des Harzes auf dem Halbleiterbaustein 1 von der normalen Dicke (B+c+D) in einem Ausmaß zu, das gleich der Abweichung G ist, und wird damit zu einer Gesamtdicke (B+C+D+G).
Andererseits ist eine Dicke J des Harzes unterhalb des Halbleiterbausteins 1 von der normalen Dicke (B+C+D) um ein Ausmaß verringert, das gleich der Abweichung G ist, und wird damit zu einer Gesamtdicke (B+B+D-G). Letztlich wird die Differenz zwischen der Dicke des Harzes auf dem Halbleiterbaustein 1 und derjenigen des Harzes unter dem Halbleiterbaustein 1 zu dem Zweifachen der Abweichung G. Da die Dicke H der dünnen Halbleitervorrichtung ungefähr 200 µm oder weniger beträgt, wird bei einer Abweichung G von 50 µm die Dicke H zu ungefähr 250 µm und die Dicke J zu ungefähr 150 µm. Auf diese Weise wird die Differenz der Dicken des Harzes auf und unter dem Halbleiterbaustein 1 größer. Aus diesem Grund entsteht bei dem Aufbringen des Harzes nach dem Niederdruck-Umgießungsverfahren gemäß Fig. 14b eine beträchtliche Differenz der Menge des strömenden Harzes. Infolge dieser Differenz wird gemäß Fig. 14b der Halbleiterbaustein 1 geringfügig in der durch einen Pfeil K dargestellten Richtung gedreht. Dadurch wird gemäß der Darstellung in Fig. 14c eine Harzbahn unterhalb des Halbleiterbausteins 1 außerordentlich schmal, was zur Folge hat, daß das Harz während des Fließens erhärtet und auf diese Weise unter dem Halbleiterbaustein 1 eine Lücke 17 entsteht. Im Extremfall besteht die Gefahr, daß der Halbleiterbaustein 1 freiliegt.
Die Durchhängeausmaße der Innenleiter 11a werden dahingehend untersucht, daß nicht nur das Entstehen der Lücke 17, sondern auch das Freilegen der Rückfläche des Halbleiterbausteins 1 verhindert ist. Das Entstehen der Lücke 17 und das Freilegen des Halbleiterbausteins 1 werden durch die Abweichung hinsichtlich der Durchhängeausmaße der Innenleiter 11a verursacht. Das Ergebnis dieser Untersuchung zeigt, daß dann, wenn die Abweichung auf 30 µm oder weniger begrenzt ist, die vorstehend beschriebenen Probleme nicht auftreten. Die Viskosität des Dichtungsharzes wurde auch dahingehend untersucht, daß sie zum Verhindern einer leichten Drehbewegung des Halbleiterbausteins 1 bei dem Absenken der Innenleiter 11a gemäß Fig. 14b ausreichend ist. Das Ergebnis dieser Untersuchung zeigt, daß dann, wenn die minimale Schmelzviskosität auf 20 Pas oder weniger begrenzt ist, der Halbleiterbaustein 1 nicht in einer leichten Drehung bewegt wird.
Des weiteren ist aus der JP-OS 2-121 342 ein Bandbondeverfahren zum Verhindern von Fehlkontaktierungen bekannt, bei dem ein durch eine Heizvorrichtung erwärmter Halbleiterbaustein mit Anschluß-Höckern in Kontakt gebracht wird. Das Bandbonden zwischen einem Trägerband mit Innenleiter und einer Leiterschaltung erfolgt hierbei, indem der erwärmte Halbleiterbaustein auf einem Bondetisch nach oben geschoben wird, bis die Anschluß-Höcker an die nach unten, in Richtung zum Halbleiterbaustein hin, vorverformten Innenleiter stoßen. Durch die Vorverformung der Innenleiter soll das Erfordernis eines Bondewerkzeugs, das während des Bondens von oben auf das Trägerband drückt, beseitigt werden.
Jedoch kommt es bei derartigen, mit vorstehenden Bondeverfahren hergestellten Halbleitervorrichtungen durch die Vorverformung der Innenleiter bzw. bei herkömmlichen Bondeverfahren, die einen Bondetisch und ein Bondewerkzeug erfordern, durch vor dem Bonden erfolgte unbeabsichtigte Verformungen der Innenleiter zu Verschiebungen und/oder Verdrehungen des Halbleiterbausteins gegenüber der Ebene, in der sich das Trägerband befindet, so daß die Dicke der Halbleitervorrichtung zunimmt.
Daher liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Halbleitervorrichtung der eingangs genannten Art derart auszugestalten, daß dünnere Halbleitervorrichtungen hergestellt werden können.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß vor einem Bondevorgang die Lage des den Halbleiterbaustein tragenden Bondetisches der Bondevorrichtung derart eingestellt wird, bis ein Innenleiter des Trägerbandes mit einem entsprechenden Anschluß-Höcker auf der dem Trägerband zugewandten Seite des Halbleiterbausteins in Berührung kommt, und mittels einer auf einer Seite des Trägerbandes angeordneten Bandführungsvorrichtung die Lage des Trägerbandes derart eingestellt wird, daß das Trägerband parallel zu der dem Trägerband zugewandten Seite des Bondetisches ist, und mittels einer auf der der Bandführungsvorrichtung auf der anderen Seite des Trägerbandes gegenüberliegenden Bandklemmvorrichtung das Trägerband während des Bondevorgangs fixiert wird, wodurch eine Verdrehung des Trägerbandes verhindert wird und sich dadurch ein Ausmaß der Verbiegung der Innenleiter von 80 µm oder weniger ergibt, wobei eine maximale Abweichung der Verbiegung zwischen den Innenleitern 30 µm beträgt.
Auf diese Weise können dünnere Halbleitervorrichtungen hergestellt werden, da eine Verschiebung und/oder Verdrehung des Halbleiterbausteins hinsichtlich der Ebene des Trägerbandes zuverlässig verhindert wird.
In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert.
Es zeigen:
Fig. 1 eine schematische Ansicht einer Bondevorrichtung,
Fig. 2a und 2b schematische Schnittansichten, die den herkömmlichen Bondevorgang veranschaulichen,
Fig. 3a bis 3c schematische Schnittansichten, die Bondevorgänge bei dem erfindungsgemäßen Herstellungsverfahren gemäß einem Ausführungsbeispiel zeigen,
Fig. 4a und 4b eine Draufsicht und eine Schnittseitenansicht eines mit einer Durchgangsöffnung versehenen Bandträgers gemäß einer vorteilhaften Weiterbildung,
Fig. 5 eine Draufsicht auf einen mit einer Kerbe versehenen Bandträger gemäß einer vorteilhaften Weiterbildung,
Fig. 6a, 6b und 6c eine Draufsicht, eine Seitenansicht und eine vergrößerte Teilschnittansicht, die als vorteilhafte Weiterbildung eine Halbleitervorrichtung zeigen, welche nach dem erfindungsgemäßen Herstellungsverfahren hergestellt ist,
Fig. 7a, 7b und 7c eine Draufsicht, eine Seitenansicht und eine vergrößerte Teilschnittansicht, die als weitere vorteilhafte Weiterbildung eine Halbleitervorrichtung zeigen, die nach dem erfindungsgemäßen Herstellungsverfahren hergestellt ist,
Fig. 8 eine zum Teil im Schnitt dargestellte perspektivische Ansicht einer herkömmlichen Halbleitervorrichtung mit Drahtbondeverbindung und Harzabdichtung,
Fig. 9a und 9b eine Draufsicht und eine Seitenansicht eines Bandträgers,
Fig. 10a und 10b perspektivische Ansichten, die einen Prozeß veranschaulichen, bei dem der Bandträger und das Halbleiterelement miteinander verbunden werden,
Fig. 11a und 11b Schnittansichten, die einen Prozeß veranschaulichen, bei dem der Bandträger mit flüssigem Harz vergossen wird,
Fig. 12a und 12b vergrößerte Schnittansichten, die Harzdicken auf Integrationsschaltungschips bei dem herkömmlichen Drahtbondeverfahren bzw. dem automatisierten Bandbondeverfahren zeigen,
Fig. 13a und 13b Schnittansichten, die den Zusammenhang zwischen dem Ausmaß des Durchhängens eines jeweiligen Innenleiters und der Dicke des Harzes auf dem Chip bei dem Bandbondeverfahren veranschaulichen, und
Fig. 14a bis 14c Schnittansichten, die den Zusammenhang zwischen einer Abweichung der Ausmaße des Durchhängens von Innenleitern und den Formungscharakteristika bei dem Bandbondeverfahren veranschaulichen.
Gemäß Fig. 1 hat eine Bondevorrichtung eine Bandführungsvorrichtung bzw. eine Bandführung 27 zum Führen eines Trägerbands 23 und eine Bandklemmvorrichtung bzw. Bandklemmplatte 28 für das Andrücken des Trägerbands 23 gegen die Bandführung 27 zum Festlegen des Trägerbands 23. Ein Bondetisch 24 für das Halten eines Integrationsschaltungs- bzw. IC-Halbleiterbausteins 1 ist unter der Bandführung 27 angeordnet und frei nach oben und unten bewegbar. Ein an einer Betätigungsvorrichtung 26 befestigtes Bondewerkzeug 25 ist oberhalb der Führung 27 angeordnet. Hinter der Bandführung 27 ist eine Transportführung 29 für das Befördern des Trägerbands 23 angebracht, während vor der Bandführung 27 eine Transportführung 30 für das Befördern des Trägerbands 23 angebracht ist.
Bei einem Ausführungsbeispiel wird das Ausmaß des Durchhängens eines jeweiligen Innenleiters 11a so weit wie möglich verringert, im einzelnen gemäß der nachstehenden Beschreibung auf 80 µm oder weniger.
Gemäß Fig. 2a und 2b hängt das Ausmaß des Durchhängens eines jeweiligen Innenleiters 11a nach dem Bonden nicht nur stark von dem Ausmaß des Durchhängens des jeweiligen Innenleiters 11a des Trägerbands 23 vor dem Boden, sondern auch von der relativen Lage des jeweiligen Innenleiters 11a und des jeweiligen Anschluß-Höckers 13 bei deren Ausrichtung ab. Bezüglich des ersteren Faktors wird ein Bandträger verwendet, von dem weg die Innenleiter 11a wenig durchhängen, oder ein Bandträger, der Innenleiter 11a hat, die absichtlich verformt sind. Durch die Verwendung eines derartigen Bandträgers kann das Ausmaß des Durchhängens des jeweiligen Innenleiters 11a vor dem Bonden verringert werden. Hinsichtlich des letzteren Faktors ist dann, wenn gemäß Fig. 2a bei dem Positionieren für das Bonden der Innenleiter 11a von dem Anschluß-Höcker 13 beabstandet ist, ein Ausmaß h1 des Durchhängens des Innenleiters 11a nach dem Bonden vergrößert, wie es in Fig. 2b dargestellt ist. Die Lage des Bondetisches 24 der Bondevorrichtung wird daher gemäß der Darstellung in Fig. 3a derart eingestellt, daß der Innenleiter 11a mit dem Anschluß-Höcker 13 in Berührung kommt, oder gemäß Fig. 3b derart, daß der Anschluß-Höcker 13 den Innenleiter 11a um höchstens 20 µm hochschiebt. Nach dem derartigen Einstellen des Bondetisches 24 wird das Bonden ausgeführt. Auf diese Weise kann gemäß Fig. 3c das Ausmaß des Durchhängens des Innenleiters 11a auf 80 µm oder weniger begrenzt werden.
Außerdem wird bei dem Ausführungsbeispiel auf die nachstehend beschriebene Weise eine Abweichung hinsichtlich der Ausmaße des Durchhängens der Innenleiter 11a auf typischerweise 30 µm oder weniger begrenzt.
Zuerst wird der Unterschied zwischen dem Ausmaß des Durchhängens eines jeweiligen Innenleiters 11a und einer Abweichung bei den Durchhängeausmaßen aller Innenleiter 11a erläutert. Es besteht eine Abmessung für einen jeden Innenleiter 11a, welche das Ausmaß des Durchhängens dieses Innenleiters 11a bestimmt. Falls ein einzelner Halbleiterbaustein 200 Innenleiter hat, liegen 200 Abmessungen für die Ausmaße des Durchhängens der 200 Innenleiter vor. Andererseits ist eine Abweichung der Durchhängeausmaße der Innenleiter ein Wert, der durch Subtrahieren des minimalen Werts von dem maximalen Wert aller Durchhängeausmaße der Innenleiter eines Halbleiterbausteins erhalten wird. Daher ergibt sich für einen einzigen Halbleiterbaustein nur eine einzige Abweichung. Diese Abweichung bestimmt auch den Winkel, um den der Halbleiterbaustein nach dem Bonden schräg liegt.
Bei diesem Ausführungsbeispiel wird die Abweichung der Durchhängeausmaße der Innenleiter 11a folgendermaßen gesteuert: Gemäß Fig. 1 wird die Schräglage der das Trägerband 23 haltenden Bandführung 27 derart eingestellt, daß diese zu der Vorderfläche des Bondetisches 24 parallel wird. Diese Einstellung ermöglicht es, die Abweichung der Durchhängeausmaße der Innenleiter 11a auf 30 µm oder weniger zu begrenzen.
Bei einer vorteilhaften Weiterbildung der Erfindung wird ein Bewegen des Halbleiterbausteins 1 bei dem Einleiten des Dichtungsharzes auf nachstehend beschriebene Weise verhindert: Es wird ein Dichtungsharz mit außerordentlich geringer Viskosität unter folgenden Bedingungen verwendet: Die Fließfähigkeit des Harzes wird verbessert, in Anbetracht der an dem Halbleiterbaustein 1 entstehenden Belastung wird das Verhältnis, indem in dem Harz ein Füllmittel enthalten ist, auf 65 Gew.-% oder mehr erhöht, was dem Verhältnis bei dem herkömmlichen Harz entspricht, der Linearausdehnungskoeffizient des Harzes wird auf 2,0×10-5 oder weniger verringert, was demjenigen des herkömmlichen Harzes entspricht, und die minimale Schmelzviskosität des Harzes bei Gießtemperatur wird von 30 Pas (300 P) bis 40 Pas (400 P), die die normale Viskosität ist, auf 20 Pas (200 P) oder weniger, vorzugsweise auf 10 Pas (100 P) oder weniger verringert. D. h., durch das Verwenden dieses Dichtungsharzes mit einer Viskosität, die geringer als diejenige des herkömmlichen Harzes ist, wird der Halbleiterbaustein 1 nur sehr wenig bewegt, wenn bei dem Niederdruck-Umgießungsverfahren das Dichtungsharz eingefüllt wird.
Bei einer zweiten vorteilhaften Weiterbildung der Erfindung wird auf die nachstehend beschriebene Weise ein Gehäuse dünner gestaltet, welches ein sog. Kunststoffgehäuse ist, in welchem der Halbleiterbaustein elektrisch mit einer Außenelektrode verbunden ist und gegen Außenbedingungen durch Harzdichtung geschützt ist. Zunächst wird zum dünneren Formen des Harzes auf dem Halbleiterbaustein zum Verbinden des Halbleiterbausteins mit der Außenelektrode statt des herkömmlichen Drahtbondeverfahrens das sog. automatisierte Bandbondeverfahren angewandt. Gemäß der Erläuterung bei dem Ausführungsbeispiel wird das bislang nicht genau gesteuerte Ausmaß des Durchhängens des Innenleiters auf 80 µm oder weniger begrenzt. Ferner wird eine Lageänderung des Halbleiterbausteins vor dem Eingießen und damit auch eine Erhöhung der Dicke des Harzes begrenzt. Diese Dickenerhöhung ist durch den Umstand verursacht, daß der Halbleiterbaustein 1 selbst gleichfalls durchhängt. Als nächstes wird die Dicke des Halbleiterbausteins von 0,4 mm, was ein nach dem herkömmlichen Verfahren erreichter Wert ist, auf nicht mehr als 0,25 mm verringert, was ein Wert nahe an dem minimalen Wert ist, bis zu dem die Dicke gegenwärtiger Halbleiterbausteine verringert werden kann.
Bei einer dritten vorteilhaften Weiterbildung der Erfindung wird ein Dichtungsharz in einer Dicke von 50 µm oder mehr auf einen Bereich um den Halbleiterbaustein herum aufgebracht, wodurch die Dicke des ganzen Gehäuses auf 0,6 mm oder weniger begrenzt wird. Ein solches Verfahren wird bei einem Herstellungsverfahren für eine Halbleitervorrichtung angewandt, deren Halbleiterbaustein elektrisch mit der Außenelektrode verbunden ist. Diese Halbleitervorrichtung wird nach dem Niederdruck-Umgießungsverfahren derart in Harz eingeschlossen, daß der Halbleiterbaustein gegen äußere Einflüsse geschützt ist. Es ist erforderlichh, die Dicke eines Gehäuses auf 0,6 mm oder weniger zu begrenzen, wenn eine integrierte Schaltung insbesondere für den Einbau in eine ISO-Karte entwickelt werden soll, die die gleichen Abmessungen wie eine gewöhnliche Kreditkarte hat, welche 85,6 mm lang, 54,0 mm breit und 0,76 mm dick ist. Eine Dicke von 0,6 mm ergibt sich folgendermaßen. 0,76 mm (Dicke der ISO-Karte) - 0,10 mm (Dicke des Substrats) - 0,06 (Dicke des Schutzblattes) = 0,6.
Unter folgenden Bedingungen wird ein Dichtungsharz mit extrem niedriger Viskosität erhalten: Die Fließfähigkeit des Harzes wird verbessert, in Anbetracht der an dem Halbleiterbaustein 1 wirkenden Belastung wird das Verhältnis, in dem in dem Harz ein Füllmittel enthalten ist, auf 65 Gew.-% oder mehr erhöht, was dem Verhältnis bei dem herkömmlichen Harz entspricht, der Linearausdehnungskoeffizient des Harzes wird auf 2,0×10-5 oder weniger verringert, was demjenigen des herkömmlichen Harzes entspricht, und die minimale Schmelzviskosität des Harzes bei Schmelztemperatur wird 30 Pas (300 P) bis 40 Pas (400 P), was die normale Viskosität ist, auf 20 Pas (200 P) oder weniger, beispielsweise auf 10 Pas (100 P) oder weniger verringert.
Zum Ausgleichen der Differenz zwischen den Strömungseigenschaften über und unter dem Halbleiterbaustein in einer Form wird in dem Leiterstützbereich 12 eine Öffnung derart gebildet, daß das Harz über und unter dem Leiterstützbereich 12 des bei dem Bandbondeverfahren benutzten Trägerbands fließen kann. Als derartige Öffnung kann eine Durchgangsöffnung 50 gemäß Fig. 4a und 4b oder eine Kerbe 51 gemäß Fig. 5 gebildet werden.
Lageabweichungen des Halbleiterbausteins in der Form werden folgendermaßen eingeschränkt: (A) Zum Begrenzen der Abweichung der Durchhängeausmaße der Innenleiter auf 30 µm oder weniger wird das Verfahren gemäß dem Ausführungsbeispiel angewandt, (B) Lageabweichungen der oberen und unteren Form in Berührung mit dem Halbleiterbaustein werden derart eingeschränkt, daß nach dem Versetzen des Leiterstützbereichs des Trägerbands die Lage des Halbleiterbausteins in der Form unverändert ist, und (C) die Stärke des Einklemmens des Trägerbands wird derart gesteuert, daß es in einem Ausmaß eingeklemmt wird, welches 30% oder weniger der Banddicke entspricht.
Durch Anwenden des Verfahrens gemäß der zweiten vorteilhaften Weiterbildung können folgende Vorteile erzielt werden: Da ein Dichtungsharz verwendet wird, dessen Viskosität geringer als diejenige des herkömmlichen Dichtungsharzes ist, wird bei dem Einfüllen des Dichtungsharzes bei dem Niederdruck-Umgießungsverfahren der Halbleiterbaustein nur wenig bewegt. Eine in dem Zuleiterstützbereich des Trägerbands ausgebildete Öffnung gleicht die Unterschiede zwischen den Fließeigenschaften des Harzes über dem Halbleiterbaustein und unter dem Halbleiterbaustein aus. Eine Abweichung der Durchgangsausmaße der Innenleiter ist begrenzt, was zur Folge hat, daß gleichfalls Lageänderungen des Halbleiterbausteins vor dessen Umgießen eingeschränkt sind. Das Einklemmungsausmaß des Trägerbands ist derart gesteuert, daß es in einem Ausmaß eingeklemmt wird, welches gleich 30% oder weniger der Banddicke ist. Durch ein derartiges Ausmaß wird verhindert, daß der Leiterstützbereich des Trägerbands nach oben oder unten versetzt wird.
Eine Kombination der Verfahren gemäß der zweiten und dritten vorteilhaften Weiterbildung ermöglicht es, eine extrem dünne Halbleitervorrichtung gemäß der Darstellung in den Fig. 6a bis 6c mit einer Dicke von nicht mehr als 0,6 mm herzustellen.
Bei den vorstehend beschriebenen vorteilhaften Weiterbildungen wurde zwar das erfindungsgemäße Verfahren derart angewandt, daß die Vorderfläche und die Rückfläche eines Integrationsschaltungs-Halbleiterbausteins mit Harz eingekapselt wurden, jedoch ist das Verfahren gleichfalls anwendbar, wenn gemäß der Darstellung in den Fig. 7a bis 7c allein die Vorderfläche eines Halbleiterbausteins mit Harz abgedichtet wird. In diesem Fall ist es möglich, eine Halbleitervorrichtung mit einer Dicke von nicht mehr als 0,5 mm herzustellen.

Claims (6)

1. Verfahren zum Herstellen einer Halbleitervorrichtung, in der Elektroden eines Halbleiterbausteins elektrisch mit Innenleitern eines Trägerbandes verbunden sind, wobei die Innenleiter verbogen sein können, mit einer aus einem Bondetisch und einem Bondewerkzeug bestehenden Bondevorrichtung, dadurch gekennzeichnet, daß
vor einem Bondevorgang die Lage des den Halbleiterbaustein (1) tragenden Bondetisches (24) der Bondevorrichtung derart eingestellt wird, bis ein Innenleiter (11a) des Trägerbandes (23) mit einem entsprechenden Anschluß-Höcker (13) auf der dem Trägerband (23) zugewandten Seite des Halbleiterbausteins (1) in Berührung kommt, und
mittels einer auf einer Seite des Trägerbandes (23) angeordneten Bandführungsvorrichtung (27) die Lage des Trägerbandes (23) derart eingestellt wird, daß das Trägerband (23) parallel zu der dem Trägerband (23) zugewandten Seite des Bondetisches (24) ist, und
mittels einer auf der der Bandführungsvorrichtung (27) auf der anderen Seite des Trägerbandes (23) gegenüberliegenden Bandklemmvorrichtung (28) das Trägerband (23) während des Bondevorgangs fixiert wird, wodurch eine Verdrehung des Trägerbandes (23) verhindert wird und sich dadurch ein Ausmaß (h2) der Verbiegung der Innenleiter (11a) von 80 µm oder weniger ergibt, wobei eine maximale Abweichung der Verbiegung zwischen den Innenleitern (11a) 30 µm beträgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Berührungsaufnahme der Bondetisch (24) um höchstens 20 µm hochgeschoben wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterbaustein (1) und das Trägerband (23) nach dem Bondevorgang mit Abdichtungsharz (5) umgossen werden, um den Halbleiterbaustein (1) vor äußeren Einflüssen zu schützen.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Abdichtungsharz (5) bei einer Einfüllschmelztemperatur eine minimale Schmelzviskosität von 20 Pas oder weniger besitzt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Umgießen eine Einspritzformung ist und an einem Leiterstützbereich (12) des Trägerbandes (23) ein Strömungsdurchlaß (50) derart gebildet ist, daß das Abdichtungsharz (5) zwischen dem oberen und unteren Abschnitt des Leiterstützbereichs (12) fließen kann.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Ausmaß des Einklemmens des Trägerbandes (23) durch eine Gußform während der Einspritzformung auf 30% oder weniger der Dicke des Trägerbandes (23) eingestellt wird.
DE4130544A 1990-09-14 1991-09-13 Verfahren zum Herstellen von Halbleitervorrichtungen Expired - Fee Related DE4130544C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24474990 1990-09-14
JP3130432A JPH04330744A (ja) 1990-09-14 1991-05-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE4130544A1 DE4130544A1 (de) 1992-03-19
DE4130544C2 true DE4130544C2 (de) 1996-07-04

Family

ID=26465567

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4130544A Expired - Fee Related DE4130544C2 (de) 1990-09-14 1991-09-13 Verfahren zum Herstellen von Halbleitervorrichtungen

Country Status (4)

Country Link
US (1) US5166099A (de)
JP (1) JPH04330744A (de)
DE (1) DE4130544C2 (de)
FR (1) FR2666931A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338705A (en) * 1992-09-10 1994-08-16 Texas Instruments Incorporated Pressure differential downset
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5686352A (en) * 1993-07-26 1997-11-11 Motorola Inc. Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6024274A (en) * 1996-04-03 2000-02-15 Industrial Technology Research Institute Method for tape automated bonding to composite bumps
KR100459968B1 (ko) 1996-10-17 2005-04-28 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법,회로기판및필름캐리어테이프
US6335225B1 (en) * 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly
JP3420748B2 (ja) 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL189379C (nl) * 1977-05-05 1993-03-16 Richardus Henricus Johannes Fi Werkwijze voor inkapselen van micro-elektronische elementen.
JPS63200540A (ja) * 1987-02-17 1988-08-18 Toshiba Corp ボンデイングツ−ルの傾き測定装置
US5057461A (en) * 1987-03-19 1991-10-15 Texas Instruments Incorporated Method of mounting integrated circuit interconnect leads releasably on film
JPH0783036B2 (ja) * 1987-12-11 1995-09-06 三菱電機株式会社 キヤリアテープ
JPH02121342A (ja) * 1988-10-28 1990-05-09 Ibiden Co Ltd フィルムキャリア
JPH02155245A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd 電子部品の製造方法
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication

Also Published As

Publication number Publication date
FR2666931A1 (fr) 1992-03-20
DE4130544A1 (de) 1992-03-19
US5166099A (en) 1992-11-24
FR2666931B1 (de) 1995-01-06
JPH04330744A (ja) 1992-11-18

Similar Documents

Publication Publication Date Title
DE4130544C2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE19708002B4 (de) Anschlußrahmen für Halbleiterbauelement
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE102008058835B4 (de) Elektronikbauelement, Verfahren zur Herstellung und Halbleiterbaustein
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE102005036996A1 (de) Halbleitervorrichtung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE10392365T5 (de) Halbleitervorrichtung mit einem Halbleiterchip
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE10338087A1 (de) Elektronische Schaltungsvorrichtung und deren Herstellungsverfahren
DE19541072A1 (de) Chipmodul
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE10232788B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils
DE19543427C2 (de) Chipmodul, insbesondere zum Einbau in eine Chipkarte
DE112009001736T5 (de) Verfahren zum Herstellen eines komponenteneingebetteten Moduls
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
EP1324386A1 (de) Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
DE19701165C1 (de) Chipkartenmodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee