DE4140681A1 - Masken-nur-lesespeicher (masken-rom) und verfahren zu dessen herstellung - Google Patents
Masken-nur-lesespeicher (masken-rom) und verfahren zu dessen herstellungInfo
- Publication number
- DE4140681A1 DE4140681A1 DE4140681A DE4140681A DE4140681A1 DE 4140681 A1 DE4140681 A1 DE 4140681A1 DE 4140681 A DE4140681 A DE 4140681A DE 4140681 A DE4140681 A DE 4140681A DE 4140681 A1 DE4140681 A1 DE 4140681A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulation layer
- insulation
- conductive layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/383—Channel doping programmed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Description
Die Erfindung betrifft eine Halbleiterspeichereinrichtung
und insbesondere ein Verfahren zur Herstellung von
hochintegrierten NAND- und NOR-Logik-Masken-Nur
Lesespeichern (MROM).
Im allgemeinen wird ein Masken-ROM zur Steuerung einer
Ansteuerlogik wie beispielsweise eines Mikroprogramms in
einem Informationsverarbeitungssystem oder des Inhalts von
einem Spiel in einem Spielchip verwendet. Weitere
Verwendungen ergeben sich in
Büroautomatisierungseinrichtungen und elektronischen
Musikinstrumenten oder dergleichen.
Gegenwärtig gibt es einen großen Bedarf für einen billigen
und mit großer Kapazität arbeitenden, hochintegrierten
Masken-ROM, da die erforderliche Speicherkapazität stark
angewachsen ist und eine hohe Auflösung von
Zeichenschriftsätzen und eine hohe Tonqualität in den
Büroautomatisierungseinrichtungen, elektrischen
Musikinstrumenten, Telespielen oder dergleichen
erforderlich ist.
Um solche Forderungen zu erfüllen, ist beispielsweise in
der US-PS 41 42 176 ein NAND-logisches Masken-ROM zur
Steigerung des Integrationsgrades offenbart. Das
NAND-logische Masken-ROM weist eine Struktur mit einer
Vielzahl von Verarmungstyp-Transistoren und einer Vielzahl
von Anreicherungstyp-Transistoren auf, die in Serie durch
eine Diffusionsschicht verbunden sind. Das NAND-logische
Masken-ROM erfordert nur einen Kontakt pro Strang, wobei
ein Strang als eine Gruppe von in Serie verbundenen Zellen
zwischen jeder Spaltenleitung und einer Erdungsklemme
definiert ist. Das NAND-logische Masken-ROM des oben
genannten Patents wird im folgenden in den Fig. 2 bis 4
beschrieben.
In Fig. 2 ist ein Teil eines
Äquivalentschaltkreisdiagramms eines NAND-logischen
Masken-ROM dargestellt, in dem acht einen Strang bildende
Speicherzellen in Serie verbunden sind. Ein erster
Transistor 1, der mit einer Bit-Leitung B/L verbunden ist,
ist der Strangauswahltransistor, und dessen Gate wird als
Strangauswahlleitung verwendet. Die zweiten bis neunten
Transistoren 2 bis 9 sind zwischen dem ersten Transistor 1
und einer Erdspannungsklemme verschaltet und werden als
Speicherzellen betrieben. Eine Speicherzellenmatrix des
NAND-logischen Masken-ROM wird durch eine Vielzahl von
Speichersträngen gebildet, die parallel zueinander mit der
Bit-Leitung verbunden sind, und eine Speicherzelle, die in
der gleichen Reihe positioniert ist, die Wortleitung 12
bis 19 teilt. Die Leseoperation wird so durchgeführt, daß
bei Auswahl beispielsweise des vierten Transistors 4 eine
Lesespannung von ungefähr 1 bis 2 Volt an eine ausgewählte
Bit-Leitung angelegt wird und eine Versorgungsspannung Vcc
an die Wortleitungen 12, 13, 15, 16, 17, 18 und 19 der
Speicherzelle angelegt wird, außer an der ausgewählten
Strangleitung 11 und an den vierten Transistor 4. Die
Wortleitung 14 des vierten Transistors 4 wird gleichzeitig
geerdet. In diesem Fall sind die nicht ausgewählten
Bit-Leitungen, die Strangauswahlleitung und die nicht
ausgewählten Wortleitungen im geerdeten Zustand. Als
Ergebnis wird der vierte Transistor 4 durch die an sein
Gate angelegte Erdspannung ausgeschaltet, wenn der vierte
Transistor 4 vom Anreicherungs-Typ ist. Folglich wird eine
logische "0" ausgelesen, da die an die Bit-Leitung
angelegte Lesespannung abgeschaltet ist. Ist der vierte
Transistor 4 vom Verarmungs-Typ, wird er durch die an sein
Gate angelegte Erdungsspannung eingeschaltet. Folglich wird
eine logische "1" ausgelesen, da die an die Bit-Leitung
angelegte Lesespannung an den vierten Transistor 4
übertragen wird. Das heißt, eine logische "1" oder "0"
wird durch Anlegen der Erdungsspannung an das Gate einer
Zelle ausgelesen, wenn ein Verarmungs-Transistor, der
normalerweise eingeschaltet ist, oder ein
Anreicherungs-Transistor, der normalerweise ausgeschaltet
ist, verwendet wird.
In Fig. 2 ist eine schematische Ansicht eines Layouts
eines bekannten NAND-logischen Masken-ROM der Fig. 2
dargestellt. Gleiche Teile sind in diesem Fall mit
gleichen Bezugszeichen versehen. Als erstes ist eine sich
longitudinal erstreckenden Abtastleitung 22 auf dem
Halbleitersubstrat gebildet. Die Wortleitungen 11 bis 19
und eine Erdungsleitung 20 erstrecken sich seitlich von
einem oberen Abschnitt der Abtastleitung 22 und sind in
ihren Längsrichtungen parallel zueinander angeordnet. Eine
Metalleitung 24 überlappt die Abtastleitung 22
hinsichtlich der oberen Bereiche der Wortleitungen 11 bis
19 und ein Kontaktbereich 26 stellt einen Kontakt her
zwischen der Abtastleitung 22 und der Metalleitung 24.
In Fig. 4 ist eine Querschnittsansicht der Fig. 3
entlang der Linie a-a′ dargestellt. Auf der Oberfläche
eines Halbleitersubstrats 30 eines ersten
Leitfähigkeitstyps und wo eine Feldoxidschicht 32 gebildet
ist, sind eine Vielzahl von Gates 11 bis 16 gebildet,
wobei zwischen Substrat und Gates eine Gateoxid-Schicht 34
angeordnet ist. Eine Metallschicht 24 steht mit einem
vorbestimmten Abtastbereich 22 in Kontakt und ist von der
Vielzahl der Gates 11 bis 16 durch eine
Isolationszwischenschicht 36 isoliert. In diesem Fall sind
die Vielzahl der Transistoren mit den Gates 11 bis 16 in
Serie durch den Abtastbereich 22, der zwischen den Gates
11 bis 16 gebildet ist, verschaltet. Außerdem ist jeder
Transistor in einem als Anreicherungstyp oder
Verarmungstyp programmierten Zustand, und die Gates 11 bis
16 werden als Wortleitungen verwendet.
Im Falle des bekannten NAND-logischen Masken-ROM wird nach
Bildung einer polykristallinen
Silizium(Polysilizium-)Schicht eine Wortleitung einer
Speicherzelle gleichzeitig durch ein fotolithographisches
Verfahren gebildet. Folglich ist der Abstand zwischen den
Wortleitungen durch die Beschränkungen des
fotolithographischen Verfahrens eingeschränkt. Das heißt,
wenn ein Muster durch das fotolithographische Verfahren
gebildet wird, ist es schwierig, einen Abstand zwischen
den Wortleitungen unterhalb des Grenzwerts des
fotolithographischen Verfahrens zu erreichen, da der
Musterabstand eines Fotolacks durch die Auflösungsgrenze
eines Maskenmusters beschränkt ist. Weiterhin wird nach
Vervollständigung des Musters der Wortleitung ein
Ionenimplantations-Verfahren von Verunreinigungen
durchgeführt, um jede Speicherzelle in einem erwünschten
Typ zu programmieren. Daher ist eine genaue Ausrichtung
einer Maske erforderlich, wenn während des
fotolithographischen Verfahrens zur Freilegung nur eines
bestimmten Gates in dieses Verunreinigungen implantiert
werden. Ist die Ausrichtung der Maske nicht sehr genau,
ist kein Betrieb eines zuverlässigen Masken-ROM
erreichbar, da die Verunreinigungen auch in benachbarte
Speicherzellen implantiert werden.
Als nächstes wird in Fig. 5 eine schematische Ansicht
eines Layouts eines bekannten NOR-logischen Masken-ROM
dargestellt. Eine Wortleitung 42, die parallel zu einer
zweiten Richtung, einer longitudinalen Richtung, ist,
erstreckt sich in einer ersten Richtung, einer
transversalen Richtung. Ein Abtastbereich 44 erstreckt
sich in der zweiten Richtung, und eine Bit-Leitung 46 ist
dem aktiven Bereich 44 überlagert und auf dessen oberen
Abschnitt gebildet. Ein Kontaktbereich 48 verbindet den
Abtastbereich 44 und die Bit-Leitung 46. Da ein
Kontaktbereich für je zwei Bits gebildet wird, ergibt sich
als Nachteil, daß die gesamte Fläche anwächst.
In Fig. 6 ist die schematische Ansicht eines weiteren
bekannten NOR-logischen Masken-ROM dargestellt. Dieses
wird als Flachzelle bezeichnet und ist von der Sharp Co.
erhältlich. Das NOR-logische Masken-ROM wird in dem
Artikel "Symposium on VLSI Circuit", 1988, Seiten 85 und
86 beschrieben. Eine Wortleitung 50 ist aus einer
Polysiliziumschicht gebildet und erstreckt sich in einer
ersten, transversalen Richtung und ist parallel in einer
zweiten, longitudinalen Richtung angeordnet. Eine
Bit-Leitung 52 ist aus einer n⁺-Diffusionsschicht gebildet
und ist parallel zur ersten Richtung angeordnet, wobei sie
sich in die zweite Richtung erstreckt. Wenn eine
Wortleitung über zwei benachbarte Bit-Leitungen geführt
wird, ist ein Kanalbereich gebildet und dieser wird als
Einheitszelle 54 betrieben. Da die Bit-Leitung aus einer
n⁺-Diffusionsschicht gebildet ist, wird nur ein
Kontaktbereich bezüglich einiger zehn Zellen gebildet,
betrachtet man den Widerstand der Bit-Leitung anstatt
eines Kontaktbereiches pro Zelle. In der obigen Figur wird
ein Kontaktbereich für 32 Bits gebildet. Weiterhin werden
die Source- und Drainbereiche jeder Zelle auf die Hälfte
ihrer Größe verkleinert im Vergleich zu einem
konventionellen Masken-ROM, da eine Bit-Leitung, die als
Drain oder Source einer Zelle verwendet wird, auch als
Drain oder Source einer benachbarten Zelle verwendet wird.
In Fig. 7 ist ein äquivalentes Schaltkreisdiagramm des in
Fig. 6 dargestellten NOR-logischen Masken-ROM
dargestellt. Ein Kanal ist zwischen benachbarten zwei
Bit-Leitungen gebildet, und die Gates in der gleichen
Reihe teilen eine Wortleitung. Wird eine Leseoperation
beispielsweise durch Auswahl eines Transistors 54
durchgeführt, wird eine Versorgungsspannung Vcc von
ungefähr 5 Volt und eine Spannung von ungefähr 2 Volt an
eine Bit-Leitung B/L1 und eine Wortleitung W/L2 angelegt
und eine Bit-Leitung B/L2 geerdet. Weiterhin bleiben die
Bit-Leitungen B/L3, . . . im Schwebezustand (Floating) und
die nicht ausgewählten Wortleitungen W/L1, W/L3, . . . sind
geerdet. Als Ergebnis wird die ausgewählte Zelle
eingeschaltet und ein Strom beginnt zu fließen, wodurch
ein logischer "1"-Zustand ausgelesen wird, wenn die
Schwellenspannung der ausgewählten Zelle weniger als 2
Volt beträgt.
Fig. 8A stellt eine Querschnittsansicht der Fig. 6
entlang der Linie b-b′ in Wortleitungsrichtung und Fig. 8B
einen Querschnitt aus Fig. 6 entlang der Linie c-c′ in
Bit-Leitungsrichtung dar.
In Fig. 8A ist ein Abtastbereich 52 eines zweiten
Leitfähigkeitstyps auf einem vorbestimmten Bereich eines
Halbleitersubstrats 56 eines ersten Leitfähigkeitstyps
gebildet und wird als Bit-Leitung verwendet. Auf der
Oberfläche des Substrats 56 sind nacheinander eine
Gateoxid-Schicht 60, eine aus einer Polysiliziumschicht
gebildete Wortleitung 50 und eine Isolationsschicht 62
aufgetragen. Eine Metallschicht 58 ist oberhalb des
Abtastbereichs 52 aufgetragen.
In Fig. 8B ist eine Gateoxid-Schicht 60 auf der
Oberfläche des Halbleitersubstrats 56 des ersten
Leitfähigkeittyp aufgetragen. Die Wortleitung 50 ist auf
einem bestimmten Bereich des Substrats 56 gebildet und die
Isolationsschicht 62 ist auf der gesamten Oberfläche des
Substrats 56 aufgetragen. In diesem Fall ist der Abstand
zwischen den Wortleitungen beim Bilden eines Musters durch
die Beschränkung des gewöhnlichen fotolithographischen
Verfahrens beschränkt. Als Hinderungsfaktor zur
Reduzierung des Abstandes zwischen benachbarten
Wortleitungen in den Nanometerbereich muß die
Verfahrenstoleranz während des Ionenimplantationsverfahren
zur Programmierung der Zelle in Betracht gezogen werden.
Das heißt, wenn der Abstand bis auf den Nanometerbereich
verkleinert wird, können nicht erwünschte Daten
gespeichert werden, da eine benachbarte Zelle zusätzlich
zu der programmierten Zelle durch Fehlausrichtung oder
Überentwicklung und dergleichen freigelegt ist. Folglich
können die Wortleitungsabstände, die den Zellenabstand
festlegen, nur bis zu einem bestimmten Grad vermindert
werden, um die Betriebssicherheit der Produkte zu
gewährleisten.
Wie vorstehend beschrieben, weisen die bekannten NAND- und
NOR-logischen Masken-ROM′s den Nachteil auf, daß
hochintegrierte Speichereinrichtungen nur schwierig
erzielbar sind, da der minimale Abstand zwischen den
Wortleitungen durch die Beschränkung des
fotolithographischen Verfahrens begrenzt ist. Selbst wenn
der Abstand zwischen den Wortleitungen im Nanometerbereich
ist, ist es während der Programmierung einer Speicherzelle
schwierig, die Verfahrenstoleranzen mitzuberücksichtigen.
Weiterhin ist eine sehr hohe Präzision im Verfahren zur
Programmierung nur einer gewünschten Zelle erforderlich.
Es ist daher Aufgabe der Erfindung, ein Verfahren zur
Herstellung eines Masken-ROM mit einem minimalen Abstand
zwischen den benachbarten Wortleitungen bereitzustellen.
Weiterhin ist es Aufgabe der Erfindung, ein Verfahren zur
Herstellung eines Masken-ROM bereitzustellen, mittels dem
eine ausreichende Verfahrenstoleranz während eines
Ionenimplantationsverfahrens zur Programmierung einer
Zelle sichergestellt ist. Schließlich ist es weiterhin
Aufgabe der Erfindung, ein Verfahren zur Herstellung eines
Masken-ROM bereitzustellen, welches den Abstand zwischen
benachbarten Wortleitungen minimiert und gleichzeitig eine
ausreichende Verfahrenstoleranz während eines
Ionenimplantationsverfahrens zur Programmierung einer
Zelle sicherstellt.
Gemäß einer Ausführungsform der Erfindung wird auf der
Oberfläche eines Halbleitersubstrats, auf dem eine erste
Polysiliziumschicht aufgetragen ist, ein Muster einer
Gate-Elektrode entlang einer Wortleitung jeweils von
gerader oder ungerader Numerierung aufgetragen. Als
nächstes wird eine Isolationsschicht mit einer Dicke im
Nanometerbereich auf der Oberfläche des Substrats
aufgetragen. Dann wird ein Fotolack aufgetragen und ein
Rückätzverfahren durchgeführt. Darauffolgend werden die
durch das Rückätzverfahren freigelegte Isolationsschicht
und Polysiliziumschicht selektiv zur Bildung eines
Wortleitungsabstandes entsprechend der Dicke der
Isolationsschicht geätzt.
Gemäß einer weiteren Ausführungsform der Erfindung werden
verschiedene Isolationsschichten auf der Oberfläche von
benachbarten Wortleitungen gebildet und jede
Isolationsschicht selektiv durch unterschiedliche
Ätzverfahren geätzt.
Im folgenden werden die erfindungsgemäßen Lösungen und
vorteilhaften Ausführungsbeispiele davon anhand der in der
Zeichnung beigefügten Figuren näher erläutert und
beschrieben.
Es zeigt
Fig. 1 eine schematische Ansicht eines Layouts
eines NAND-logischen Masken-ROM gemäß der Erfindung;
Fig. 2 einen Teil eines äquivalenten
Schaltkreisdiagramms eines vorbekannten NAND-logischen
Masken-ROM′;
Fig. 3 eine schematische Ansicht eines Layouts gemäß
Fig. 2;
Fig. 4 eine Querschnittsansicht aus Fig. 3 entlang der
Linie a-a′;
Fig. 5 eine schematische Ansicht eines Layouts eines
bekannten NOR-logischen Masken-ROM;
Fig. 6 eine schematische Ansicht eines Layouts einer
weiteren bekannten NOR-logischen Masken-ROM;
Fig. 7 ein äquivalentes Schaltkreisdiagramm gemäß Fig. 6;
Fig. 8A und 8B Querschnittsansichten aus Fig. 6;
Fig. 9 eine Querschnittsansicht entlang der Linie d-d′
aus Fig. 1;
Fig. 10A bis 10L und Fig. 10C′ und 10C′′ Ansichten
zur Darstellung eines Herstellungsverfahrens des
NAND-logischen Masken-ROM der Fig. 1;
Fig. 11 eine schematische Ansicht eines Layouts eines
NOR-logischen Masken-ROM gemäß der Erfindung;
Fig. 12A und 12B Querschnittsansichten aus Fig. 11;
Fig. 13A bis 13H einen Herstellungsprozeß eines
NOR-logischen Masken-ROM einer bevorzugten Ausführungsform
der Erfindung;
Fig. 14A bis 14C ein Herstellungsverfahren eines
NOR-logischen Masken-ROM einer weiteren bevorzugten
Ausführungsform der Erfindung;
Fig. 15A bis 15C ein Herstellungsverfahren eines
NOR-logischen Masken-ROM gemäß einer weiteren
Ausführungsform der Erfindung, und
Fig. 16A bis 16D ein Herstellungsverfahren eines
NOR-logischen Masken-ROM einer weiteren bevorzugten
Ausführungsform der Erfindung.
In Fig. 1 ist eine sich in Längsrichtung erstreckende
Abtastleitung 70 dargestellt, die auf einem
Halbleitersubstrat gebildet ist. Wortleitungen 71 bis 79
und eine Erdungsleitung 80 erstrecken sich seitlich von
einem oberen Abschnitt der Abtastleitung 70 und sind in
Längsrichtung parallel zueinander angeordnet. Eine
Metalleitung 82 überlappt die Abtastleitung 70 von oberen
Abschnitten der Wortleitung 71 bis 79 und ein
Kontaktbereich 84 verbindet die Abtastleitung 70 und die
Metalleitung 82. Der Abstand zwischen benachbarten
Wortleitungen ist im Nanometerbereich geringer als die
Beschränkung eines fotolithographischen Verfahrens.
In Fig. 9 ist eine Querschnittsansicht des NAND-logischen
Masken-ROM aus Fig. 1 entlang der Linie d-d′ dargestellt.
Gleiche Teile sind durch gleiche Bezugszeichen
gekennzeichnet. Auf der Oberfläche eines
Halbleitersubstrats 90 eines ersten Leitfähigkeitstyps, wo
eine Feldoxidschicht 96 gebildet ist, sind eine Vielzahl
von Gates 71 bis 76 mit dazwischen angeordneter
Gateoxid-Schicht 102 aufgetragen. Eine Metallschicht 82
kontaktiert einen bestimmten Abtastbereich 70 und ist von
der Vielzahl der Gates 71 bis 76 durch eine
Isolationszwischenschicht 126 getrennt. In diesem Fall sind
eine Vielzahl von die Gates 71 bis 76 umfassenden
Transistoren in Serie durch den Abtastbereich 70 zwischen
den Gates 71 bis 76 verschaltet. Außerdem ist jeder
Transistor als Anreicherungstyp oder als Verarmungstyp
programmiert und die Gates 71 bis 76 sind als
Wortleitungen eingesetzt.
Die Fig. 10A bis 10L zeigen ein Herstellungsverfahren
zur Herstellung eines NAND-logischen Masken-ROM der Fig. 1.
In Fig. 10A ist das Ausgangsmaterial durch eine
(100)-orientierte, p-Typ Silizium-Einkristallscheibe
(wafer) gebildet. Nach Entfernen einer nicht
dargestellten, durch eine Trockenoxidation gebildeten
Oxidschicht durch Naßätzen, wird eine Pufferoxidschicht 92
mit einer Dicke von ungefähr 300 Å in einer Sauerstoff
(O₂)-Atmosphäre bei einer Temperatur von 950°C
aufgewachsen. Als nächstes wird eine Nitritschicht 94 bis
zu einer Dicke von 1500 Å abgelagert und darauf folgend
diese Schicht entsprechend einem Isolationsbereich zur
Isolierung einer Vielzahl von Strängen einer
Speicherzellenmatrix entfernt. Dann werden Bor-Ionen in
die Oberfläche des Substrats 90 mit einer Energie von 300
KeV und einer Dosis von 6,0×10¹³ Ionen/cm² zur Bildung
eines Kanalstoppbereichs implantiert. Anschließend wird
eine Feldoxidschicht 96 mit einer Dicke von ungefähr 5000 Å
durch Naßoxidation bei einer Temperatur von 1000°C während
zweier Stunden gebildet.
In Fig. 10B sind die Pufferoxidschicht 92 und die
Nitridschicht 94 durch Naßätzen entfernt, und ein
Schutzoxidationsverfahren zur Verbesserung der
Eigenschaften einer noch zu bildenden Gateoxid-Schicht
wird durchgeführt. Das heißt, eine Schutzoxid-Schicht 98
mit einer Dicke von ungefähr 300 Å wird durch ein
Trockenoxidationsverfahren bei einer Temperatur von 950°C
gebildet. Nach Bestimmen eines Speicherzellenbereichs
durch ein fotolithographisches Verfahren werden Arsen oder
Phosphor-Ionen mit einer Energie von 100 KeV und einer
Dosis 6,0×10¹² Ionen/cm² implantiert. Zu diesem Zeitpunkt
wird der Speicherzellenbereich durch die Implantation der
Verunreinigungen vom n-Typ ein Verharmungstyp-Zellbereich.
Gemäß Fig. 10C wird nach Entfernen der Schutzoxid-Schicht
98 durch Naßätzen eine Gateoxid-Schicht 102 mit einer
Dicke von ungefähr 250 Å durch ein
Trockenoxidationsverfahren bei einer Temperatur von 950°C
gebildet. Als nächstes wird auf der Oberfläche des
Substrats 90 eine erste Polysiliziumschicht 104 mit einer
Dicke von ungefähr 2000 Å gebildet. Diese wird zur
Reduzierung ihres Widerstands mit POCL₃ dotiert, um einen
Flächenwiderstand der ersten Polysiliziumschicht 104
geringer als 20 Ω/ zu erhalten. Darauf folgend wird eine
erste Oxidschicht 106 mit einer Dicke von 1000-2000 Å auf
der gesamten Oberfläche der ersten Polysiliziumschicht 104
aufgetragen. Die erste Oxidschicht 106 kann durch eine
thermische Siliziumoxid-Schicht, eine durch chemische
Dampfablagerung gebildete Siliziumoxid-Schicht, eine
aufgeschleuderte Glasoxid-Schicht, eine
Niedrigtemperaturoxid-Schicht, eine Nitridschicht, eine
Polysilizium-Schicht oder eine aus diesen Materialien
gemischte Schicht gebildet werden. Die erste Oxidschicht
106 wird als Maske für eine
Programmierungsionen-Implantation verwendet. Als nächstes
wird eine zweite Polysilizium-Schicht 108 mit einer Dicke
von ungefähr 5000 Å auf der gesamten Oberfläche der ersten
Oxydschicht 106 gebildet und diese mit POCL₃ zur
Reduzierung des Widerstands der zweiten
Polysilizium-Schicht 108 dotiert. Folglich wird der
Flächenwiderstand der zweiten Polysiliziumschicht 108 20 Ω/
oder weniger. Es sei angemerkt, daß zu diesem Zeitpunkt
die Oberflächenhöhe der auf dem Speicherzellenbereich
gebildeten zweiten Polysilizium-Schicht 108 größer als die
der auf dem Feldoxid-Schicht 96 gebildeten ersten
Polysilizium-Schicht 104 ist.
Gemäß Fig. 10D wird ein erster Fotolack 110 auf der
Oberfläche des Substrats 90 aufgetragen und ein Muster
durch ein fotolithographisches Verfahren gebildet. Die
freigelegte zweite Polysilizium-Schicht 108 und erste
Oxidschicht 106 werden bis zur Freigabe der ersten
Polysilizium-Schicht entfernt. Die Musterbildung der
zweiten Polysilizium-Schicht 108 erfolgt entlang der
ungeradzahligen Wortleitungen. Darauffolgend wird der
erste Fotolack 110 entfernt.
Darauffolgend wird bei der gesamten Oberfläche des
Substrats 90 eine Nitridschicht 112 mit einer Dicke von
1000-2000 Å aufgetragen und eine zweite Fotolackschicht
114 gebildet. Dann wird die zweite Fotolackschicht 114
durch ein Rückätzverfahren so weit geätzt, daß die auf der
strukturierten zweiten Polysiliziumschicht 108 gemäß Fig. 10E
befindliche Nitridschicht 112 freigelegt ist. Dazu
wird ein Trockenätzmittel mit einer guten Selektivität für
die Nitridschicht und den Fotolack verwendet. Statt der
Nitridschicht 112 kann auch eine thermische
Siliziumoxidschicht, eine durch chemische
Dampfabschreitung gebildete Oxidschicht, eine
aufgeschleuderte Glasoxidschicht, eine
Niedrigtemperatur-Oxydschicht, eine Polysiliziumschicht
oder eine aus diesen Materialien gemischte Schicht
gebildet werden. Allerdings müssen die auf der Oberfläche
der zweiten Polysiliziumschicht 108 gebildete
Isolationsschicht und die auf der Oberfläche der ersten
Polysiliziumschicht 104 gebildete Isolationsschicht
unterschiedliche Ätzraten aufweisen oder eine
unterschiedliche Schicht, die durch verschiedene Ätzmittel
ätzbar ist. Die zweite Fotolackschicht 114 kann durch eine
aufgeschleuderte Glasoxidschicht (Spin On-Glasoxidschicht)
mit einer guten Fluidität ersetzt werden.
In Fig. 10F werden nach Entfernen der freigelegten
Nitridschicht 112 die Gates der Speicherzellen 72-76
gebildet, das heißt die Wortleitungen werden durch Ätzen
der freigelegten ersten Polysiliziumschicht 104 durch ein
Trockenätzverfahren vervollständigt. Danach wird die als
Maske dienende zweite Polysiliziumschicht 108 vollständig
durch Überätzen entfernt. Während die zweite
Polysiliziumschicht 108 geätzt wird, ist die Anzahl der
Gates 72-76 und das Substrat 90 durch die Nitridschicht
112, die erste Oxidschicht 106 und die Gate-Oxidschicht
102 geschützt.
Gemäß Fig. 10G wird darauf folgend die zweite
Fotolackschicht 114 entfernt und eine dritte
Fotolackschicht 116 auf der Oberfläche des Subtrats 90 bis
auf einen vorbestimmten Bereich aufgetragen. Dann wird
eine Strangauswahlleitung 71 benachbart zu der Anzahl der
Wortleitungen 72-76 durch Entfernen der ersten
Oxidschicht 106 und der von der dritten Fotolackschicht
116 nicht bedeckten ersten Polysiliziumschicht 104
gebildet, um folglich eine Speicherzellenmatrix zu
vervollständigen.
In Fig. 10H ist die dritte Fotolackschicht 116 entfernt
und Arsen- oder Phosphorionen werden mit einer Energie
40 KeV und einer Dosis von 6,0×10¹⁵ Ionen/cm²
implantiert, um einen aktiven Bereich 70 für Source- und
Drainbereiche zu bilden. Dabei wird der Kanalbereich unter
den Gates 71-76 durch diese aus der Polysilizium- und
der ersten Oxidschicht 106 oder der Nitridschicht 112
gebildeten Gates 71-76 geschützt. In der Zwischenzeit
werden, wenn gleichzeitig der aktive Bereich eines n-Typ
und p-Typ gebildet wird, durch die verschiedenen
fotolithographischen Verfahren entsprechend
Verunreinigungen des n-Typ oder p-Typ implantiert.
Gemäß Fig. 10I wird nach Ionenimplantation der
Verunreinigungen vom n-Typ oder p-Typ der Bereich mit den
implantierten Verunreinigungen durch Durchführung eines
Oxidationsverfahrens bei niedriger Temperatur unterhalb von
900°C während einer kurzen Zeitperiode aktiviert. Folglich
wird ein aktiver Bereich gleichzeitig mit einer zweiten
Oxidschicht 120 auf den Seitenwänden der Gates 71-76
gebildet. Auf der Oberfläche der Gates 71-76 wird das
Wachstum der Oxidschicht durch die erste Oxidschicht 106
und die Nitridschicht 112 unterdrückt.
In Fig. 10J wird für eine Programmierung der Speicherzelle
eine als Anreicherungstyp auszubildende Zelle in den
Wortleitungen, die durch die erste Oxidschicht 106
geschützt ist, mit einer vierten Fotolackschicht 122
bestimmt. Folglich wird die freigelegte erste Oxidschicht
106 entfernt. Zu diesem Zeitpunkt kann die Zelle der
benachbarten Wortleitung durch einen Fehler des
fotolithographischen Verfahrens ebenfalls freigelegt sein.
Da aber die Nitridschicht 112 auf der Oberfläche der
benachbarten Wortleitung gebildet ist, ergeben sich durch
das selektive Ätzverfahren der ersten Oxidschicht 106
keine Einflüsse. Deshalb wird ein erwünschter Bereich
ausreichend freigelegt, wenn eine durch die erste
Oxidschicht 106 geschützte Wortleitung bestimmt ist.
In Fig. 10K wird nach Entfernen der vierten
Fotolackschicht 122 eine als Anreicherungstyp
auszubildende Zelle unter den Wortleitungen, die durch die
Nitridschicht 112 geschützt ist, mit einer fünften
Fotolackschicht 124 bestimmt. Folglich wird die
freigelegte Nitridschicht 112 entfernt. Hierbei sei
angemerkt, daß die benachbarte Wortleitung durch die auf
dieser aufgetragenen ersten Oxidschicht 106 geschützt ist.
Durch die Verfahrensschritte der Fig. 10J oder 10K ist
die Programmierungsmaske vervollständigt.
Darauf folgend werden nach Entfernen der fünften
Fotolackschicht 124 Bor-Ionen in die gesamte Oberfläche
des Substrats 90 mit einer Energie von 65 KeV und einer
Dosis von 0,8×10¹³ Ionen/cm² bis 1,3×10¹³ Ionen/cm²
gemäß Fig. 10L implantiert. Folglich wird ein p-Typ Kanal
durch Dotierung von Bor in die von der ersten Oxidschicht
106 oder der Nitridschicht 112 ungeschützten Abschnitte
der Wortleitungen gebildet. Als Ergebnis werden erwünschte
Programmierungsdaten in jeder Speicherzelle gebildet.
Darauf folgend werden eine Niedrigtemperaturoxid-Schicht
und eine BPSG-Schicht (Bor-Phosphor-Silicatglas)-Schicht
auf der Oberfläche des Substrats 90 aufgetragen und eine
Isolationszwischenschicht 126 durch Fließen der
BPSG-Schicht und eine Niedrigtemperaturoxid-Schicht in
einer Stickstoff (N₂)-Atmosphäre bei einer Temperatur von
800-925°C gebildet. Dann wird die
Isolationszwischenschicht 126 auf der Oberfläche eines
bestimmten aktiven Bereichs 70 zur Bildung einer Öffnung
geätzt. Schließlich wird ein Metall durch Sputtern
aufgetragen und strukturiert, um eine Metallschicht 82 zu
bilden.
Bei einer bevorzugten Ausführungsform der Erfindung folgt
dem Verfahrensschritt gemäß Fig. 10J der
Verfahrensschritt gemäß der Fig. 10K. Allerdings kann vor
dem Verfahrensschritt der Fig. 10J der Verfahrensschritt
der Fig. 10K durchgeführt werden. Weiterhin ist es
notwendig, die unterhalb der zweiten Polysiliziumschicht
angeordnete erste Polysiliziumschicht vor einem durch das
Ätzverfahren verursachten Schaden zu bewahren, wenn die
zweite Polysiliziumschicht entlang der Wortleitungen
strukturiert und geätzt wird. Um dies zu erreichen, wird
eine dicke zweite Polysiliziumschicht gebildet. Deshalb
ist die Oberflächenhöhe der zweiten Polysiliziumschicht
größer als die der auf der Feldoxidschicht gebildeten
ersten Polysiliziumschicht. Bei einer weiteren bevorzugten
Ausführungsform kann ein Einebnungsverfahren durch Fließen
lassen einer BPSG (Bor-Phosphor-Silicatglas)-Schicht, PSG
(Phosphor-Silicatglas)-Schicht oder SOG (Spin On
Glass)-Schicht oder dergleichen mit einer guten Fluidität
gemäß Fig. 10C′ durchgeführt werden. Außerdem kann ein
Einebnungsverfahren der Feldoxidschicht 96 durchgeführt
werden. Um die Feldoxidschicht 96 einzuebnen, kann ein
Aushebe- und Einlaßoxidverfahren (Trench and Recessed
Oxide Process) oder ein Rückätzverfahren durchgeführt
werden. In dem Fall, daß eine erste und zweite
Polysiliziumschicht 106 und 108 durch ein
Einebnungsverfahren der Feldoxidschicht 96 aufgetragen
werden, ergibt sich der in Fig. 10C′′ dargestellte
Querschnitt.
Außerdem haben bei der bevorzugten Ausführungsform der
Erfindung die erste und zweite Polysiliziumschicht nahezu
den gleichen Flächenwiderstand. Dies dient zum Verhindern
eines Verlusts der Gateoxid-Schicht, die nach Ätzen der
ersten Polysiliziumschicht freigelegt ist, falls die erste
Polysiliziumschicht schneller als die zweite
Polysiliziumschicht im Verfahrensschritt der Fig. 10F
geätzt wird. Allerdings können die erste und zweite
Polysiliziumschicht auch unterschiedliche
Flächenwiderstände aufweisen. Beispielsweise kann durch
Erhöhen der Dotierungskonzentration der zweiten
Polysiliziumschicht statt der ersten Polysiliziumschicht
das mit einer höheren Ätzrate arbeitende Ätzmittel bei der
Polysiliziumschicht mit einer höheren
Dotierungskonzentration verwendet werden. In gleicher
Weise kann durch Erhöhen der Dotierungskonzentration der
ersten Polysiliziumschicht statt der zweiten
Polysiliziumschicht ein mit einer höheren Ätzrate
versehenes Ätzmittel für die Polysiliziumschicht mit der
geringeren Dotierungskonzentration verwendet werden.
Wie vorstehend beschrieben, kann bei einem Verfahren zur
Herstellung eines NAND-logischen Masken-ROM die Dicke der
Isolationsschicht justiert werden und daher der Abstand
zwischen den Wortleitungen leicht an einen winzigen
Abstand unter Berücksichtigung der Beschränkung des
fotolithographischen Verfahrens angepaßt werden, nachdem
zuerst ein Wortleitungsmuster in ungeradzeiliger Ordnung
durch Auftragen einer Isolationsschicht auf der Oberfläche
des Musters gebildet wird. Außerdem wird die benachbarte
Wortleitung durch eine unterschiedliche Isolationsschicht
geschützt, da ein ausgewähltes Gate durch das
unterschiedliche fotolithographische Verfahren nach Bilden
der unterschiedlichen Isolationsschicht auf der Oberfläche
der benachbarten Wortleitung freigelegt wird, auch wenn
ein Fehler bei der Maskenausrichtung auftritt.
Im Folgenden wird ein NOR-logisches Masken-ROM
beschrieben. Fig. 11 zeigt eine schematische Ansicht
einer Layouts eines NOR-logischen Masken-ROM.
Wortleitungen 126, 128, 130, 132 und 134 sind parallel zu
einer zweiten longitudinalen Richtung und erstrecken sich
in einer ersten transversalen Richtung. Bitleitungen 136,
138 und 140 sind parallel zu der ersten Richtung und
erstrecken sich in der zweiten Richtung. Sei hierbei
bemerkt, daß der Abstand zwischen den Wortleitungen im
Vergleich zu den Fig. 5 und 6 eng ausgebildet ist.
In Fig. 12A ist eine Querschnittsansicht der Fig. 11
entlang der Linie e-e′ in Wortleitungsrichtung und in
Fig. 12B eine Querschnittsansicht der Fig. 11 entlang der
Linie f-f′ in Bitleitungsrichtung dargestellt.
In Fig. 12A sind die Diffusionsbereiche 136, 138 und 140
in einem vorbestimmten Bereich eines Halbleitersubstrats
142 vom ersten Leitfähigkeitstyp gebildet. Auf der
Oberfläche des Substrats 142 sind aufeinanderfolgend eine
Gateoxidschicht 148, aus einer Polysiliziumschicht
gebildete Wortleitung 128 und eine
Isolationszwischenschicht 168 aufgetragen. Schließlich
wird eine Metallschicht 170 oberhalb der Abschnitte der
Diffusionsbereiche 136, 138 und 140 gebildet.
In Fig. 12B ist eine Gateoxidschicht 148 auf der
Oberfläche eines Halbleitersubstrats 142 vom ersten
Leitfähigkeitstyp aufgetragen. Eine Vielzahl von
Wortleitungen 126, 128, 130, 132 und 134 ist auf der
Oberfläche der Gateoxidschicht 148 mit gleichförmigen
Abstand angeordnet. Eine Isolationszwischenschicht 168 ist
auf der gesamten Oberfläche des Substrats 142 aufgetragen
und die Diffusionsbereiche 136, 138 und 140 vom zweiten
Leitfähigkeitstyp werden als eine Bitleitung verwendet.
In den Fig. 13A bis 13H sind Schritte zur Illustration
des Herstellungsverfahrens eines NOR-logischen Masken-ROM
nach Fig. 11 dargestellt.
In Fig. 13A wird als Ausgangsmaterial ein
(100)-orientiertes, p-Typ-Siliziumwaver mit einem
Widerstand von 18 Ω-cm verwendet. Dann wird eine
Pufferoxidschicht 144 mit einer Dicke von ungefähr 300 Å
auf der Oberfläche eines Halbleitersubstrats 142 durch ein
Oxidationsverfahren in einer Sauerstoff-(O₂)-Atmosphäre
bei einer Temperatur von 950°C gebildet. Darauf folgend
wird über einen vorbestimmten Bereich des Substrats 142
ein Muster einer ersten Fotolackschicht 146 durch ein
fotolithographisches Verfahren zur Bildung von Source- und
Drainbereichen aufgetragen, welche als Bitleitungen
verwendet werden. Dann werden Arsenionen mit einer Energie
von 75 KeV und einer Dosis von 6,0×10¹⁵ Ionen/cm²
implantiert. Durch ein Oxidationsverfahren kann eine dicke
Oxidschicht auf der Oberfläche des
n⁺-Ionenimplantationbereichs eines n⁺-Bereichs des
vergrabenen Typs gebildet werden.
In Fig. 13B werden nach Entfernen der ersten
Fotolackschicht 146 Borionen mit einer Energie von 30 KeV
und einer Dosis von 1,0×10¹² Ionen/cm² implantiert, um
die Schwellenspannung zu justieren. In diesem Fall wird
der Anfangszustand einer Zelle ein Anreicherungstyp.
Gemäß Fig. 13C wird nach Entfernen der Pufferoxidschicht
144 durch Naßätzen eine Gateoxidschicht 148 mit einer
Dicke von ungefähr 200 Å auf der Oberfläche des Substrats
142 gebildet. Danach wird eine erste Polysiliziumschicht
150 auf der Oberfläche der Gateoxidschicht 148 mit einer
Dicke von ungefähr 4000 Å aufgetragen. Durch eine Dotierung
mit POCL₃ wird ein Flächenwiderstand von ungefähr 20 Ω/
erreicht. Danach wird eine Oxidschicht 152 zur Verwendung
in einer Programmierungsionenimplantation mit einer Dicke
von ungefähr 7000 Å und eine zweite Fotolackschicht 154
gebildet. Darauf folgend wird entlang der Wortleitungen
mit geradzahliger oder ungeradzahliger Numerierung das
Muster der Fotolackschicht 154 gebildet. Folglich wird die
freigelegte Oxidschicht 152 geätzt bis die Oberfläche der
ersten Polysiliziumschicht 150 freiliegt.
Nach Entfernen der zweiten Fotolackschicht 154 wird durch
ein chemisches Niederdruckdampfabscheidungsverfahren eine
Nitridschicht 156 mit einer Dicke von 1000-3000 Å
aufgetragen. Dann wird eine dritte Fotolackschicht 158 von
1 µm Dicke aufgetragen und ein Rückätzverfahren
durchgeführt, bis die auf der Oxidschicht 152 gebildete
Nitridschicht 156 ausreichend gemäß Fig. 13D freigelegt
ist. Die dritte Fotolackschicht 158 verbleibt nur in
Bereichen zwischen den Oxidschichten 152.
Gemäß Fig. 13E wird die freigelegte Nitridschicht 156
durch selektives Ätzen entfernt und die unter der
entfernten Nitridschicht befindliche erste
Polysiliziumschicht 150 durch Trockenätzen entfernt.
Folglich sind eine Vielzahl von Wortleitungsmustern 126,
128, 130, 132 und 134 vervollständigt mit einem Abstand so
groß wie die Dicke der Nitridschicht 156.
In Fig. 13F wird nach Entfernen der auf der Oberfläche
der Nitridschicht 156 verbliebenen dritten Fotolackschicht
158 ein Oxidationsverfahren bei einer Temperatur von 900°C
durchgeführt. Folglich wird auf der gesamten Oberfläche
des Substrats 142 eine Oxidschicht 160 zur Isolierung
zwischen den Wortleitungen gebildet. In diesem Fall wird
das Wachstum der Oxidschicht 160 auf der Oberfläche der
Wortleitungen durch die Oxidschicht 152 oder die
Nitridschicht 156 unterdrückt und die Oxidschicht 160 wird
nur zwischen den Wortleitungen gebildet. Zwischenzeitlich
kann ein Kanalstoppbereich durch Implantation von Borionen
über die gesamte Oberfläche des Substrats 142 mit einer
Energie von 30 KeV und einer Dosis von 1,0×10¹³ Ionen/cm²
gebildet werden, um die Isolationskapazität zwischen den
Wortleitungen nach Entfernen der dritten Fotolackschicht
158 und vor Durchführung des Oxidationsverfahrens zu
verbessern. Dann wird eine vierte Fotolackschicht 162 auf
der Oberfläche des Substrats 142 aufgetragen. Als nächstes
wird die unter den Bereichen zu programmierende und durch
die Oxidschicht 152 geschützte Zelle durch ein
fotolithographisches Verfahren freigelegt und die
freigelegte Oxidschicht entfernt.
Nach Entfernen der vierten Fotolackschicht 162 wird eine
fünfte Fotolackschicht 164 aufgetragen. Dann wird die
unter den Bereichen zu programmierende und durch die
Nitridschicht 156 geschützte Zelle durch ein
fotolithographisches Verfahren freigelegt und die
freigelegte Nitridschicht 156 gemäß Fig. 13G entfernt. Es
sei angemerkt, daß die Verfahrensschritte der Fig. 13F
und 13G auch in umgekehrter Reihenfolge durchgeführt
werden können. Außerdem ergeben sich, auch wenn der
benachbarte Zellbereich durch einen Fehler bei der
Maskenausrichtung freigelegt ist, keine Einflüsse durch
das fotolithographische Verfahren, da auf den Zellen die
Oxidschicht oder Nitridschicht gebildet ist.
In Fig. 13H wird die fünfte Fotolackschicht 164 entfernt.
Borionen mit einer Energie von 130-200 KeV und einer
Dosis von 1,0 bis 4,0×10¹² Ionen/cm² werden zur
Programmierung der Zelle einschließlich der durch die
Oxidschicht oder Nitridschicht ungeschützten Wortleitungen
implantiert. Hierbei ist die Energie der Verunreinigungen
so groß, daß diese die Wortleitungen 126 und 132 und die
unter den Wortleitungen gebildete Gateoxidschicht 148 aber
nicht die Wortleitungen 128, 130 und 134 mit der darauf
befindlichen Oxidschicht oder Nitridschicht passieren
können. Folglich haben die programmierten Zellen eine
Schwellenspannung oberhalb 2 V und die unprogrammierten
Zellen mit einer Schwellenspannung von 0,6 bis 1,0 V werden
durch Ionenimplantation nur in erwünschten Zellen
gebildet. Als nächstes wird eine Isolationszwischenschicht
168 auf der Oberfläche des Substrats 142 aufgetragen und
durch ein fotolithographisches Verfahren ein
Kontaktbereich gebildet. Schließlich wird eine
Metallverdrahtung auf einem vorbestimmten Bereich
gebildet, um eine Metallelektrode 170 zu komplementieren.
Die Fig. 14A bis 14C zeigen Schritte eines
Herstellungsverfahrens eines NOR-logischen Masken-ROM und
insbesondere eine weitere bevorzugte Ausführungsform
unterschiedlich zu der der Fig. 13C bis 13E.
Nach dem Verfahrensschritt in Fig. 13B wird die
Pufferoxidschicht 144 durch Naßätzen entfernt und
aufeinanderfolgend eine Gateoxidschicht 148 mit einer
Dicke von ungefähr 200 Å und eine erste Polysiliziumschicht
150 mit einer Dicke von ungefähr 4000 Å gemäß Fig. 14A
gebildet. Darauf folgend erfolgt eine POCL₃-Dotierung, um
einen Flächenwiderstand der ersten Polysiliziumschicht 150
von ungefähr 20 Ω/ zu erreichen. Als nächstes wird eine
Oxidschicht 172 zur Verwendung in der
Programmierungsionenimplantation mit einer Dicke von
ungefähr 7000 Å gebildet und diese mit einer
Fotolackschicht 174 bedeckt. Ein Muster der
Fotolackschicht 174 wird entlang der Wortleitungen mit
geradzahliger oder ungeradzahliger Anzahl durch ein
gewöhnliches fotolithographisches Verfahren gebildet.
Darauf folgend wird ein Ätzverfahren durchgeführt, bis die
Dicke der freigelegten Oxidschicht 142 ungefähr 2000 Å
wird.
Nach Entfernen der Fotolackschicht 174 wird gemäß Fig. 14B
durch eine chemische Niederdruckdampfabscheidung eine
Nitridschicht 176 mit einer Dicke von 200 bis 500 Å
aufgetragen. Dann wird eine Fotolackschicht 178 mit einer
Dicke von ungefähr 1 µm aufgetragen und ein
Rückätzverfahren so lange durchgeführt, bis die auf der
Oberfläche der ungeätzten Oxidschicht 172 befindliche
Nitridschicht 176 ausreichend freigelegt ist.
In Fig. 14C wird die freigelegte Nitridschicht 176 durch
ein selektives Ätzverfahren entfernt und die unterhalb der
entfernten Nitridschicht 176 befindliche Oxidschicht 172
und erste Polysiliziumschicht 150 durch Trockenätzen
entfernt. Als Ergebnis weist die Oxidschicht 172 auf der
Oberfläche der benachbarten Wortleitungen eine Dicke von
7000 Å bzw. 2000 Å auf. Das Muster der Vielzahl der
Wortleitungen 126, 128, 130, 132 und 134, die in einer
Linie angeordnet sind, wird mit einem Abstand gleich der
Dicke der Nitridschicht 176 vervollständigt. Jeweils eine
der benachbarten Wortleitungen ist durch die Oxidschicht
geschützt während die andere durch eine gemischte Schicht
aus Oxidschicht und Nitridschicht geschützt ist. Danach
werden aufeinanderfolgend die Verfahrensschritte der
Fig. 13F bis 13H durchgeführt.
In der bevorzugten Ausführungsform nach den Fig. 13A
bis 13H werden unterschiedliche Isolationsschichten auf
der Oberfläche von benachbarten Wortleitungen gebildet,
wenn das Muster der Oxidschicht zur Verwendung bei der
Programmierungsionenimplantation, durch Ätzen der
Oxidschicht bis die Oberfläche der ersten
Polysiliziumschicht freigelegt ist, gebildet wird. Durch
Verwendung der Eigenschaft, daß die beiden
Isolationsschichten unterschiedliche Ätzraten aufweisen,
wird die Wortleitung der zu programmierenden Zelle durch
die unterschiedlichen fotolithographischen Verfahren
freigelegt. Bei der bevorzugten Ausführungsform gemäß der
Fig. 14A bis 14C wird die Oxidschicht mit einer
bestimmten Dicke beibehalten, wenn die Oxidschicht zur
Verwendung bei der Programmierungsionenimplantation geätzt
wird. Folglich sind Isolationsschichten mit der gleichen
Ätzrate auf der Oberfläche von benachbarten Wortleitungen
miteingeschlossen. Allerdings wird durch Verwendung von
Isolationsschichten mit unterschiedlicher Dicke die
Wortleitung einer nicht zu programmierenden Zelle während
der Programmierungsionenimplantation geschützt. In diesem
Fall beträgt die Dicke der verbleibenden Oxidschicht nicht
mehr als 1/3 der gesamten Dicke. Folglich wird eine
ausreichende Dicke der Isolationsschicht zur Verhinderung
der Ionenimplantation während der
Programmierungsionenimplantation gesichert, indem das
Ätzverfahren der Oxidschicht zur Verwendung bei der
Programmierungsionenimplantation zur Vervollständigung der
Wortleitung und bei dem Ätzverfahren zur Freilegung einer
bestimmten Wortleitung innerhalb der Wortleitungen diese
durch eine gemischte Schicht aus der Oxidschicht und der
Nitridschicht geschützt sind, auch wenn die Oxidschicht
zur Verwendung bei der Programmierungsionenimplantation
entsprechend der verbleibenden Dicke geätzt wird.
Die Fig. 15A bis 15C stellen Verfahrensschritte zur
Illustrierung eines Herstellungsverfahrens eines
NOR-logischen Masken-ROM und insbesondere eine weitere
Ausführungsform im Vergleich zu den Fig. 13C bis 13E
dar.
Gemäß 15A wird nach Entfernen der Pufferoxidschicht 144
durch Naßätzen eine Gateoxidschicht 148 und eine erste
Polysiliziumschicht 150 mit einer Dicke von ungefähr 200 Å
bzw. 4000 Å auf der Oberfläche des Substrats 142
aufgetragen. Darauf folgend wird mit POCL₃ dotiert, um
einen Flächenwiderstand der ersten Polysiliziumschicht 150
von unterhalb 20 Ω/ zu erhalten. Als nächstes wird eine
Oxidschicht 180 zur Verwendung bei einer
Programmierungsionenimplantation und eine zweite
Polysiliziumschicht 182 mit einer Dicke von ungefähr 3000 Å
bzw. 4000 Å gebildet. Wiederum wird mit POCL₃ dotiert, um
einen Flächenwiderstand der zweiten Polysiliziumschicht
182 von ungefähr 20 Ω/ zu erhalten. Dann wird eine zweite
Fotolackschicht 184 auf der Oberfläche des Substrats 142
aufgetragen und ein Muster der zweiten Fotolackschicht 184
entlang der Wortleitungen von gerader oder ungerader Anzahl
gebildet. Darauf folgend werden die freigelegte zweite
Polysiliziumschicht 182 und die Oxidschicht 180 entfernt.
In Fig. 15B wird nach Entfernen der zweiten
Fotolackschicht 184 eine Nitridschicht 186 mit einer Dicke
von 2000-3000 Å durch eine chemische
Niederdruckdampfabscheidung aufgetragen. Als Ergebnis ist
die Nitridschicht 186 auf der Oberfläche und auf den
Seitenwänden der zweiten Polysiliziumschicht 182, auf den
Seitenwänden der Oxidschicht 180 und auf der Oberfläche
der freigelegten ersten Polysiliziumschicht 150 gebildet.
Eine dritte Fotolackschicht 188 mit einer Dicke von
ungefähr 1 µm wird aufgetragen und ein Rückätzverfahren
durchgeführt, bis die auf der zweiten Polysiliziumschicht
182 gebildete Nitridschicht 186 ausreichend freigelegt
ist. Folglich verbleibt die dritte Fotolackschicht 188 nur
in den Bereichen zwischen den strukturierten zweiten
Polysiliziumschichten 182.
Gemäß Fig. 15C wird die freigelegte Nitridschicht 186
durch selektives Ätzen entfernt. Dann wird die unterhalb
der entfernten Nitridschicht 186 befindliche zweite
Polysiliziumschicht 182 durch Trockenätzen entfernt und
die freigelegte erste Polysiliziumschicht 150 ebenfalls
entfernt. Folglich ist das Muster eine Vielzahl von
Wortleitungen 126, 128, 130, 132 und 134, die in Linie
angeordnet sind, mit einem Abstand so gering wie die Dicke
der Nitridschicht 186 vervollständigt. Anschließend werden
die Verfahrensschritte gemäß der Fig. 13F bis 13H
aufeinanderfolgend durchgeführt.
Die Fig. 16A bis 16D stellen Verfahrensschritte eines
Herstellungsverfahrens eines NOR-logischen Masken-ROM und
insbesondere eine weitere Ausführungsform entsprechend der
Fig. 13C bis 13F dar.
Gemäß Fig. 16A werden nach Entfernen der
Pufferoxidschicht 144 durch Naßätzen eine Gateoxidschicht
148 und eine erste Polysiliziumschicht 150 mit Dicken von
ungefähr 200 Å bzw. 4000 Å auf der Oberfläche des Substrats
142 aufgetragen. Dann erfolgt eine Dotierung mit POCL₃, um
einen Flächenwiderstand der ersten Polysiliziumschicht 150
von unterhalb 20 Ω/ zu erhalten. Als nächstes wird eine
Nitridschicht 190 und eine Oxidschicht 192 zur Verwendung
bei einer Programmierungsionenimplantation mit Dicken von
ungefähr 3000 Å bzw. 1000 Å und eine zweite
Polysiliziumschicht 194 mit einer Dicke von ungefähr 4000 Å
aufgetragen. Wiederum wird eine Dotierung POCL₃
durchgeführt, um einen Flächenwiderstand der zweiten
Polysiliziumschicht 194 von ungefähr 20 Ω/ zu erhalten.
Anschließend wird eine zweite Fotolackschicht 196 auf der
Oberfläche des Substrats 142 aufgetragen und ein Muster
der zweiten Fotolackschicht 196 wird entlang der
Wortleitung mit ungeradzahliger oder geradzahliger
Numerierung durchgeführt. Daraufhin werden die
freigelegte zweite Polysiliziumschicht 194 und die
Oxidschicht 192 und Nitridschicht 190 zur Verwendung bei
einer Programmierungsionenimplantation entfernt.
In Fig. 16B wird nach Entfernen der zweiten
Fotolackschicht 196 eine Nitridschicht 198 mit einer Dicke
von 200 Å-500 Å durch chemische
Niederdruckdampfabscheidung gebildet. Als Ergebnis ist die
Nitridschicht auf der Oberfläche und auf den Seitenwänden
der zweiten Polysiliziumschicht 194, auf den Seitenwänden
der Oxidschicht 192 und der Nitridschicht 198 zur
Verwendung bei der Programmierungsionenimplantation und
auf der Oberfläche der freigelegten ersten
Polysiliziumschicht 150 aufgetragen. Danach wird eine
dritte Fotolackschicht 200 mit einer Dicke von ungefähr
1 µm aufgetragen und ein Rückätzverfahren so lange
durchgeführt, bis die auf der zweiten Polysiliziumschicht
194 gebildete Nitridschicht 190 ausreichend freigelegt ist.
Gemäß Fig. 16C wird die freigelegte Nitridschicht 198
durch selektives Ätzen entfernt. Schließlich wird die
unterhalb der entfernten Nitridschicht 198 befindliche
zweite Polysiliziumschicht 194 durch Trockenätzen entfernt
und ebenfalls die freigelegte erste Polysiliziumschicht
150. Folglich ist das Muster eine Vielzahl von
Wortleitungen 126, 128, 130, 132 und 134, die in Linie
angeordnet sind, mit einem Abstand so groß wie die Dicke
der Nitridschicht 198 vervollständigt.
In Fig. 16D wird nach Entfernen der dritten
Fotolackschicht 200 die freigelegte Nitridschicht 198
entfernt. In diesem Fall ergibt sich keine Beeinflussung
verursacht durch das Ätzverfahren bezüglich der
Nitridschicht 190 zur Verwendung bei einer
Programmierungsionenimplantation, da die Oxidschicht 192
auf dieser aufgetragen ist. Als nächstes wird der
Verfahrensschritt gemäß Fig. 13F durchgeführt. In Fig. 13F
ist die Oxidschicht zur Isolierung zwischen den
Wortleitungen durch die Oxidschicht zwischen den
Wortleitungen und die auf den Wortleitungen gebildete
Nitridschicht gebildet. Allerdings ist gemäß Fig. 16D die
Oxidschicht 162a auf der Oberfläche der freigelegten
Wortleitung und auf der Seitenfläche der Wortleitung
gebildet. Zu diesem Zeitpunkt wird die Dicke der auf der
freigelegten Wortleitung aufgetragenen Oxidschicht 2000-3000 Å.
Außerdem wird auf der Oberfläche der Wortleitung
128 und 132 das Wachstum der Oxidschicht durch die
Nitridschicht unterdrückt.
Bei einer bevorzugten Ausführungsform wird als leitfähige
Schicht zur Bildung der Wortleitung eine
Polysiliziumschicht verwendet. Allerdings können auch
Wolframsilicit, Titansilicit, Tantalsilicit oder
Molybdänsilicit und dergleichen verwendet werden. Die
Oxidschicht zur Verwendung bei der
Programmierungsionenimplantation und die Nitridschicht,
die zur Bildung von in den Ätzraten unterschiedlichen
Schichten auf der Oberfläche der Wortleitungen gebildet
sind, können auch in umgekehrter Verfahrensfolge
aufgetragen werden oder einander ersetzen. Weiterhin wird
bei einer bevorzugten Ausführungsform nach Bilden der
Isolationsschicht eine Fotolackschicht aufgetragen und
dann ein Rückätzverfahren zur Bildung des
Wortleitungsabstandes durchgeführt. Allerdings können
statt der Fotolackschicht auch eine Schicht aus
aufgeschleudertem Glas (Spin-On Glasschicht), eine
Phosphorsilicatglasschicht, eine
Bor-Phosphorsilicatglasschicht oder dergleichen verwendet
werden. Außerdem können die Dotierungskonzentrationen und
Ätzmittel der ersten und zweiten Polysiliziumschicht so
ausgewählt werden, daß die erste Polysiliziumschicht eine
geringere Ätzrate als die zweite Polysiliziumschicht
aufweist.
Folglich werden bei dem Verfahren zur Herstellung eines
NOR-logischen Masken-ROM auf der Oberfläche einer ersten
Polysiliziumschicht zur Bildung einer Wortleitung eine
Isolationsschicht oder eine Vielzahl an
Isolationsschichten und eine zweite Polysiliziumschicht
aufgetragen und entlang der Wortleitung von geradzahliger
oder ungeradzahliger Numerierung strukturiert. Als
nächstes wird eine Nitridschicht auf der Oberfläche des
Substrats aufgetragen. Dann wird eine Fotolackschicht
aufgetragen und ein Rückätzprozeß durchgeführt.
Anschließend werden unter Verwendung der Fotolackschicht
als Maske die freigelegte Nitridschicht und die erste
Polysilizium- oder die Isolationsschicht und die unter der
freigelegten Nitridschicht gebildete erste
Polysiliziumschicht aufeinanderfolgend geätzt. Daher kann
der Wortleitungsabstand durch die Dicke der Nitridschicht
justiert werden. Weiterhin können die Programmierungsionen
nur in eine gewünschte Zelle implantiert werden, da auf
der Oberfläche der benachbarten Wortleitungen
unterschiedliche Isolationsschichten gebildet sind und die
zu programmierende Zelle durch unterschiedliche
Ätzverfahren freigelegt wird. Das heißt, selbst bei
Fehlausrichtung oder einer Überentwicklung während des
fotolithographischen Verfahrens hat das Ätzverfahren
keinen Einfluß, da die benachbarten Zellen durch
unterschiedliche Isolationsschichten geschützt sind.
Wie oben stehend beschrieben, kann bei einem Verfahren zur
Herstellung eines NAND-logischen und NOR-logischen
Masken-ROM′s ein Wortleitungsmuster mit einem kleinen
Abstand unter Berücksichtigung der Beschränkung eines
fotolithographischen Verfahrens gebildet werden, wobei der
Wortleitungsabstand durch die Dicke der Isolationsschicht
auf der Seitenwand der Wortleitung bestimmt wird, da eine
Isolationsschicht nach Bilden eines Musters einer
Wortleitung mit geradzahliger oder ungeradzahliger
Numerierung gebildet wird. Deshalb ist ein
hochintegriertes Masken-ROM leicht herstellbar. Außerdem,
da die Wortleitung durch unterschiedliche
fotolithographische Verfahren nach Bilden
unterschiedlicher Isolationsschichten auf den Oberflächen
von benachbarten Wortleitungen zur Programmierung einer
Speicherzelle freigelegt ist, ergibt sich kein Einfluß auf
die benachbarte Zelle und die ausgewählten
Verunreinigungen werden nur in eine erwünschte Zelle
implantiert, selbst wenn ein Fehler bei der
Maskenausrichtung auftritt. Folglich sind ausreichende
Verfahrenstoleranzen gesichert und als Ergebnis wird die
Ausbeute von Produkten verbessert und die
Betriebssicherheit des Verfahrens erhöht. Folglich kann
ein betriebssicheres, hochintegriertes Masken-ROM leicht
erhalten werden.
Vorstehend wurde die Erfindung insbesondere anhand
bevorzugter Ausführungsbeispiele dargestellt und
beschrieben. Abweichungen in Form und Detail sind
innerhalb des Erfindungsgedankens möglich.
Claims (57)
1. Verfahren zur Herstellung eines Masken-Nur-Lesespeicher
(Masken-ROM), gekennzeichnet durch die folgenden
Verfahrensschritte:
Aufeinanderfolgendes Auftragen einer ersten leitfähigen Schicht und einer ersten Isolationsschicht auf der Oberfläche eines Halbleitersubstrats vom gegebenen Leitfähigkeitstyp, wobei auf dem Halbleitersubstrat eine Gateoxidschicht gebildet ist;
Bilden eines Maskenmusters für Wortleitungen in geradzahliger oder ungeradzahliger Reihenfolge;
Bilden einer zweiten Isolationsschicht, die auf der Oberfläche und auf den Seitenwänden des Maskenmusters und auf einem Teil der Oberfläche der ersten leitfähigen Schicht angeordnet ist;
Bilden einer dritten Isolationsschicht auf der Oberfläche des Substrats und Ätzen der dritten Isolationsschicht bis die auf dem Maskenmuster angeordnete zweite Isolationsschicht ausreichend freigelegt ist; und
aufeinanderfolgendes Ätzen eines Teils der Oberfläche der zweiten Isolationsschicht und der ersten leitfähigen Schicht unter Verwendung der verbleibenden dritten Isolationsschicht als Maske, so daß ein Muster einer ersten leitfähigen Schicht gebildet ist, wobei der jeweilige Abstand der Dicke der zweiten Isolationsschicht entspricht.
Aufeinanderfolgendes Auftragen einer ersten leitfähigen Schicht und einer ersten Isolationsschicht auf der Oberfläche eines Halbleitersubstrats vom gegebenen Leitfähigkeitstyp, wobei auf dem Halbleitersubstrat eine Gateoxidschicht gebildet ist;
Bilden eines Maskenmusters für Wortleitungen in geradzahliger oder ungeradzahliger Reihenfolge;
Bilden einer zweiten Isolationsschicht, die auf der Oberfläche und auf den Seitenwänden des Maskenmusters und auf einem Teil der Oberfläche der ersten leitfähigen Schicht angeordnet ist;
Bilden einer dritten Isolationsschicht auf der Oberfläche des Substrats und Ätzen der dritten Isolationsschicht bis die auf dem Maskenmuster angeordnete zweite Isolationsschicht ausreichend freigelegt ist; und
aufeinanderfolgendes Ätzen eines Teils der Oberfläche der zweiten Isolationsschicht und der ersten leitfähigen Schicht unter Verwendung der verbleibenden dritten Isolationsschicht als Maske, so daß ein Muster einer ersten leitfähigen Schicht gebildet ist, wobei der jeweilige Abstand der Dicke der zweiten Isolationsschicht entspricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die erste leitfähige Schicht eine polykristalline
Siliziumschicht ist.
3. Das Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die erste leitfähige Schicht aus Wolframsilizit,
Titansilizit oder Tantalsilizit gebildet ist.
4. Verfahren nach Anspruch 1, gekennzeichnet durch die
weiteren Verfahrensschritte:
Bilden einer zweiten leitfähigen Schicht auf der Oberfläche der ersten Isolationsschicht nach dem Verfahrensschritt zur Bildung einer ersten leitfähigen Schicht und einer ersten Isolationsschicht; und
Bilden eines Maskenmusters, das auf der zweiten leitfähigen Schicht und auf der ersten Isolationsschicht entlang einer Wortleitung in geradzahliger oder ungeradzahliger Numerierung vor dem Verfahrensschritt zur Bildung der zweiten Isolationsschicht aufgetragen wird.
Bilden einer zweiten leitfähigen Schicht auf der Oberfläche der ersten Isolationsschicht nach dem Verfahrensschritt zur Bildung einer ersten leitfähigen Schicht und einer ersten Isolationsschicht; und
Bilden eines Maskenmusters, das auf der zweiten leitfähigen Schicht und auf der ersten Isolationsschicht entlang einer Wortleitung in geradzahliger oder ungeradzahliger Numerierung vor dem Verfahrensschritt zur Bildung der zweiten Isolationsschicht aufgetragen wird.
5. Das Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß die zweite leitfähige Schicht und die erste
Isolationsschicht so lange geätzt werden, bis eine
Oberfläche der ersten leitfähigen Schicht freiliegt, wenn
ein Maskenmuster entlang einer Wortleitung von
geradzahliger oder ungeradzahliger Numerierung gebildet
wird.
6. Das Verfahren nach Anspruch 5, dadurch gekennzeichnet,
daß die zweite leitfähige Schicht auf der Oberfläche der
ersten Isolationsschicht gleichzeitig mit der ersten
leitfähigen Schicht geätzt wird.
7. Das Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß die erste und zweite leitfähige Schicht eine
polykristalline Siliziumschicht sind.
8. Das Verfahren nach Anspruch 7, dadurch gekennzeichnet,
daß die erste und zweite leitfähige Schicht
unterschiedliche Dotierungskonzentrationen aufweisen.
9. Das Verfahren nach Anspruch 8, dadurch gekennzeichnet,
daß die zweite leitfähige Schicht mit einer
Dotierungskonzentration dotiert ist, um im Vergleich zu
einer Ätzrate der ersten leitfähigen Schicht in einem
bestimmten Ätzmittel eine höhere Ätzrate aufzuweisen.
10. Das Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die erste Isolationsschicht und die zweite
Isolationsschicht benachbart aufeinander auf der
Oberfläche des Musters der ersten leitfähigen Schicht nach
Bilden des Musters der ersten leitfähigen Schicht
aufgetragen sind.
11. Das Verfahren nach Anspruch 10, dadurch
gekennzeichnet, daß die erste und zweite Isolationsschicht
unterschiedliche Ätzraten aufweisen.
12. Das Verfahren nach Anspruch 10, dadurch
gekennzeichnet, daß die erste und zweite Isolationsschicht
durch unterschiedliche Ätzmittel geätzt werden.
13. Das Verfahren nach Ansprüchen 10, 11, 12, dadurch
gekennzeichnet, daß die erste Isolationsschicht eine
Oxidschicht und die zweite Isolationsschicht eine
Nitridschicht oder die erste Isolationsschicht eine
Nitridschicht und die zweite Isolationsschicht eine
Oxidschicht ist.
14. Das Verfahren nach Anspruch 1, gekennzeichnet durch
die weiteren Verfahrensschritte:
Bilden einer vierten Isolationsschicht auf einem entsprechenden Bereich zwischen den Mustern der ersten leitfähigen Schicht nach den Verfahrensschritten zur Bildung des Musters der ersten leitfähigen Schicht;
Freilegen einer entsprechenden Wortleitung mit einer auf dieser gebildeten ersten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle, wobei die Freilegung durch ein erstes fotolithographisches Verfahren und Entfernen der freigelegten ersten Isolationsschicht erfolgt;
Freilegen einer entsprechenden Wortleitung mit auf dieser aufgetragenen zweiten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle, wobei die Freilegung durch ein zweites fotolithographisches Verfahren und Entfernen der freigelegten zweiten Isolationsschicht erfolgt; und
die Ionenimplantation zur Erzeugung einer vorgegebenen Verunreinigung auf der gesamten Oberfläche des Substrats, wobei die Programmierungsdaten gebildet werden.
Bilden einer vierten Isolationsschicht auf einem entsprechenden Bereich zwischen den Mustern der ersten leitfähigen Schicht nach den Verfahrensschritten zur Bildung des Musters der ersten leitfähigen Schicht;
Freilegen einer entsprechenden Wortleitung mit einer auf dieser gebildeten ersten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle, wobei die Freilegung durch ein erstes fotolithographisches Verfahren und Entfernen der freigelegten ersten Isolationsschicht erfolgt;
Freilegen einer entsprechenden Wortleitung mit auf dieser aufgetragenen zweiten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle, wobei die Freilegung durch ein zweites fotolithographisches Verfahren und Entfernen der freigelegten zweiten Isolationsschicht erfolgt; und
die Ionenimplantation zur Erzeugung einer vorgegebenen Verunreinigung auf der gesamten Oberfläche des Substrats, wobei die Programmierungsdaten gebildet werden.
15. Das Verfahren nach Anspruch 14, dadurch
gekennzeichnet, daß die Energie der Verunreinigungen so
hoch ist, daß sie die erste leitfähige Schicht und eine
Gateoxidschicht gebildet unter der ersten leitfähigen
Schicht passieren und die erste oder zweite
Isolationsschicht und eine erste leitfähige Schicht und
eine unter der ersten oder zweiten Isolationsschicht
gebildete Gateoxidschicht nicht passieren.
16. Das Verfahren nach Anspruch 14, dadurch
gekennzeichnet, daß die Verfahrensschritte zum Freilegen
einer entsprechenden Wortleitung in umgekehrter
Reihenfolge durchgeführt werden.
17. Verfahren zur Herstellung eines NAND-logischen
Masken-Nur Lesespeichers (ROM) mit einer Vielzahl von
parallel zueinander mit einer Bitleitung verbundenen
Speichersträngen aufweisenden Speichermatrix und einer in
der gleichen Reihe angeordneten, eine Wortleitung
teilenden Speicherzelle, wobei die Speicherstränge in
Serie zwischen der Bitleitung und einer Erdanschlußklemme
verschaltet sind, gekennzeichnet durch die
Verfahrensschritte:
Aufeinanderfolgendes Bilden einer ersten leitfähigen Schicht, einer ersten Isolationsschicht und einer zweiten leitfähigen Schicht auf der Oberfläche eines Halbleitersubstrats eines vorgegebenen Leitfähigkeittyps, wobei das Substrat ein Isolationsbereich zur Isolierung der Speicherstränge und eine auf dem Substrat gebildete Gateoxidschicht aufweist;
Ätzen eines bestimmten Bereichs der ersten Isolationsschicht und der zweiten leitfähigen Schicht, die auf der Oberfläche des Substrats gebildet sind, bis die erste leitfähige Schicht freigelegt ist, wobei ein Muster der zweiten leitfähigen Schicht und der ersten Isolationsschicht gebildet wird;
Auftragen einer zweiten Isolationsschicht auf der Oberfläche der ersten leitfähigen Schicht, auf der Oberfläche und den Seitenwänden der strukturierten zweiten leitfähigen Schicht und auf der Seitenwand einer strukturierten ersten Isolationsschicht, Auftragen einer ersten Fotolackschicht auf der Oberfläche des Substrats und Ätzen der ersten Fotolackschicht, bis eine Oberfläche der auf der zweiten leitfähigen Schicht angeordneten zweiten Isolationsschicht freigelegt ist;
Bilden eines Musters von Wortleitungen durch Entfernen der freigelegten Isolationsschicht und der ersten leitfähigen, unter der entfernten zweiten Isolationsschicht angeordneten Schicht und Entfernen einer strukturierten zweiten leitfähigen Schicht;
Entfernen der ersten Fotolackschicht, Auftragen einer zweiten Fotolackschicht auf einen Teil der Oberfläche des Substrats und Ätzen der freigelegten ersten Isolationsschicht und einer verbleibenden ersten leitfähigen, unterhalb der entfernten ersten Isolationsschicht angeordneten Schicht, wodurch ein Muster einer Speicherstrangauswahlleitung gebildet wird;
Entfernen der zweiten Fotolackschicht, Festlegen eines Ionenimplantationsbereichs, um Ionen zum Erzielen einer gegebenen Verunreinigung zu implantieren und Durchführen eines Oxidationsverfahrens zur Aktivierung des Ionenimplantationsbereichs, wodurch eine dritte Isolationsschicht auf der Seitenwand der Wortleitung gebildet wird;
Freilegen einer entsprechenden Wortleitung mit einer auf dieser aufgetragenen ersten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle durch ein erstes fotolithographisches Verfahren und Entfernen der freigelegten ersten Isolationsschicht;
Freilegen einer entsprechenden Wortleitung mit einer auf dieser angeordneten zweiten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle durch ein zweites fotolithographisches Verfahren und Entfernen einer freigelegten zweiten Isolationsschicht; und
Ionenimplantation einer vorgegebenen Verunreinigung auf der gesamten Oberfläche des Substrats zur Bildung der Programmierungsdaten.
Aufeinanderfolgendes Bilden einer ersten leitfähigen Schicht, einer ersten Isolationsschicht und einer zweiten leitfähigen Schicht auf der Oberfläche eines Halbleitersubstrats eines vorgegebenen Leitfähigkeittyps, wobei das Substrat ein Isolationsbereich zur Isolierung der Speicherstränge und eine auf dem Substrat gebildete Gateoxidschicht aufweist;
Ätzen eines bestimmten Bereichs der ersten Isolationsschicht und der zweiten leitfähigen Schicht, die auf der Oberfläche des Substrats gebildet sind, bis die erste leitfähige Schicht freigelegt ist, wobei ein Muster der zweiten leitfähigen Schicht und der ersten Isolationsschicht gebildet wird;
Auftragen einer zweiten Isolationsschicht auf der Oberfläche der ersten leitfähigen Schicht, auf der Oberfläche und den Seitenwänden der strukturierten zweiten leitfähigen Schicht und auf der Seitenwand einer strukturierten ersten Isolationsschicht, Auftragen einer ersten Fotolackschicht auf der Oberfläche des Substrats und Ätzen der ersten Fotolackschicht, bis eine Oberfläche der auf der zweiten leitfähigen Schicht angeordneten zweiten Isolationsschicht freigelegt ist;
Bilden eines Musters von Wortleitungen durch Entfernen der freigelegten Isolationsschicht und der ersten leitfähigen, unter der entfernten zweiten Isolationsschicht angeordneten Schicht und Entfernen einer strukturierten zweiten leitfähigen Schicht;
Entfernen der ersten Fotolackschicht, Auftragen einer zweiten Fotolackschicht auf einen Teil der Oberfläche des Substrats und Ätzen der freigelegten ersten Isolationsschicht und einer verbleibenden ersten leitfähigen, unterhalb der entfernten ersten Isolationsschicht angeordneten Schicht, wodurch ein Muster einer Speicherstrangauswahlleitung gebildet wird;
Entfernen der zweiten Fotolackschicht, Festlegen eines Ionenimplantationsbereichs, um Ionen zum Erzielen einer gegebenen Verunreinigung zu implantieren und Durchführen eines Oxidationsverfahrens zur Aktivierung des Ionenimplantationsbereichs, wodurch eine dritte Isolationsschicht auf der Seitenwand der Wortleitung gebildet wird;
Freilegen einer entsprechenden Wortleitung mit einer auf dieser aufgetragenen ersten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle durch ein erstes fotolithographisches Verfahren und Entfernen der freigelegten ersten Isolationsschicht;
Freilegen einer entsprechenden Wortleitung mit einer auf dieser angeordneten zweiten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle durch ein zweites fotolithographisches Verfahren und Entfernen einer freigelegten zweiten Isolationsschicht; und
Ionenimplantation einer vorgegebenen Verunreinigung auf der gesamten Oberfläche des Substrats zur Bildung der Programmierungsdaten.
18. Das Verfahren nach Anspruch 17, dadurch gekennzeichnet,
daß die Musterbildung der zweiten leitfähigen Schicht
entlang von Wortleitungen mit ungeradzahliger Numerierung
erfolgt.
19. Verfahren nach Anspruch 17, dadurch gekennzeichnet,
daß die erste und zweite Isolationsschicht eine Maske zur
Verwendung bei einer Programmierungsionenimplantation mit
unterschiedlichen, selektiven Ätzraten sind.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet,
daß die erste und zweite Isolationsschicht durch
unterschiedliche Ätzmittel geätzt werden.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet,
daß die erste Isolationsschicht aus einer Gruppe
ausgewählt wird, bestehend aus einer thermischen
Siliziumoxidschicht, einer durch chemische
Dampfabscheidung gebildeten Siliziumoxidschicht, einer
aufgeschleuderten Glassiliziumoxidschicht, einer
Niedrigtemperaturoxidschicht, einer Nitridschicht, einer
polykristallinen Siliziumschicht oder einer aus diesen
Schichten gemischten Schicht.
22. Verfahren nach Anspruch 20, dadurch gekennzeichnet,
daß die zweite Isolationsschicht aus einer Gruppe
ausgewählt ist, bestehend aus einer thermischen
Siliziumoxidschicht, eine durch chemische Dampfabscheidung
gebildete Siliziumdioxidschicht, einer aufgeschleuderten
Glassiliziumoxidschicht, einer
Niedrigtemperaturoxidschicht, einer polykristallinen
Siliziumschicht oder einer aus diesen Schichten gemischten
Schicht.
23. Verfahren nach Anspruch 17, dadurch gekennzeichnet,
daß die erste leitfähige Schicht aus der folgenden Gruppe
ausgewählt ist, bestehend aus polykristallinen Silizium,
Wolframsilicid, Titansilicid, Tantalsilicid und
Molybdensilicid.
24. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß
die Oberflächenhöhe der auf einem Speicherzellenbereich
gebildeten zweiten leitfähigen Schicht größer als die
Oberflächenhöhe einer auf der Oberfläche der
Isolationsschicht aufgetragenen ersten leitfähigen Schicht
ist, wobei die erste leitfähige Schicht während des
Verfahrensschritts zur Bildung einer ersten leitfähigen
Schicht, einer ersten Isolationsschicht und einer zweiten
Isolationsschicht gebildet wird.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet,
daß die zweite leitfähige Schicht als
Selbstausrichtungsmaske verwendet wird.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet,
daß die zweite leitfähige Schicht eine polykristalline
Siliziumschicht ist.
27. Das Verfahren nach Anspruch 26, dadurch
gekennzeichnet, daß die zweite leitfähige Schicht aus
einer Gruppe ausgewählt ist, bestehend aus einer durch
chemische Dampfabscheidung gebildeten Oxidschicht, einer
Niedrigtemperaturoxidschicht, einer thermischen
Oxidschicht, einer Nitridschicht, Wolframsilicid,
Titansilicid, Tantalsilicid und Molybdensilicid.
28. Das Verfahren nach Anspruch 17, dadurch
gekennzeichnet, daß die Widerstände der ersten und zweiten
leitfähigen Schichten unterschiedlich sind.
29. Das Verfahren nach Anspruch 28, dadurch
gekennzeichnet, daß die zweite leitfähige Schicht bei
einem gegebenen Ätzmittel schneller als die erste
leitfähige Schicht geätzt wird.
30. Das Verfahren nach Anspruch 17, dadurch
gekennzeichnet, daß die erste Isolationsschicht aus der
Gruppe ausgewählt wird, bestehend aus
Bor-Phosphor-Silicat-Glas, Phosphor-Silicat-Glas und
aufgeschleudertem Glas.
31. Das Verfahren nach Anspruch 30, dadurch
gekennzeichnet, daß die erste Isolationsschicht durch
Wiederverflüssigen der ersten Isolationsschicht zur
Einebnung einer Oberfläche des Substrats gebildet ist.
32. Das Verfahren nach Anspruch 17, dadurch
gekennzeichnet, daß die Energie der implantierten
Verunreinigungen während der Bildung der
Programmierungsdaten so groß ist, daß die Verunreinigungen
die Wortleitungen und die Gateoxidschicht durchdringen und
die erste oder zweite Isolationsschicht und eine unter der
ersten oder zweiten Isolationsschicht gebildete
Wortleitung nicht durchdringt.
33. Verfahren zur Herstellung eines NOR-logischen Masken-Nur
Lesespeichers (ROM) mit Wortleitungen, die sich in
einer ersten transversalen Richtung erstrecken und in
einer zweiten longitudinalen Richtung parallel zueinander
angeordnet sind, und einer Bitleitung, die sich in der
zweiten Richtung erstreckt und parallel zur ersten
Richtung angeordnet ist und durch einen Diffusionsbereich
von Verunreinigungen eines gegebenen Leitfähigkeitstyps
gebildet ist, gekennzeichnet durch die folgenden
Verfahrensschritte:
Bilden einer ersten leitfähigen Schicht auf der Oberfläche eines Halbleiters eines gegebenen Leitfähigkeitstyps und Bilden einer ersten Isolationsschicht, wobei das Halbleitersubstrat einer auf dieser gebildeten Gateoxidschicht aufweist;
Strukturieren der ersten Isolationsschicht entlang von Wortleitungen geradzahliger oder ungeradzahliger Numerierung;
Bilden einer zweiten Isolationsschicht auf der gesamten Oberfläche des Halbleitersubstrats;
Bilden einer dritten Isolationsschicht auf der gesamten Oberfläche des Halbleitersubstrats und Ätzen der dritten Isolationsschicht bis eine Oberfläche der zweiten Isolationsschicht ausreichend freigelegt ist, die auf einer strukturierten ersten Isolationsschicht angeordnet ist;
Ätzen von Teilen der Oberfläche der zweiten Isolationsschicht und der ersten leitfähigen, unter den entfernten zweiten Isolationsschicht angeordneten Schicht zur Bildung einer Wortleitung;
Entfernen der dritten Isolationsschicht und Auftragen einer vierten Isolationsschicht auf der gesamten Oberfläche des Halbleitersubstrats;
Freilegen einer entsprechenden Wortleitung mit einer auf dieser aufgetragenen ersten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle durch ein erstes fotolithographisches Verfahren und Entfernen der freigelegten ersten Isolationsschicht;
Freilegen einer entsprechenden Wortleitung mit einer auf dieser aufgetragenen zweiten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle durch ein zweites fotolithographisches Verfahren und Entfernen einer freigelegten zweiten Isolationsschicht;
Ionenimplantation einer vorgegebenen Verunreinigung auf der gesamten Oberfläche des Substrats zur Bildung von Programmierungsdaten.
Bilden einer ersten leitfähigen Schicht auf der Oberfläche eines Halbleiters eines gegebenen Leitfähigkeitstyps und Bilden einer ersten Isolationsschicht, wobei das Halbleitersubstrat einer auf dieser gebildeten Gateoxidschicht aufweist;
Strukturieren der ersten Isolationsschicht entlang von Wortleitungen geradzahliger oder ungeradzahliger Numerierung;
Bilden einer zweiten Isolationsschicht auf der gesamten Oberfläche des Halbleitersubstrats;
Bilden einer dritten Isolationsschicht auf der gesamten Oberfläche des Halbleitersubstrats und Ätzen der dritten Isolationsschicht bis eine Oberfläche der zweiten Isolationsschicht ausreichend freigelegt ist, die auf einer strukturierten ersten Isolationsschicht angeordnet ist;
Ätzen von Teilen der Oberfläche der zweiten Isolationsschicht und der ersten leitfähigen, unter den entfernten zweiten Isolationsschicht angeordneten Schicht zur Bildung einer Wortleitung;
Entfernen der dritten Isolationsschicht und Auftragen einer vierten Isolationsschicht auf der gesamten Oberfläche des Halbleitersubstrats;
Freilegen einer entsprechenden Wortleitung mit einer auf dieser aufgetragenen ersten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle durch ein erstes fotolithographisches Verfahren und Entfernen der freigelegten ersten Isolationsschicht;
Freilegen einer entsprechenden Wortleitung mit einer auf dieser aufgetragenen zweiten Isolationsschicht von den zu programmierenden Wortleitungen einer Zelle durch ein zweites fotolithographisches Verfahren und Entfernen einer freigelegten zweiten Isolationsschicht;
Ionenimplantation einer vorgegebenen Verunreinigung auf der gesamten Oberfläche des Substrats zur Bildung von Programmierungsdaten.
34. Verfahren nach Anspruch 13, dadurch gekennzeichnet,
daß die Verfahrensschritte des Freilegens einer
entsprechenden Wortleitung in umgekehrter Reihenfolge
durchgeführt werden.
35. Verfahren nach Anspruch 33, dadurch gekennzeichnet,
daß die erste Isolationsschicht so lange geätzt wird, bis
eine Oberfläche der ersten leitfähigen Schicht freiliegt,
oder die erste Isolationsschicht geätzt wird, bis sie eine
bestimmte Dicke geringer als eine Dicke der ersen
Isolationsschicht aufweist, wenn diese auf der Oberfläche
der ersten leitfähigen Schicht geätzt wird, während des
Verfahrensschritts zur Strukturierung der ersten
Isolationsschicht.
36. Verfahren nach Anspruch 35, dadurch gekennzeichnet,
daß die zweite Isolationsschicht auf der Oberfläche und
der Seitenwand der ersten Isolationsschicht und auf der
Oberfläche der freigelegten leitfähigen ersten Schicht
während des Verfahrensschritts zur Bildung der zweiten
Isolationsschicht gebildet ist, wenn die erste
Isolationsschicht bis zur Freigabe der Oberfläche der
ersten leitfähigen Schicht geätzt wird, und die zweite
Isolationsschicht auf der Oberfläche und der Seitenwand
der ersten Isolationsschicht während des
Verfahrensschritts zur Bildung der zweiten
Isolationsschicht gebildet wird, wenn die erste
Isolationsschicht zur Erzielung einer vorgegebenen Dicke
von der ersten leitfähigen Schicht geätzt wird.
37. Verfahren nach Anspruch 33, dadurch gekennzeichnet,
daß die erste Isolationsschicht durch ein anderes
Ätzmittel als die zweite Isolationsschicht geätzt wird
oder die erste Isolationsschicht eine im Vergleich zur
zweiten Isolationsschicht unterschiedliche Ätzrate
aufweist.
38. Das Verfahren nach Anspruch 37, dadurch
gekennzeichnet, daß die erste und zweite Isolationsschicht
entsprechend eine Oxidschicht und eine Nitridschicht
oder die erste und zweite Isolationsschicht entsprechend
eine Nitridschicht und eine Oxidschicht sind.
39. Das Verfahren nach Anspruch 33, dadurch
gekennzeichnet, daß die erste leitfähige Schicht aus der
folgenden Gruppe ausgewählt wird, bestehend aus einer
polykristallinen Siliziumschicht, Wolframsilicid,
Titansilicid und Tantalsilicid.
40. Das Verfahren nach Anspruch 33, dadurch
gekennzeichnet, daß die dritte Isolationsschicht aus der
folgenden Gruppe ausgewählt wird, bestehend aus einer
Fotolackschicht, einem aufgeschleuderten Glas, einem
Phosphor-Silicatglas und einem Bor-Phosphor-Silicatglas.
41. Verfahren nach Anspruch 33, dadurch gekennzeichnet,
daß die vierte Isolationsschicht auf einem entsprechenden
Bereich zwischen den Wortleitungen gebildet ist.
42. Das Verfahren nach Anspruch 41, dadurch gekennzeichnet,
daß die vierte Isolationsschicht eine Oxidschicht ist.
43. Verfahren nach Anspruch 33, gekennzeichnet durch die
weiteren Verfahrensschritte:
Bilden einer zweiten leitfähigen Schicht auf der Oberfläche der ersten Isolationsschicht nach dem Verfahrensschritt zur Bildung einer ersten leitfähigen Schicht und einer ersten Isolationsschicht; und
Bilden eines Musters der zweiten leitfähigen Schicht und der ersten Isolationsschicht entlang Wortleitungen von geradzahliger oder ungeradzahliger Numerierung vor dem Verfahrensschritt zur Bildung einer zweiten Isolationsschicht.
Bilden einer zweiten leitfähigen Schicht auf der Oberfläche der ersten Isolationsschicht nach dem Verfahrensschritt zur Bildung einer ersten leitfähigen Schicht und einer ersten Isolationsschicht; und
Bilden eines Musters der zweiten leitfähigen Schicht und der ersten Isolationsschicht entlang Wortleitungen von geradzahliger oder ungeradzahliger Numerierung vor dem Verfahrensschritt zur Bildung einer zweiten Isolationsschicht.
44. Verfahren nach Anspruch 43, dadurch gekennzeichnet,
daß die zweite leitfähige Schicht und die erste
Isolationsschicht bis zur Oberfläche der ersten
leitfähigen Schicht geätzt werden, wenn ein Muster der
zweiten leitfähigen Schicht und der ersten
Isolationsschicht gebildet wird.
45. Verfahren nach Anspruch 44, dadurch gekennzeichnet,
daß die zweite leitfähige Schicht auf der Oberfläche der
ersten Isolationsschicht gleichzeitig mit der ersten
leitfähigen Schicht geätzt wird.
46. Verfahren nach Anspruch 45, dadurch gekennzeichnet,
daß die erste und zweite leitfähige Schicht eine
polykristalline Siliziumschicht ist.
47. Verfahren nach Anspruch 45, dadurch gekennzeichnet,
daß die erste und zweite leitfähige Schicht
unterschiedliche Dotierungskonzentrationen aufweisen.
48. Verfahren nach Anspruch 47, dadurch gekennzeichnet,
daß die Dotierungskonzentration und das Ätzmittel der
ersten und zweiten leitfähigen Schicht so angepaßt sind,
daß die Ätzrate der ersten leitfähigen Schicht geringer
als die der zweiten leitfähigen Schicht ist.
49. Verfahren nach Anspruch 43, dadurch gekennzeichnet,
daß die erste Isolationsschicht aus zwei Arten von
Schichten mit unterschiedlicher Ätzrate gebildet ist.
50. Verfahren nach Anspruch 49, gekennzeichnet durch die
weiteren Verfahrensschritte:
Entfernen der dritten Isolationsschicht und einer verbleibenden zweiten Isolationsschicht, die auf der ersten leitfähigen Schicht angeordnet ist, nach dem Verfahrensschritt zur Bildung einer Wortleitung;
Entfernen der ersten Isolationsschicht von der Oberfläche einer zu programmierenden Wortleitung durch ein erstes fotolithographisches Verfahren und Entfernen der vierten Isolationsschicht von der Oberfläche einer zu programmierenden Wortleitung durch ein zweites fotolithographisches Verfahren.
Entfernen der dritten Isolationsschicht und einer verbleibenden zweiten Isolationsschicht, die auf der ersten leitfähigen Schicht angeordnet ist, nach dem Verfahrensschritt zur Bildung einer Wortleitung;
Entfernen der ersten Isolationsschicht von der Oberfläche einer zu programmierenden Wortleitung durch ein erstes fotolithographisches Verfahren und Entfernen der vierten Isolationsschicht von der Oberfläche einer zu programmierenden Wortleitung durch ein zweites fotolithographisches Verfahren.
51. Verfahren nach Anspruch 50, dadurch gekennzeichnet,
daß die erste Isolationsschicht eine gemischte Schicht aus
einer Nitridschicht und einer Oxidschicht ist.
52. Verfahren nach Anspruch 51, dadurch gekennzeichnet,
daß die zweite Isolationsschicht eine Nitridschicht ist.
53. Ein Masken-Nur Lesespeicher (Masken-ROM) zur
Programmierung einer bestimmten Zelle durch
Ionenimplantation von Verunreinigungen, gekennzeichnet
durch:
Sich in einer ersten transversalen Richtung erstreckenden und parallel in einer zweiten longitudinalen Richtung angeordneten Wortleitungen und eine sich in der zweiten Richtung erstreckende und parallel zur ersten Richtung angeordnete Bitleitung, die durch einen Diffusionsbereich von Verunreinigungen mit vorgegebenen Leitfähigkeitstyp gebildet ist, wobei erste und zweite Isolationsschichten auf der Oberfläche entsprechend von geradzahligen oder ungeradzahligen Wortleitungen aufgetragen sind, bevor ein fotolithographisches Verfahren zur Programmierungsionenimplantation durchgeführt wird.
Sich in einer ersten transversalen Richtung erstreckenden und parallel in einer zweiten longitudinalen Richtung angeordneten Wortleitungen und eine sich in der zweiten Richtung erstreckende und parallel zur ersten Richtung angeordnete Bitleitung, die durch einen Diffusionsbereich von Verunreinigungen mit vorgegebenen Leitfähigkeitstyp gebildet ist, wobei erste und zweite Isolationsschichten auf der Oberfläche entsprechend von geradzahligen oder ungeradzahligen Wortleitungen aufgetragen sind, bevor ein fotolithographisches Verfahren zur Programmierungsionenimplantation durchgeführt wird.
54. Speicher nach Anspruch 53, dadurch gekennzeichnet, daß
die erste Isolationsschicht durch ein im Vergleich zur
zweiten Isolationsschicht unterschiedliches Ätzmittel
geätzt wird oder die erste Isolationsschicht eine zur
zweiten Isolationsschicht unterschiedliche Ätzrate
aufweist.
55. Speicher nach Anspruch 54, dadurch gekennzeichnet, daß
die erste Isolationsschicht eine Oxidschicht und die
zweite Isolationsschicht eine Nitridschicht oder die erste
Isolationsschicht eine Nitridschicht und die zweite
Isolationsschicht eine Oxidschicht ist.
56. Speicher nach Anspruch 55, dadurch gekennzeichnet,
daß die erste Isolationsschicht eine aus einer Oxidschicht
oder Nitridschicht gemischte Isolationsschicht und die
zweite Isolationsschicht aus einer einzelnen Oxidschicht
oder Nitridschicht gebildet ist, oder daß die erste
Isolationsschicht aus einer einzelnen Oxidschicht oder
Nitridschicht und die zweite Isolationsschicht aus einer
Oxidschicht und einer Nitridschicht gemischten Schicht
gebildet ist.
57. Speicher nach Anspruch 56, dadurch gekennzeichnet, daß
die einzelne Isolationsschicht eine mehr als zweimal so
große Dicke als die darunter befindliche, aus einer
gemischten Isolationsschicht gebildete Isolationsschicht
aufweist, wenn die darunter liegende Isolationsschicht aus
der gemischten Isolationsschicht und die einzelne
Isolationsschicht aus einer gleichen Schicht gebildet
sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900020260A KR930006981B1 (ko) | 1990-12-10 | 1990-12-10 | 노아 논리형 마스크 독출 전용 메모리장치의 제조방법 및 그 구조 |
KR1019900020261A KR930006982B1 (ko) | 1990-12-10 | 1990-12-10 | 낸드 논리형 독출 전용 메모리 장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4140681A1 true DE4140681A1 (de) | 1992-06-11 |
DE4140681C2 DE4140681C2 (de) | 1996-07-25 |
Family
ID=26628432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4140681A Expired - Lifetime DE4140681C2 (de) | 1990-12-10 | 1991-12-10 | Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM) |
Country Status (6)
Country | Link |
---|---|
US (2) | US5200355A (de) |
JP (1) | JPH0758740B2 (de) |
DE (1) | DE4140681C2 (de) |
FR (1) | FR2670316B1 (de) |
GB (1) | GB2251724B (de) |
IT (1) | IT1252645B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4407210B4 (de) * | 1993-03-05 | 2007-05-16 | Samsung Electronics Co Ltd | Halbleiterspeicherbauelementaufbau |
US8381466B2 (en) | 2008-04-04 | 2013-02-26 | Bayer Materialscience Ag | Photovoltaic solar module having a polyurethane frame |
US8822812B2 (en) | 2009-02-24 | 2014-09-02 | Sunpower Corporation | Photovoltaic module and interlocked stack of photovoltaic modules |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283654A (ja) * | 1992-04-03 | 1993-10-29 | Toshiba Corp | マスクromとその製造方法 |
US5306657A (en) * | 1993-03-22 | 1994-04-26 | United Microelectronics Corporation | Process for forming an FET read only memory device |
US5318921A (en) * | 1993-05-03 | 1994-06-07 | United Microelectronics Corporation | Method for making a high density ROM or EPROM integrated circuit |
US5393233A (en) * | 1993-07-14 | 1995-02-28 | United Microelectronics Corporation | Process for fabricating double poly high density buried bit line mask ROM |
JP2581411B2 (ja) * | 1993-09-14 | 1997-02-12 | 日本電気株式会社 | 半導体記憶回路装置及びその製造方法 |
JP2581415B2 (ja) * | 1993-10-08 | 1997-02-12 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
US5378649A (en) * | 1994-04-08 | 1995-01-03 | United Microelectronics Corporation | Process for producing non-volatile memory devices having closely spaced buried bit lines and non-overlapping code implant areas |
US5576235A (en) * | 1994-06-23 | 1996-11-19 | United Microelectronics Corporation | ROM coding process with self-aligned implantation and the ROM produced thereby |
KR0147592B1 (ko) * | 1994-06-24 | 1998-08-01 | 김광호 | 마스크-롬의 제조방법 |
US5449632A (en) * | 1994-08-12 | 1995-09-12 | United Microelectronics Corporation | Mask ROM process with self-aligned ROM code implant |
US5631178A (en) * | 1995-01-31 | 1997-05-20 | Motorola, Inc. | Method for forming a stable semiconductor device having an arsenic doped ROM portion |
KR0144909B1 (ko) * | 1995-03-21 | 1998-07-01 | 김광호 | 비휘발성 메모리 장치의 셀 어레이 레이아웃 방법 |
US5527736A (en) * | 1995-04-03 | 1996-06-18 | Taiwan Semiconductor Manufacturing Co. | Dimple-free tungsten etching back process |
US5585297A (en) * | 1995-05-25 | 1996-12-17 | United Microelectronics Corporation | Method of manufacture of multi-state mask ROM and multi-state mask ROM device produced thereby |
US5589414A (en) * | 1995-06-23 | 1996-12-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making mask ROM with two layer gate electrode |
US5620915A (en) * | 1995-07-12 | 1997-04-15 | United Microelectronics Corporation | Method for bypassing null-code sections for read-only memory by access line control |
US5536669A (en) * | 1995-07-26 | 1996-07-16 | United Microelectronics Corporation | Method for fabricating read-only-memory devices with self-aligned code implants |
US5538914A (en) * | 1995-08-03 | 1996-07-23 | Taiwan Semiconductor Manufacturing Company | LDD method of coding mask ROM device and LDD coded mask ROM device produced thereby |
US5864163A (en) * | 1995-12-27 | 1999-01-26 | United Microelectrics Corp. | Fabrication of buried channel devices with shallow junction depth |
US5998256A (en) | 1996-11-01 | 1999-12-07 | Micron Technology, Inc. | Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry |
DE19652547C2 (de) | 1996-12-17 | 2002-04-25 | Infineon Technologies Ag | Speicherzellenanordnung mit Grabenstruktur und einem Gatedielektrikum, das ein Material mit Ladungsträger-Haftstellen enthält, und Verfahren zu deren Herstellung |
US5895241A (en) * | 1997-03-28 | 1999-04-20 | Lu; Tao Cheng | Method for fabricating a cell structure for mask ROM |
US6590250B2 (en) | 1997-11-25 | 2003-07-08 | Micron Technology, Inc. | DRAM capacitor array and integrated device array of substantially identically shaped devices |
JP2001351992A (ja) * | 2000-06-08 | 2001-12-21 | Nec Corp | 半導体装置の製造方法 |
US6278649B1 (en) | 2000-06-30 | 2001-08-21 | Macronix International Co., Ltd. | Bank selection structures for a memory array, including a flat cell ROM array |
KR100389039B1 (ko) * | 2001-03-05 | 2003-06-25 | 삼성전자주식회사 | 비휘발성 메모리소자 및 그 제조방법 |
US6545504B2 (en) | 2001-06-01 | 2003-04-08 | Macronix International Co., Ltd. | Four state programmable interconnect device for bus line and I/O pad |
US6577161B2 (en) | 2001-06-01 | 2003-06-10 | Macronix International Co., Ltd. | One cell programmable switch using non-volatile cell with unidirectional and bidirectional states |
US6531887B2 (en) | 2001-06-01 | 2003-03-11 | Macronix International Co., Ltd. | One cell programmable switch using non-volatile cell |
KR100423075B1 (ko) * | 2001-12-19 | 2004-03-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
KR100698064B1 (ko) * | 2004-12-30 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 마스크 롬 및 이의 제조 방법 |
AT502395B1 (de) | 2005-07-27 | 2007-03-15 | Iep Gmbh | Oxidoreduktasen zur stereoselektiven reduktion von ketoverbindungen |
US20080123405A1 (en) * | 2006-08-18 | 2008-05-29 | Mammen Thomas | Implanted multi-bit NAND ROM |
CN102540701B (zh) * | 2010-12-28 | 2014-04-09 | 中国科学院微电子研究所 | 自对准式二次成像方法 |
JP6299102B2 (ja) * | 2012-08-07 | 2018-03-28 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
WO2020166073A1 (ja) * | 2019-02-15 | 2020-08-20 | キオクシア株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4142176A (en) * | 1976-09-27 | 1979-02-27 | Mostek Corporation | Series read only memory structure |
US4364167A (en) * | 1979-11-28 | 1982-12-21 | General Motors Corporation | Programming an IGFET read-only-memory |
US4364165A (en) * | 1981-05-28 | 1982-12-21 | General Motors Corporation | Late programming using a silicon nitride interlayer |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1527894A (en) * | 1975-10-15 | 1978-10-11 | Mullard Ltd | Methods of manufacturing electronic devices |
JPS54121685A (en) * | 1978-03-14 | 1979-09-20 | Kyushu Nippon Electric | Ic and method of fabricating same |
US4272303A (en) * | 1978-06-05 | 1981-06-09 | Texas Instruments Incorporated | Method of making post-metal ion beam programmable MOS read only memory |
EP0054102A3 (de) * | 1980-12-11 | 1983-07-27 | Rockwell International Corporation | ROM-Zellen in sehr dichter Anordnung und Herstellungsverfahren |
US4365405A (en) * | 1981-05-28 | 1982-12-28 | General Motors Corporation | Method of late programming read only memory devices |
US4359817A (en) * | 1981-05-28 | 1982-11-23 | General Motors Corporation | Method for making late programmable read-only memory devices |
GB2102623B (en) * | 1981-06-30 | 1985-04-11 | Tokyo Shibaura Electric Co | Method of manufacturing a semiconductors memory device |
JPS5830154A (ja) * | 1981-08-17 | 1983-02-22 | Toshiba Corp | 固定記憶半導体装置およびその製造方法 |
JPS58148448A (ja) * | 1982-03-01 | 1983-09-03 | Nippon Denso Co Ltd | 半導体romの製造方法 |
FR2548432B1 (fr) * | 1983-06-30 | 1988-10-14 | Efcis | Memoire morte programmable par masquage a un niveau tardif |
JPS6028145B2 (ja) * | 1983-08-24 | 1985-07-03 | 株式会社日立製作所 | Mis形半導体装置の製造法 |
JPH0682801B2 (ja) * | 1983-12-23 | 1994-10-19 | 株式会社日立製作所 | 半導体記憶装置とそのレイアウト方法 |
US4805143A (en) * | 1986-01-16 | 1989-02-14 | Hitachi Ltd. | Read-only memory |
IT1217372B (it) * | 1988-03-28 | 1990-03-22 | Sgs Thomson Microelectronics | Procedimento per la programmazione di memorie rom in tecnologia mos ecmos |
FR2640808B1 (fr) * | 1988-12-20 | 1991-02-08 | Thomson Composants Militaires | Procede de fabrication d'electrodes de faible dimension, dans un circuit integre |
-
1991
- 1991-11-15 US US07/792,590 patent/US5200355A/en not_active Expired - Lifetime
- 1991-12-05 FR FR9115067A patent/FR2670316B1/fr not_active Expired - Lifetime
- 1991-12-09 IT ITMI913288A patent/IT1252645B/it active IP Right Grant
- 1991-12-10 DE DE4140681A patent/DE4140681C2/de not_active Expired - Lifetime
- 1991-12-10 JP JP3325753A patent/JPH0758740B2/ja not_active Expired - Lifetime
- 1991-12-10 GB GB9126272A patent/GB2251724B/en not_active Expired - Lifetime
-
1992
- 1992-11-25 US US07/981,488 patent/US5317534A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4142176A (en) * | 1976-09-27 | 1979-02-27 | Mostek Corporation | Series read only memory structure |
US4364167A (en) * | 1979-11-28 | 1982-12-21 | General Motors Corporation | Programming an IGFET read-only-memory |
US4364165A (en) * | 1981-05-28 | 1982-12-21 | General Motors Corporation | Late programming using a silicon nitride interlayer |
Non-Patent Citations (1)
Title |
---|
OKADA, M., HOTTA, Y., et al.: 16 Mb ROM Design Using Bank Select Architecture in: Symposium on VLSI Circuit, 1988, S. 85, 86 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4407210B4 (de) * | 1993-03-05 | 2007-05-16 | Samsung Electronics Co Ltd | Halbleiterspeicherbauelementaufbau |
US8381466B2 (en) | 2008-04-04 | 2013-02-26 | Bayer Materialscience Ag | Photovoltaic solar module having a polyurethane frame |
US8822812B2 (en) | 2009-02-24 | 2014-09-02 | Sunpower Corporation | Photovoltaic module and interlocked stack of photovoltaic modules |
Also Published As
Publication number | Publication date |
---|---|
JPH04291758A (ja) | 1992-10-15 |
ITMI913288A1 (it) | 1993-06-09 |
FR2670316B1 (fr) | 1993-07-16 |
GB2251724A (en) | 1992-07-15 |
FR2670316A1 (fr) | 1992-06-12 |
ITMI913288A0 (it) | 1991-12-09 |
US5317534A (en) | 1994-05-31 |
GB2251724B (en) | 1995-05-03 |
IT1252645B (it) | 1995-06-19 |
GB9126272D0 (en) | 1992-02-12 |
JPH0758740B2 (ja) | 1995-06-21 |
US5200355A (en) | 1993-04-06 |
DE4140681C2 (de) | 1996-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4140681C2 (de) | Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM) | |
DE602004010859T2 (de) | Verfahren zur Herstellung einer Widerstands-Kreuzpunkt-Speicheranordnung im Nanometerbereich und Vorrichtung | |
DE3107543C2 (de) | ||
DE3816358C2 (de) | ||
DE3141195C2 (de) | ||
DE10104082C2 (de) | Halbleiterspeichervorrichtung mit einer auf einer Oberfläche von Dotierstoffdiffusionszonen gebildeten Silizidschicht und deren Herstellungsverfahren | |
DE3844120C2 (de) | Halbleitereinrichtung mit grabenförmiger Struktur | |
DE4016686C2 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE69631579T2 (de) | Nichtflüchtige Halbleiteranordnung und Verfahren zur Herstellung | |
DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
DE102004009597A1 (de) | Verfahren zur Herstellung einer Halbleiterbaugruppe | |
DE3103143A1 (de) | Halbleiterspeicher | |
DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
DE3842474A1 (de) | Stapelkondensator-dram und verfahren zur herstellung derselben | |
DE2716691A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
DE10392314B4 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit einem Ausbilden einer Hartmaskenerweiterung für eine Speicherwortleitung | |
DE3809653A1 (de) | Halbleitereinrichtung und verfahren zur herstellung einer halbleitereinrichtung | |
DE19533709A1 (de) | Nicht-flüchtige Halbleiterspeichervorrichtung und Herstellungsverfahren derselben | |
DE3030385A1 (de) | Mos-halbleitervorrichtung und verfahren zur herstellung derselben | |
DE69738558T2 (de) | Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten | |
DE69732618T2 (de) | Eine asymmetrische Zelle für eine Halbleiterspeichermatrix und deren Herstellungsmethode | |
DE19708031B4 (de) | Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung | |
DE4232817B4 (de) | Halbleiter-Speicherzelle und Verfahren zu deren Herstellung | |
EP1145319B1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
DE4008883C2 (de) | Nur-Lese-Speicher vom Maskentyp und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |