DE4140681C2 - Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM) - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Mas­ ken-Nur-Lesespeichers (Masken-ROM) und Verfahren zur Herstel­ lung eines hochintegrierten NAND- oder NOR-Logik-Masken-Nur- Lesespeichers.

Im allgemeinen wird ein Masken-ROM zur Steuerung einer Ansteu­ erlogik wie beispielsweise eines Mikroprogramms in einem Infor­ mationsverarbeitungssystem oder des Inhalts von einem Spiel in einem Spielchip verwendet. Weitere Verwendungen ergeben sich in Büroautomatisierungseinrichtungen und elektronischen Musikin­ strumenten oder dergleichen.

Gegenwärtig besteht ein großer Bedarf für einen billigen und mit großer Kapazität arbeitenden, hochintegrierten Masken-ROM, da die erforderliche Speicherkapazität stark angewachsen ist und eine hohe Auflösung von Zeichenschriftsätzen und eine hohe Tonqualität in den Büroautomatisierungseinrichtungen, elektri­ schen Musikinstrumenten, Telespielen oder dergleichen erforder­ lich ist.

Um solche Forderungen zu erfüllen, ist beispielsweise in der US 41 421 76 ein NAND-Logik-Masken-ROM zur Steigerung des Integra­ tionsgrades offenbart. Dieses Masken-ROM weist eine Struktur mit einer Vielzahl von Verarmungstyp-Transistoren und einer Vielzahl von Anreicherungstyp-Transistoren auf, die in Serie durch eine Diffusionsschicht verbunden sind. Das NAND-Logik- Masken-ROM erfordert nur einen Kontakt pro Strang, wobei ein Strang als eine Gruppe von in Serie verbundenen Zellen zwischen jeder Spaltenleitung und einer Erdungsklemme definiert ist. Das NAND-logische Masken-ROM des oben genannten Patents wird im folgenden in den Fig. 2 bis 4 beschrieben.

In Fig. 2 ist ein Teil eines Äquivalentschaltkreisdiagramms eines NAND-logischen Masken-ROM dargestellt, in dem acht einen Strang bildende Speicherzellen in Serie verbunden sind. Ein erster Transistor 1, der mit einer Bit-Leitung B/L verbunden ist, ist der Strangauswahltransistor, und dessen Gate wird als Strangauswahlleitung verwendet. Die zweiten bis neunten Transistoren 2 bis 9 sind zwischen dem ersten Transistor 1 und einer Erdspannungsklemme verschaltet und werden als Speicherzellen betrieben. Eine Speicherzellenmatrix des NAND-logischen Masken-ROM wird durch eine Vielzahl von Speichersträngen gebildet, die parallel zueinander mit der Bit-Leitung verbunden sind, und eine Speicherzelle, die in der gleichen Reihe positioniert ist, die Wortleitung 12 bis 19 teilt. Die Leseoperation wird so durchgeführt, daß bei Auswahl beispielsweise des vierten Transistors 4 eine Lesespannung von ungefähr 1 bis 2 Volt an eine ausgewählte Bit-Leitung angelegt wird und eine Versorgungsspannung Vcc an die Wortleitungen 12, 13, 15, 16, 17, 18 und 19 der Speicherzelle angelegt wird, außer an der ausgewählten Strangleitung 11 und an den vierten Transistor 4. Die Wortleitung 14 des vierten Transistors 4 wird gleichzeitig geerdet. In diesem Fall sind die nicht ausgewählten Bit-Leitungen, die Strangauswahlleitung und die nicht ausgewählten Wortleitungen im geerdeten Zustand. Als Ergebnis wird der vierte Transistor 4 durch die an sein Gate angelegte Erdspannung ausgeschaltet, wenn der vierte Transistor 4 vom Anreicherungs-Typ ist. Folglich wird eine logische "0" ausgelesen, da die an die Bit-Leitung angelegte Lesespannung abgeschaltet ist. Ist der vierte Transistor 4 vom Verarmungs-Typ, wird er durch die an sein Gate angelegte Erdungsspannung eingeschaltet. Folglich wird eine logische "1" ausgelesen, da die an die Bit-Leitung angelegte Lesespannung an den vierten Transistor 4 übertragen wird. Das heißt, eine logische "1" oder "0" wird durch Anlegen der Erdungsspannung an das Gate einer Zelle ausgelesen, wenn ein Verarmungs-Transistor, der normalerweise eingeschaltet ist, oder ein Anreicherungs-Transistor, der normalerweise ausgeschaltet ist, verwendet wird.

In Fig. 3 ist eine schematische Ansicht eines Layouts eines bekannten NAND-logischen Masken-ROM der Fig. 2 dargestellt. Gleiche Teile sind in diesem Fall mit gleichen Bezugszeichen versehen. Als erstes ist eine sich longitudinal erstreckenden Abtastleitung 22 auf dem Halbleitersubstrat gebildet. Die Wortleitungen 11 bis 19 und eine Erdungsleitung 20 erstrecken sich seitlich von einem oberen Abschnitt der Abtastleitung 22 und sind in ihren Längsrichtungen parallel zueinander angeordnet. Eine Metalleitung 24 überlappt die Abtastleitung 22 hinsichtlich der oberen Bereiche der Wortleitungen 11 bis 19 und ein Kontaktbereich 26 stellt einen Kontakt her zwischen der Abtastleitung 22 und der Metalleitung 24.

In Fig. 4 ist eine Querschnittsansicht der Fig. 3 entlang der Linie a-a′ dargestellt. Auf der Oberfläche eines Halbleitersubstrats 30 eines ersten Leitfähigkeitstyps und wo eine Feldoxidschicht 32 gebildet ist, sind eine Vielzahl von Gates 11 bis 16 gebildet, wobei zwischen Substrat und Gates eine Gateoxid-Schicht 34 angeordnet ist. Eine Metallschicht 24 steht mit einem vorbestimmten Abtastbereich 22 in Kontakt und ist von der Vielzahl der Gates 11 bis 16 durch eine Isolationszwischenschicht 36 isoliert. In diesem Fall sind die Vielzahl der Transistoren mit den Gates 11 bis 16 in Serie durch den Abtastbereich 22, der zwischen den Gates 11 bis 16 gebildet ist, verschaltet. Außerdem ist jeder Transistor in einem als Anreicherungstyp oder Verarmungstyp programmierten Zustand, und die Gates 11 bis 16 werden als Wortleitungen verwendet.

Im Falle des bekannten NAND-logischen Masken-ROM wird nach Bildung einer polykristallinen Silizium(Polysilizium-)Schicht eine Wortleitung einer Speicherzelle gleichzeitig durch ein photolithographisches Verfahren gebildet. Folglich ist der Abstand zwischen den Wortleitungen durch die Beschränkungen des photolithographischen Verfahrens eingeschränkt. Das heißt, wenn ein Muster durch das photolithographische Verfahren gebildet wird, ist es schwierig, einen Abstand zwischen den Wortleitungen unterhalb des Grenzwerts des photolithographischen Verfahrens zu erreichen, da der Musterabstand eines Fotolacks durch die Auflösungsgrenze eines Maskenmusters beschränkt ist. Weiterhin wird nach Vervollständigung des Musters der Wortleitung ein Ionenimplantations-Verfahren von Verunreinigungen durchgeführt, um jede Speicherzelle in einem erwünschten Typ zu programmieren. Daher ist eine genaue Ausrichtung einer Maske erforderlich, wenn während des fotolithographischen Verfahrens zur Freilegung nur eines bestimmten Gates in dieses Verunreinigungen implantiert werden. Ist die Ausrichtung der Maske nicht sehr genau, ist kein Betrieb eines zuverlässigen Masken-ROM erreichbar, da die Verunreinigungen auch in benachbarte Speicherzellen implantiert werden.

Als nächstes wird in Fig. 5 eine schematische Ansicht eines Layouts eines bekannten NOR-logischen Masken-ROM dargestellt. Eine Wortleitung 42, die parallel zu einer zweiten Richtung, einer longitudinalen Richtung, ist, erstreckt sich in einer ersten Richtung, einer transversalen Richtung. Ein Abtastbereich 44 erstreckt sich in der zweiten Richtung, und eine Bit-Leitung 46 ist dem aktiven Bereich 44 überlagert und auf dessen oberen Abschnitt gebildet. Ein Kontaktbereich 48 verbindet den Abtastbereich 44 und die Bit-Leitung 46. Da ein Kontaktbereich für je zwei Bits gebildet wird, ergibt sich als Nachteil, daß die gesamte Fläche anwächst.

In Fig. 6 ist die schematische Ansicht eines weiteren bekannten NOR-logischen Masken-ROM dargestellt. Dieses wird als Flachzelle bezeichnet und ist von der Sharp Co. erhältlich. Das NOR-logische Masken-ROM wird in dem Artikel "Symposium on VLSI Circuit", 1988, Seiten 85 und 86 beschrieben. Eine Wortleitung 50 ist aus einer Polysiliziumschicht gebildet und erstreckt sich in einer ersten, transversalen Richtung und ist parallel in einer zweiten, longitudinalen Richtung angeordnet. Eine Bit-Leitung 52 ist aus einer n⁺-Diffusionsschicht gebildet und ist parallel zur ersten Richtung angeordnet, wobei sie sich in die zweite Richtung erstreckt. Wenn eine Wortleitung über zwei benachbarte Bit-Leitungen geführt wird, ist ein Kanalbereich gebildet und dieser wird als Einheitszelle 54 betrieben. Da die Bit-Leitung aus einer n⁺-Diffusionsschicht gebildet ist, wird nur ein Kontaktbereich bezüglich einiger zehn Zellen gebildet, betrachtet man den Widerstand der Bit-Leitung anstatt eines Kontaktbereiches pro Zelle. In der obigen Figur wird ein Kontaktbereich für 32 Bits gebildet. Weiterhin werden die Source- und Drainbereiche jeder Zelle auf die Hälfte ihrer Größe verkleinert im Vergleich zu einem konventionellen Masken-ROM, da eine Bit-Leitung, die als Drain oder Source einer Zelle verwendet wird, auch als Drain oder Source einer benachbarten Zelle verwendet wird.

In Fig. 7 ist ein äquivalentes Schaltkreisdiagramm des in Fig. 6 dargestellten NOR-logischen Masken-ROM dargestellt. Ein Kanal ist zwischen benachbarten zwei Bit-Leitungen gebildet, und die Gates in der gleichen Reihe teilen eine Wortleitung. Wird eine Leseoperation beispielsweise durch Auswahl eines Transistors 54 durchgeführt, wird eine Versorgungsspannung Vcc von ungefähr 5 Volt und eine Spannung von ungefähr 2 Volt an eine Bit-Leitung B/L1 und eine Wortleitung W/L2 angelegt und eine Bit-Leitung B/L2 geerdet. Weiterhin bleiben die Bit-Leitungen B/L3, . . . Schwebezustand (Floating) und die nicht ausgewählten Wortleitungen W/L1, W/L3, . . . sind geerdet. Als Ergebnis wird die ausgewählte Zelle eingeschaltet und ein Strom beginnt zu fließen, wodurch ein logischer "1"-Zustand ausgelesen wird, wenn die Schwellenspannung der ausgewählten Zelle weniger als 2 Volt beträgt.

Fig. 8A stellt eine Querschnittsansicht der Fig. 6 entlang der Linie b-b′ in Wortleitungsrichtung und Fig. 8B einen Querschnitt aus Fig. 6 entlang der Linie c-c′ in Bit-Leitungsrichtung dar.

In Fig. 8A ist ein Abtastbereich 52 eines zweiten Leitfähigkeitstyps auf einem vorbestimmten Bereich eines Halbleitersubstrats 56 eines ersten Leitfähigkeitstyps gebildet und wird als Bit-Leitung verwendet. Auf der Oberfläche des Substrats 56 sind nacheinander eine Gateoxid-Schicht 60, eine aus einer Polysiliziumschicht gebildete Wortleitung 50 und eine Isolationsschicht 62 aufgetragen. Eine Metallschicht 58 ist oberhalb des Abtastbereichs 52 aufgetragen.

In Fig. 8B ist eine Gateoxid-Schicht 60 auf der Oberfläche des Halbleitersubstrats 56 des ersten Leitfähigkeitstyp aufgetragen. Die Wortleitung 50 ist auf einem bestimmten Bereich des Substrats 56 gebildet und die Isolati­ onsschicht 62 ist auf der gesamten Oberfläche des Substrats 56 aufgetragen. In diesem Fall ist der Abstand zwischen den Wort­ leitungen beim Bilden eines Musters durch die Einschränkung des gewöhnlichen fotolithographischen Verfahrens beschränkt. Als Faktor zur Verhinderung der Reduzierung des Abstandes zwischen benachbarten Wortleitungen in den Nanometerbereich, muß die Verfahrenstoleranz während des Ionenimplantationsverfahrens zur Programmierung der Zelle in Betracht gezogen werden. Das heißt, wenn der Abstand bis in den Nanometerbereich verkleinert wird, können nicht erwünschte Daten gespeichert werden, da eine be­ nachbarte Zelle zusätzlich zu der programmierten Zelle durch Fehlausrichtung oder Überentwicklung oder dergleichen freige­ legt ist. Folglich können die Wortleitungsabstände, die den Zellenabstand festlegen, nur bis zu einem bestimmten Grad ver­ mindert werden, um die Betriebssicherheit der Produkte zu ge­ währleisten.

Im dem nächstliegenden Stand der Technik nach US 43 641 67 wird die Programmierung eines IGFET-ROM offenbart. Zur Herstellung dieses ROM wird eine erste leitfähige Schicht auf der Oberflä­ che eines Halbleitersubstrats vom gegebenen Leitfähigkeitstyp aufgetragen, wobei auf dem Halbleitersubstrat eine Gateoxid­ schicht gebildet ist. Anschließend wird ein Maskenmuster für Wortleitungen und eine zweite Isolationsschicht gebildet, die auf der Oberfläche und auf den Seitenwänden des Maskenmusters und auf einem Teil der Oberfläche der ersten leitfähigen Schicht angeordnet ist. Darauf folgend wird eine dritte Isola­ tionsschicht auf der Oberfläche des Substrats gebildet und die­ se solange geätzt, bis die auf dem Maskenmuster angeordnete Isolationsschicht ausreichend freigelegt ist. Schließlich wird ein Teil der Oberfläche dieser freigelegten Isolationsschicht unter Verwendung der verbleibenden dritten Isolationsschicht als Maske geätzt.

Beim gattungsgemäßen Stand der Technik wird keine Nitridschicht als Isolationsschicht eingesetzt, um die Einschränkungen des fotolithographischen Verfahrens bei der Bildung eines Wortlei­ tungsmusters zu überwinden. Weiterhin werden die Wortleitungen nicht abwechselnd mit unterschiedlichen Maskierungsschichten versehen. Statt dessen erfolgt die Programmierung durch Fenster auf den entsprechenden Gates, wobei die Dotierstoffe durch eine Siliciumnitridschicht und eine Siliciumdioxidschicht hindurch­ diffundieren.

Aus der US 43 64 165 ist ein weiteres Verfahren zur Herstellung eines Masken-ROM bekannt. Unter Verwendung einer Siliciumni­ tridzwischenschicht erfolgt eine relativ späte Programmierung des ROM. Entsprechend zur US 43 64 167 werden die Gates, d. h. die Wortleitungen, sehr früh bei der Herstellung des IGFET-ROM gebildet. Ein auf einer Nitridschicht aufgetragener und struk­ turierter, zusätzlicher Fotolack dient nicht nur als Ätzmaske zum Öffnen von Kontaktfenstern in der Siliciumnitridzwischen­ schicht, sondern auch als Maske während der Implantation von Dotierstoffen zur Programmierung des ROM.

Ausgehend von dem gattungsgemäßen Stand der Technik liegt der Erfindung die Gesamtaufgabe zugrunde, Verfahren zur Herstellung eines Masken-ROM bereitzustellen, bei welchen der Abstand zwi­ schen benachbarten Wortleitungen relativ gering ist und gleich­ zeitig gezielt jede ausgewählte Speicherzelle programmierbar ist.

Diese Aufgabe wird durch die Verfahren der nebengeordneten An­ sprüche 1, 10, 18, 23, 26 und 31 gelöst. Die Erfindung zeichnet sich dadurch aus, daß durch Bilden einer zweiten Isolations­ schicht, die im wesentlichen stufenförmig auf der Oberfläche des Substrats aufgetragen ist, und mittels einer dritten Isola­ tionsschicht, welche als Ätzmaske eingesetzt wird, eine solche Strukturierung erfolgt, daß benachbarte Wortleitungen entspre­ chend zur Dicke der zweiten Isolationsschicht voneinander be­ abstandet sind. Weiterhin werden gemäß der Erfindung die Wort­ leitungen in Form zweier Streifenmuster gebildet, wobei jeweils ein Streifen eines Streifenmusters von Streifen des anderen Streifenmusters umgeben ist. Da die jeweiligen Streifenmuster durch unterschiedliche Schichten maskiert sind, können bei­ spielsweise die Maskierungsschichten auf dem jeweiligen Strei­ fenmuster separat und ohne gegenseitige Beeinflussung entfernt werden. Die entsprechend von ihren Maskierungsschichten befrei­ ten Wortleitungen können anschließend programmiert werden.

Vorteilhafte Weiterbildungen ergeben sich durch die Merkmale der jeweiligen Unteransprüche.

Im folgenden werden die erfindungsgemäßen Lösungen und vorteil­ hafte Ausführungsbeispiele davon anhand der in der Zeichnung beigefügten Figuren näher erläutert und beschrieben.

Es zeigen:

Fig. 1 eine schematische Ansicht eines Layouts eines NAND-logischen Masken-ROM gemäß der Erfindung;

Fig. 2 einen Teil eines äquivalenten Schaltkreisdiagramms eines vorbekannten NAND-logischen Masken-ROM;

Fig. 3 eine schematische Ansicht eines Layouts gemäß Fig. 2;

Fig. 4 eine Querschnittsansicht aus Fig. 3 entlang der Linie a-a′;

Fig. 5 eine schematische Ansicht eines Layouts eines bekannten NOR-logischen Masken-ROM;

Fig. 6 eine schematische Ansicht eines Layouts einer weiteren bekannten NOR-logischen Masken-ROM;

Fig. 7 ein äquivalentes Schaltkreisdiagramm gemäß Fig. 6;

Fig. 8A und 8B Querschnittsansichten aus Fig. 6;

Fig. 9 eine Querschnittsansicht entlang der Linie d-d′ aus Fig. 1;

Fig. 10A bis 10L und Fig. 10C′ und 10C′′ Ansichten zur Darstellung eines Herstellungsverfahrens des NAND-logischen Masken-ROM der Fig. 1;

Fig. 11 eine schematische Ansicht eines Layouts eines NOR-logischen Masken-ROM gemäß der Erfindung;

Fig. 12A und 12B Querschnittsansichten aus Fig. 11;

Fig. 13A bis 13H einen Herstellungsprozeß eines NOR-logischen Masken-ROM einer bevorzugten Ausführungsform der Erfindung;

Fig. 14A bis 14C ein Herstellungsverfahren eines NOR-logischen Masken-ROM einer weiteren bevorzugten Ausführungsform der Erfindung;

Fig. 15A bis 15C ein Herstellungsverfahren eines NOR-logischen Masken-ROM gemäß einer weiteren Ausführungsform der Erfindung, und

Fig. 16A bis 16D ein Herstellungsverfahren eines NOR-logischen Masken-ROM einer weiteren bevorzugten Ausführungsform der Erfindung.

In Fig. 1 ist eine sich in Längsrichtung erstreckende Abstastleitung 70 dargestellt, die auf einem Halbleitersubstrat gebildet ist. Wortleitungen 71 bis 79 und eine Erdungsleitung 80 erstrecken sich seitlich von einem oberen Abschnitt der Abtastleitung 70 und sind in Längsrichtung parallel zueinander angeordnet. Eine Metalleitung 82 überlappt die Abtastleitung 70 von oberen Abschnitten der Wortleitung 71 bis 79 und ein Kontaktbereich 84 verbindet die Abtastleitung 70 und die Metalleitung 82. Der Abstand zwischen benachbarten Wortleitungen ist im Nanometerbereich geringer als die Beschränkung eines fotolithographischen Verfahrens.

In Fig. 9 ist eine Querschnittsansicht des NAND-logischen Masken-ROM aus Fig. 1 entlang der Linie d-d′ dargestellt. Gleiche Teile sind durch gleiche Bezugszeichen gekennzeichnet. Auf der Oberfläche eines Halbleitersubstrats 90 eines ersten Leitfähigkeitstyps, wo eine Feldoxidschicht 96 gebildet ist, sind eine Vielzahl von Gates 71 bis 76 mit dazwischen angeordneter Gateoxid-Schicht 102 aufgetragen. Eine Metallschicht 82 kontaktiert einen bestimmten Abtastbereich 70 und ist von der Vielzahl der Gates 71 bis 76 durch eine Isolationzwischenschicht 126 getrennt. In diesem Fall sind eine Vielzahl von die Gates 71 bis 76 umfassenden Transistoren in Serie durch den Abtastbereich 70 zwischen den Gates 71 bis 76 verschaltet. Außerdem ist jeder Transistor als Anreicherungstyp oder als Verarmungstyp programmiert und die Gates 71 bis 76 sind als Wortleitungen eingesetzt.

Die Fig. 10A bis 10L zeigen ein Herstellungsverfahren zur Herstellung eines NAND-logischen Masken-ROM der Fig. 1.

In Fig. 10A ist das Ausgangsmaterial durch eine (100)-orientierte, p-Typ-Silizium-Einkristallscheibe (wafer) gebildet. Nach Entfernen einer nicht dargestellten, durch eine Trockenoxidation gebildeten Oxidschicht durch Naßätzen, wird eine Pufferoxidschicht 92 mit einer Dicke von ungefähr 300 Å in einer Sauerstoff­ (O₂)-Atmosphäre bei einer Temperatur von 950°C aufgewachsen. Als nächstes wird eine Nitridschicht 94 bis zu einer Dicke von 1500 Å abgelagert und darauffolgend diese Schicht entsprechend einem Isolationsbereich zur Isolierung einer Vielzahl von Strängen einer Speicherzellenmatrix entfernt. Dann werden Bor-Ionen in die Oberfläche des Substrats 90 mit einer Energie von 300 KeV und einer Dosis von 6,0×10¹³ Ionen/cm² zur Bildung eines Kanalstoppbereichs implantiert. Anschließend wird eine Feldoxidschicht 96 mit einer Dicke von ungefähr 5000 Å durch Naßoxidation bei einer Temperatur von 1000°C während zweier Stunden gebildet.

In Fig. 10B sind die Pufferoxidschicht 92 und die Nitridschicht 94 durch Naßätzen entfernt, und ein Schutzoxidationsverfahren zur Verbesserung der Eigenschaften einer noch zu bildenden Gateoxid-Schicht wird durchgeführt. Das heißt, eine Schutzoxid-Schicht 98 mit einer Dicke von ungefähr 300 Å wird durch ein Trockenoxidationsverfahren bei einer Temperatur von 950°C gebildet. Nach Bestimmen eines Speicherzellenbereichs durch ein fotolithographisches Verfahren werden Arsen oder Phosphor-Ionen mit einer Energie von 100 KeV und einer Dosis 6,0×10¹² Ionen/cm² implantiert. Zu diesem Zeitpunkt wird der Speicherzellenbereich durch die Implantation der Dotierstoffe vom n-Typ ein Verarmungstyp-Zellbereich.

Gemäß Fig. 10C wird nach Entfernen der Schutzoxid-Schicht 98 durch Naßätzen eine Gateoxid-Schicht 102 mit einer Dicke von ungefähr 250 Å durch ein Trockenoxidationsverfahren bei einer Temperatur von 950°C gebildet. Als nächstes wird auf der Oberfläche des Substrats 90 eine erste Polysiliziumschicht 104 mit einer Dicke von ungefähr 2000 Å gebildet. Diese wird zur Reduzierung ihres Widerstands mit POCL₃ dotiert, um einen Flächenwiderstand der ersten Polysiliziumschicht 104 geringer als 20 Ω/ zu erhalten. Darauffolgend wird eine erste Oxidschicht 106 mit einer Dicke von 1000-2000 Å auf der gesamten Oberfläche der ersten Polysiliziumschicht 104 aufgetragen. Die erste Oxidschicht 106 kann durch eine thermische Siliziumoxid-Schicht, eine durch chemische Dampfablagerung gebildete Siliziumoxid-Schicht, eine aufgeschleuderte Glasoxid-Schicht, eine Niedrigtemperaturoxid-Schicht, eine Nitridschicht, eine Polysilizium-Schicht oder eine aus diesen Materialien gemischte Schicht gebildet werden. Die erste Oxidschicht 106 wird als Maske für eine Programmierungsionen-Implantation verwendet. Als nächstes wird eine zweite Polysilizium-Schicht 108 mit einer Dicke von ungefähr 5000 Å auf der gesamten Oberfläche der ersten Oxydschicht 106 gebildet und diese mit POCL₃ zur Reduzierung des Widerstands der zweiten Polysilizium-Schicht 108 dotiert. Folglich wird der Flächenwiderstand der zweiten Polysiliziumschicht 108 20 Ω/ oder weniger. Es sei angemerkt, daß zu diesem Zeitpunkt die Oberflächenhöhe der auf dem Speicherzellenbereich gebildeten zweiten Polysilizium-Schicht 108 größer als die der auf dem Feldoxid-Schicht 96 gebildeten ersten Polysilizium-Schicht 104 ist.

Gemäß Fig. 10D wird ein erster Fotolack 110 auf der Oberfläche des Substrats 90 aufgetragen und ein Muster durch ein fotolithographisches Verfahren gebildet. Die freigelegte zweite Polysilizium-Schicht 108 und erste Oxidschicht 106 werden bis zur Freigabe der ersten Polysilizium-Schicht entfernt. Die Musterbildung der zweiten Polysilizium-Schicht 108 erfolgt entlang der ungeradzahligen Wortleitungen. Darauffolgend wird der erste Fotolack 110 entfernt.

Darauffolgend wird bei der gesamten Oberfläche des Substrats 90 eine Nitridschicht 112 mit einer Dicke von 1000-2000 Å aufgetragen und eine zweite Fotolackschicht 114 gebildet. Dann wir die zweite Fotolackschicht 114 durch ein Rückätzverfahren soweit geätzt, daß die auf der strukturierten zweiten Polysiliziumschicht 108 gemäß Fig. 10E befindliche Nitridschicht 112 freigelegt ist. Dazu wird ein Trockenätzmittel mit einer guten Selektivität für die Nitridschicht und den Fotolack verwendet. Statt der Nitridschicht 112 kann auch eine thermische Siliziumoxidschicht, eine durch chemische Dampfabschreitung gebildete Oxidschicht, eine aufgeschleuderte Glasoxidschicht, eine Niedrigtemperatur-Oxydschicht, eine Polysiliziumschicht oder eine aus diesen Materialien gemischte Schicht gebildet werden. Allerdings müssen die auf der Oberfläche der zweiten Polysiliziumschicht 108 gebildete Isolationsschicht und die auf der Oberfläche der ersten Polysiliziumschicht 104 gebildete Isolationsschicht unterschiedliche Ätzraten aufweisen oder eine unterschiedliche Schicht, die durch verschiedene Ätzmittel ätzbar ist. Die zweite Fotolackschicht 114 kann durch eine aufgeschleuderte Glasoxidschicht (Spin On-Glasoxidschicht) mit einer guten Fluidität ersetzt werden.

In Fig. 10F werden nach Entfernen der freigelegten Nitridschicht 112 die Gates der Speicherzellen 72-76 gebildet, das heißt die Wortleitungen werden durch Ätzen der freigelegten ersten Polysiliziumschicht 104 durch ein Trockenätzverfahren vervollständigt. Danach wird die als Maske dienende zweite Polysiliziumschicht 108 vollständig durch Überätzen entfernt. Während die zweite Polysiliziumschicht 108 geätzt wird, ist die Anzahl der Gates 72-76 und das Substrat 90 durch die Nitridschicht 112, die erste Oxidschicht 106 und die Gate-Oxidschicht 102 geschützt.

Gemäß Fig. 10G wird darauffolgend die zweite Fotolackschicht 114 entfernt und eine dritte Fotolackschicht 116 auf der Oberfläche des Substrats 90 bis auf einen vorbestimmten Bereich aufgetragen. Dann wird eine Strangauswahlleitung 71 benachbart zu der Anzahl der Wortleitungen 72-76 durch Entfernen der ersten Oxidschicht 106 und der von der dritten Fotolackschicht 116 nicht bedeckten ersten Polysiliziumschicht 104 gebildet, um folglich eine Speicherzellenmatrix zu vervollständigen.

In Fig. 10H ist die dritte Fotolackschicht 116 entfernt und Arsen- oder Phosphorionen werden mit einer Energie 40 KeV und einer Dosis von 6,0 × 10¹⁵ Ionen/cm² implantiert, um einen aktiven Bereich 70 für Source- und Drainbereiche zu bilden. Dabei wird der Kanalbereich unter den Gates 71-76 durch diese aus der Polysilizium- und der ersten Oxidschicht 106 oder der Nitridschicht 112 gebildeten Gates 71-76 geschützt. In der Zwischenzeit werden, wenn gleichzeitig der aktive Bereich eines n-Typ und p-Typ gebildet wird, durch die verschiedenen fotolithographischen Verfahren entsprechend Dotierstoffe des n-Typ oder p-Typ implantiert.

Gemäß Fig. 10I wird nach Ionenimplantation der Verunreinigungen vom n-Typ oder p-Typ der Bereich mit den implantierten Dotierstoffen durch Durchführung eines Oxidationsverfahren bei niedriger Temperatur unterhalb von 900°C während einer kurzen Zeitperiode aktiviert. Folglich wird ein aktiver Bereich gleichzeitig mit einer zweiten Oxidschicht 120 auf den Seitenwänden der Gates 71-76 gebildet. Auf der Oberfläche der Gates 71-76 wird das Wachstum der Oxidschicht durch die erste Oxidschicht 106 und die Nitridschicht 112 unterdrückt.

In Fig. 10J wird für eine Programmierung der Speicherzelle eine als Anreicherungstyp auszubildende Zelle in den Wortleitungen, die durch die erste Oxidschicht 106 geschützt ist, mit einer vierten Fotolackschicht 122 bestimmt. Folglich wird die freigelegte erste Oxidschicht 106 entfernt. Zu diesem Zeitpunkt kann die Zelle der benachbarten Wortleitung durch einen Fehler des fotolithographischen Verfahrens ebenfalls freigelegt sein. Da aber die Nitridschicht 112 auf der Oberfläche der benachbarten Wortleitung gebildet ist, ergeben sich durch das selektive Ätzverfahren der ersten Oxidschicht 106 keine Einflüsse. Deshalb wird ein erwünschter Bereich ausreichend freigelegt, wenn eine durch die erste Oxidschicht 106 geschützte Wortleitung bestimmt ist.

In Fig. 10K wird nach Entfernen der vierten Fotolackschicht 122 eine als Anreicherungstyp auszubildende Zelle unter den Wortleitungen, die durch die Nitridschicht 112 geschützt ist, mit einer fünften Fotolackschicht 124 bestimmt. Folglich wird die freigelegte Nitridschicht 112 entfernt. Hierbei sei angemerkt, daß die benachbarte Wortleitung durch die auf dieser aufgetragenen ersten Oxidschicht 106 geschützt ist.

Durch die Verfahrensschritte der Fig. 10J oder 10K ist die Programmierungsmaske vervollständigt.

Darauffolgend werden nach Entfernen der fünften Fotolackschicht 124 Bor-Ionen in die gesamte Oberfläche des Substrats 90 mit einer Energie von 65 KeV und einer Dosis von 0,8 × 10¹³ Ionen/cm² bis 1,3 × 10¹³ Ionen/cm² gemäß Fig. 10L implantiert. Folglich wird ein p-typ Kanal durch Dotierung von Bor in die von der ersten Oxidschicht 106 oder der Nitridschicht 112 ungeschützten Abschnitte der Wortleitungen gebildet. Als Ergebnis werden erwünschte Programmierungsdaten in jeder Speicherzelle gebildet. Darauffolgend werden eine Niedrigtemperaturoxid-Schicht und eine BPSG-Schicht (Bor-Phosphor-Silicatglas)-Schicht auf der Oberfläche des Substrats 90 aufgetragen und eine Isolationszwischenschicht 126 durch Fließen der BPSG-Schicht und eine Niedrigtemperaturoxid-Schicht in einer Stickstoff (N₂)-Atmosphäre bei einer Temperatur von 800-925°C gebildet. Dann wird die Isolationszwischenschicht 126 auf der Oberfläche eines bestimmten aktiven Bereichs 70 zur Bildung einer Öffnung geätzt. Schließlich wird ein Metall durch Sputtern aufgetragen und strukturiert, um eine Metallschicht 82 zu bilden.

Bei einer bevorzugten Ausführungsform der Erfindung folgt dem Verfahrensschritt gemäß Fig. 10J der Verfahrensschritt gemäß der Fig. 10K. Allerdings kann vor dem Verfahrensschritt der Fig. 10J der Verfahrensschritt der Fig. 10K durchgeführt werden. Weiterhin ist es notwendig, die unterhalb der zweiten Polysiliziumschicht angeordnete erste Polysiliziumschicht vor einem durch das Ätzverfahren verursachten Schaden zu bewahren, wenn die zweite Polysiliziumschicht entlang der Wortleitungen strukturiert und geätzt wird. Um dies zu erreichen, wird eine dicke zweite Polysiliziumschicht gebildet. Deshalb ist die Oberflächenhöhe der zweiten Polysiliziumschicht größer als die der auf der Feldoxidschicht gebildeten ersten Polysiliziumschicht. Bei einer weiteren bevorzugten Ausführungsform kann ein Einebnungsverfahren durch Fließen­ lassen einer BPSG (Bor-Phosphor-Silicatglas)-Schicht, PSG (Phosphor-Silicatglas)-Schicht oder SOG (Spin On Glass)Schicht oder dergleichen mit einer guten Fluidität gemäß Fig. 10C′ durchgeführt werden. Außerdem kann ein Einebnungsverfahren der Feldoxidschicht 96 durchgeführt werden. Um die Feldoxidschicht 96 einzuebnen, kann ein Aushebe- und Einlaßoxidverfahren (Trench and Recessed Oxide Process) oder ein Rückätzverfahren durchgeführt werden. In dem Fall, daß eine erste und zweite Polysiliziumschicht 104 und 108 durch ein Einebnungsverfahren der Feldoxidschicht 96 aufgetragen werden, ergibt sich der in Fig. 10C′′ dargestellte Querschnitt.

Außerdem haben bei der bevorzugten Ausführungsform der Erfindung die erste und zweite Polysiliziumschicht nahezu den gleichen Flächenwiderstand. Dies dient zum verhindern eines Verlusts der Gateoxid-Schicht, die nach Ätzen der ersten Polysiliziumschicht freigelegt ist, falls die erste Polysiliziumschicht schneller als die zweite Polysiliziumschicht im Verfahrensschritt der Fig. 10F geätzt wird. Allerdings können die erste und zweite Polysiliziumschicht auch unterschiedliche Flächenwiderstände aufweisen. Beispielsweise kann durch Erhöhen der Dotierungskonzentration der zweiten Polysiliziumschicht statt der ersten Polysiliziumschicht das mit einer höheren Ätzrate arbeitende Ätzmittel bei der Polysiliziumschicht mit einer höheren Dotierungskonzentration verwendet werden. In gleicher Weise kann durch Erhöhen der Dotierungskonzentration der ersten Polysiliziumschicht statt der zweiten Polysiliziumschicht ein mit einer höheren Ätzrate versehenes Ätzmittel für die Polysiliziumschicht mit der geringeren Dotierungskonzentration verwendet werden.

Wie vorstehend beschrieben, kann bei einem Verfahren zur Herstellung eines NAND-logischen Masken-ROM die Dicke der Isolationsschicht justiert werden und daher der Abstand zwischen den Wortleitungen leicht an einen winzigen Abstand unter Berücksichtigung der Beschränkung des fotolithographischen Verfahrens angepaßt werden, nachdem zuerst ein Wortleitungsmuster in ungeradzeiliger Ordnung durch Auftragen einer Isolationsschicht auf der Oberfläche des Musters gebildet wird. Außerdem wird die benachbarte Wortleitung durch eine unterschiedliche Isolationsschicht geschützt, da ein ausgewähltes Gate durch das unterschiedliche fotolithographische Verfahren nach Bilden der unterschiedlichen Isolationsschicht auf der Oberfläche der benachbarten Wortleitung freigelegt wird, auch wenn ein Fehler bei der Maskenausrichtung auftritt.

Im Folgenden wird ein NOR-logisches Masken-ROM beschrieben. Fig. 11 zeigt eine schematische Ansicht eines Layouts eines NOR-logischen Masken-ROM. Wortleitungen 126, 128, 130, 132 und 134 sind parallel zu einer zweiten longitudinalen Richtung und erstrecken sich in einer ersten transversalen Richtung. Bitleitungen 136, 138 und 140 sind parallel zu der ersten Richtung und erstrecken sich in der zweiten Richtung. Sei hierbei bemerkt, daß der Abstand zwischen den Wortleitungen im Vergleich zu den Fig. 5 und 6 eng ausgebildet ist.

In Fig. 12A ist eine Querschnittsansicht der Fig. 11 entlang der Linie e-e′ in Wortleitungsrichtung und in Fig. 12B eine Querschnittsansicht der Fig. 11 entlang der Linie f-f′ in Bitleitungsrichtung dargestellt.

In Fig. 12A sind die Diffusionsbereiche 136, 138 und 140 in einem vorbestimmten Bereich eines Halbleitersubstrats 142 vom ersten Leitfähigkeitstyp gebildet. Auf der Oberfläche des Substrats 142 sind aufeinanderfolgend eine Gateoxidschicht 148, aus einer Polysiliziumschicht gebildete Wortleitung 128 und eine Isolationszwischenschicht 168 aufgetragen. Schließlich wird eine Metallschicht 170 oberhalb der Abschnitte der Diffusionsbereiche 136, 138 und 140 gebildet.

In Fig. 12B ist eine Gateoxidschicht 148 auf der Oberfläche eines Halbleitersubtrats 142 vom ersten Leitfähigkeitstyp aufgetragen. Eine Vielzahl von Wortleitungen 126, 128, 130, 132 und 134 ist auf der Oberfläche der Gateoxidschicht 148 mit gleichförmigen Abstand angeordnet. Eine Isolationszwischenschicht 168 ist auf der gesamten Oberfläche des Substrats 142 aufgetragen und die Diffusionsbereiche 136, 138 und 140 vom zweiten Leitfähigkeitstyp werden als eine Bitleitung verwendet.

In den Fig. 13A bis 13H sind Schritte zur Illustration des Herstellungsverfahrens eines NOR-logischen Masken-ROM nach Fig. 11 dargestellt.

In Fig. 13A wird als Ausgangsmaterial ein (100)-orientiertes p-Typ-Siliziumwafer mit einem Widerstand von 18 Ω-cm verwendet. Dann wird eine Pufferoxidschicht 144 mit einer Dicke von ungefähr 300 Å auf der Oberfläche eines Halbleitersubstrats 142 durch ein Oxidationsverfahren in einer Sauerstoff (O₂)-Atmosphäre bei einer Temperatur von 950°C gebildet. Darauffolgend wird über einen vorbestimmten Bereich des Substrats 142 ein Muster einer ersten Fotolackschicht 146 durch ein fotolithographisches Verfahren zur Bildung von Source- und Drainbereichen aufgetragen, welche als Bitleitungen verwendet werden. Dann werden Arsenionen mit einer Energie von 75 KeV und einer Dosis von 6,0 × 10¹⁵ Ionen/cm² implantiert. Durch ein Oxidationsverfahren kann eine dicke Oxidschicht auf der Oberfläche des n⁺-Ionenimplantationbereichs eines n⁺-Bereichs des vergrabenen Typs gebildet werden.

In Fig. 13B werden nach Entfernen der ersten Fotolackschicht 146 Borionen mit einer Energie von 30 KeV und einer Dosis von 1,0 × 10¹² Ionen/cm² implantiert, um die Schwellenspannung zu justieren. In diesem Fall wird der Anfangszustand einer Zelle ein Anreicherungstyp.

Gemäß Fig. 13C wird nach Entfernen der Pufferoxidschicht 144 durch Naßätzen eine Gateoxidschicht 148 mit einer Dicke von ungefähr 200 Å auf der Oberfläche des Subtrats 142 gebildet. Danach wird eine erste Polysiliziumschicht 150 auf der Oberfläche der Gateoxidschicht 148 mit einer Dicke von ungefähr 4000 Å aufgetragen. Durch eine Dotierung mit POCL₃ wird ein Flächenwiderstand von ungefähr 20 Ω/ erreicht. Danach wird eine Oxidschicht 152 zur Verwendung in einer Programmierungsionenimplantation mit einer Dicke von ungefähr 7000 Å und eine zweite Fotolackschicht 154 gebildet. Darauffolgend wird entlang der Wortleitungen mit geradzahliger oder ungeradzahliger Numerierung das Muster der Fotolackschicht 154 gebildet. Folglich wird die freigelegte Oxidschicht 152 geätzt bis die Oberfläche der ersten Polysiliziumschicht 150 freiliegt.

Nach Entfernen der zweiten Fotolackschicht 154 wird durch ein chemisches Niederdruckdampfabscheidungsverfahren eine Nitridschicht 156 mit einer Dicke von 1000-3000 Å aufgetragen. Dann wird eine dritte Fotolackschicht 158 von 1 µm Dicke aufgetragen und ein Rückätzverfahren durchgeführt, bis die auf der Oxidschicht 152 gebildete Nitridschicht 156 ausreichend gemäß Fig. 13D freigelegt ist. Die dritte Fotolackschicht 158 verbleibt nur in Bereichen zwischen den Oxidschichten 152.

Gemäß Fig. 13E wird die freigelegte Nitridschicht 156 durch selektives Ätzen entfernt und die unter der entfernten Nitridschicht befindliche erste Polysiliziumschicht 150 durch Trockenätzen entfernt. Folglich sind eine Vielzahl von Wortleitungsmustern 126, 128, 130, 132 und 134 vervollständigt mit einem Abstand so groß wie die Dicke der Nitridschicht 156.

In Fig. 13F wird nach Entfernen der auf der Oberfläche der Nitridschicht 156 verbliebenen dritten Fotolackschicht 158 ein Oxidationsverfahren bei einer Temperatur von 900°C durchgeführt. Folglich wird auf der gesamten Oberfläche des Substrats 142 eine Oxidschicht 160 zur Isolierung zwischen den Wortleitungen gebildet. In diesem Fall wird das Wachstum der Oxidschicht 160 auf der Oberfläche der Wortleitungen durch die Oxidschicht 152 oder die Nitridschicht 156 unterdrückt und die Oxidschicht 160 wird nur zwischen den Wortleitungen gebildet. Zwischenzeitlich kann ein Kanalstopbereich durch Implantation von Borionen über die gesamte Oberfläche des Substrats 142 mit einer Energie von 30 KeV und einer Dosis von 1,0 × 10¹³ Ionen/cm² gebildet werden, um die Isolationskapazität zwischen den Wortleitungen nach Entfernen der dritten Fotolackschicht 158 und vor Durchführung des Oxidationsverfahrens zu verbessern. Dann wird eine vierte Fotolackschicht 162 auf der Oberfläche des Substrats 142 aufgetragen. Als nächstes wird die unter den Bereichen zu programmierende und durch die Oxidschicht 152 geschützte Zelle durch ein fotolithographisches Verfahren freigelegt und die freigelegte Oxidschicht entfernt.

Nach Entfernen der vierten Fotolackschicht 162 wird eine fünfte Fotolackschicht 164 aufgetragen. Dann wird die unter den Bereichen zu programmierende und durch die Nitridschicht 156 geschützte Zelle durch ein fotolithographisches Verfahren freigelegt und die freigelegte Nitridschicht 156 gemäß Fig. 13G entfernt. Es sei angemerkt, daß die Verfahrensschritte der Fig. 13F und 13G auch in umgekehrter Reihenfolge durchgeführt werden können. Außerdem ergeben sich, auch wenn der benachbarte Zellbereich durch einen Fehler bei der Maskenausrichtung freigelegt ist, keine Einflüsse durch das fotolithographische Verfahren, da auf den Zellen die Oxidschicht oder Nitridschicht gebildet ist.

In Fig. 13H wird die fünfte Fotolackschicht 164 entfernt. Borionen mit einer Energie von 130-200 KeV und einer Dosis von 1,0 bis 4,0 × 10¹² Ionen/cm² werden zur Programmierung der Zelle einschließlich der durch die Oxidschicht oder Nitridschicht ungeschützten Wortleitungen implantiert. Hierbei ist die Energie der Dotierstoffe so groß, daß diese die Wortleitungen 126 und 132 und die unter den Wortleitungen gebildete Gateoxidschicht 148 aber nicht die Wortleitungen 128, 130 und 134 mit der darauf befindlichen Oxidschicht oder Nitridschicht passieren können. Folglich haben die programmierten Zellen eine Schwellenspannung oberhalb 2 V und die unprogrammierten Zellen mit einer Schwellenspannung von 0,6 bis 1,0 V werden durch Ionenimplantation nur in erwünschten Zellen gebildet. Als nächstes wird eine Isolationszwischenschicht 168 auf der Oberfläche des Substrats 142 aufgetragen und durch ein fotolithographisches Verfahren ein Kontaktbereich gebildet. Schließlich wird eine Metallverdrahtung auf einem vorbestimmten Bereich gebildet, um eine Metallelektrode 170 zu komplementieren.

Die Fig. 14A bis 14C zeigen Schritte eines Herstellungsverfahrens eines NOR-logischen Masken-ROM und insbesondere eine weitere bevorzugte Ausführungsform unterschiedlich zu der der Fig. 13C bis 13E.

Nach dem Verfahrensschritt in Fig. 13B wird die Pufferoxidschicht 144 durch Naßätzen entfernt und aufeinanderfolgend eine Gateoxidschicht 148 mit einer Dicke von ungefähr 200 Å und eine erste Polysiliziumschicht 150 mit einer Dicke von ungefähr 4000 Å gemäß Fig. 14A gebildet. Darauffolgend erfolgt eine POCL₃-Dotierung, um einen Flächenwiderstand der ersten Polysiliziumschicht 150 von ungefähr 20 Ω/ zu erreichen. Als nächstes wird eine Oxidschicht 172 zur Verwendung in der Programmierungsionenimplantation mit einer Dicke von ungefähr 7000 Å gebildet und diese mit einer Fotolackschicht 174 bedeckt. Ein Muster der Fotolackschicht 174 wird entlang der Wortleitungen mit geradzahliger oder ungeradzahliger Anzahl durch ein gewöhnliches fotolithographisches Verfahren gebildet. Darauffolgend wird ein Ätzverfahren durchgeführt, bis die Dicke der freigelegten Oxidschicht 142 ungefähr 2000 Å wird.

Nach Entfernen der Fotolackschicht 174 wird gemäß Fig. 14B durch eine chemische Niederdruckdampfabscheidung eine Nitridschicht 176 mit einer Dicke von 200 bis 500 Å aufgetragen. Dann wird eine Fotolackschicht 178 mit einer Dicke von ungefähr 1 µm aufgetragen und ein Rückätzverfahren solange durchgeführt, bis die auf der Oberfläche der ungeätzten Oxidschicht 172 befindliche Nitridschicht 176 ausreichend freigelegt ist.

In Fig. 14C wird die freigelegte Nitridschicht 176 durch ein selektives Ätzverfahren entfernt und die unterhalb der entfernten Nitridschicht 176 befindliche Oxidschicht 172 und erste Polysiliziumschicht 150 durch Trockenätzen entfernt. Als Ergebnis weist die Oxidschicht 172 auf der Oberfläche der benachbarten Wortleitungen eine Dicke von 7000 Å bzw. 2000 Å auf. Das Muster der Vielzahl der Wortleitungen 126, 128, 130, 132 und 134, die in einer Linie angeordnet sind, wird mit einem Abstand gleich der Dicke der Nitridschicht 176 vervollständigt. Jeweils eine der benachbarten Wortleitungen ist durch die Oxidschicht geschützt während die andere durch eine gemischte Schicht aus Oxidschicht und Nitridschicht geschützt ist. Danach werden aufeinanderfolgend die Verfahrensschritte der Fig. 13F bis 13H durchgeführt.

In der bevorzugten Ausführungsform nach den Fig. 13A bis 13H werden unterschiedliche Isolationsschichten auf der Oberfläche von benachbarten Wortleitungen gebildet, wenn das Muster der Oxidschicht zur Verwendung bei der Programmierungsionenimplantation, durch Ätzen der Oxidschicht bis die Oberfläche der ersten Polysiliziumschicht freigelegt ist, gebildet wird. Durch Verwendung der Eigenschaft, daß die beiden Isolationsschichten unterschiedliche Ätzraten aufweisen, wird die Wortleitung der zu programmierenden Zelle durch die unterschiedlichen fotolithographischen Verfahren freigelegt. Bei der bevorzugten Ausführungsform gemäß der Fig. 14A bis 14C wird die Oxidschicht mit einer bestimmten Dicke beibehalten, wenn die Oxidschicht zur Verwendung bei der Programmierungsionenimplantation geätzt wird. Folglich sind Isolationsschichten mit der gleichen Ätzrate auf der Oberfläche von benachbarten Wortleitungen miteingeschlossen. Allerdings wird durch Verwendung von Isolationsschichten mit unterschiedlicher Dicke die Wortleitung einer nicht zu programmierenden Zelle während der Programmierungsionenimplantation geschützt. In diesem Fall beträgt die Dicke der verbleibenden Oxidschicht nicht mehr als 1/3 der gesamten Dicke. Folglich wird eine ausreichende Dicke der Isolationsschicht zur Verhinderung der Ionenimplantation während der Programmierungsionenimplantation gesichert, indem das Ätzverfahren der Oxidschicht zur Verwendung bei der Programmierungsionenimplantation zur Vervollständigung der Wortleitung und bei dem Ätzverfahren zur Freilegung einer bestimmten Wortleitung innerhalb der Wortleitungen diese durch eine gemischte Schicht aus der Oxidschicht und der Nitridschicht geschützt sind, auch wenn die Oxidschicht zur Verwendung bei der Programmierungsionenimplantation entsprechend der verbleibenden Dicke geätzt wird.

Die Fig. 15A bis 15C stellen Verfahrensschritte zur Illustrierung eines Herstellungsverfahrens eines NOR-logischen Masken-ROM und insbesondere eine weitere Ausführungsform im Vergleich zu den Fig. 13C bis 13E dar.

Gemäß 15A wird nach Entfernen der Pufferoxidschicht 144 durch Naßätzen eine Gateoxidschicht 148 und eine erste Polysiliziumschicht 150 mit einer Dicke von ungefähr 2000 Å bzw. 4000 Å auf der Oberfläche des Substrats 142 aufgetragen. Darauffolgend wird mit POCL₃ dotiert, um einen Flächenwiderstand der ersten Polysiliziumschicht 150 von unterhalb 20 Ω/ zu erhalten. Als nächstes wird eine Oxidschicht 180 zur Verwendung bei einer Programmierungsionenimplantation und eine zweite Polysiliziumschicht 182 mit einer Dicke von ungefähr 3000 Å bzw. 4000 Å gebildet. Wiederum wird mit POCL₃ dotiert, um einen Flächenwiderstand der zweiten Polysiliziumschicht 182 von ungefähr 20 Ω/ zu erhalten. Dann wird eine zweite Fotolackschicht 184 auf der Oberfläche des Substrats 142 aufgetragen und ein Muster der zweiten Fotolackschicht 184 entlang der Wortleitungen von gerader oder ungerader Anzahl gebildet. Darauffolgend werden die freigelegte zweite Polysiliziumschicht 182 und die Oxidschicht 180 entfernt.

In Fig. 15B wird nach Entfernen der zweiten Fotolackschicht 184 eine Nitridschicht 186 mit einer Dicke von 2000-3000 Å durch eine chemische Niederdruckdampfabscheidung aufgetragen. Als Ergebnis ist die Nitridschicht 186 auf der Oberfläche und auf den Seitenwänden der zweiten Polysiliziumschicht 182, auf den Seitenwänden der Oxidschicht 180 und auf der Oberfläche der freigelegten ersten Polysiliziumschicht 150 gebildet.

Eine dritte Fotolackschicht 188 mit einer Dicke von ungefähr 1 µm wird aufgetragen und ein Rückätzverfahren durchgeführt, bis die auf der zweiten Polysiliziumschicht 182 gebildete Nitridschicht 186 ausreichend freigelegt ist. Folglich verbleibt die dritte Fotolackschicht 188 nur in den Bereichen zwischen den strukturierten zweiten Polysiliziumschichten 182.

Gemäß Fig. 15C wird die freigelegte Nitridschicht 186 durch selektives Ätzen entfernt. Dann wird die unterhalb der entfernten Nitridschicht 186 befindliche zweite Polysiliziumschicht 182 durch Trockenätzen entfernt und die freigelegte erste Polysiliziumschicht 150 ebenfalls entfernt. Folglich bist das Muster eine Vielzahl von Wortleitungen 126, 128, 130, 132 und 134, die in Linie angeordnet sind, mit einem Abstand so gering wie die Dicke der Nitridschicht 186 vervollständigt. Anschließend werden die Verfahrensschritte gemäß der Fig. 13F bis 13H aufeinanderfolgend durchgeführt.

Die Fig. 16A bis 16D stellen Verfahrensschritte eines Herstellungsverfahrens eines NOR-logischen Masken-ROM und insbesondere eine weitere Ausführungsform entsprechend der Fig. 13C bis 13F dar.

Gemäß Fig. 16A werden nach Entfernen der Pufferoxidschicht 144 durch Naßätzen eine Gateoxidschicht 148 und eine erste Polysiliziumschicht 150 mit Dicken von ungefähr 200 Å bzw. 4000 Å auf der Oberfläche des Substrats 142 aufgetragen. Dann erfolgt eine Dotierung mit POCL₃, um einen Flächenwiderstand der ersten Polysiliziumschicht 150 von unterhalb 20 Ω/ zu erhalten. Als nächstes wird eine Nitridschicht 190 und eine Oxidschicht 192 zur Verwendung bei einer Programmierungsionenimplantation mit Dicken von ungefähr 3000 Å bzw. 1000 Å und eine zweite Polysiliziumschicht 194 mit einer Dicke von ungefähr 4000 Å aufgetragen. Wiederum wird eine Dotierung POCL₃ durchgeführt, um einen Flächenwiderstand der zweiten Polysiliziumschicht 194 von ungefähr 20 Ω/ zu erhalten. Anschließend wird eine zweite Fotolackschicht 196 auf der Oberfläche des Substrats 142 aufgetragen und ein Muster der zweiten Fotolackschicht 196 wird entlang der Wortleitung mit ungeradzahliger oder geradzahliger Numerierung durchgeführt. Daraufhin werden die freigelegte zweite Polysiliziumschicht 194 und die Oxidschicht 192 und Nitridschicht 190 zur Verwendung bei einer Programmierungsionenimplantion entfernt.

In Fig. 16B wird nach Entfernen der zweiten Fotolackschicht 196 eine Nitridschicht 198 mit einer Dicke von 200 Å-500 Å durch chemische Niederdruckdampfabscheidung gebildet. Als Ergebnis ist die Nitridschicht auf der Oberfläche und auf den Seitenwänden der zweiten Polysiliziumschicht 194, auf den Seitenwänden der Oxidschicht 192 und der Nitridschicht 198 zur Verwendung bei der Programmierungsionenimplantation und auf der Oberfläche der freigelegten ersten Polysiliziumschicht 150 aufgetragen. Danach wird eine dritte Fotolackschicht 200 mit einer Dicke von ungefähr 1 µm aufgetragen und ein Rückätzverfahren so lange durchgeführt, bis die auf der zweiten Polysiliziumschicht 194 gebildete Nitridschicht 190 ausreichend freigelegt ist.

Gemäß Fig. 16C wird die freigelegte Nitridschicht 198 durch selektives Ätzen entfernt. Schließlich wird die unterhalb der entfernten Nitridschicht 198 befindliche zweite Polysiliziumschicht 194 durch Trockenätzen entfernt und ebenfalls die freigelegte erste Polysiliziumschicht 150. Folglich ist das Muster eine Vielzahl von Wortleitungen 126, 128, 130, 132 und 134, die in Linie angeordnet sind, mit einem Abstand so groß wie die Dicke der Nitridschicht 198 vervollständigt.

In Fig. 16D wird nach Entfernen der dritten Fotolackschicht 200 die freigelegte Nitridschicht 198 entfernt. In diesem Fall ergibt sich keine Beeinflussung verursacht durch das Ätzverfahren bezüglich der Nitridschicht 190 zur Verwendung bei einer Programmierungsionenimplantation, da die Oxidschicht 192 auf dieser aufgetragen ist. Als nächstes wird der Verfahrensschritt gemäß Fig. 13F durchgeführt. In Fig. 13F ist die Oxidschicht zur Isolierung zwischen den Wortleitungen durch die Oxidschicht zwischen den Wortleitungen und die auf den Wortleitungen gebildete Nitridschicht gebildet. Allerdings ist gemäß Fig. 16D die Oxidschicht 162a auf der Oberfläche der freigelegten Wortleitung und auf der Seitenfläche der Wortleitung gebildet. Zu diesem Zeitpunkt wird die Dicke der auf der freigelegten Wortleitung aufgetragenen Oxidschicht 2000- 3000 Å. Außerdem wird auf der Oberfläche der Wortleitung 128 und 132 das Wachstum der Oxidschicht durch die Nitridschicht unterdrückt.

Bei einer bevorzugten Ausführungsform wird als leitfähige Schicht zur Bildung der Wortleitung eine Polysiliziumschicht verwendet. Allerdings können auch Wolframsilizid, Titansilizid, Tantalsilizid oder Molybdänsilizid und dergleichen verwendet werden. Die Oxidschicht zur Verwendung bei der Programmierungsionenimplantation und die Nitridschicht, die zur Bildung von in den Ätzraten unterschiedlichen Schichten auf der Oberfläche der Wortleitungen gebildet sind, können auch in umgekehrter Verfahrensfolge aufgetragen werden oder einander ersetzen. Weiterhin wird bei einer bevorzugten Ausführungsform nach Bilden der Isolationsschicht eine Fotolackschicht aufgetragen und dann ein Rückätzverfahren zur Bildung des Wortleitungsabstandes durchgeführt. Allerdings können statt der Fotolackschicht auch eine Schicht aus aufgeschleudertem Glas (Spin-On Glasschicht), eine Phosphorsilicatglasschicht, eine Bor-Phosphorsilicatglasschicht oder dergleichen verwendet werden. Außerdem können die Dotierungskonzentrationen und Ätzmittel der ersten und zweiten Polysiliziumschicht so ausgewählt werden, daß die erste Polysiliziumschicht eine geringere Ätzrate als die zweite Polysiliziumschicht aufweist.

Folglich werden bei dem Verfahren zur Herstellung eines NOR-logischen Masken-ROM auf der Oberfläche einer ersten Polysiliziumschicht zur Bildung einer Wortleitung eine Isolationsschicht oder eine Vielzahl an Isolationsschichten und eine zweite Polysiliziumschicht aufgetragen und entlang der Wortleitung von geradzahliger oder ungeradzahliger Numerierung strukturiert. Als nächstes wird eine Nitridschicht auf der Oberfläche des Substrats aufgetragen. Dann wird eine Fotolackschicht aufgetragen und ein Rückätzprozeß durchgeführt. Anschließend werden unter Verwendung der Fotolackschicht als Maske die freigelegte Nitridschicht und die erste Polysilizium- oder die Isolationsschicht und die unter der freigelegten Nitridschicht gebildete erste Polysiliziumschicht aufeinanderfolgend geätzt. Daher kann der Wortleitungsabstand durch die Dicke der Nitridschicht justiert werden. Weiterhin können die Programmierungsionen nur in eine gewünschte Zelle implantiert werden, da auf der Oberfläche der benachbarten Wortleitungen unterschiedliche Isolationsschichten gebildet sind und die zu programmierende Zelle durch unterschiedliche Ätzverfahren freigelegt wird. Das heißt, selbst bei Fehlausrichtung oder einer Überentwicklung während des fotolithographischen Verfahrens hat das Ätzverfahren keinen Einfluß, da die benachbarten Zellen durch unterschiedliche Isolationsschichten geschützt sind.

Wie oben stehend beschrieben, kann bei einem Verfahren zur Herstellung eines NAND-logischen und NOR-logischen Masken-ROM′s ein Wortleitungsmuster mit einem kleinen Abstand unter Berücksichtigung der Beschränkung eines fotolithographischen Verfahrens gebildet werden, wobei der Wortleitungsabstand durch die Dicke der Isolationsschicht auf der Seitenwand der Wortleitung bestimmt wird, da eine Isolationsschicht nach Bilden eines Musters einer Wortleitung mit geradzahliger oder ungeradzahliger Numerierung gebildet wird. Deshalb ist ein hochintegriertes Masken-ROM leicht herstellbar. Außerdem, da die Wortleitung durch unterschiedliche fotolithographische Verfahren nach Bilden unterschiedlicher Isolationsschichten auf den Oberflächen von benachbarten Wortleitungen zur Programmierung einer Speicherzelle freigelegt ist, ergibt sich kein Einfluß auf die benachbarte Zelle und die ausgewählten Dotierstoffe werden nur in eine erwünschte Zelle implantiert, selbst wenn ein Fehler bei der Maskenausrichtung auftritt. Folglich sind ausreichende Verfahrenstoleranzen gesichert und als Ergebnis wird die Ausbeute von Produkten verbessert und die Betriebssicherheit des Verfahrens erhöht. Folglich kann ein betriebssicheres, hochintegriertes Masken-ROM leicht erhalten werden.

Claims (36)

1. Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM), mit Wortleitungen, die sich in einer ersten Richtung erstrecken und zueinander parallel angeordnet sind, und mit aus Diffusionsbereichen gebildeten Bitleitungen, die sich senkrecht zur ersten Richtung erstrecken und zueinander parallel angeordnet sind, wobei das Verfahren die folgenden Verfahrensschritte aufweist:

• a) Erzeugen einer Gateoxidschicht (102) auf einem Halb­ leitersubstrat (90, 142) eines vorgegebenen Leitfähigkeits­ typs;
• b) Aufeinanderfolgendes Bilden einer ersten leitfähigen Schicht (104, 150) und einer ersten Isolationsschicht (106, 152, 172, 180, 190) auf der Gateoxidschicht;
• c) Aufbringen und Strukturieren einer Fotolackschicht (110, 154, 174, 184, 196) derart, daß ein streifenförmiges Muster gebildet wird;
• d) Ätzen der freiliegenden Bereiche der ersten Isolations­ schicht bis zu einer vorgegebenen Tiefe, um erste streifen­ förmige Bereiche, die sich in der ersten Richtung erstrecken und parallel zueinander angeordnet sind, zu bilden;
• e) Entfernen der ersten Fotolackschicht (110, 154, 174, 184, 196);
• f) Aufbringen einer zweiten Isolationsschicht (112, 156, 176, 186, 198);
• g) Aufbringen einer dritten Isolationsschicht (114, 158, 178, 188, 200) und Rückätzen der dritten Isolationsschicht bis Oberflächenbereiche der zweiten Isolationsschicht frei­ gelegt sind;
• h) Entfernen der zweiten Isolationsschicht in den Bereichen, die nicht von der dritten Isolationsschicht bedeckt werden;
• i) Rückätzen der ersten Isolationsschicht bis Bereiche der er­ sten leitfähigen Schicht freigelegt sind und ausschließend Ent­ fernen der freigelegten Bereiche der ersten leitfähigen Schicht, wodurch zweite streifenförmige Bereiche ge­ bildet werden, wobei der Abstand zwischen einem benachbarten ersten und zweiten streifenförmigen Bereich der Schichtdicke der zweiten Isolationsschicht (112, 156, 176, 186, 198) ent­ spricht;
• j) Entfernen der dritten Isolationsschicht (114, 158, 178, 188, 200);
• k) nacheinanderfolgendes Auftragen und Strukturieren zweier Fotolackschichten zum Freilegen vorbestimmter Abschnitte je­ weils des ersten und zweiten streifenförmigen Bereichs, wo­ bei die in diesen Abschnitten freigelegte erste bzw. zweite Isolationsschicht entfernt wird, und
• l) ganzflächige Ionenimplantation zum Programmieren des Masken-ROM und Entfernen der Fotolackschichten aus Schritt k).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste leitfähige Schicht (104, 150) aus einer Gruppe bestehend aus den folgenden Materialien ausgewählt ist: polykristallines Silizium, Wolframsilizid, Titansilizid, Tantalsilizid und Molybdänsilizid.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß im Schritt b) auf der ersten Isolationsschicht eine zweite leitfähige Schicht (108, 182, 194) aufgetragen wird und im Schritt d) die zweite leitfähige Schicht und die erste Isolationsschicht bis zu einer vorgegebenen Tiefe ab­ geätzt werden.

4. Das Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß im Schritt d) die zweite leitfähige Schicht und die erste Isolationsschicht abgeätzt werden, bis die erste leitfähige Schicht freiliegt.

5. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die erste und zweite leitfähige Schicht (104, 150; 108, 182, 194) polykristalline Silizium­ schichten sind.

6. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die ersten und zweiten leitfähigen Schichten unterschiedliche Dotierungskonzentrationen aufwei­ sen.

7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erste und zweite Isolations­ schicht (106, 152, 172, 180, 190; 112, 156, 176, 186, 198) unter­ schiedliche Ätzraten aufweisen.

8. Verfahren nach einem der vorangehenden Ansprüche dadurch gekennzeichnet, daß die erste und zweite Isolationsschicht durch unterschiedliche Ätzmittel geätzt werden.

9. Verfahren nach wenigstens einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß die erste Isolations­ schicht (106, 152, 172, 180, 190) eine Oxidschicht und die zweite Isolationsschicht (112, 156, 176, 186, 198) eine Ni­ tridschicht oder die erste Isolationsschicht eine Nitrid­ schicht und die zweite Isolationsschicht eine Oxidschicht ist.

10. Verfahren zur Herstellung eines NAND-logischen Masken-Nur- Lesespeichers, mit einer Vielzahl von parallel zueinander ange­ ordneten Speichersträngen (70), die aus in Serie geschalteten MOS-Speichertransistoren bestehen, deren Gateelektrode an eine der Wortleitungen (71-80) angeschlossen ist, wobei die Spei­ cherstränge (70) zwischen eine Bitleitung und Erdanschlußlei­ tung (80) geschaltet sind, das die folgenden Verfahrensschritte aufweist:

• - Erzeugen einer Gateoxidschicht (102) auf einem Halbleitersub­ strat (90) eines vorgegebenen Leitfähigkeitstyps;
• - Aufeinanderfolgendes Bilden einer ersten leitfähigen Schicht (104), einer ersten Isolationsschicht (106) und einer zwei­ ten leitfähigen Schicht (108) auf der Gateoxidschicht (102);
• - Aufbringen und Strukturieren einer ersten Fotolackschicht (110) derart, daß ein streifenförmiges Muster gebildet wird;
• - Entfernen der zweiten leitfähigen Schicht (108) und der er­ sten Isolationsschicht (106) in den freiliegenden Bereichen, um erste streifenförmige Bereiche, die sich in der Richtung der Wortleitungen (71-80) erstrecken und parallel zueinander angeordnet sind, zu bilden;
• - Entfernen der ersten Fotolackschicht (110);
• - Erzeugen einer zweiten Isolationsschicht (112);
• - Aufbringen einer zweiten Fotolackschicht (114) und Rückätzen der zweiten Fotolackschicht (114), bis Oberflächenbereiche der zweiten Isolationsschicht (112) freigelegt sind;
• - Entfernen der zweiten Isolationsschicht (112) in den Berei­ chen, die nicht von der zweiten Fotolackschicht (114) bedeckt sind;
• - Entfernen der freiliegenden Bereiche der ersten leitfähigen Schicht (104) und der zweiten leitfähigen Schicht (108), wo­ durch zweite streifenförmige Bereiche gebildet werden, wobei der Abstand zwischen jeweils einem benachbarten ersten und zweiten streifenförmigen Bereich der Schichtdicke der zweiten Isolationsschicht, (112) entspricht;
• - Entfernen der zweiten Fotolackschicht (114);
• - Aufbringen und Strukturieren einer dritten Fotolackschicht (116) derart, daß diejenigen Bereiche, die für einen Kontakt­ bereich (84) vorgesehen sind, freiliegen;
• - Entfernen der ersten Isolationsschicht (106) und der ersten leitfähigen Schicht (104) in den freiliegenden Bereichen;
• - Entfernen der dritten Fotolackschicht (116);
• - ganzflächiges Ionenimplantieren zur Erzeugung von Source- bzw. Drain-Bereichen (70) der Speichertransistoren;
• - thermisches Oxidieren der freiliegenden Oberflächenbereiche der ersten leitfähigen Schicht (104), wodurch eine dritte Isolationsschicht (120) gebildet wird und gleichzeitig die implantierten Bereiche aktiviert werden;
• - Aufbringen und Strukturieren einer vierten Fotolackschicht (122) derart, daß diejenigen Bereiche der ersten Isolations­ schicht (106), die sich oberhalb der aktiven Bereiche der zu programmierenden Speichertransistoren (71, 73) in den ersten streifenförmigen Bereichen befinden, freigelegt sind;
• - Entfernen der ersten Isolationsschicht (106) in den frei­ gelegten Bereichen;
• - Entfernen der vierten Fotolackschicht (122);
• - Aufbringen und Strukturieren einer fünften Fotolackschicht (124) derart, daß diejenigen Bereiche der zweiten Isolations­ schicht (112), die sich oberhalb der aktiven Bereiche der zu programmierenden Speichertransistoren (74) in den zweiten streifenförmigen Bereichen befinden, freigelegt sind;
• - Entfernen der zweiten Isolationsschicht (112) in den frei­ gelegten Bereichen;
• - Entfernen der fünften Fotolackschicht (124);
• - ganzflächige Ionenimplantation zur Programmierung der Spei­ chertransistoren (71, 73, 74).

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die erste und zweite Isolationsschicht (106, 112) eine Maske zur Verwendung bei einer Programmierungsionenimplantation mit un­ terschiedlichen, selektiven Ätzraten sind.

12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die erste und zweite Isolationsschicht (106, 112) durch unter­ schiedliche Ätzmittel geätzt werden.

13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die erste Isolationsschicht (106) aus einer Gruppe ausgewählt wird, bestehend aus einer thermischen Siliziumoxidschicht, einer durch chemische Dampfabscheidung gebildeten Siliziumoxid­ schicht, einer Glasschicht, einer Niedrigtemperaturoxidschicht, einer Nitridschicht, einer polykristallinen Siliziumschicht oder einer aus diesen Schichten zusammengesetzten Schichtkombi­ nation.

14. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die zweite Isolationsschicht (112) aus einer Gruppe ausgewählt ist, bestehend aus einer thermischen Siliziumoxidschicht, einer durch chemische Dampfabscheidung gebildeten Siliziumoxid­ schicht, einer Glasschicht, einer Niedrigtemperaturoxidschicht, einer polykristallinen Siliziumschicht oder einer aus diesen Schichten zusammengesetzten Schichtkombination.

15. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die erste leitfähige Schicht (104) aus der folgenden Gruppe ausge­ wählt ist, bestehend aus polykristallinem Silizium, Wolframsi­ lizid, Titansilizid, Tantalsilizid und Molybdänsilizid.

16. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Höhe der auf einem Speicherzellenbereich gebildeten zweiten leitfähigen Schicht größer als die Höhe einer auf der Oberflä­ che der Gateoxidschicht (102) aufgetragenen ersten leitfähigen Schicht ist.

17. Das Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die zweite leitfähige Schicht (108) aus der folgenden Gruppe ausgewählt ist, bestehend aus polykristallinem Silizium, Wolf­ ramsilizid, Titansilizid, Tantalsilizid und Molybdänsilizid.

18. Verfahren zur Herstellung eines NOR-logischen Masken-Nur- Lesespeichers mit Wortleitungen (126, 128, 130, 132, 134), die sich in einer ersten Richtung erstrecken und zueinander paral­ lel angeordnet sind, und aus Diffusionsbereichen gebildete Bit­ leitungen (136, 138, 140), die sich senkrecht zur ersten Rich­ tung erstrecken und zueinander parallel angeordnet sind, das folgende Verfahrensschritte aufweist:

• - Erzeugen einer Gateoxidschicht (148) auf einem Halbleitersub­ strat (142) eines vorgegebenen Leitfähigkeitstyps;
• - aufeinanderfolgendes Bilden einer ersten leitfähigen Schicht (150) und einer ersten Isolationsschicht (152, 172) auf der Gateoxidschicht (148);
• - Aufbringen und Strukturieren einer ersten Fotolackschicht (154, 174) derart, daß ein streifenförmiges Muster gebildet wird;
• - Entfernen der freiliegenden Bereiche der ersten Isolations­ schicht (152, 172), um erste streifenförmige Bereiche, die sich in der ersten Richtung erstrecken und parallel zuein­ ander angeordnet sind, zu bilden;
• - Entfernen der ersten Fotolackschicht (154, 174);
• - Erzeugen einer zweiten Isolationsschicht (156, 176);
• - Aufbringen einer zweiten Fotolackschicht (158, 178) und Rück­ ätzen der zweiten Fotolackschicht (158, 178), bis Oberflä­ chenbereiche der zweiten Isolationsschicht (156, 176) frei­ gelegt sind;
• - Entfernen der zweiten Isolationsschicht (156, 176) in den Be­ reichen, die nicht von der zweiten Fotolackschicht (158) be­ deckt sind;
• - Entfernen der freiliegenden Bereiche der ersten leitfähigen Schicht (150), wodurch zweite streifenförmige Bereiche gebil­ det werden, wobei der Abstand zwischen jeweils einem benach­ barten ersten und zweiten streifenförmigen Bereich der Schichtdicke der zweiten Isolationsschicht (156) entspricht;
• - Entfernen der zweiten Fotolackschicht (158, 178);
• - Aufbringen und Strukturieren einer dritten Fotolackschicht (162) derart, daß diejenigen Bereiche der ersten Isolations­ schicht (152) freigelegt sind, die sich oberhalb der aktiven Bereiche der zu programmierenden Speichertransistoren (132) in den ersten streifenförmigen Bereichen befinden;
• - Entfernen der ersten Isolationsschicht (152, 172) in den freigelegten Bereichen;
• - Entfernen der dritten Fotolackschicht (162);
• - Aufbringen und Strukturieren einer vierten Fotolackschicht (164) derart, daß diejenigen Bereiche der zweiten Isolations­ schicht (156, 176) freigelegt sind, die sich oberhalb der aktiven Bereiche der zu programmierenden Speichertransistoren (126) in den zweiten streifenförmigen Bereichen befinden;
• - Entfernen der zweiten Isolationsschicht (156) in den frei­ gelegten Bereichen;
• - Entfernen der vierten Fotolackschicht (164);
• - ganzflächige Ionenimplantation zur Programmierung der Spei­ chertransistoren (126, 132).

19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die Energie der implantierten Dotierstoffe während der Programmie­ rung so groß ist, daß die Dotierstoffe die Wortleitungen und die Gateoxidschicht durchdringen und die erste und zweite Iso­ lationsschicht und eine unter der ersten und zweiten Isolati­ onsschicht gebildete Wortleitung nicht durchdringen.

20. Das Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die erste Isolationsschicht (152) bzw. die zweite Isolations­ schicht (156) entsprechend eine Oxidschicht bzw. eine Nitrid­ schicht oder die erste Isolationsschicht (152) bzw. die zweite Isolationsschicht entsprechend eine Nitridschicht bzw. eine Oxidschicht ist.

21. Das Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die erste leitfähige Schicht (150) aus der folgenden Gruppe ausgewählt wird, bestehend aus einer polykristallinen Silizium­ schicht, Wolframsilizid, Titansilizid und Tantalsilizid.

22. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die dritte Isolationsschicht aus der folgenden Gruppe ausgewählt wird, bestehend aus einer Fotolackschicht, einem aufgeschleuderten Glas, einem Phosphor-Silikatglas und einem Bor-Phosphor-Silikatglas.

23. Verfahren zur Herstellung eines NOR-logischen Masken-Nur- Lesespeichers mit Wortleitungen (126, 128, 130, 132, 134), die sich in einer ersten Richtung erstrecken und zueinander paral­ lel angeordnet sind, und aus Diffusionsbereichen gebildeten Bitleitungen (136, 138, 140), die sich senkrecht zur ersten Richtung erstrecken und zueinander parallel angeordnet sind, das folgende Verfahrensschritte aufweist:

• - Erzeugen einer Gateoxidschicht (148) auf einem Halbleitersub­ strat (142) eines vorgegebenen Leitfähigkeitstyps;
• - Aufeinanderfolgendes Bilden einer ersten leitfähigen Schicht (150) und einer ersten Isolationsschicht (172) auf der Gate­ oxidschicht (148);
• - Aufbringen und Strukturieren einer ersten Fotolackschicht (174) derart, daß ein streifenförmiges Muster gebildet wird;
• - Ätzen der freiliegenden Bereiche der ersten Isolationsschicht (172) bis zu einer vorgegebenen Tiefe, um erste streifenför­ mige Bereiche, die sich in der ersten Richtung erstrecken und parallel zueinander angeordnet sind, zu bilden;
• - Entfernen der ersten Fotolackschicht (174);
• - Erzeugen einer zweiten Isolationsschicht (176);
• - Aufbringen einer zweiten Fotolackschicht (178) und Rückätzen der zweiten Fotolackschicht (178), bis Oberflächenbereiche der zweiten Isolationsschicht (176) freigelegt sind;
• - Entfernen der zweiten Isolationsschicht (176) in den Berei­ chen, die nicht von der zweiten Fotolackschicht (178) be­ deckt sind;
• - Rückätzen der ersten Isolationsschicht (172) bis Oberflächen­ bereiche der ersten leitfähigen Schicht (150) freigelegt sind;
• - Entfernen der freiliegenden Bereiche der ersten leitfähigen Schicht (150), wodurch zweite streifenförmige Bereiche gebil­ det werden, wobei der Abstand zwischen jeweils einem benach­ barten ersten und zweiten streifenförmigen Bereich der Schichtdicke der zweiten Isolationsschicht (176) entspricht;
• - Entfernen der zweiten Fotolackschicht (178);
• - Aufbringen und Strukturieren einer dritten Fotolackschicht, derart, daß diejenigen Bereiche der ersten Isolationsschicht (172) freigelegt sind, die sich oberhalb der aktiven Berei­ che der zu programmierenden Speichertransistoren in den ersten streifenförmigen Bereichen befinden;
• - Entfernen der ersten Isolationsschicht (172) in den frei­ gelegten Bereichen;
• - Entfernen der dritten Fotolackschicht;
• - Aufbringen einer vierten Fotolackschicht und Strukturieren der vierten Fotolackschicht derart, daß diejenigen Bereiche der zweiten Isolationsschicht (176), die sich auf der ersten Isolationsschicht (172) und oberhalb der aktiven Bereiche der zu programmierenden Speichertransistoren in den zweiten streifenförmigen Bereichen befinden, freigelegt sind;
• - Entfernen der zweiten Isolationsschicht (176) und der ersten Isolationsschicht (172) in den freigelegten Bereichen;
• - Entfernen der vierten Fotolackschicht;
• - ganzflächige Ionenimplantation zur Programmierung der Spei­ chertransistoren.

24. Das Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die erste Isolationsschicht (172) bzw. die zweite Isolations­ schicht (176) entsprechend eine Oxidschicht bzw. eine Nitrid­ schicht oder die erste Isolationsschicht (172) bzw. die zweite Isolationsschicht (176) entsprechend eine Nitridschicht bzw. eine Oxidschicht ist.

25. Das Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die erste leitfähige Schicht (150) aus der folgenden Gruppe ausgewählt wird, bestehend aus einer polykristallinen Silizium­ schicht, Wolframsilizid, Titansilizid und Tantalsilizid.

26. Verfahren zur Herstellung eines NOR-logischen Masken-Nur- Lesespeichers mit Wortleitungen (126, 128, 130, 132, 134), die sich in einer ersten Richtung erstrecken und zueinander paral­ lel angeordnet sind, und aus Diffusionsbereichen gebildeten Bitleitungen (136, 138, 140), die sich senkrecht zur ersten Richtung erstrecken und zueinander parallel angeordnet sind, das folgende Verfahrensschritte aufweist:

• - Erzeugen einer Gateoxidschicht (148) auf einem Halbleitersub­ strat (142) eines vorgegebenen Leitfähigkeitstyps;
• - aufeinanderfolgendes Bilden einer ersten leitfähigen Schicht (150), einer ersten Isolationsschicht (180) und einer zweiten leitfähigen Schicht (182);
• - Aufbringen und Strukturieren einer ersten Fotolackschicht (184) derart, daß ein streifenförmiges Muster gebildet wird;
• - Entfernen der freiliegenden Bereiche der zweiten leitfähigen Schicht (182) und Bereichen der ersten Isolationsschicht (180), die sich unterhalb der freiliegenden Bereiche der zweiten leitfähigen Schicht (182) befinden, um erste strei­ fenförmige Bereiche, die sich in der ersten Richtung er­ strecken und parallel zueinander angeordnet sind, zu bilden;
• - Entfernen der ersten Fotolackschicht (184);
• - Erzeugen einer zweiten Isolationsschicht (186);
• - Aufbringen einer zweiten Fotolackschicht (188) und Rückätzen der zweiten Fotolackschicht (188), bis Oberflächenbereiche der zweiten Isolationsschicht (186) freigelegt sind;
• - Entfernen der zweiten Isolationsschicht (186) in den Berei­ chen, die nicht von der zweiten Fotolackschicht (188) bedeckt sind;
• - Entfernen der freiliegenden Bereiche der ersten leitfähigen Schicht (150) und der zweiten leitfähigen Schicht (182), wo­ durch zweite streifenförmige Bereiche gebildet werden, wobei der Abstand zwischen jeweils einem benachbarten ersten und zweiten streifenförmigen Bereich der Schichtdicke der zweiten Isolationsschicht (186) entspricht;
• - Entfernen der zweiten Fotolackschicht (188);
• - Aufbringen und Strukturieren einer dritten Fotolackschicht derart, daß diejenigen Bereiche der ersten Isolationsschicht (180) freigelegt sind, die sich oberhalb der aktiven Bereiche der zu programmierenden Speichertransistoren in den ersten streifenförmigen Bereichen befinden;
• - Entfernen der ersten Isolationsschicht (180) in den freigeleg­ ten Bereichen;
• - Entfernen der dritten Fotolackschicht;
• - Aufbringen und Strukturieren einer vierten Fotolackschicht derart, daß diejenigen Bereiche der zweiten Isolationsschicht (186), die sich oberhalb der aktiven Bereiche der zu program­ mierenden Speichertransistoren in den zweiten streifenförmi­ gen Bereichen befinden, freigelegt sind;
• - Entfernen der zweiten Isolationsschicht (186) in den freige­ legten Bereichen;
• - Entfernen der vierten Fotolackschicht;
• - ganzflächige Ionenimplantation zur Programmierung der Spei­ chertransistoren.

27. Das Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß die erste Isolationsschicht (180) bzw. zweite Isolationsschicht (186) entsprechend eine Oxidschicht bzw. eine Nitridschicht oder die erste Isolationsschicht (180) bzw. zweite Isolations­ schicht (186) entsprechend eine Nitridschicht bzw. Oxidschicht ist.

28. Das Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß die erste leitfähige Schicht (150) aus der folgenden Gruppe ausgewählt wird, bestehend aus einer polykristallinen Silizium­ schicht, Wolframsilizid, Titansilizid und Tantalsilizid.

29. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß die erste leitfähige Schicht (150) und zweite leitfähige Schicht (182) eine polykristalline Siliziumschicht ist.

30. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß die erste leitfähige Schicht (150) und zweite leitfähige Schicht (182) unterschiedliche Dotierungskonzentrationen aufweisen.

31. Verfahren zur Herstellung eines NOR-logischen Masken-Nur- Lesespeichers mit Wortleitungen (126, 128, 130, 132, 134), die sich in einer ersten Richtung erstrecken und zueinander pa­ rallel angeordnet sind, und aus Diffusionsbereichen gebildeten Bitleitungen (136, 138, 140), die sich senkrecht zur ersten Richtung erstrecken und zueinander parallel angeordnet sind, das folgende Verfahrensschritte aufweist:

• - Erzeugen einer Gateoxidschicht (148) auf einem Halbleitersub­ strat (142) eines vorgegebenen Leitfähigkeitstyps;
• - aufeinanderfolgendes Bilden einer ersten leitfähigen Schicht (150), einer ersten Isolationsschicht (190), einer zweiten Isolationsschicht (192) und einer zweiten leitfähigen Schicht (194) auf der Gateoxidschicht (148);
• - Aufbringen und Strukturieren einer ersten Fotolackschicht (196) derart, daß ein streifenförmiges Muster gebildet wird;
• - Entfernen der freiliegenden Bereiche der zweiten leitfähigen Schicht (194) sowie Bereichen der ersten Isolationsschicht (190) und der zweiten Isolationsschicht (192), die sich un­ terhalb der freiliegenden Bereiche der zweiten leitfähigen Schicht (194) befinden, um erste streifenförmige Bereiche, die sich in der ersten Richtung erstrecken und parallel zu­ einander angeordnet sind, zu bilden;
• - Entfernen der ersten Fotolackschicht (196);
• - Erzeugen einer dritten Isolationsschicht (198);
• - Aufbringen einer zweiten Fotolackschicht (200) und Rück­ ätzen der zweiten Fotolackschicht (200), bis Oberflächen­ bereiche der dritten Isolationsschicht (198) freigelegt sind;
• - Entfernen der dritten Isolationsschicht (198) in den Be­ reichen, die nicht von der zweiten Fotolackschicht (200) bedeckt sind;
• - Entfernen der freiliegenden Bereiche der ersten leitfähigen Schicht (150) und der zweiten leitfähigen Schicht (194), wo­ durch zweite streifenförmige Bereiche gebildet werden, wobei der Abstand zwischen jeweils einem benachbarten ersten und zweiten streifenförmigen Bereich der Schichtdicke der dritten Isolationsschicht (198) entspricht;
• - Entfernen der zweiten Fotolackschicht (200);
• - Entfernen der dritten Isolationsschicht (198);
• - thermisches Oxidieren der freiliegenden Oberflächenbereiche der ersten leitfähigen Schicht (150), um eine vierte Isola­ tionsschicht (162a) zu bilden;
• - Aufbringen und Strukturieren einer dritten Fotolackschicht derart, daß diejenigen Bereiche der vierten Isolationsschicht (162a) freigelegt sind, die sich oberhalb der aktiven Berei­ che der zu programmierenden Speichertransistoren in den ersten streifenförmigen Bereichen befinden;
• - Entfernen der vierten Isolationsschicht (162a) in den frei­ gelegten Bereichen;
• - Entfernen der dritten Fotolackschicht;
• - Aufbringen und Strukturieren einer vierten Fotolackschicht derart, daß diejenigen Bereiche der zweiten Isolationsschicht (192), die sich oberhalb der aktiven Bereiche der zu pro­ grammierenden Speichertransistoren in den zweiten streifen­ förmigen Bereichen befinden, freigelegt sind;
• - Entfernen der zweiten Isolationsschicht (192) und der ersten Isolationsschicht (190) in den freigelegten Bereichen;
• - Entfernen der vierten Fotolackschicht;
• - ganzflächige Ionenimplantation zur Programmierung der Spei­ chertransistoren.

32. Das Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß die erste Isolationsschicht (190) bzw. zweite Isolationsschicht (192) entsprechend eine Oxidschicht bzw. eine Nitridschicht oder die erste Isolationsschicht (190) bzw. zweite Isolations­ schicht (192) entsprechend eine Nitridschicht bzw. eine Oxid­ schicht ist.

33. Das Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß die erste leitfähige Schicht (150) aus der folgenden Gruppe ausgewählt wird, bestehend aus einer polykristallinen Silizium­ schicht, Wolframsilizid, Titansilizid und Tantalsilizid.

34. Das Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß die dritte Isolationsschicht (198) aus der folgenden Gruppe ausgewählt wird, bestehend aus einer Fotolackschicht, einem aufgeschleuderten Glas, einem Phosphor-Silikatglas und einem Bor-Phosphor-Silikatglas.

35. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß die erste leitfähige Schicht (150) und zweite leitfähige Schicht (194) eine polykristalline Siliziumschicht ist.

36. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß die erste leitfähige Schicht (150) und zweite leitfähige Schicht (194) unterschiedliche Dotierungskonzentrationen aufweisen.