DE4202294A1 - Halbleitereinrichtung mit einer mehrschichtverbindungsstruktur und herstellungsverfahren dafuer - Google Patents

Halbleitereinrichtung mit einer mehrschichtverbindungsstruktur und herstellungsverfahren dafuer

Info

Publication number
DE4202294A1
DE4202294A1 DE4202294A DE4202294A DE4202294A1 DE 4202294 A1 DE4202294 A1 DE 4202294A1 DE 4202294 A DE4202294 A DE 4202294A DE 4202294 A DE4202294 A DE 4202294A DE 4202294 A1 DE4202294 A1 DE 4202294A1
Authority
DE
Germany
Prior art keywords
film
titanium
contact hole
aluminum compound
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4202294A
Other languages
English (en)
Other versions
DE4202294C2 (de
Inventor
Hiroyuki Fujii
Shigeru Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4202294A1 publication Critical patent/DE4202294A1/de
Application granted granted Critical
Publication of DE4202294C2 publication Critical patent/DE4202294C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Description

Die Erfindung bezieht sich auf eine Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur nach dem Oberbegriff des Patentanspruches 1 und auf ein Herstellungsverfahren für eine derartige Halbleitereinrichtung nach dem Oberbegriff des Patentanspruches 6. Insbesondere bezieht sie sich auf eine Technik zum Stabilisieren des Kontaktwiderstandes in einem Kontaktloch einer unteren Schicht einer Aluminiumverbindung und einer oberen Schicht einer Aluminiumverbindung und zum Erhöhen der Zuverlässigkeit in dem Kontaktloch.
Verschiedene Arten von Verbindungen sind normalerweise in einer Halbleitereinrichtung zum elektrischen Verbinden von Elementen miteinander und zum Verbinden der Elemente mit externen Schal­ tungen nach der Bildung der Elemente auf einem Halbleitersub­ strat nötig.
Es wird ein polykristalliner Siliziumfilm, ein schwer schmelz­ barer Metallfilm, ein Aluminiumfilm oder ein Aluminiumlegie­ rungsfilm als Verbindung benutzt.
Es ist nötig, den Drahtwiderstand bei neueren Hochgeschwindigkeits- und Hochintegrationseinrichtungen zu erniedrigen, und eine aus Aluminiumfilmen oder Aluminiumlegierungsfilmen gebildete Mehr­ schichtverbindungsstruktur mit geringem Widerstand ist nötig.
Fig. 1 zeigt eine Querschnittsansicht, die eine Struktur einer DRAM-(Dynamic Random Access Memory - Dynamischer Speicher mit Direktzugriff)-Einrichtung als ein Beispiel einer derartigen Halbleitereinrichtung mit einer Aluminiummehrschichtverbin­ dungsstruktur darstellt.
Wie in Fig. 1 gezeigt ist, enthält eine Halbleitereinrichtung ein DRAM-Element (geschichtete Zelle) 2, die auf der Oberfläche eines Siliziumhalbleitersubstrates 1 gebildet ist, und einen auf dem DRAM-Element 2 abgeschiedenen Isolierfilm 3. Eine erste Aluminiumverbindung 4 ist auf dem Isolierfilm 3 gebildet, und ein Zwischenisolierfilm 5 ist auf der ersten Aluminiumverbind­ dung 4 abgeschieden. Eine zweite Aluminiumverbindung 7 ist auf dem Zwischenisolierfilm 5 gebildet, und ein Kontaktloch 6 ist in dem Zwischenisolierfilm 5 zum Verbinden der ersten Alumi­ niumverbindung 4 und der zweiten Aluminiumverbindung 7 vorge­ sehen. Ein Schutzisolierfilm 8 ist auf dem Halbleiterelement und der Verbindung zum Schützen dieser Teile vor Feuchtigkeit und ähnlichem abgeschieden, die von außen eindringen.
Bei einer Halbleitereinrichtung mit einer wie in Fig. 1 darge­ stellten Aluminiummehrschichtverbindungsstruktur ist die Stabi­ lität des Kontaktloches 6, das ein Verbindungsteil der ersten Schicht der Aluminiumverbindung 4 und der zweiten Schicht der Aluminiumverbindung 7 ist, ein wichtiger technischer Punkt, der die Ausbeute oder das Zuverlässigkeitsniveau der Einrichtung beeinflußt.
Es folgt die allgemeine Beschreibung eines Herstellungsflusses der in Fig. 1 dargestellten Halbleitereinrichtung, wobei hauptsächlich der Teil des Schrittes des Bildens des Kontakt­ loches 6 gezeigt wird, unter Bezugnahme auf die Fig. 2A bis 2G.
Obwohl eine Kombination einer polykristallinen Siliziumverbin­ dung, einer schwer schmelzbaren Metallsilizidverbindung und einer Aluminiumverbindung allgemein als eine Vielschichtver­ bindungsstruktur verwendet wird, wie oben beschrieben wurde, wird ein Fall einer Zweischichtaluminiumverbindungsstruktur aus Vereinfachung der Beschreibung beschrieben, bei der die erste Schicht der Verbindung 4 und die zweite Schicht der Verbindung 7 beides Aluminiumverbindungen sind.
Zuerst wird DRAM-Element (geschichtete Zelle) 2 mit einem Ele­ mente trennenden Oxidfilm 301, einer Übertragungsgateelektrode 302, einer diffundierten Fremdatomschicht 303, einer Wortlei­ tung 304, einem Speicherknoten 305, einem isolierenden Konden­ satorfilm 306 und einer Zellplatte 307 auf der Oberfläche eines Siliziumhalbleitersubstrates 1 gebildet (Fig. 2A).
Dann wird ein erster Isolierfilm 3 auf der gesamten Oberfläche des Siliziumhalbleitersubstrates 1 abgeschieden, auf dem das DRAM-Element (geschichtete Zelle) 2 gebildet ist, und dann wird ein Kontaktloch 308 in einem gewünschten Teil unter Benutzung eines photolithographischen Verfahrens oder eines Ätzverfahrens geöffnet. Dann wird eine erste Schicht einer Aluminiumverbin­ dung 4 gebildet, wie es im folgenden beschrieben wird.
Bei kürzlichen Submicroneinrichtungen wird eine Verbindung mit einer Struktur einer Kombination eines Barrierenmetallfilmes 310, der auf einem Titannitrid (TiN), einem Titanwolfram (TiW) oder ähnliches als erste Schicht einer Aluminiumverbindung 4 gebildet ist, und ein Aluminiumlegierungsfilm 311, der aus Al- Si, Al-Si-Cu oder ähnliches gebildet ist, benutzt. Dieses ist so, da dadurch ein Verbindungslecken verhindert wird, daß durch eine abnormale Reaktion (Legierungsspike) der ersten Schicht der Aluminiumverbindung 4 und der diffundierten Fremdatom­ schicht des Siliziumhalbleitersubstrates in dem Kontaktloch 308 verursacht wird, und es wird ebenfalls eine Kontaktunterbre­ chung verhindert, die durch Silizium in der ersten Schicht der Aluminiumverbindung 4, die in dem Kontaktloch 308 durch epita­ xiales Wachsen aus der festen Phase abgeschieden wird, verursacht wird, und es wird ebenfalls der Widerstand gegen "Stress migration" erhöht, bei dem eine Verbindung durch den Membran-Streß des Zwischenisolierfilmes 5 oder des Schutziso­ lierfilmes 8, die auf der ersten Schicht der Aluminiumverbin­ dung 4 gebildet sind, unterbrochen wird. Die Filme werden nor­ malerweise durch einen Sputter-Prozeß abgeschieden. So abge­ schiedene Filme werden so bemustert, daß sie eine erste Schicht einer Aluminiumverbindung 4 darstellen, wobei ein photolitho­ graphisches Verfahren oder ein Ätzverfahren benutzt wird. "Alu­ miniumverbindung" bedeutet hier auch, daß eine Mehrschicht­ struktur vorgesehen sein kann (Fig. 2B).
Dann wird ein Zwischenisolierfilm 5 auf der gesamten Oberfläche der ersten Schicht einer Aluminiumverbindung 4 abgeschieden. Ein Isolierfilm, der aus einer Kombination eines durch ein CVD- Verfahren abgeschiedenen Siliziumoxidfilms 321, eines anorgani­ schen Anhaftisolierfilmes 322 und eines durch ein CVD-Verfahren abgeschiedenen Siliziumoxidfilmes 323 gebildet ist, wird z. B. als Zwischenisolierfilm 5 benutzt (Fig. 2C).
Der Siliziumoxidfilm 321 wird im allgemeinen durch ein CVD-Ver­ fahren unter Benutzung von Wärme oder Plasma bei einer Abschei­ detemperatur in den Bereich von 300°C bis 450°C unter Be­ nutzung von Silan-(SiH4)-Gas, Sauerstoff (O2)-Gas oder Lach- N2O-Gas abgeschieden. Seit kurzem wird auch ein organisches Silan enthaltendes Material wie TEOS (Tetra-Ethyl-Ortho- Silikate) benutzt, das durch eine befriedigende Stufenbedeckung gekennzeichnet ist.
Ein Material, das Silanol (Si(OH4)) oder ähnliches als Hauptkom­ ponente enthält, wird im allgemeinen als Material für den anor­ ganischen Anhaftisolierfilm 322 benutzt, der zum Glätten ver­ wendet wird. Er wird auf eine Rotationsart aufgebracht, dann bei einer Temperatur in dem Bereich von 400°C bis 450°C ge­ backen und in einen Siliziumoxidfilm verwandelt zum Glätten der Oberfläche des CVD-Verfahren gebildeten Siliziumoxidfilmes 321.
Der anorganische Anhaftisolierfilm 322 weist jedoch eine starke Wasserhaltigkeit auf und zeigt schädliche Effekte wie das Ausgasen, wenn er in einem Kontaktloch 6, das später beschrie­ ben wird oder an seinen Seitenwänden offenliegt, so daß er durch ein Trockenätzverfahren zurückgeätzt wird, indem ein Fluor enthaltendes Gas oder Argongas verwendet wird, so daß es nicht in dem Kontaktloch 6 oder seinen Seitenwänden offenliegt.
Der Siliziumoxidfilm 323 wird darauf durch das gleiche Verfahren abgeschieden, wie es zum Bilden des Siliziumoxid­ filmes 321 verwendet worden ist.
Ein Teil des Zwischenisolierfilmes 5 wird dort, wie die elek­ trische Verbindung mit der ersten Schicht der Aluminiumverbin­ dung herzustellen ist, durch ein photolithographisches Verfah­ ren und ein Ätzverfahren zum Öffnen eines Kontaktloches 6 ent­ fernt (Fig. 2D).
Insbesondere wird der Bereich mit Ausnahme des Teiles 6, wo das Kontaktloch zu öffnen ist, mit einem Photoresist 324 durch ein photolithographisches Verfahren bedeckt, und dann wird der Zwi­ schenisolierfilm 5 selektiv durch ein Anschrägen des Ätzverfah­ rens entfernt, bei dem Naßätzen unter Benutzung einer Fluorwas­ serstoffsäure enthaltenden Lösung und ein reaktives Ionenätz­ verfahren unter Benutzung von CHF3, O2 und ähnliches als Haupt­ komponenten Gas z. B. kombiniert werden zum Öffnen eines Kon­ taktloches 6.
Das Photoresist, die während des Ätzens erzeugten Reaktionspro­ dukte und ähnliches werden nach dem Ätzen unter Benutzung eines Sauerstoff-(O2)-Plasmas oder eines nassen chemischen Behandelns entfernt.
Die äußerste Oberfläche der ersten Schicht der Aluminiumverbin­ dung 4 in dem Kontaktloch 6 ist dem Plasma eines Fluor enthal­ tenden Gases wie CH3 oder Sauerstoffgases während des Schrittes des Bildens des Kontaktloches 6 so ausgesetzt, daß eine geänderte Schicht aus Aluminium (eine aus Fluorid oder Oxid ge­ bildete Schicht mit Isoliereigenschaften) 201 mit einer Dicke von ungefähr 100 A auf der äußersten Oberfläche der ersten Schicht der Aluminiumverbindung 4 in dem Kontaktloch 6 gebil­ det wird. Damit diese entfernt wird und ein stabiler Kontakt­ widerstand erzielt wird, wird zuerst ein Sputter-Ätzen unter Benutzung von Ar-Ionen 202 ausgeführt, bevor eine zweite Schicht der Aluminiumverbindung 7 abgeschieden wird, die spä­ ter beschrieben wird (Fig. 2E).
Dann wird eine zweite Schicht einer Aluminiumverbindung 7 auf­ einanderfolgend in einem Vakuum gebildet. Ein Aluminiumlegie­ rungsfilm wie Al-Si, Al-Si-Cu, Al-Cu oder ähnliches wird als Material für die zweite Schicht der Aluminiumverbindung 7 ver­ wendet. Die Filme werden durch ein Sputterverfahren abge­ schieden und so bemustert, daß sie eine Verbindung darstellen, durch ein photolithographisches Verfahren oder ein Ätzverfah­ ren, wie es der Fall bei der ersten Schicht der Aluminiumver­ bindung 4 war (Fig. 2F).
Nach dem Bilden der zweiten Schicht der Aluminiumverbindung 7 wird eine Wärmebehandlung bei einer Temperatur in dem Bereich von ungefähr 400°C bis ungefähr 450°C zum Herstellen einer ausreichenden elektrischen Verbindung zwischen der ersten Schicht der Aluminiumverbindung 4 und der zweiten Schicht der Aluminiumverbindung 7 in dem Kontaktloch 6 ausgeführt.
Schließlich wird ein Schutzisolierfilm 8 aus einem Silizium­ oxidfilm, einem Siliziumnitridfilm oder ähnliches auf der zwei­ ten Schicht der Aluminiumverbindung 7 durch ein CVD-Verfahren zum Schützen des Halbleiterelementes und der Verbindung vor Feuchtigkeit oder ähnlichem abgeschieden, die von der Außen­ welt eindringen können (Fig. 2G).
Da eine Aluminiummehrschichtverbindungsstruktur wie oben be­ schrieben gebildet wird, gibt es das Problem der Verschlech­ terung der Stabilität und der Zuverlässigkeit der elektrischen Verbindung zwischen der ersten Schicht der Aluminiumverbindung 4 und der zweiten Schicht der Aluminiumverbindung 7 in dem Kontaktloch 6 auf einem Submicronniveau wegen der Verringerung seines Durchmessers aufgrund der Miniaturisierung der Verbin­ dung.
Wie oben beschrieben worden ist, wird Sputter-Ätzen unter Benutzung von Ar-Ionen vor dem Abscheiden der zweiten Schicht der Aluminiumverbindung 7 ausgeführt. Es wird ausgeführt zum Entfernen der veränderten Schicht aus Aluminium (Fluorid oder Oxid) 201, die auf der Oberfläche der ersten Schicht der Alu­ miniumverbindung 4 in dem Kontaktloch 6 gebildet ist, in dem Ar-Ionen 202 benutzt werden, wie in Fig. 2E gezeigt ist.
In dem Fall dieser Anordnungsstruktur, bei der das Dimensionsverhältnis B/A (A drückt den Durchmesser des Kontakt­ loches 6 aus, B drückt die Dicke des Zwischenisolierfilmes 5 aus) des Kontaktloches 6 relativ klein ist, nämlich 1 oder weniger ist, driften Teilchen 203 aus Aluminium-Fluorid oder -Oxid, die durch Ar-Ionen 202 gesputtert werden, ausreichend aus dem Kontaktloch 6 heraus, wie in Fig. 3A gezeigt ist, so daß es möglich ist, die veränderte Schicht 201 aus Aluminium zu entfernen und die Oberfläche zu säubern.
In dem Fall jedoch, in dem das Kontaktloch 6 auf einem Submic­ ronniveau ist und ein Dimensionsverhältnis aufweist, das 1 überschreitet, wird ein Teil der Teilchen 203 aus Fluorid oder Oxid des Aluminiums, die durch die Ar-Ionen 202 gesputtert sind, durch die Seitenwand des Kontaktloches 6 behindert und kann nicht aus dem Kontaktloch 6 herausdriften, dieser Teil bleibt wieder an der Innenseite des Kontaktloches 6 haften und verbleibt als verbleibende Teilchen 204 aus Fluorid oder Oxid, wie in Fig. 3B gezeigt ist.
Daher gibt es selbst in einem Fall, in dem die zweite Schicht der Aluminiumverbindung 7 aufeinanderfolgend in einem Vakuum abgeschieden wird, verbleibende Teilchen 204 an dem Übergang 205 zwischen der ersten Schicht der Aluminiumverbindung 4 und der zweiten Schicht der Aluminiumverbindung 7 in dem Kontakt­ loch 6, wo die elektrische Verbindung herzustellen ist, wie in Fig. 3C gezeigt ist. Daher wird das Mischen der ersten Schicht der Aluminiumverbindung 4 und der zweiten Schicht der Alumini­ umverbindung 7 an dem Übergang 205 durch die Wärmebehandlung bei einer Temperatur in dem Bereich von ungefähr 400°C bis ungefähr 450°C nach Bilden der zweiten Schicht der Alumini­ umverbindung 7 nicht ausreichend ausgeführt, wie in dem obigen Herstellungsfluß beschrieben ist.
Als Resultat wird eine Erhöhung des Kontaktwiderstandes (im folgenden als Kontaktlochwiderstand bezeichnet) oder glattes Versagen des Kontaktes 6 verursacht.
Selbst in dem Fall, in dem der Anfangswert des Kontaktloch­ widerstandes durch die oben beschriebene Wärmebehandlung bei einer Temperatur im Bereich von 400°C bis 450°C normal aus­ gebildet wird, wird das Mischen an dem Übergang 205 nicht ausreichend ausgeführt, so daß es ein Problem der Verschlech­ terung in der Zuverlässigkeit des Kontaktloches wie Widerstand gegen Streßmigration oder Widerstand gegen Streßmigration gibt.
Ein anderes durch die Zunahme des Dimensionsverhältnisses des Kontaktloches 6 verursachtes Problem ist die offensichtliche Verschlechterung des Bedeckungsverhältnisses der zweiten Schicht der Aluminiumverbindung 7, die durch ein Sputterver­ fahren in dem Kontaktloch 6 gebildet ist. Wenn die Bedeckung des Aluminiums in dem Kontaktloch 6 nicht gut ist, wird die Zuverlässigkeit in dem Teil des Kontaktloches 6 wie der Wider­ stand gegen Elektromigration verschlechtert, ebenfalls wird der Kontaktlochwiderstand erhöht.
Diese Probleme werden schwerwiegender in dem Fall eines Kon­ taktloches im Submicron-Einrichtungen und Halbmicron- Einrichtungen der Zukunft, bei denen das Dimensionsverhältnis größer und größer wird.
Es ist daher die der Erfindung zugrundeliegende Aufgabe, eine Halbleitereinrichtung der eingangs beschriebenen Art zur Verfügung zu stellen, bei der die oben beschriebenen Nachteile vermieden werden, und eine hohe Qualität bei hoher Ausbeute erhielt wird. Weiterhin ist es die der Erfindung zugrundelie­ gende Aufgabe, ein Herstellungsverfahren für eine Halbleiter­ einrichtung zur Verfügung zu stellen, bei dem eine schnelle Durchmischung an der Schnittstelle zwischen einer unteren Alu­ miniumverbindungsschicht und einer oberen Aluminiumverbindungs­ schicht und einer oberen Aluminiumverbindungsschicht in einem Kontaktloch durchgeführt wird, daß die Verbindung zwischen der unteren Aluminiumverbindungsschicht und der oberen Aluminium­ verbindungsschicht darstellt, so daß ein stabiler Kontaktwider­ stand ohne Defekte oder ähnliches erzielt wird, die durch Fremdmaterialien verursacht sind, die während der Bildung der Filme anhaften, und schließlich den Widerstand gegen Elektro­ migration, gegen Streßmigration und ähnliches in dem Kontakt­ loch zu erhöhen.
Erfindungsgemäß ist eine Halbleitereinrichtung der eingangs beschriebenen Art zur Lösung der vorliegenden Aufgabe gegeben, die durch die Merkmale des Patentanspruches 1 gekennzeichnet ist.
Insbesondere weist die Halbleitereinrichtung eine Mehrschicht­ verbindungsstruktur auf. Es ist ein Kontaktloch, dessen Boden­ oberfläche die Oberfläche der ersten Aluminiumverbindung ist, an einer vorbestimmten Position in einem Zwischenisolierfilm vorgesehen, der die erste Aluminiumverbindungsschicht bedeckt. Ein Titanfilm ist auf der Oberfläche des Zwischenisolierfilmes und der inneren Oberfläche des Kontaktloches gebildet. Ein erster Film aus einer Titanverbindung ist auf dem ersten Titan­ film gebildet. Ein Wolframstopfen ist innerhalb des Kontakt­ loches vergraben, wobei der erste Titanfilm und der erste Film aus der Titanverbindung dazwischen vorgesehen sind. Ein zweiter Titanfilm ist auf dem Wolframstopfen und auf dem ersten Film der Titanverbindung gebildet. Ein zweiter Film einer Titanverbin­ dung ist auf dem zweiten Titanfilm gebildet. Eine zweite Alumi­ niumverbindung ist auf dem zweiten Film der Titanverbindung ge­ bildet.
Da gemäß dieser Struktur der Halbleitereinrichtung der Titan­ film eine starke Verbindungskraft zum Verbinden mit Fluor oder Sauerstoff aufweist, selbst wenn die Teilchen von Aluminiumflu­ orid oder -oxid verbleiben, die während des Ausführens des Sputterätzens oder ähnlichem wieder an der Oberfläche der ersten Aluminiumverbindung anhaften, nimmt der erste Titanfilm die verbleibenden Teilchen als Titanfluorid oder -oxid und versetzt sie. Zusätzlich reagiert der erste Titanfilm mit der ersten Aluminiumverbindung zum Bilden von TiAl3, welches eine metalli­ sche Verbindung ist, an dem Übergangsbereich, so daß die Durch­ mischung an dem Übergangsbereich ausreichend durchgeführt wird.
Der erste- Film der Titanverbindung verhindert, daß der Titan­ film, der mit der ersten Aluminiumverbindung in Kontakt steht, früher mit dem Wolframstopfen reagiert und bewirkt, daß der erste Titanfilm mit der ersten Aluminiumverbindung bevorzugt reagiert.
Der Wolframstopfen ist in dem Kontaktloch vergraben, so daß die Bedeckung des Kontaktloches verbessert wird.
Der zweite Titanfilm wird vorgesehen, so daß Fluor, das während der Bildung des Wolframstopfens erzeugt werden kann, als Titan­ fluorid oder-oxid aufgenommen und zersetzt wird. Der zweite Film der Titanverbindung ist so vorgesehen, daß die zweite Alu­ miniumverbindung und der darauf gebildete zweite Titanfilm daran gehindert werden, miteinander zu reagieren.
Nach einer bevorzugten Ausführungsform der Halbleitereinrich­ tung enthalten der erste Film der Titanverbindung und der zweite Film der Titanverbindung jeweils eine Titanverbindung, die Titannitrid enthält.
Es wird bevorzugt, daß sowohl der erste Titanfilm als auch der zweite Titanfilm eine Dicke in dem Bereich von 50 Å bis 150 Å aufweisen.
Es ist bevorzugt, daß der erste Film aus der Titanverbindung und der zweite Film aus der Titanverbindung eine Dicke in dem Bereich von 500 Å bis 1000 Å aufweist. Die obere Grenze und die untere Grenze der bevorzugten Dicke wird so bestimmt, daß die Bedingung erfüllt wird, daß sie ausreichend ist zum Verhindern, daß der erste Titanfilm mit dem Wolframstopfen reagiert. Weiterhin soll sie so gewählt werden, daß der Kontaktwiderstand so klein ist, daß er kein Problem aufwirft. Weiterhin soll die Bedingung erfüllt sein, daß die Dicke ausreichend ist zum Verhindern, daß der zweite Titanfilm mit der zweiten Aluminium­ verbindung reagiert. Schließlich soll der Kontaktwiderstand so gering gehalten werden, daß er kein Problem ist.
Weitere bevorzugte Ausführungsformen der Halbleitereinrichtung sind in den zugehörigen Unteransprüchen gekennzeichnet.
Die oben aufgeführte Aufgabe wird ebenfalls durch ein Herstel­ lungsverfahren gelöst, das durch die Merkmale des Patentanspru­ ches 5 gekennzeichnet ist.
Insbesondere weist das Herstellungsverfahren die folgenden Schritte auf: ein Isolierfilm wird auf einer ersten Aluminium­ verbindung zum Bilden eines Zwischenisolierfilmes abgeschieden. Ein Kontaktloch wird an einer vorbestimmten Position in dem Zwischenisolierfilm gebildet, wobei die Bodenoberfläche des Kontaktloches die Oberfläche der ersten Aluminiumverbindung ist. Ein erster Titanfilm wird auf der Oberfläche des Zwischen­ isolierfilmes und auf der inneren Oberfläche des Kontaktloches gebildet. Ein erster Film aus einer Titanverbindung wird darauf gebildet. Dann wird Wolfram in dem Kontaktloch vergraben, wobei der erste Titanfilm und der erste Film aus einer Titanverbin­ dung dazwischen vorgesehen werden, so daß ein Wolframstopfen gebildet wird. Dann wird ein zweiter Titanfilm auf dem Wolfram­ stopfen und dem ersten Film aus einer Titanverbindung gebildet. Ein zweiter Film aus einer Titanverbindung wird darauf gebil­ det. Eine zweite Aluminiumverbindung wird auf dem zweiten Film aus einer Titanverbindung gebildet.
Bevorzugt ist die Titanverbindung Titannitrid.
Gemäß einer bevorzugten Ausführungsform des Verfahrens wird nach dem Öffnen des Kontaktloches Sputterätzen unter Benutzung von Argonionen ausgeführt. Es wird ausgeführt zum Erzielen eines stabilen Kontaktwiderstandes, in dem eine veränderte Schicht von Aluminium entfernt wird, die auf der Bodenober­ fläche des Kontaktloches erzeugt worden war.
Sputtern wird zum Bilden des ersten Titanfilmes und des zweiten Titanfilmes benutzt. Ein reaktives Sputterverfahren wird in einer Atmosphäre aus Argon und Stickstoff ausgeführt, in dem ein Titantarget benutzt wird. Dadurch wird der erste Film aus einer Titanverbindung und der zweite Film aus einer Titanver­ bindung gebildet.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 eine Querschnittsansicht, die die Struktur einer Halbleitereinrichtung mit einer Vielschichtverbin­ dungsstruktur zeigt;
Fig. 2A, 2B, 2C, 2D, 2E, 2F u. 2G Schnittansichten, die aufeinaderfolgend ein Her­ stellungsverfahren für die Halbleitereinrichtung nach Fig. 1 zeigen;
Fig. 3A u. 3B Querschnittsansichten zum Erläutern der Probleme, die während des Sputterätzens durch Argonionen in dem Teil auftreten, in dem das Dimensionsver­ hältnis des Kontaktloches 1 oder mehr ist, wobei der Fall, in dem das Dimensionsverhältnis 1 oder kleiner ist (Fig. 3A), mit dem Fall verglichen wird, in dem das Dimensionsverhältnis 1 oder mehr ist (Fig. 3B);
Fig. 3G eine Querschnittsansicht, die einen Fall zeigt, bei dem es verbleibende Teilchen auf der Boden­ oberfläche des Kontaktloches gibt und das Dimen­ sionsverhältnis des Kontaktloches 1 oder größer ist;
Fig. 4 eine Querschnittsansicht, die eine erfindungsge­ mäße Ausführungsform der Halbleitereinrichtung zeigt;
Fig. 5A, 5B, 5C, 5D, 5E, 5F, 5G, 5H, 5I u. 5J Querschnittsansichten, die aufeinanderfolgend das Herstellungsverfahren der in Fig. 4 gezeigten Halbleitereinrichtung darstellen;
Fig. 6A u. 6B Querschnittsansichten, die vergrößerte Ansichten der Umgebung des Kontaktloches darstellen zum er­ läutern von Effekten einer Wärmebehandlung, die nach dem Bemustern von dem ersten Titanfilm bis zu der zweiten Verbindungsschicht in ein Verbin­ dungsmuster ausgeführt worden ist;
Fig. 7 eine Querschnittsansicht, die eine vergrößerte An­ sicht der Umgebung des Kontaktloches zum Erläutern der Funktion des Siliziums zeigt, mit dem die erste Aluminiumverbindung dotiert ist;
Fig. 8 eine Querschnittsansicht, die eine Struktur dar­ stellt, bei der die Halbleitereinrichtung auf einen statischen RAM angewendet ist.
Wie in Fig. 4 gezeigt ist, enthält die erfindungsgemäße Halbleitereinrichtung ein DRAM-Element (geschichtete Zelle) 2, die auf der Oberfläche eines Siliziumhalbleitersubstrats 1 gebildet ist, und einen auf dem DRAM-Element 2 abgeschiedenen Isolierfilm 3. Eine erste Aluminiumverbindung bzw. Aluminium­ zwischenverbindung 4 ist auf dem Isolierfilm 3 gebildet, und ein Zwischenisolierfilm 5 ist auf der ersten Aluminiumverbin­ dung 4 abgeschieden. Ein Kontaktloch 6 ist in dem Zwischeniso­ lierfilm 5 auf der ersten Aluminiumverbindung 4 geöffnet. Ein erster Titanfilm 101 ist auf der inneren Oberfläche des Kon­ taktloches 6 und auf dem Zwischenisolierfilm 5 in dessen Nach­ barschaft gebildet. Ein erster Titannitridfilm 102 ist auf dem ersten Titanfilm 101 abgeschieden. Ein Wolframstopfen 103, der das Kontaktloch 6 ausfüllt, ist auf dem ersten Titannitridfilm 102 abgeschieden. Ein zweiter Titanfilm 104 ist auf dem ersten Titannitridfilm 102 und dem vergrabenen Wolframstopfen 103 ab­ geschieden. Ein zweiter Titannitridfilm 105 ist auf dem zweiten Titanfilm 104 abgeschieden. Eine zweite Aluminiumverbindung bzw. -verbindungsschicht 106, die aus einem Aluminiumlegierungsfilm gebildet ist, ist auf dem zweiten Titannitridfilm 105 gebildet. Ein Schutzisolierfilm 8 ist zum Schützen der zweiten Aluminium­ verbindung 106 und des offenliegenden Zwischenisolierfilmes 5 vor der äußeren Umgebung abgeschieden. Eine Metallverbindungs- (TiAl3)-Schicht 206 ist an der Schnittstelle bzw. dem Übergang zwischen dem ersten Titanfilm 106 und der ersten Aluminium­ verbindung 4 durch Reaktion gebildet. Im folgenden wird das Verfahren zum Bilden der ersten Schicht eines Titanfilmes 101 bis zu der zweiten Aluminiumverbindung 106 in der in Fig. 4 gezeigten Halbleitereinrichtung unter Bezugnahme auf die Fig. 5A bis 5J im einzelnen beschrieben.
Zuerst wird ein Zwischenisolierfilm 5 vorgesehen. Dann wird ein Kontaktloch 6 wie in Fig. 2D gezeigt, gebildet. Sputterätzen wird unter Benutzung von Ar-Ionen zum Entfernen einer veränder­ ten Schicht aus Aluminium 201 und zum Erzielen eines stabilen Kontaktlochwiderstandes ausgeführt (Fig. 5A).
Wenn jedoch nur das Sputterätzen unter Benutzung von Ar-Ionen 202 im Falle eines Kontaktloches 6 auf dem Submicronpegel durchgeführt wird, bei dem das Dimensionsverhältnis 1 über­ schreitet, haften die Partikel eines Fluorids oder Oxids von Aluminium, die durch die Ar-Ionen gesputtert sind, wieder an der Oberfläche des Kontaktloches an, wie oben beschrieben wurde, so daß einige verbleibende Teilchen 204 auf der äußer­ sten Oberfläche (Schnittstelle) 205 der ersten Aluminiumver­ bindung 4 in dem Kontaktloch 6 verbleiben, wie oben beschrie­ ben ist (Fig. 5B).
Somit wird ein erster Titanfilm 101 mit einer Dicke in dem Bereich von ungefähr 50 Å bis ungefähr 150 Å suczessive auf der gesamten Oberfläche in einem Vakuum durch ein Sputteringverfah­ ren zum Zersetzen verbleibender Teilchen 204 durch eine später zu beschreibende Funktion abgeschieden und zum Bilden einer Zwischenmetallverbindung durch Reaktion mit der unteren Schicht der Aluminiumverbindung 4 (Fig. 5C).
Dann wird ein erster Titannitridfilm 102 mit einer Dicke in dem Bereich von ungefähr 500 Å bis ungefähr 1000 Å auf dem ersten Titanfilm 101 abgeschieden (Fig. 5D). Ein reaktives Sputter­ verfahren, bei dem Sputtern in einer Ar + N2-Atmosphäre unter Benutzung eines Ti-Targets ausgeführt wird, wird allgemein als das Verfahren zum Abscheiden benutzt.
Der erste Titannitridfilm 102 hat die Funktion zu verhindern, daß der erste Titanfilm 101, der in Kontakt mit der ersten Alu­ miniumverbindung 4 steht, mit dem Wolframstopfen 103 reagiert, wie später beschrieben wird, und zwar vor einer Wärmebehandlung in dem Kontaktloch 6, wie später beschrieben wird.
Dann wird ein Wolframfilm 500 auf der gesamten Oberfläche des Wavers durch ein chemisches Dampfabscheideverfahren (im folgen­ den als CVD-Verfahren bezeichnet) in einer Atmosphäre bei einer Temperatur in den Bereich von 300°C bis 500°C gebildet (Fig. 5E). Ein repräsentatives Bildungsverfahren eines Wolfram­ filmes unter Benutzung eines CFVD-Verfahrens wird durch die fol­ genden chemischen Formeln bezeichnet:
2WF6+3SiH4→2W+3SiH4↑+6H2 (SiH4-Reduktion),
WF6+3H2→W+6HF (H2-Reduktions-Verfahren).
Das Verfahren zum Bilden eines Wolframfilmes durch ein CVD-Ver­ fahren ist durch eine extrem gute Stufenbedeckung im Vergleich zu dem Sputterverfahren gekennzeichnet. Dadurch wird das Kon­ taktloch 6 mit einem kleinen Durchmesser und einem großen Di­ mensionsverhältnis vollständig durch den Wolframfilm begraben.
Dann wird die durch das CVD-Verfahren gebildete gesamte Ober­ fläche des Wolframfilmes 500 unter Benutzung von SF oder ähnli­ chem zum Entfernen des Wolframfilmes zurückgeätzt, wodurch ein Wolframstopfen 103, der in dem Kontaktloch 6 vergraben ist, zu­ rückbleibt (Fig. 5F).
Dann wird wiederum eine zweite Schicht eines Titanfilmes 104 mit einer Dicke in dem Bereich ungefähr 50 Å bis ungefähr 150 Å über der gesamten Oberfläche durch ein Sputterverfahren abge­ schieden (Fig. 5G). Die zweite Schicht aus dem Titanfilm 104 dient dazu, daß verhindert wird, das Fluor, das auf dem Wolframstopfen 103 verbleiben kann, mit der späteren beschrie­ benen zweiten Aluminiumverbindung bei der später beschriebenen Wärmebehandlung reagiert. Sie trägt weiter dazu bei, eine Er­ höhung des Kontaktlochwiderstandes in dem Kontakt zwischen der ersten Aluminiumverbindung 4 und der zweiten Aluminiumverbin­ dung 100 zu verhindern, sie verhindert ebenfalls eine totale Fehlfunktion.
Dann wird ein zweiter Titannitridfilm 105 mit einer Dicke in dem Bereich von ungefähr 500 Å bis ungefähr 1000 Å auf dem zweiten Titanfilm 104 abgeschieden (Fig. 5H). Das Verfahren zum Abscheiden ist das gleiche, wie es im Falle der ersten Schicht des Titannitridfilmes 102 verwendet worden ist.
Der zweite Titannitridfilm 105 hat ebenfalls eine Funktion des Verhinderns, das die zweite Aluminiumverbindung 106 und der zweite Titanfilm 104 miteinander in dem Kontaktloch 6 reagieren.
Dann wird z. B. ein Al-Si-Cu-Film sukzessiv durch ein Sputter­ verfahren abgeschieden, der die zweite Aluminiumverbindung 106 wird. Die leitende Verbindung 100 mit einer Fünfschichtstruktur einschließlich eines ersten Titanfilmes 101, eines ersten Ti­ tannitridfilmes 102, eines zweiten Titanfilmes 104, eines zwei­ ten Titannitridfilmes 105 und einer zweiten Aluminiumverbin­ dungsschicht 106 wird in das gewünschte Verbindungsmuster durch ein photolithographisches Verfahren oder ein Ätzverfahren be­ mustert wie im Falle der ersten Aluminiumverbindungsschicht 4.
Dann wird eine Wärmebehandlung bei einer Temperatur in dem Be­ reich von 300°C bis 450°C während ungefähr 15 bis ungefähr 60 Minuten ausgeführt, so daß sich die verbleibenden Teilchen 204 an der Übergangsschicht 205 der ersten Aluminiumverbindung 4 in dem Kontaktloch 6 durch die Funktion des ersten Titanfil­ mes 101 zersetzen, und zum Bewirken, daß die erste Aluminium­ verbindung 4 mit dem ersten Titanfilm 101 zum Bilden einer intermetallischen Verbindungsschicht TiAl3 206 reagieren und zum Beschleunigen der Durchmischung an der Übergangsfläche der ersten Aluminiumverbindung 4 und der zweiten Aluminiumverbin­ dung 100. Der zweite Titanfilm 104 entfernt Fluor, das evtl. auf dem Wolframstopfen 103 gebildet sein kann (Fig. 5I).
Schließlich wird ein Schutzisolierfilm 8 aus einem Silizium­ oxidfilm, einem Siliziumnitridfilm oder ähnlichem auf der zwei­ ten Aluminiumverbindung 106 durch ein CVD-Verfahren zum Schüt­ zen der Halbleiterelemente und der Verbindungen vor Feuchtig­ keit oder ähnlichem abgeschieden, die von außen eindringen könnten (Fig. 5J).
Im folgenden werden die Effekte der Wärmebehandlung nach dem oben beschriebenen Bemustern unter Bezugnahme auf die Fig. 6A, 6B im einzelnen beschrieben.
Der erste Titanfilm 101 weist eine starke Bindungskraft zum Binden von Fluor oder Sauerstoff auf, die in der veränderten Schicht aus Aluminium 201 enthalten sind (siehe Fig. 5A) und bildet Fluorid oder Oxid des Titans leicht bei einer Wärmebe­ handlung bei einer Temperatur in dem Bereich von 300°C bis 450°C. Wenn daher die Wärmebehandlung unter den oben beschriebenen Bedingungen ausgeführt wird, werden die verblei­ benden Teilchen 204 unter dem ersten Titanfilm 101, wie in Fig. 6A ist, als Oxid oder Fluorid des Titans aufgenommen und zersetzt. Wenn weiterhin, wie in Fig. 6B gezeigt ist, die erste Aluminiumverbindung und der erste Titanfilm 101 mitein­ ander reagieren durch die Wärmebehandlung zum Bilden einer in­ termetallischen Verbindungsschicht 206 aus Ti-Al3, weist diese eine Funktion zur Beschleunigung der Durchmischung an der Über­ gangsschicht 205 auf. Fluor auf dem Wolframstopfen 103 wird ebenfalls durch den zweiten Titanfilm 104 auf die gleiche Weise entfernt.
Es gibt einen optimalen Wert der Dicke des ersten Titanfilms 105, wie im folgenden beschrieben wird. Wie in Fig. 7 gezeigt ist, ist die erste Aluminiumverbindung 4 normalerweise mit Si­ lizium 207 mit ungefähr einem Gewichtsprozent bis ungefähr zwei Gewichtsprozent dotiert. Sie ist zum Verhindern des Übergangs­ leckens in einem Teil 308 des Kontaktloches mit dem Silizium­ halbleitersubstrat dotiert, da ihre Funktion als eine Barriere gegen Silizium oder Aluminium nicht vollständig ist, selbst wenn ein Titannitridfilm mit einem hohen Widerstand in dem Be­ reich von ungefähr 400 µΩ·cm bis 2000 µΩ·cm als Barrieren­ metallfilm 310 der ersten Aluminiumverbindung 4 benutzt wird.
Wenn die oben beschriebene Wärmebehandlung dann ausgeführt wird, reagiert der erste Titanfilm 101 mit der ersten Alumi­ niumverbindung 4 zum Bilden der intermetallischen Verbindungs­ schicht 206 aus TiAl3 oder ähnliches, wie oben beschrieben wurde, und der erste Titanfilm 101 reagiert ebenfalls mit Si­ lizium 207 zum Bilden von TiSi2 208.
Wenn daher die Dicke des ersten Titanfilmes 101 zu groß ist, wird verursacht, daß die Konzentration des Siliziums 207 in der ersten Aluminiumverbindung gesenkt wird, und ein Leckstrom an dem Übergang wird in dem Kontaktteil 308 erzeugt.
Wenn auf der anderen Seite die Dicke des ersten Titanfilmes 101 zu klein ist, wird die Funktion des Zersetzens der verbleibenden Teilchen 204 an dem Übergang 205 und des Bildens der interme­ tallischen Verbindungsschicht 206 aus TiAl3 an dem Übergang 205 zum Beschleunigen des Durchmischens, wie es in Fig. 3A gezeigt ist, unzureichend.
Aus diesen Gründen wurde gefunden, daß es eine obere Grenze und eine untere Grenze für die Dicke des ersten Titanfilmes 101 gibt, und gemäß Experimenten wurde eine wünschenswerte Dicke in dem Bereich von ungefähr 50 Å bis ungefähr 150 Å abgeleitet.
Als nächstes werden die Funktionen des ersten Titannitridfilmes 102 beschrieben. Wenn es keinen ersten Titannitridfilm 102 gibt, reagiert der erste Titanfilm 101 mit der oberen Schicht des Wolframstopfens 103, bevor er mit der ersten Aluminiumver­ bindung 4 reagiert. Daher dient der erste Titanfilm 104 nicht zum Zersetzen verbleibender Teilchen 204 ausreichend an dem Übergang 205 oder zum Reagieren mit der unteren Schicht der Aluminiumverbindung 4 zum Bilden einer intermetallischen Ver­ bindung.
Wenn andererseits der erste Titannitridfilm 102 mit einer klei­ nen Reaktivität zum Reagieren mit Wolfram auf dem ersten Titan­ film 101 vorgesehen ist, wird der erste Titanfilm 101 darin ge­ hindert, mit dem Wolframstopfen 103 zu reagieren, so daß es möglich ist, die verbleibenden Teilchen 204 zu zersetzen und das Durchmischen an dem Übergang 205 ausreichend durch die Wär­ mebehandlung zum Bilden des Wolframstopfens 103 auszuführen.
Folglich ist es bevorzugt, daß die Reaktivität des ersten Titannitridfilmes 102 zum Reagieren mit dem Wolframstopfen 103 klein ist, so daß ein Titannitridfilm mit einem kleinen Wider­ stand in dem Bereich von ungefähr 250 µΩ·cm bis ungefähr 400 µΩ·cm zum Verhindern des Ansteigens des Kontaktlochwider­ standes soweit wie möglich benutzt wird. Die Bedingungen zum Bilden eines Filmes zum Erzielen eines Filmes mit einem derartigen Widerstand verringern fremde Materialien, die während der Bildung des Filmes daran anhaften.
Im allgemeinen ist es für den Titannitridfilm 310, der als Barrierenmetallfilm in dem Kontaktteil mit dem Si-Substrat be­ nutzt wird, nötig, eine Funktion einer Barriere gegen Silizium und Aluminium aufzuweisen, so daß ein Film mit einem hohen Wi­ derstand in dem Bereich von ungefähr 400 µΩ·cm bis ungefähr 2000 µΩ·cm benutzt wird. Wenn jedoch ein solcher Film in dem Kontaktloch 6 benutzt wird, wird der Kontaktlochwiderstand um einige Faktoren höher als der Kontaktlochwiderstand zuvor war. Wie oben beschrieben worden ist, wird der erste Titannitridfilm 102 in dem Kontaktloch 6 dafür benutzt, daß der erste Titanfilm 101 daran gehindert wird, mit dem Wolframstopfen 103 zu reagieren, und seine Funktion als Barriere gegen das Aluminium ist nicht so notwendig. Daher ist es möglich, einen Film mit einem kleinen Widerstand in dem Bereich von ungefähr 250 µΩ·cm bis ungefähr 400 µΩ·cm zu benutzen und als Resultat die Steige­ rung des Kontaktlochwiderstandes auf 50% oder weniger zu be­ grenzen, wobei diese Steigerung in der Praxis keine Probleme aufwirft. Aus den gleichen Gründen wird ebenfalls ein Film mit einem kleinen Widerstand in dem Bereich von 250 µΩ·cm bis unge­ fähr 400 µΩ·cm als zweiter Titannitridfilm 104 benutzt.
Es ist wünschenswert, daß die Dicke des ersten Titannitridfil­ mes 102 in dem Bereich von ungefähr 500 ΩA bis ungefähr 1000 Å ist, damit verhindert wird, daß der erste Titanfilm 101 mit dem Wolframstopfen 103 reagiert, und damit ebenfalls verhindert wird, daß der Anstieg des Kontaktlochwiderstandes zu groß wird, so daß in der Praxis keine Probleme auftreten. Es ist ebenfalls wünschenswert, daß die Dicke des zweiten Titannitridfilmes 105 in dem Bereich von ungefähr 500 Å bis 1000 Å liegt, damit ver­ hindert wird, daß der zweite Titanfilm 104 mit der zweiten Alu­ miniumverbindung 106 in dem oberen Teil reagiert, und damit ebenfalls der Anstieg des Kontaktlochwiderstandes auf eine Höhe begrenzt wird, die in der Praxis keine Probleme aufwirft.
Während die Beschreibung für einen Fall angegeben worden ist, in dem der zweite Titannitridfilm 105 auf dem zweiten Titanfilm 104 vorgesehen ist, damit verhindert wird, daß der zweite Titanfilm 104 mit dem Aluminiumlegierungsfilm 106 in der zwei­ ten Aluminiumverbindung 100 in der obigen Ausführungsform rea­ giert, können die gleichen Effekte auch erzielt werden, wenn es sich um einen anderen Titanverbindungsfilm wie ein Titanoxid­ film oder ein Titanoxinitridfilm oder ähnliches handelt, der die gleiche Funktion des Verhinderns aufweist, daß der zweite Titanfilm 104 mit dem Aluminiumlegierungsfilm 106 in der zwei­ ten Aluminiumverbindung 100 reagiert.
Diese Filme können durch ein reaktives Sputterverfahren im Falle dieser Ausführungsform abgeschieden werden. Insbesondere kann der Film durch Sputtern abgeschieden werden, indem ein Titan-Target in einer Ar+O2-Atmosphäre benutzt wird, wenn ein Titanoxidfilm abzuscheiden ist, und er kann in einer Ar+O2+N2- Atmosphäre für den Fall benutzt werden, in dem ein Titanoxini­ tridfilm abzuscheiden ist.
Während die Beschreibung für den Fall angegeben worden ist, in dem ein Wolframstopfen bzw. eine Wolframfüllung durch ein CVD- Verfahren zu bilden ist, damit die Bedeckung des Aluminiums in dem Kontaktloch verbessert wird, können die gleichen Effekte auch erzielt werden, indem durch das CVD-Verfahren ein anderes Metall abgeschieden wird, nämlich Wolframsilizid, Molybden, Aluminium oder ähnliches.
Während eine Zweischichtaluminiumverbindungsstruktur in der oben beschriebenen Ausführungsform beschrieben worden ist, kön­ nen die gleiche Effekte auch erzielt werden, wenn eine Viel­ schichtaluminiumverbindungsstruktur mit 3 Schichten oder mehr für die Halbleitereinrichtung eingesetzt werden.
Während in der obigen Ausführungsform ein Fall beschrieben worden ist, bei dem die Erfindung auf eine Halbleitereinrich­ tung mit einem DRAM-Element angewendet worden ist, das auf der Oberfläche eines Halbleitersubstrates gebildet ist, können die gleichen Effekte auch erzielt werden, wenn sie auf eine andere Halbleitereinrichtung mit einer Vielschichtaluminiumstruktur angewendet wird.
Zum Beispiel ist eine Ausführungsform in Fig. 8 dargestellt, bei der eine Vielschichtaluminiumverbindungsstruktur auf eine Halbleitereinrichtung mit einem SRAM-(Static Random Access Memory - statischer Direktzugriffsspeicher) Element angewendet wird, der auf der Oberfläche eines Halbleitersubstrates gebil­ det ist.
Die Halbleitereinrichtung der in Fig. 8 gezeigten Ausführungs­ form weist ein SRAM-Element 410 auf (Doppelwannen-CMOS-(komple­ mentärer Metalloxidhalbleiter)Struktur), das auf der Oberfläche eines Siliziumhalbleitersubstrates 1 gebildet ist. Das SRAM- Element enthält einen p-Wannenbereich 411, einen n-Wannenbe­ reich 412, einen Elementtrennoxidfilm 413, eine Gateelektrode 414, eine diffundierte n-Dotierstoffschicht 415, eine diffun­ dierte p-Dotierstoffschicht 416, eine polykristalline Silizium­ verbindung 417 und ein Kontaktloch 418. Ein Isolierfilm 3 ist auf dem SRAM-Element 410 abgeschieden. Eine erste Aluminium­ verbindung 4 ist auf dem Isolierfilm 3 gebildet. Ein Zwischen­ isolierfilm 5 ist auf der ersten Aluminiumverbindung 4 abge­ schieden. Ein Kontaktloch 6 ist in dem Zwischenisolierfilm 5 auf der ersten Aluminiumverbindung 4 geöffnet. Ein erster Titanfilm 101 ist auf dem Zwischenisolierfilm 5 so gebildet, daß er in Kontakt mit der ersten Aluminiumverbindung 4 steht. Ein erster Titannitridfilm 102 ist darauf abgeschieden. Ein Wolframstopfen 103 ist in dem Kontaktloch 6 vergraben, so daß er auf dem ersten Titannitridfilm 102 ist. Ein zweiter Titan­ film 104 ist über dem Wolframstopfen 103 und dem ersten Titan­ nitridfilm 102 abgeschieden. Ein zweiter Titannitridfilm 105 ist weiter darauf abgeschieden. Eine zweite Aluminiumverbindung 106 eines Aluminiumfilmes oder eines Aluminiumlegierungs­ filmes ist auf dem zweiten Titannitridfilm 105 gebildet. Ein Schutzisolierfilm 8 ist auf der zweiten Aluminiumverbindung 106 und auf dem offenliegenden Zwischenisolierfilm 5 zum Schützen derselben vor der äußeren Umgebung abgeschieden. Eine Metall­ verbindungsschicht (TiAl3) 206 wird gebildet, indem eine Reak­ tion an dem Übergang zwischen dem ersten Titanfilm 101 und der ersten Aluminiumverbindung 4 verursacht wird.
Das auf der Oberfläche des Siliziumhalbleitersubstrates 1 ge­ bildete Element kann auch ein anderes Element als ein DRAM- Element oder SRAM-Element sein, daß eine andere Struktur auf­ weist. Es kann z. B. ein EPROM-(Erasable Programmable Read Only Memory) - löschbarer programmierbarer Nurlesespeicher)Element, ein EEPROM-(Electical Erasable Programmable ROM) - elektrisch löschbarer programmierbarer ROM) Element, ein Mikrocomputer­ schaltungselement, ein CMOS-Logik-Schaltungselement, ein Bi­ polartransistorelement oder ähnliches sein.
Wie oben beschrieben worden ist, übernimmt bei den Halbleiter­ einrichtungen der obigen Ausführungsformen der erste Titanfilm 101 die Teilchen des Fluorids oder Oxids von Aluminium auf, die während des Sputterätzens als Fluorid oder Oxid von Titan wieder anhaften, und zersetzt sie und bildet eine Metallver­ bindung TiAl3 zwischen der ersten Aluminiumverbindung 4 und sich selber, so daß der Übergang ausreichend reagiert zum Durchführen eines Durchmischens, und der erste Film 102 einer Titanverbindung unterstützt dies. Zusätzlich füllt der Wolfram­ stopfen 103 das Kontaktloch 6 so auf, daß die Bedeckung der zweiten Aluminiumverbindung 106, die darauf gebildet ist, ver­ bessert wird. Der zweite Titanfilm 104 entfernt Fluor, das während der Bildung des Wolframstopfens 103 erzeugt werden kann, auf die gleiche Weise wie in dem Fall des ersten Titanfilmes 103, und der zweite Film 102 aus einer Titanverbindung unter­ stützt dieses so, daß der Kontaktlochwiderstand stabil wird, selbst in dem Fall, indem das Kontaktloch 6 auf einem Submi­ cronniveau gebildet ist. Es ist möglich, daß Zuverlässigkeits­ niveau des Kontaktloches wie den Widerstand wie Elektromigra­ tion, den Widerstand gegen Streßmigration und ähnliches zu erhöhen und eine Halbleitereinrichtung hoher Qualität mit hoher Ausbeute zu erzielen.

Claims (16)

1. Halbleitereinrichtung mit einer Vielschichtverbindungs­ struktur mit:
  • - einer ersten Aluminiumverbindungsschicht (4);
  • - einem die erste Aluminiumverbindungsschicht (4) bedec­ kenden Zwischenisolierfilmen (5), der ein Kontaktloch (6) aufweist, dessen Bodenoberfläche und die Oberfläche der ersten Alu­ miniumverbindungsschicht (4) ist;
gekennzeichnet durch:
  • - einen auf den Zwischenisolierfilmen (5) und der inneren Oberfläche des Kontaktloches (6) gebildeten ersten Titan­ film (101);
  • - einen auf dem ersten Titanfilm (101) gebildeten ersten Film (102) einer Titanverbindung,
  • - einen in dem Kontaktloch (6) vergrabenen Wolframstopfen (103), wobei der erste Titanfilm (101) und der erste Film (102) einer Titanverbindung zwischen dem Wolframstopfen (103) und dem Kontaktloch (6) vorgesehen sind;
  • - einen auf dem Wolframstopfen (103) und dem ersten Film (102) einer Titanverbindung gebildeten zweiten Titanfilm (104);
  • - einen auf dem zweiten Titanfilmen (104) gebildeten zweiten Film (105) einer Titanverbindung und
  • - eine auf dem zweiten Film (5) einer Titanverbindung ge­ bildeten zweiten Aluminiumverbindungsschicht (106).
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß der erste Titanfilm (102) einer Titanverbindung Titannitrid enthält.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß der zweite Film (105) einer Titanverbin­ dung Titannitrid enthält.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß die Dicke des ersten Titanfilmes (101) bzw. die Dicke des zweiten Titanfilmes (104) in dem Bereich von 50 Å bis 150 Å liegen.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß die Dicke des ersten Filmes (102) bzw. die Dicke des zweiten Filmes (104) in dem Bereich von 500 Å bis 1000 Å liegen.
6. Verfahren zum Herstellen einer Halbleitereinrichtung mit einer Vielschichtverbindungsstruktur, mit den Schritten:
  • - Bilden einer ersten Aluminiumverbindungsschicht (4);
  • - Abscheiden eines Isolierfilmes zum Bedecken der ersten Aluminiumverbindungsschicht (4) zum Bilden eines Zwischenisolierfilmes (5);
  • - Öffnen eines Kontaktloches (6), dessen Bodenoberfläche die Oberfläche der ersten Aluminiumverbindungsschicht (4) darstellt, an einer vorbestimmten Position in dem Zwischenschichtisolierfilm (5);
gekennzeichnet durch die Schritte:
  • - Bilden eines ersten Titanfilmes (101) auf der Oberfläche des Zwischenisolierfilmes (5) und auf der inneren Ober­ fläche des Kontaktloches (6);
  • - Bilden eines ersten Filmes (102) einer Titanverbindung auf der Oberfläche des ersten Titanfilmes (101);
  • - Vergraben von Wolfram in dem Kontaktlocher (6), wobei der erste Titanfilm (101) und der erste Film einer Titanverbindung (102) dazwischen vorgesehen sind, so daß ein Wolframstopfen (103) gebildet wird;
  • - Bilden eines zweiten Titanfilmes (104) auf dem Wolframsto­ pfen (103) und dem ersten Film (102) einer Titanverbin­ dung;
  • - Bilden eines zweiten Filmes (105) einer Titanverbindung auf dem zweiten Titanfilm (104) und
  • - Bilden einer zweiten Aluminiumverbindungsschicht (106) auf dem zweiten Film (105) einer Titanverbindung.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß nach dem Schritt des Öffnens des Kontaktloches (6) und vor dem Schritt des Bildens des ersten Titanfilmes (101) der Schritt des Sputterätzens der inneren Oberfläche des Kontaktloches (6) unter Benutzung von Argonionen (202) ausgeführt wird.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Schritt des Bildens des ersten Titanfilmes (101) dadurch ausgeführt wird, indem Titan durch Sputtern abgeschieden wird.
9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekenn­ zeichnet, daß der Schritt des Bildens des ersten Filmes (102) durch ein reaktives Sputterverfahren in einer Atmos­ phäre von Argon und Stickstoff ausgeführt wird, indem ein Titantarget benutzt wird.
10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekenn­ zeichnet, daß der Schritt des Vergrabens des Wolframsto­ pfens (103) folgende Schritte aufweist:
  • - Abscheiden eines Wolframfilmes (500) auf der gesamten Oberfläche des ersten Filmes (102) durch ein CVD-Verfah­ ren und
  • - Zurückätzen der gesamten Oberfläche des Wolframfilmes (500), so daß der Wolframstopfen (103) in dem Kontakt­ loch (6) vergraben belassen wird.
11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch ge­ kennzeichnet, daß der Schritt des Bildens des zweiten Ti­ tanfilmes (104) durch Sputtern ausgeführt wird.
12. Verfahren nach einem der Ansprüche 6 bis 11, dadurch ge­ kennzeichnet, daß der Schritt des Bildens des zweiten Fil­ mes (105) durch ein reaktives Sputterverfahren in einer Atmosphäre aus Argon und Stickstoff ausgeführt wird, wo­ bei ein Titantarget benutzt wird.
13. Verfahren nach einem der Ansprüche 6 bis 12, dadurch ge­ kennzeichnet, daß der Schritt des Bildens der zweiten Alu­ miniumverbindungsschicht (106) durch Abscheiden eines Al- Si-Cu-Filmes durch Sputtern ausgeführt wird.
14. Verfahren nach einem der Ansprüche 6 bis 13, mit dem Schritt: Bemustern des ersten Titanfilmes (101), des ersten Filmes (102), des zweiten Titanfilmes (104), des zweiten Filmes (105) und der zweiten Aluminiumverbindungsschicht (106) durch Photolithographie und Ätzen zum Bilden des ge­ wünschten Verbindungsmusters.
DE4202294A 1991-01-30 1992-01-28 Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur und Herstellungsverfahren dafür Expired - Fee Related DE4202294C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3009547A JP2660359B2 (ja) 1991-01-30 1991-01-30 半導体装置

Publications (2)

Publication Number Publication Date
DE4202294A1 true DE4202294A1 (de) 1992-08-13
DE4202294C2 DE4202294C2 (de) 1994-06-16

Family

ID=11723304

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4202294A Expired - Fee Related DE4202294C2 (de) 1991-01-30 1992-01-28 Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur und Herstellungsverfahren dafür

Country Status (4)

Country Link
US (2) US5202579A (de)
JP (1) JP2660359B2 (de)
KR (1) KR960011863B1 (de)
DE (1) DE4202294C2 (de)

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
DE69225082T2 (de) * 1991-02-12 1998-08-20 Matsushita Electronics Corp Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
KR100214036B1 (ko) * 1991-02-19 1999-08-02 이데이 노부유끼 알루미늄계 배선형성방법
JP2655213B2 (ja) * 1991-10-14 1997-09-17 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
JPH05206139A (ja) * 1991-11-19 1993-08-13 Nec Corp 基板接続電極およびその製造方法
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
JP2808965B2 (ja) * 1992-02-19 1998-10-08 日本電気株式会社 半導体装置
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JP2773530B2 (ja) * 1992-04-15 1998-07-09 日本電気株式会社 半導体装置の製造方法
JP3093429B2 (ja) * 1992-04-28 2000-10-03 日本電気株式会社 半導体装置の製造方法
JPH06124948A (ja) * 1992-08-31 1994-05-06 Sony Corp 配線形成方法
JP2773578B2 (ja) * 1992-10-02 1998-07-09 日本電気株式会社 半導体装置の製造方法
JPH06151434A (ja) * 1992-11-10 1994-05-31 Sony Corp 金属配線およびその形成方法
KR960001176B1 (ko) * 1992-12-02 1996-01-19 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5380401A (en) * 1993-01-14 1995-01-10 Micron Technology, Inc. Method to remove fluorine residues from bond pads
US5434451A (en) * 1993-01-19 1995-07-18 International Business Machines Corporation Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines
US5375083A (en) * 1993-02-04 1994-12-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit including a substrate having a memory cell array surrounded by a well structure
JP3240725B2 (ja) * 1993-02-15 2001-12-25 ソニー株式会社 配線構造とその製法
US5358901A (en) * 1993-03-01 1994-10-25 Motorola, Inc. Process for forming an intermetallic layer
JP3216345B2 (ja) * 1993-04-06 2001-10-09 ソニー株式会社 半導体装置及びその作製方法
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
US5350711A (en) * 1993-06-25 1994-09-27 Hall John H Method of fabricating high temperature refractory metal nitride contact and interconnect structure
US5528081A (en) * 1993-06-25 1996-06-18 Hall; John H. High temperature refractory metal contact in silicon integrated circuits
JP2596331B2 (ja) * 1993-09-08 1997-04-02 日本電気株式会社 半導体装置およびその製造方法
US5360995A (en) * 1993-09-14 1994-11-01 Texas Instruments Incorporated Buffered capped interconnect for a semiconductor device
JPH07130852A (ja) * 1993-11-02 1995-05-19 Sony Corp 金属配線材料の形成方法
KR0126801B1 (ko) * 1993-12-22 1998-04-02 김광호 반도체 장치의 배선 형성방법
US5442235A (en) * 1993-12-23 1995-08-15 Motorola Inc. Semiconductor device having an improved metal interconnect structure
US5817574A (en) * 1993-12-29 1998-10-06 Intel Corporation Method of forming a high surface area interconnection structure
US5594278A (en) * 1994-04-22 1997-01-14 Nippon Steel Corporation Semiconductor device having a via hole with an aspect ratio of not less than four, and interconnections therein
DE19515564B4 (de) * 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
US5364817A (en) * 1994-05-05 1994-11-15 United Microelectronics Corporation Tungsten-plug process
JP3104534B2 (ja) * 1994-06-27 2000-10-30 ヤマハ株式会社 半導体装置とその製法
JP3500707B2 (ja) * 1994-06-28 2004-02-23 ソニー株式会社 接続構造の形成方法、及び接続構造の設計方法
JP3599199B2 (ja) * 1994-08-31 2004-12-08 富士通株式会社 多層配線を有する半導体装置の製造方法
US5640032A (en) * 1994-09-09 1997-06-17 Nippon Steel Corporation Non-volatile semiconductor memory device with improved rewrite speed
JPH08107087A (ja) * 1994-10-06 1996-04-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5470790A (en) * 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication
US5512514A (en) * 1994-11-08 1996-04-30 Spider Systems, Inc. Self-aligned via and contact interconnect manufacturing method
DE69533823D1 (de) * 1994-12-29 2005-01-05 St Microelectronics Inc Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf
US5599739A (en) * 1994-12-30 1997-02-04 Lucent Technologies Inc. Barrier layer treatments for tungsten plug
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
US5625231A (en) * 1995-03-10 1997-04-29 Advanced Micro Devices, Inc. Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology
EP0735586B1 (de) * 1995-03-28 2002-12-11 Texas Instruments Incorporated Halbleiterstrukturen
KR0165813B1 (ko) * 1995-04-12 1999-02-01 문정환 접속홀의 플러그 형성 방법
JPH0955440A (ja) * 1995-08-17 1997-02-25 Sony Corp 半導体装置及び半導体装置の製造方法
US5518959A (en) * 1995-08-24 1996-05-21 Taiwan Semiconductor Manufacturing Company Method for selectively depositing silicon oxide spacer layers
US5856707A (en) * 1995-09-11 1999-01-05 Stmicroelectronics, Inc. Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed
US5747879A (en) * 1995-09-29 1998-05-05 Intel Corporation Interface between titanium and aluminum-alloy in metal stack for integrated circuit
GB2307341B (en) * 1995-11-15 2000-06-14 Hyundai Electronics Ind Method of forming a tungsten plug of a semiconductor device
TW319891B (en) * 1996-02-02 1997-11-11 Taiwan Semiconductor Mfg Method for improved aluminium-copper deposition and robust via contact resistance
US5994220A (en) * 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US5622894A (en) * 1996-03-15 1997-04-22 Taiwan Semiconductor Manufacturing Company Ltd Process to minimize a seam in tungsten filled contact holes
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US5693561A (en) * 1996-05-14 1997-12-02 Lucent Technologies Inc. Method of integrated circuit fabrication including a step of depositing tungsten
US5677237A (en) * 1996-06-21 1997-10-14 Taiwan Semiconductor Manufacturing Company Ltd. Process for removing seams in tungsten plugs
JP2800788B2 (ja) * 1996-06-27 1998-09-21 日本電気株式会社 半導体装置の製造方法
KR100225946B1 (ko) * 1996-06-27 1999-10-15 김영환 반도체 소자의 금속 배선 형성방법
US5956612A (en) * 1996-08-09 1999-09-21 Micron Technology, Inc. Trench/hole fill processes for semiconductor fabrication
TW366585B (en) * 1996-08-17 1999-08-11 United Microelectronics Corp Manufacturing method of low-temperature epitaxy titanium silicide
JP3751392B2 (ja) * 1996-12-27 2006-03-01 長野計器株式会社 半導体素子の電極構造およびその製造方法
US5688718A (en) * 1997-02-03 1997-11-18 Taiwan Semiconductor Manufacturing Company Ltd Method of CVD TiN barrier layer integration
US6096637A (en) * 1997-02-25 2000-08-01 Compaq Computer Corporation Electromigration-resistant via structure
US6268661B1 (en) * 1999-08-31 2001-07-31 Nec Corporation Semiconductor device and method of its fabrication
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US5998296A (en) * 1997-04-16 1999-12-07 Texas Instruments Incorporated Method of forming contacts and vias in semiconductor
US6395629B1 (en) * 1997-04-16 2002-05-28 Stmicroelectronics, Inc. Interconnect method and structure for semiconductor devices
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
SE520173C2 (sv) * 1997-04-29 2003-06-03 Ericsson Telefon Ab L M Förfarande för tillverkning av en kondensator i en integrerad krets
EP0883172A1 (de) * 1997-06-03 1998-12-09 Nec Corporation Herstellungsverfahren für eine Kontaktstruktur mit einer Titan/Titannitrid-Barriereschicht
KR100241506B1 (ko) * 1997-06-23 2000-03-02 김영환 반도체 소자의 금속 배선 형성 방법
JP3456391B2 (ja) * 1997-07-03 2003-10-14 セイコーエプソン株式会社 半導体装置の製造方法
US5976976A (en) 1997-08-21 1999-11-02 Micron Technology, Inc. Method of forming titanium silicide and titanium by chemical vapor deposition
US5969425A (en) * 1997-09-05 1999-10-19 Advanced Micro Devices, Inc. Borderless vias with CVD barrier layer
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
US6143362A (en) * 1998-02-25 2000-11-07 Micron Technology, Inc. Chemical vapor deposition of titanium
KR100279300B1 (ko) * 1998-05-11 2001-02-01 윤종용 금속 배선 연결 방법
KR100484253B1 (ko) * 1998-06-27 2005-07-07 주식회사 하이닉스반도체 반도체 장치의 타이타늄막 형성방법
KR100267106B1 (ko) * 1998-09-03 2000-10-02 윤종용 반도체 소자의 다층 배선 형성방법
JP3528665B2 (ja) 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
US6169010B1 (en) * 1999-01-26 2001-01-02 Lucent Technologies Inc. Method for making integrated circuit capacitor including anchored plug
JP3277909B2 (ja) * 1999-02-08 2002-04-22 日本電気株式会社 半導体装置及びその製造方法
JP3206658B2 (ja) * 1999-02-23 2001-09-10 日本電気株式会社 半導体装置の製造方法
US6150261A (en) * 1999-05-25 2000-11-21 United Microelectronics Corp. Method of fabricating semiconductor device for preventing antenna effect
US6833623B2 (en) * 1999-08-11 2004-12-21 Micron Technology, Inc. Enhanced barrier liner formation for via
JP2001060590A (ja) * 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
US6365970B1 (en) * 1999-12-10 2002-04-02 Silicon Integrated Systems Corporation Bond pad structure and its method of fabricating
JP3449333B2 (ja) 2000-03-27 2003-09-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3480416B2 (ja) 2000-03-27 2003-12-22 セイコーエプソン株式会社 半導体装置
US6624515B1 (en) * 2002-03-11 2003-09-23 Micron Technology, Inc. Microelectronic die including low RC under-layer interconnects
US6977437B2 (en) * 2003-03-11 2005-12-20 Texas Instruments Incorporated Method for forming a void free via
KR100555514B1 (ko) * 2003-08-22 2006-03-03 삼성전자주식회사 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법
US7170176B2 (en) 2003-11-04 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4764606B2 (ja) * 2004-03-04 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7956672B2 (en) * 2004-03-30 2011-06-07 Ricoh Company, Ltd. Reference voltage generating circuit
US20060099800A1 (en) * 2004-11-09 2006-05-11 Chintamani Palsule Method for fabricating low leakage interconnect layers in integrated circuits
KR100705397B1 (ko) * 2005-07-13 2007-04-10 삼성전자주식회사 저 저항의 텅스텐막 형성 방법
KR100799119B1 (ko) * 2005-08-29 2008-01-29 주식회사 하이닉스반도체 반도체메모리소자 제조 방법
US7645705B2 (en) * 2005-12-29 2010-01-12 Dongbu Hitek Co., Ltd. Method of fabricating a semiconductor device having a pre metal dielectric liner
US20080090399A1 (en) * 2006-10-17 2008-04-17 Malik Shamim M Electrode for implantable device
EP2143141A4 (de) 2007-04-18 2011-04-13 Invisage Technologies Inc Materialsysteme und verfahren für optoelektronische anordnungen
US20100044676A1 (en) 2008-04-18 2010-02-25 Invisage Technologies, Inc. Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals
US8525287B2 (en) 2007-04-18 2013-09-03 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
US20090032958A1 (en) * 2007-08-03 2009-02-05 Micron Technology, Inc. Intermetallic conductors
US8203195B2 (en) 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
US8916947B2 (en) 2010-06-08 2014-12-23 Invisage Technologies, Inc. Photodetector comprising a pinned photodiode that is formed by an optically sensitive layer and a silicon diode
US8841733B2 (en) * 2011-05-17 2014-09-23 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US9543248B2 (en) * 2015-01-21 2017-01-10 Qualcomm Incorporated Integrated circuit devices and methods
US9870987B2 (en) * 2016-02-29 2018-01-16 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
CN108735741B (zh) 2017-04-13 2020-10-09 联华电子股份有限公司 存储器元件中的存储点接触结构与其制作方法
US11183455B2 (en) * 2020-04-15 2021-11-23 International Business Machines Corporation Interconnects with enlarged contact area

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414781A1 (de) * 1983-04-25 1984-10-25 Mitsubishi Denki K.K., Tokio/Tokyo Vielschicht-verbindungsstruktur einer halbleitereinrichtung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPS6466955A (en) * 1987-09-07 1989-03-13 Nec Corp Semiconductor integrated circuit
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
JPH0254524A (ja) * 1988-08-17 1990-02-23 Sony Corp 半導体装置の製造方法
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
DE68926656T2 (de) * 1988-11-21 1996-11-28 Toshiba Kawasaki Kk Verfahren zum Herstellen eines Halbleiterbauelementes
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414781A1 (de) * 1983-04-25 1984-10-25 Mitsubishi Denki K.K., Tokio/Tokyo Vielschicht-verbindungsstruktur einer halbleitereinrichtung

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
B. GOROWITZ, R.H. WILSON, T.B. GORCZYCA: Recent Trends in LPCVD and PECVD *
H. TOMIOKA, S. TANABE, K. MIZUKAMI: A New Relia- bility Problem Associated with Ar Ion Sputter Cleaning of Interconnect Vias *
in: IEEE/IRRS, 1989, S. 53-58 *
M. ABE, Y. MASE, T. KATSURA, O. HIRATA, T. YAMAMOTO, S. KOGUCHI: High Performance Multilevel Interconnection System with Stacked Interlayer Dielectrics by Plasma CVD and Bias Sputtering, in: VMIC Conference, 1989, S. 404-410 *
Solid State Technology Oktober 1987, S. 97 bis 103 *
T. NISHIDA, M. SAITO, S. IIJIMA: Multilevel Interconnection for Half-Micron ULSI'S, in: VMIC Conference, Juni 1989, S. 19-25 *

Also Published As

Publication number Publication date
JP2660359B2 (ja) 1997-10-08
KR960011863B1 (ko) 1996-09-03
JPH04271144A (ja) 1992-09-28
US5312775A (en) 1994-05-17
KR920015527A (ko) 1992-08-27
DE4202294C2 (de) 1994-06-16
US5202579A (en) 1993-04-13

Similar Documents

Publication Publication Date Title
DE4202294C2 (de) Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur und Herstellungsverfahren dafür
DE4234666C2 (de) Verbindungsstruktur und Herstellungsverfahren dafür
DE4207916C2 (de) Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung
DE4128421C2 (de) Elektrische Verbindung einer integrierten Halbleitervorrichtung und Herstellungsverfahren für dieselbe
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE4200809C2 (de) Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
DE19829300B4 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE69433582T2 (de) Verfahren zur Bildung einer Halbleiteranordnung
EP0132720B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
DE69832226T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Aluminium-Kontakten oder -vias
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102008060077B4 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE10041565A1 (de) Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19515564B4 (de) Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE4100525A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE4306322A1 (en) Layer connecting structure mfr. for semiconductor memory device - filling hole between upper and lower conductive layers with blocking metal film and tungsten film in two-stage process
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE19943175A1 (de) Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens
DE3446643C2 (de)
DE19521006A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
WO2004064160A2 (de) Zweistufiges ätzverfahren zum herstellen einer integrierten schaltungsanordnung, insbesondere mit kondensatoranordnung, sowie integrierte schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee