DE4231415C1 - Ein Schnittstellen-Schaltkreis zur Kopplung eines logischen Niedrigspannungs-Schaltkreises mit einem Hochspannungs-Ausgang, realisiert in einer Standard-CMOS-Technologie - Google Patents

Description

Die vorgelegte Erfindung betrifft einen Schnittstellen- Schaltkreis zwischen einem integrierten Logik-Schaltkreis für niedrige Betriebs-Spannung und einer Hochspannungs-Ausgangsstufe. Sie dient z. B. zur Steuerung von Wandlern, Plasma-Bildschirmen und elektro-mechanischen Aktoren. Die Hochspannungs-Ausgangsstufe enthält wenigstens zwei Transistoren, einem vom Typ N- und einen vom Typ P-Kanal-MOSFET, realisiert in einer Standard-CMOS- Technologie.

Im allgemeinen leisten Sensoren und Aktoren die Kommunikation zwischen den signalverarbeitenden Schaltkreisen und ihrer Außenwelt. Sensoren liefern dem Schaltkreis externe Daten als Eingabe. Aktoren wandeln die Signale des Schaltkreises von schwacher Leistung und geringer Spannung in externe Aktionen um, wie beispielsweise die Umschaltung eines Relais in einem Automobil. Seit einigen Jahren werden Schaltkreise, die intelligente Funktionen und Leistungsschalter vereinen, unter dem Schlagwort "Smart Power Electronics" geführt. Sie haben sich für viele Anwendungen als sehr interessant erwiesen.

Logische Schaltkreise niederer Betriebsspannung, die auf einer Standard-Technologie zur Fabrikation komplementärer symmetrischer Transistoren mit der Schichtfolge Metall-Oxid- Silizium basieren, werden im allgemeinen als "Standard-CMOS"- Schaltkreise oder als Schaltkreise in Standard-CMOS-Technologie bezeichnet. Im folgenden wird wegen ihrer niedrigen Betriebsspannung auch die Bezeichnung LV-CMOS (LV=Low Voltage) für diese Technik benutzt, um sie gegen die HV-CMOS-Technologie (HV=High Voltage) abzugrenzen, die höhere Spannungen verträgt. Ein in MOS-Technologie gefertigter Feld-Effekt-Transistor wird als MOSFET, als MOS-Transistor oder als MOST bezeichnet. Es gibt prinzipiell zwei MOS-Transistortypen: den P-Kanal-MOSFET (PMOST) und den N-Kanal-MOSFET (NMOST). Beide Typen können auch als Hochspannungsversion hergestellt werden, also als HV-NMOST und HV-POST. Die CMOS-Technologie enthält komplementäre N-MOS- und PMOS-Transistoren.

Um die preiswerte, standardmäßige LV-CMOS-Technologie auf dem selben Chip und zu geringen Kosten mit HV-CMOS-Ausgangstreibern zu versehen, wurde versucht HV-MOSFETs herzustellen, die mit der standardmäßigen LV-CMOS-Technologie kompatibel sind. Dieses Resultat konnte durch eine unkonventionelle Kombination der technologischen Schichten des LV-CMOS-Prozesses erreicht werden, so daß nun LV-CMOS und HV-CMOS Bauelemente in dem selben, unveränderten Produktionsverfahren für LV-CMOS-Bauelemente hergestellt werden können. Die Verträglichkeit hoher Spannungen wird bei den HV-MOSFETs durch Schaffung einer niedrig dotierten Pufferzone zwischen Kanal und Drain sowie durch Benutzung von Feld-Elektroden und Abschirmungen erreicht.

Die resultierenden HV-MOSFETs haben die selbe Schwellenspannung C_T wie die entsprechenden LV-MOSFETs. Sie sind jedoch imstande erhöhte Drain-Source-Spannungen von V_DS<30V zu vertragen. Die Gate-Source-Spannung (V_GS) der Hochspannungs-MOSFETs ist jedoch auf die niedrigen Werte der standardmäßigen LV-CMOS-Technologie beschränkt, da beide mit der gleichen Gateoxid-Dicke gefertigt werden. Diese Einschränkung schafft ein Problem bei der Realisierung eines sicheren und effizienten Schnittstellen- Schaltkreises für eine Verschiebung des Signalpegels, der für die Kopplung der Niederspannungs-Logik (LV-Logik) mit einer einer Hochspannungs-Ausgangsstufe notwendig ist.

Die Topologie des HV-CMOS-Ausgangsinverters ist der Topologie klassischer CMOS-Inverter ähnlich: Source und Substrat des NMOS- Transistors sind mit Erde (V_SS) verbunden, während Source und Substrat des PMOS-Transistors an die positive Betriebsspannung, bezeichnet als V_DD (bei LV-CMOS) oder V_DDH (bei HV-CMOS), angeschlossen sind. Die Drains der beiden Transistoren sind miteinander verbunden und bilden den Ausgang. Ein wesentlicher Unterschied ergibt sich jedoch bei der Ansteuerung der Gates mit einem Signal, welches von einem standardmäßigen LV-Logik- Schaltkreis mit niedriger Betriebsspannung ausgegeben wird. Während das Gate des HV-NMOST direkt mit dem Spannungsniveau der LV-Logik (0 . . . V_DD) angesteuert werden kann, benötigt das Gate des HV-PMOST eine Verschiebung des Spannungsniveaus in den Bereich von (V_DDH-V_DD) bis V_DDH, um seine Gate-Source-Spannung (V_GS) korrekt einzustellen.

Eine Lösung zur Realisierung dieser Spannungs-Verschiebung könnte auf der Verwendung eines Kondensators zwischen dem Gate des HV- NMOST und dem Gate des HV-PMOST beruhen. Eine solche Lösung wurde jedoch wegen der Zuverlässigkeits-Probleme, die sie mit sich bringt, verworfen. Es wäre schwierig, bei der verschobenen Gate- Source-Spannung V_GS die Einhaltung eines akzeptablen Toleranzbereiches zu garantieren. Und zwar einerseits während der Ein- und Ausschaltvorgänge der hohen Spannung V_DDH und andererseits wegen möglicher Aufladung der Kapazität durch Leckströme, z. B. während langer Ruhephasen.

Die vorgelegte Erfindung vermeidet diese Probleme mit Hilfe eines Schaltkreises von oben erwähnter Beschaffenheit zur Ansteuerung eines HV-CMOs-Ausgangs-Inverters durch einen LV-CMOS-Schaltkreis. Die hier aufgezeigte Lösung ist originell, zuverlässig und preiswert, weil sie ausschließlich bekannte und vollkommen beherrschte Technologien benutzt. Der Schaltkreis ist zudem in der Lage, sich automatisch an einen sehr großen Bereich von erhöhten Spannungen V_DDH zu adaptieren.

Um dieses Ziel zu erreichen, ist der Schaltkreis gemäß dieser Erfindung charakterisiert durch das Verhalten eines Verschiebers für ein Spannungsniveau und wird im folgenden als "Pegelschieber" bezeichnet. Er koppelt den beschriebenen Logik-Schaltkreis niederer Betriebsspannung (LV-CMOS) mit der genannten Hochspannungs-Ausgangsstufe (HV-CMOS). Der Pegelschieber selbst ist ebenfalls in einer standardmäßigen LV-CMOS-Technik realisiert. Er besteht aus wenigstens zwei Basisblocks, die wir als "Spannungsspiegel" bezeichnen und die kreuzweise gekoppelt sind.

Gemäß der ersten Version besteht ein solcher Spannungspiegel aus mindestens einem ersten Transistor vom Typ LV-PMOST, im folgenden bezeichnet als MP1, und einem zweiten Transistor vom Typ HV- NMOST, im folgenden bezeichnet als MN1. Das Drain von MP1 ist mit dem Drain von MN1 und mit dem Gate von MP1 verbunden und liefert die Ausgangsspannung. Die Eingangsspannung im niedrigen Spannungsbereich wird an das Gate von MN1 angelegt. Die hohe Betriebsspannung V_DDH ist an das Source von MP1 angeschlossen.

Gemäß der verbesserten Version besteht ein solcher Spannungsspiegel aus mindestens einem ersten Transistor vom Typ LV-PMOST, im folgenden bezeichnet als MP1, und einem zweiten Transistor vom Typ HV-NMOST, im folgenden bezeichnet als MN1. Das Drain von MP1 ist mit dem Drain von MN1 und mit dem Gate von MP1 verbunden und liefert die Ausgangsspannung. Die Eingangsspannung im niedrigen Spannungsbereich wird an das Gate von MN1 angelegt. Die hohe Betriebsspannung V_DDH ist an das Source von MP1 angeschlossen. Ein dritter Transistor vom Typ PMOST, genannt MP2, wird parallel zu MP1 geschaltet.

Auch für den Pegelschieber wurde eine verbesserte Version entwickelt, welche eine zusätzliche Logikeinheit enthält, die ein gleichzeitiges Einschalten beider Transistoren des Hochspannungs- Ausgangs-Inverters verhindern soll.

Der verbesserte Spannungsspiegel kann auch in einigen abgewandelten Formen realisiert werden und trotzdem noch die erwünschte Funktion erfüllen.

Es sei noch erwähnt, daß eine Transistorstufe mit einstellbarer Schaltwelle, die durch einen CMOS-Inverter gebildet wird, bereits aus der EP 04 12 567 A2 bekannt ist.

Außerdem ist eine Schaltungsanordnung für einen Pegelumsetzer mit einem CMOS-Inverter aus der DE 39 27 192 A1 bekannt.

In beiden veröffentlichten Lösungen ist ein Schnittstellen- Schaltkreis mit einem Pegelschieber, so wie bei der vorstehend beschriebenen Erfindung, nicht vorhanden.

Die vorgelegte Erfindung wird besser verständlich durch eine Referenz auf die Beschreibung einiger Anwendungsbeispiele und die Abbildungen im Anhang.

Die Fig. 1A, 2A, 3A und 4A illustrierten Querschnitte der verschiedenen Transistoren vom Typ (LV-) MOSFET und HV-MOSFET, realisiert in einer standardmäßigen (LV-) CMOS-Technologie.

Die Fig. 1B, 2B, 3B und 4B zeigen die Symbole, welche die oben im Querschnitt dargestellten Transistoren repräsentieren.

Fig. 5A illustriert schematisch das Prinzip der Erfindung, im wesentlichen also den Pegelschieber 21 zur Erzeugung des Signales S_H aus dem Signal S_L.

Fig. 5B zeigt die zum Schaltkreis in Fig. 5A gehörenden Spannungen als Zeitfunktionen.

Fig. 6 illustriert die erste Version des Spannungsspiegels.

Fig. 7 zeigt die verbesserte Version des Spannungsspiegels, die im Rahmen der vorgestellten Erfindung benutzt wird.

Fig. 8 illustriert eine erste Version des Pegelschiebers, der das Herzstück des Schnittstellen-Schaltkreises zwischen der Niederspannungs-Logik und der Hochspannungs-Ausgangsstufe gemäß der Erfindung bildet.

Fig. 9 zeigt eine weiter perfektionierte Variante des in Fig. 8 gezeigten Schaltkreises.

Fig. 10 zeigt eine Variation des verbesserten Spannungsspiegels mit einem zusätzlichen NMOST.

Die Fig. 11 und 12 zeigen einige Variationen oben beschriebener Spannungsspiegel. Sie arbeiten mit einem zusätzlichen Schaltungsteil (X), der das elektrische Verhalten der Gesamtschaltung nicht wesentlich verändert.

In Fig. 13 wurde mittels einer zusätzlichen Kette in Serie geschalteter Dioden eine Schutzschaltung realisiert, die an jedem der oben beschriebenen Spannungsspiegel anwendbar ist. Sie verhindert ein zu starkes Absinken der Ausgangsspannung, wie es beispielsweise bei ungünstigen Parameterstreuungen der verwendeten Bauelemente auftreten kann.

In den Fig. 1A und 1B hat der Transistor 10 vom Typ (LV-) NMOST das P-dotierte Substrat 11 und zwei N⁺-dotierte Zonen (auch als N⁺-Gebiete bezeichnet, wobei das "+" hohe Dotierung signalisiert), von denen eine das Source S und die andere das Drain D bildet. Das Gate G ist über dem Kanal angebracht, der die beiden N⁺-Gebiete elektrisch verbindet.

Der Transistor vom Typ (LV-) PMOST, repräsentiert durch die Fig. 2A und 2B, unterscheidet sich von oben beschriebenem NMOST durch Umkehrung der Dotierungs-Polaritäten: Das P-dotierte Substrat wird gegen eine N-dotierte Wanne (auch als N-Wanne bezeichnet) und die beiden N⁺-Gebiete werden gegen P⁺-dotierte Zonen (auch als P⁺-Gebiete bezeichnet) ausgetauscht.

Der in den Fig. 3A und 3B illustrierte Hochspannungs- Transistor ist vom Typ HV-NMOST und enthält gegenüber dem standardmäßigen NMOST eine zusätzliche N-Wanne als Pufferzone.

Der in den Fig. 4A und 4B gezeigte Hochspannungs-Transistor ist vom Typ HV-PMOST und enthält gegenüber dem standardmäßigen PMOST eine zusätzliche P-dotierte Pufferzone.

Die Fig. 5A und 5B illustrierten die Hochspannungs- Ausgangsstufe 20 in Verbindung mit dem Pegelschieber 21. Sein Eingang ist an das Niederspannungs-Signal S_L angeschlossen, welches sich im Spannungsbereich zwischen 0V . . . V_DD bewegt, also in der Regel zwischen 0 . . . 5V. Der Ausgang des Pegelschiebers liefert das Signal S_H, welches gegenüber S_L um einen Wert von (V_DDH-V_DD) verschoben ist, um das Gate des HV-PMOST zu steuern. Der Spannungswert des verschobenen Signales S_H bewegt sich zwischen (V_DDH-V_DD) und V_DDH und kann im statischen Fall mit S_H=S_L+(V_DDH-V_DD)) angegeben werden. In vielen Anwendungen wird V_DD=5V und V_DDH=24V benutzt. Dann bewegt sich S_H zwischen 19V und 24V.

Gemäß Fig. 6 besteht der Spannungsspiegel in seiner elementarsten Form aus einem N-Kanal-MOSFET, bezeichnet als MN1, und einem P-Kanal-MOSFET, bezeichnet als MP1. Dabei ist MP1 als Last von MN1 geschaltet, wobei Drain und Gate von MP1 verbunden sind. Der Spannungsspiegel ist ein fundamentaler Schaltungsblock mit V_DDH und Erde als Betriebsspannungen. Er wird mit der Eingangsspannung V_in angesteuert und liefert die Ausgangsspannung V_x so, daß die Bedingung V_DDH-V_x=V_in erfüllt ist.

Wenn die beiden Transistoren MN1 und MP1 leiten, arbeiten sie normalerweise in der Sättigung. Der Transistor MN1 kann jedoch für kleine Werte von V_DDH auch im sogenannten linearen Bereich seiner Kennlinie operieren.

Sind beide Transistoren gesättigt, läßt sich mit Hilfe der elementaren Gleichungen für den MOSFET folgende Beziehung anschreiben:

Darin sind:

I der Strom
β_n ein von der Größe des NMOST abhängiger Koeffizient dieses Transistors,
β_p ein von der Größe des PMOST abhängiger Koeffizient dieses Transistors,
V_GS,n die Gate-Source-Spannung anliegend am HV-NMOST,
V_GS,p die Gate-Source-Spannung anliegend am PMOST,
V_T,n die Schwellen-Spannung des NMOST,
V_T,p die Schwellen-Spannung des PMOST.

Nach entsprechender Ersetzung von V_GS,p kann obige Gleichung auch dargestellt werden als:

Daraus ergibt sich

oder

V_DDH-V_x=V_in für β_n=β_p und V_T.n=|V_T,p|.

V_in ist auf den niederen Spannungsbereich 0 . . . V_DD beschränkt. Während MP1 ein standardmäßer LV-PMOST ist, fällt der größte Teil der hohen Betriebsspannung an dem als MN1 bezeichneten N-Kanal- MOSFET ab. Daher muß dieser ein Hochspannungs-Transistor vom Typ HV-NMOST sein.

Für V_in=V_DD ergibt sich am Ausgang des Pegelschiebers eine Spannung von V_x=(V_DDH-V_DD). Im anderen Fall, wenn V_in=0V, sind beide Transistoren geschlossen und die Spannung am Ausgang steigt auf den Wert V_x=(V_DDH-|V_T,p|) an, jedoch ohne den Wert V_DDH zu erreichen.

Fig. 7 illustriert eine verbesserte Version des Spannungsspiegels. In diesem ist dem PMOS-Transistor MP1 ein zweiter PMOST, hier bezeichnet als MP2, parallel geschaltet. Er kann benutzt werden, um V_x auf den Wert von V_DDH anzuheben, wenn V_in=0V ist. Er ermöglicht so die Realisierung der idealen Funktion des Spannungspiegels. Die Steuerspannung zum Schalten der zusätzlichen Komponente MP2 ist das Komplement von V_x und wird als bezeichnet. Diese Schaltung ist die Basis für einen idealen Potential-Verschieber für das Signal V_in und wird vorzugsweise in dem unten beschriebenen Schnittstellen- Schaltkreis zur Pegelverschiebung benutzt.

Der Pegelschieber gemäß Fig. 8 besteht aus zwei kreuzgekoppelten Spannungsspiegeln. Sie bilden einen Hochspannungs-Umschalter der von den Niederspannungs-Eingangssignalen S_L und gesteuert wird. Die Ausgangssignale S_H und liefern die benötigte Verschiebung des Eingangssignals V_in, und zwar mit dem vollen Spannungshub in dem Potentialbereich von (V_DDH-V_DD) bis V_DDH, wenn sich S_L=V_in zwischen 0V und V_DD bewegt.

Dieser Schaltkreis zur Potential-Verschiebung eines elektrischen Signals besitzt die Robustheit und Flexibilität wie sie bei vielen Anwendungen benötigt wird, z. B. für Energiewandler, zur Steuerung von Plasma-Bildschirmen, elektrischen Relais oder ähnlichen Automatismen.

Der Entwurf der Pegelschieber-Schaltung, die für das Signal V_x die gewünschte Amplitude von V_DD im Potentialbereich zwischen (V_DDH-V_DD) und V_DDH garantiert, beruht auf der Voraussetzung, daß die Hochspannungstransistoren MN1 und M′N1 des Schnittstellen- Schaltkreises (Fig. 8) während des leitenden Zustandes in Sättigung betrieben werden. Da an den PMOS-Transistoren im leitenden Zustand 5V abfallen sollen, ist es leicht zu zeigen, daß V_DDH(2V_DD-V_T) gegeben sein muß, um auch den leitenden HV- NMOST in Sättigung zu halten.

Für kleinere Werte von V_DDH arbeiten die HV-NMOS-Transistoren MN1 und M′N1 (in Fig. 8) während des leitenden Zustandes nicht mehr in Sättigung.

Betrachtet man den Spannungsspiegel in Fig. 6, folgt aus den Gleichungen für die Kontinuität des Stromes

oder nach Ersetzung von V_GS,p:

Wir treffen auch hier die vereinfachende Annahme

β_n=β_p und V_T,n=|V_T,p|=V_T

Wenn V_DDH die untere Grenze V_DDH=V_DD erreicht und V_in=V_DD gegeben ist, liefern obige Beziehungen

V_x≈0,3 (V_DD-V_T)

Der Spannungshub von V_x und ist im schlimmsten Fall also etwas kleiner als V_DD. Er ist jedoch bei weitem groß genug, um im Pegelschieber die PMOS-Transistoren wirksam zu schalten.

Der Pegelschieber gemäß Fig. 8 arbeitet daher in einem sehr weiten Bereich von V_DDH korrekt. Dieser erstreckt sich von der niederen Versorgungsspannung V_DD bis zu der maximal möglichen Spannung der Hochspannungs-Transistoren, die durch deren Durchbruchs-Charakteristik bestimmt ist.

Beim Einschalten der Versorgungsspannungen wird das Verhalten des Schaltkreises im wesentlichen durch die parasitären Kapazitäten der aktiven Bauelemente bestimmt.

Eingehende Simulationen haben gezeigt, daß das Verhalten der Gate-Source-Kapazitäten der MOSFETs (C_GS) dominiert und die Spannungen V_x und nahe V_DDH und somit alle Gate-Source- Spannungen der verwendeten MOSFETs in ihren vorgeschriebenen Bereichen hält.

Um den statistischen Leistungsverbrauch der Schnittstellen-Schaltung zu reduzieren werden in der Regel Bauelemente mit kleinen Dimensionen bevorzugt. Die Schaltgeschwindigkeit, die in den meisten mechanischen Anwendungen nicht kritisch ist, liegt dann im Bereich von Mikrosekunden.

Fig. 9 zeigt eine verbesserte Realisierung der Pegelschieber- Schaltung. Sie besitzt eine Logik, welche eine deutliche Verringerung des transienten Leistungsverbrauches während der Schaltphase erlaubt.

Während des Schaltvorganges können kurzfristig beide Hochspannungs-Transistoren der Ausgangsstufe (HV-NMOST und HV- PMOST) leiten. Diese Situation entsteht aufgrund verschiedener Laufzeiten der Signale S_L und S_H. In einer solchen transienten Situation entsteht ein Strompfad zwischen der Versorgungs- V_DDH und Erde, der in der Leistungs-Ausgangs-Stufe eine Stromspitze verursacht. Solche Situationen können leicht vermieden werden durch Hinzufügung einer Logik, die solche Signalüberlappungen verbietet und so ein gleichzeitiges Leiten der Ausgangs-Transistoren verhindert.

Ein Beispiel einer solchen Logik-Schaltung ist in Fig. 9 gezeigt. Es gibt jedoch verschiedene Variationen zur Realisierung dieser Funktion, die üblicherweise in sogenannten "Class-D"- Verstärkern verwendet wird. Dieser zusätzliche Schaltkreis wird prinzipiell für die Leistungs-Transistoren eingesetzt, in Anwendungen mit hohem Leistungsbedarf.

Der Pegelschieber funktioniert auch mit Spannungsspiegeln, die einigen Variationen unterworfen wurden. Diese sollen daher ebenfalls patentrechtlich geschützt werden.

Fig. 10 illustriert eine Variation der verbesserten Version des Spannungsspiegels. Dem PMOS-Transistor MP1 ist ein zweiter PMOST, hier bezeichnet als MP2, parallel geschaltet. Die Steuerspannung zum Schalten der Komponente MP2 ist das Komplement von V_x und wird als bezeichnet. Die Drains von MP1 und MP2 sind mit dem Drain von MN1 verbunden und liefern die Ausgangsspannung V_x. Das Gate von MN1 liegt an der Betriebsspannung V_DD und das Substrat auf V_SS. Das Gate eines zweiten NMOST, bezeichnet als MN2, wird mit dem Eingangssignal V_in angesteuert. Source und Substrat von MN2 sind mit der Spannung V_SS und sein Drain ist mit dem Source von MN1 verbunden.

Diese Schaltung funktioniert auch dann, wenn parallel zu MN2 gemäß Fig. 11 ein beliebiger Schaltungsteil X geschaltet wird, wenn dessen Gleichstromwiderstand hinreichend groß ist, um die Funktion von MN1 und MN2 nicht wesentlich zu beeinflussen.

Ebenso kann gemäß Fig. 12 ein beliebiger Schaltungsteil X in den Spannungsspiegel gemäß Fig. 7 eingefügt werden, und zwar zwischen das Source von MN1 und V_SS, wenn der Gleichstromwiderstand von X hinreichend klein ist, um die Funktion von MN1 und MN2 nicht wesentlich zu beeinflussen.

Fig. 13 zeigt eine Dioden-Schutzschaltung, wie sie an jedem der oben beschriebenen Spannungsspiegel angewendet werden kann. Eine Kette in Serie geschalteter Dioden wird dazu zwischen V_DDH und das Ausgangsignal V_x geschaltet. Die Anode (P-Gebiet) der ersten Diode ist mit V_DDH und die Kathode (N-Gebiet) der letzten mit V_x verbunden. Es werden so viele Dioden in Serie verwendet, daß die betragsmäßige Summe ihrer Schwellenspannungen größer oder gleich V_DD ist. Bei normalen Betrieb fließt dann ein vernachlässigbar geringer Strom durch die Dioden-Kette.

Unterschreitet V_x jedoch deutlich den Wert V_DDH-V_DD, darin wirkt ein starker Diodenstrom einem weiteren Absinken von V_x entgegen und schützt somit den Ausgang des Spannungsspiegels. Streuungen in den Eigenschaften der verwendeten Bauelemente können diesen Schutz-Mechanismus sinnvoll oder notwendig machen.

Falls Zener-Dioden im Prozeß zur Verfügung stehen, kann die Dioden-Kette auch durch eine Zener-Diode ersetzt werden, deren Kathode mit V_DDH und deren Anode mit V_x verbunden ist.

Die vorgestellte Erfindung ist nicht auf die hier beschriebenen Realisierungen beschränkt. Das Prinzip kann verschiedenen Modifikationen unterliegen und in Varianten auftreten, die für den Fachmann offensichtlich sind.

Zu nennen wäre hier z. B. die Übertragung des Schaltungsprinzips von der hier gezeigten Form mit HV-NMOSTs und Standard-PMOSTs in einem N-Wannen-Prozeß auf eine ähnliche Schaltung mit HV-PMOSTs und Standard-NMOSTs in einem P-Wannen-Prozeß.

Claims (8)

1. Schnittstellen-Schaltkreis zwischen einem integrierten Logik- Schaltkreis mit niedriger Betriebsspannung und einer Hochspannungs-Ausgangsstufe, beispielsweise zur Ansteuerung von Wandlern, Plasma-Bildschirmen oder elektro-mechanischen Aktoren, wobei die Hochspannungs-Ausgangsstufe aus zwei Hochspannungs- Transistoren besteht, einem N- und einem P-Kanal-MOSFET, realisiert in einer Standard-CMOS-Technologie, gekennzeichnet durch das Verhalten eines Pegelschiebers der den genannten Niederspannungs-Logik-Schaltkreis und die oben beschriebene Hochspannungs-Ausgangsstufe koppelt, wobei der Pegelschieber ebenfalls in einer Standard-CMOS-Technologie realisiert ist und aus mindestens zwei kreuzgekoppelten Spannungsspiegeln besteht.

2. Schaltkreis gemäß Anspruch 1, dadurch gekennzeichnet, daß der Spannungsspiegel aus mindestens einem ersten MOSFET besteht, einem P-Kanal-Transistor, im folgenden bezeichnet als MP1, und einem zweiten MOSFET, einem Hochspannungs-N-Kanal- Transistor vom Typ HV-NMOST, im folgenden bezeichnet als MN1, wobei das Drain von MP1 mit dem Drain von MN1 und mit dem Gate von MP1 verbunden ist und die Ausgangsspannung V_x liefert, wobei die Eingangsspannung V_in im niedrigen Spannungsbereich an das Gate von MN1 angelegt wird, und wobei die hohe Betriebsspannung V_DDH an das Source von MP1 angeschlossen ist.

3. Schaltkreis gemäß Anspruch 1, dadurch gekennzeichnet, daß der Spannungsspiegel aus mindestens einem ersten MOSFET besteht, einem P-Kanal-Transistor, im folgenden bezeichnet als MP1, und einem zweiten MOSFET, einem Hochspannungs-N-Kanal-Transistor vom Typ HV-NMOST, im folgenden bezeichnet als MN1, wobei das Drain von MP1 mit dem Drain von MN1 und mit dem Gate von MP1 verbunden ist und die Ausgangsspannung V_x liefert, wobei die Eingangsspannung V_in im niedrigen Spannungsbereich an das Gate von MN1 angelegt wird, und wobei die hohe Betriebsspannung V_DDH an das Source von MP1 angeschlossen ist, und wobei ein dritter Transistor, ein P- Kanal-Transistor, im folgenden bezeichnet als MP2, parallel zu MP1 geschaltet wird, und wobei an das Gate von MP2 die Eingangsspannung im hohen Spannungsbereich angelegt wird, wobei das Source von MN1 an V_SS liegt.

4. Schaltkreis gemäß Anspruch 1, dadurch gekennzeichnet, daß der Spannungsspiegel aus mindestens einem ersten P-Kanal-Transistor besteht, im folgenden bezeichnet als MP1, und einem zweiten MOSFET, einem Hochspannungs-N-Kanal-Transistor vom Typ HV- NMOST, im folgenden bezeichnet als MN1, wobei das Drain von MP1 mit dem Drain von MN1 und mit dem Gate von MP1 verbunden ist und die Ausgangsspannung V_x liefert, wobei das Gate von MN1 mit der Betriebsspannung V_DD, das Substrat mit V_SS und das Source mit dem Drain von MN2 verbunden wird, wobei MN2 ein zusätzlicher NMOS- Transistor ist, und wobei die Eingangsspannung V_in im niedrigen Spannungsbereich an das Gate von MN2 angelegt wird, dessen Source und Substrat mit V_SS verbunden sind, wobei die hohe Betriebsspannung V_DDH an das Source von MP1 angeschlossen ist, und wobei ein zweiter P-Kanal-Transistor, im folgenden bezeichnet als MP2, parallel zu MP1 geschaltet wird, wobei an das Gate von MP2 die Eingangsspannung im hohen Spannungsbereich angelegt wird.

5. Schaltkreis gemäß Anspruch 1, dadurch gekennzeichnet, daß der Spannungsspiegel aus mindestens einem ersten P-Kanal- Transistor besteht, im folgenden bezeichnet als MP1, und einem zweiten MOSFET, einem Hochspannungs-N-Kanal-Transistor vom Typ HV- NMOST, im folgenden bezeichnet als MN1, wobei das Drain von MP1 mit dem Drain von MN1 und mit dem Gate von MP1 verbunden ist und die Ausgangsspannung V_x liefert, wobei das Gate von MN11 mit der Betriebsspannung V_DD, das Substrat mit V_SS und das Source mit dem Drain von MN2 verbunden wird, wobei MN2 ein zusätzlicher NMOS- Transistor ist, und wobei die Eingangsspannung V_in im niedrigen Spannungsbereich an das Gate von MN2 angelegt wird, dessen Source und Substrat mit V_SS verbunden sind, wobei die hohe Betriebsspannung V_DDH an das Source von MP1 angeschlossen ist, und wobei ein zweiter P-Kanal-Transistor, im folgenden bezeichnet als MP2, parallel zu MP1 geschaltet wird, wobei an das Gate von MP2 die Eingansspannung im hohen Spannungsbereich angelegt wird, und wobei parallel zu MN2 ein beliebiger Schaltungsteil X geschaltet wird, dessen Gleichstromwiderstand hinreichend groß ist, so daß er die Funktion von MN1 und MN2 im statistischen Fall kaum beeinflußt.

6. Schaltkreis gemäß Anspruch 1, dadurch gekennzeichnet, daß der Spannungsspiegel aus mindestens einem ersten MOSFET besteht, einem P-Kanal-Transistor, im folgenden bezeichnet als MP1, und einem zweiten MOSFET, einem Hochspannungs-N-Kanal-Transistor vom Typ HV-NMOST, im folgenden bezeichnet als MN1, wobei das Drain von MP1 mit dem Drain von MN1 und mit dem Gate von MP1 verbunden ist und die Ausgangsspannung V_x liefert, wobei die Eingangsspannung V_in im niedrigen Spannungsbereich an das Gate von MN1 angelegt wird, wobei die hohe Betriebsspannung V_DDH an das Source von MP1 angeschlossen ist, und wobei ein dritter Transistor, ein P-Kanal-Transistor, im folgenden bezeichnet als MP2, parallel zu MP1 geschaltet wird, wobei an das Gate von MP2 die Eingangsspannung im hohen Spannungsbereich angelegt wird, und wobei zwischen das Source von MN1 und V_SS ein beliebiger Schaltungsteil X geschaltet wird, dessen Gleichstromwiderstand hinreichend klein ist, so daß er die Funktion von MN1 im satischen Fall kaum beeinflußt.

7. Schaltkreis nach einem der Ansprüche 1-6 gekennzeichnet durch eine zusätzliche Schutzschaltung, welche die Ausgangsspannung im hohen Spannungsbereich eines oder beider Spannungsspiegel gegen ein zu tiefes Absinken schützt, wobei die Schutzschaltung entweder aus einer Kette in Serie geschalteter Dioden oder aus einer Zener-Diode besteht, wobei im Falle der Dioden-Kette die Anode (P-Gebiet) der ersten Diode mit der hohen Betriebsspannung V(DDH) und die Kathode (N-Gebiet) der letzten Diode mit dem Ausgang des entsprechenden Spannungsspiegels verbunden ist, und wobei bei Verwendung einer Zener-Diode deren Anode mit V_DDH und die Kathode mit dem Ausgang des entsprechenden Spannungsspiegels verbunden ist.

8. Schaltkreis nach einem der Ansprüche 1-7, gekennzeichnet durch einen Pegelschieber mit einer zusätzlichen Logik (30) zur Vermeidung von Signalüberlappungen, die zum gleichzeitigen Öffnen der Transistoren in der Ausgangsstufe (MN0 und MP0) führen.