DE4233271A1 - Integrierte halbleiterschaltungsanordnung - Google Patents
Integrierte halbleiterschaltungsanordnungInfo
- Publication number
- DE4233271A1 DE4233271A1 DE4233271A DE4233271A DE4233271A1 DE 4233271 A1 DE4233271 A1 DE 4233271A1 DE 4233271 A DE4233271 A DE 4233271A DE 4233271 A DE4233271 A DE 4233271A DE 4233271 A1 DE4233271 A1 DE 4233271A1
- Authority
- DE
- Germany
- Prior art keywords
- switching function
- interrogation
- input
- integrated circuit
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318583—Design for test
Description
Die Erfindung betrifft eine integrierte Halbleiterschaltungsanordnung
mit einer Fehlerermittlungsfunktion, die es ermöglicht, Ausgangssignalpotentiale
entsprechender Schaltfunktionsblöcke, die
die integrierte Schaltungsanordnung bildet, zu erfassen und im besonderen
eine solche integrierte Halbleiterschaltungsanordnung,
die Fehlerzustände der integrierten Schaltungsanordnung selbst zu
erfassen vermag, auf der Basis vorbestimmter Kombinationen von
Eingangs-/Ausgangsfunktionssignalen, die in Abhängigkeit von Testmustern
erzeugt werden, zur Betriebsüberprüfung der integrierten
Schaltungsanordnung und welche außerdem in der Lage ist, Fehlerzustände
von Schaltfunktionsblöcken zu erfassen, die nicht auf der
Basis der Eingangs-/Ausgangsfunktionssignalkombinationen erfaßt
werden können.
Einige herkömmliche integrierte Halbleiterschaltungsanordnungen
umfassen eine Funktion zur Bestimmung von Fehlerzuständen von
Schaltfunktionsblöcken in der integrierten Schaltungsanordnung
auf der Basis von Ausgangssignalen, die von den jeweiligen Blöcken
entwickelt worden sind in Abhängigkeit von Eingangssignalen, die
entsprechend vorbestimmten Testmustern angelegt wurden. In diesem
Fall können Fehlerzustände von nur 60 bis 70% der gesamten Schaltfunktionsblöcke
erfaßt werden, wobei jedoch schwierige und komplizierte
Anstrengungen zu machen sind, um die Fehler in den verbleibenden
Blöcken zu erfassen.
Um dieses Problem zu lösen, sind integrierte Halbleiterschaltungsanordnungen
mit Fehlererfassungsfunktion beispielsweise beschrieben
in einem Artikel "High Performance CMOS Array with an Embedded Test
Structure" Seiten 4.1.1.-4.1.4. IERE 1990 CUSTOM INTEGRATED
CIRCUITS CONFERENCE, in einem Artikel "Embedded test circuitry
improves fault detection in digital ASICs", COMPUTER DESIGN,
1. Dezember 1989 und in einem Artikel "Cross Check: A cell Based
VLSI Testability Solution", 26th DAC Proceedings, 1989.
Die Fig. 1 zeigt das Grundrezept der herkömmlichen Anordnungen,
wie sie in den vorgenannten Artikeln beschrieben sind. In Fig. 1
sind in den peripheren Bereichen einer integrierten Schaltungsanordnung,
die allgemein mit der Bezugsziffer 10 identifiziert ist,
Eingabe-/Ausgabeanpassungsglieder 1, 1, 1, . . ., 1 für die jeweiligen
Abschnitte der integrierten Schaltungen in der Anordnung vorgesehen.
Die integrierte Schaltungsanordnung umfaßt eine Mehrzahl
von Abfrageleitungen 2, 2, . . ., 2 sowie eine Mehrzahl von Prüfleitungen
3, 3, . . ., 3, die zur Erfassung der Fehlerzustände eingesetzt werden.
Die integrierte Schaltungsanordnung umfaßt außerdem Schaltfunktionsblöcke
41, 42, 43, die die Grundschaltfunktionen ausführen. Als
Schaltfunktionsblöcke in der integrierten Schaltungsanordnung
können zusätzlich zu den AND- und NAND-Schaltungen, die in Fig. 1
dargestellt sind, auch OR-, NOR-Schaltungen und andere Logikschaltungen
vorgesehen sein in Abhängigkeit von den auszuführenden
Funktionen. Eine Prüfleitungstreiberstufe 6 ist vorgesehen, um die
angestrebten Prüfleitungen 3 anzusteuern. Ein Abfrageleitungsempfänger
7 liest die Signale von den angestrebten Abfrageleitungen 2
ab. Die integrierte Schaltungsanordnung 10 umfaßt außerdem Eingangsklemmen
8 zum Anlegen der Eingangssignale an die Logikschaltung
mit einer Mehrzahl von Schaltfunktionsblöcken sowie einer Ausgangsklemme
zur Abführung eines Ausgangssignals von der Logikschaltung.
Am Ausgang eines jeden der Schaltungsfunktionsblöcke 41, 42 und 43
der herkömmlichen integrierten Halbleiterschaltungsanordnung gemäß
Fig. 1 ist ein Abfragetransistor 12 vorgesehen zum Abfragen
eines Ausgangssignalpotentials gemäß der Darstellung in Fig. 2.
In Fig. 2 repräsentiert ein Schaltfunktionsblock 4 irgendeinen
der in Fig. 1 wiedergegebenen Schaltfunktionsblöcke. Ein Ausgangskontaktstift
11 des Schaltfunktionsblocks 4 ist an eine Abfrageleitung
2 über den Source-Drain-Weg des Ausgangssignalpotentialabfragetransistors
12 angeschlossen, dessen Gitter mit einer
der Prüfleitungen 3 in Verbindung steht. Der Ausgangskontaktstift
11 ist außerdem an einen anderen Schaltfunktionsblock oder die
Ausgangsklemme 9 über eine Leitung 13 angeschlossen.
Um zu bestimmen, ob irgendeiner der jeweiligen Funktionsblöcke der
integrierten Schaltungsanordnung sich in einem Fehlerzustand befindet,
wird die integrierte Schaltung zum Betrieb aktiviert, und
die Prüfleitungen 3 werden von dem Prüfleitungstreiber 6 angesteuert,
um in Aufeinanderfolge die Abfragetransistoren 12 zu aktivieren.
Die Ausgangssignale von den jeweiligen Schaltfunktionsblöcken
4 werden über den zugeordneten Abfragetransistor 12 und die zugeordneten
Abfrageleitungen 2 abgelesen und durch den Abfrageleitungsempfänger
7 erfaßt. Ob sich der jeweilige Schaltfunktionsblock 4
in einem Fehlerzustand befindet oder nicht, wird ermittelt aufgrund
des Ausgangssignals, welches durch den Abfrageleitungsempfänger 7
abgelesen wurde.
Um den Fehlerermittlungswirkungsgrad einer herkömmlichen integrierten
Halbleiterschaltungsanordnung mit Fehlerermittlungsfunktion zu
verbessern, werden die Prüfleitungen 3 und die Abfrageleitungen 2
in einem Gitter angeordnet, wie dies in Fig. 1 wiedergegeben ist,
so daß die Ausgangssignalpotentiale von allen Schaltfunktionsblöcken
oder soviel Schaltfunktionsblöcken wie möglich erfaßt werden
können. Darüber hinaus sind Abfragetransistoren zum Erfassen
der Ausgangssignalepotentiale für gerade diese Schaltfunktionsblöcke
vorgesehen, deren Fehlerzustand ermittelt werden kann, auf
den Grund-Eingangs-/Ausgangssignalkombinationen, die entsprechend
den vorbestimmten Testmustern erzeugt werden können. Dementsprechend
erfordert die integrierte Schaltungseinrichtung eine große Zahl
von Abfragetransistoren, eine große Zahl von Prüfleitungen zur
Aktivierung der Abfragetransistoren, eine große Zahl von Abfrageleitungen
zum Ablesen der Ausgangssignale von den Schaltfunktionsblöcken
durch die Abfragetransistoren, eine Prüfleitungstreiberstufe
sowie einen Abfrageleitungsempfänger. Diese Bauteile erfordern
nachteiligerweise große Flächen aktiver und verdrahteter
Bereiche.
Angesichts dieser Problematik liegt der Erfindung die Aufgabe zugrunde,
eine integrierte Halbleiterschaltungsanordnung der eingangs
genannten Art zur Verfügung zu stellen, die eine Fehlerermittlungsfunktion
erfaßt, wobei die Fläche der aktiven und verdrahteten Bereiche,
die für die Fehlererfassung eingesetzt wird, vermindert ist.
Gemäß der Erfindung wird ein Aufbau einer integrierten Halbleiterschaltung
mit Fehlerermittlungsfunktion bestimmt, ob irgendwelche
Schaltfunktionsblöcke vorhanden sind, deren Fehlerzustände nicht
auf der Basis der Entwicklung vorbestimmter Eingangs-/Ausgangsfunktionssignalkombinationen
bestimmt werden können. (Nachfolgend
werden solche Schaltfunktionsblöcke als Schaltfunktionsblöcke mit
nicht erfaßbaren Fehlern bezeichnet.) Wenn ein solcher Schaltfunktionsblock
mit nicht erfaßbaren Fehlern eingesetzt werden muß, wird
ein Schaltfunktionsblock, der dessen Ausgangssignalpotential abfragen
kann, wie der in Fig. 2 dargestellte, nur für diesen Schaltfunktionsblock
mit nicht erfaßbarem Fehler eingesetzt.
Gemäß der Erfindung werden nur Schaltfunktionsblöcke mit nicht erfaßbaren
Fehlern, deren Fehlerzustand nicht erfaßt werden kann, auf
der Basis von Eingangs-/Ausgangsfunktionssignalkombinationen in der
Form eines Schaltfunktionsblockes ausgebildet mit einer Ausgangssignalpotential-
Abfragefunktion, wodurch es möglich wird, die Anzahl
der Abfragetransistoren zu reduzieren, womit sich die Anzahl
der Abfrage- und Prüfleitungen zum Treiben und Überwachen der Abfragetransistoren
vermindert. Hierdurch wird darüber hinaus eine
Größenreduzierung einer Prüfleitungstreiberstufe sowie eines Abfrageempfängers
möglich, so daß die Bereiche der aktiven Fläche
und der verdrahteten Fläche verkleinert werden können, die sonst
zur Verfügung gestellt werden müßten, um die Fehlererfassung zu
realisieren.
Weitere Einzelheiten, Vorteile und erfindungswesentliche Merkmale
ergeben sich aus der nachfolgenden Beschreibung einer bevorzugten
Ausgestaltung der Erfindung unter Bezugnahme auf die beigefügten
Zeichnungen. Dabei zeigen im einzelnen:
Fig. 1 ein schematisches Diagramm, welches das Grundkonzept einer
herkömmlichen integrierten Halbleiterschaltanordnung mit
Fehlererfassungsfunktion wiedergibt,
Fig. 2 ein Beispiel eines Schaltfunktionsblockes, der in der Lage
ist, dessen Ausgangssignalpotential abzufragen,
Fig. 3 eine schematische Darstellung des Grundkonzeptes einer integrierten
Halbleiterschaltanordnung mit einer Fehlererfassungsfunktion
gemäß der Erfindung und
Fig. 4 einen Programmablaufplan zur Untersuchung, ob bei einem
bestimmten Schaltfunktionsblock ein Fehler erfaßbar ist
oder nicht auf der Basis vorbestimmter Eingangs-/Ausgangssignalkombinationen,
die durchgeführt wird, während des
Aufbaues einer integrierten Halbleiterschaltungsanordnung
gemäß der Erfindung.
Die Fig. 3 zeigt eine integrierte Halbleiterschaltungsanordnung
mit Fehlererfassungsfunktion gemäß einer Ausführungsform der Erfindung.
Eine integrierte Halbleiterschaltungsanordnung, die allgemein
mit der Bezugsziffer 20 versehen ist, umfaßt Eingabe-/Ausgabeanpassungsglieder
21, die jeweils als Bestandteile der integrierten
Schaltung vorgesehen sind. Die integrierte Halbleiterschaltungsanordnung
20 gemäß der Erfindung umfaßt Schaltfunktionsblöcke 51, 52,
53 usw., die ähnlich aufgebaut sind wie diejenigen, die in der
in Fig. 1 wiedergegebenen herkömmlichen integrierten Schaltungsanordnung
vorgesehen sind. Aus einem später noch zu beschreibenden
Grund ist nur beispielsweise der Schaltfunktionsblock 53 als logischer
Funktionsblock ausgebildet mit einer Ausgangssignalpotentialabfragefunktion
einschließlich eines Abfragetransistors 12
ähnlich demjenigen, wie er in Fig. 2 wiedergegeben ist. Eine
Abfrageleitung 22 sowie eine Prüfleitung 23 sind an den Schaltfunktionsblock
53 angeschlossen. Eingangsklemmen 8 stehen mit der
Logikschaltung in Verbindung, die durch die jeweiligen Schaltfunktionsblöcke
gebildet ist zum Anlegen der Eingangssignale
hieran, während eine Ausgangsklemme 9 an eine Logikschaltung
angeschlossen ist, die durch andere Schaltfunktionsblöcke gebildet
ist zur Ableitung eines Ausgangssignals hiervon. Die Prüfleitung
23 ist an eine Prüfleitungstreiberstufe 26 angeschlossen
und die Abfrageleitung 22 steht mit einem Signalablesungs-
Abfrageleitungsempfänger 27 in Verbindung.
Die integrierte Halbleitschaltungsanordnung mit Fehlererfassungsfunktion
gemäß der Erfindung wird aufgebaut und hergestellt auf
der Basis von Ergebnissen einer Untersuchung, die durchgeführt
wird entsprechend einem Programmablaufplan, wie er in Fig. 4
dargestellt ist, um zu bestimmen, ob Fehlerzustände bestimmter
Schaltfunktionsblöcke erfaßbar sind oder nicht basierend auf
vorbestimmten Eingabe-/Ausgabesignalkombinationen.
Im Schritt 101 wird ein Funktionstest-Eingabe-/Ausgabetestmuster
erzeugt, um eine Fehlersimulation für übliche integrierte Halbleiterschaltungsanordnungen
auszuführen.
Als nächstes werden im Schritt 102 Grundsignale, die entsprechend
dem Eingabe-/Ausgabetestmuster erzeugt wurden, eingesetzt, um
herauszufinden, ob Schaltfunktionsblöcke mit nicht erfaßbaren
Fehlern vorhanden sind, d. h. Schaltfunktionsblöcke, deren Fehlerzustände
nicht mit solchen Grundsignalen erfaßt werden können.
Im Schritt 103 wird ein Schaltfunktionsblock mit Fehlererfassungsfunktion
einschließlich eines Abfragetransistors 12, wie er in
Fig. 2 gezeigt ist, nur für den Schaltfunktionsblock mit nicht
erfaßbarem Fehler, der im Schritt 102 herausgefunden wurde, eingesetzt.
Bei der in Fig. 3 wiedergegebenen integrierten Halbleiterschaltungsanordnung
gemäß der Erfindung ist der Schaltfunktionsblock
53, der somit ersetzte Schaltfunktionsblock ohne Ausgangssignalpotential,
Abtragefunktion.
Durch die vorerwähnte Technik lassen sich integrierte Halbleiterschaltanordnungen
mit einer Fehlererfassungsfähigkeit aufbauen,
die auf 100% oder auf ein gewünschtes Niveau gesteigert ist.
Im Schritt 104 werden die Eingabe-/Ausgabesignalkombinationen,
die für normale Schaltfunktionsblöcke zu erwarten sind, eingesetzt,
um zu ermitteln, ob irgendein Fehlerzustand in irgendeinem
der normalen Schaltfunktionsblöcke vorliegt, und es werden auch
Signale von den Schaltfunktionsblöcken mit einer Ausgangssignalpotential-
Abfragefunktion untersucht, ob solche Blöcke sich in
einem Fehlerzustand befinden oder nicht. Somit können im wesentlichen
alle Schaltfunktionsblöcke der integrierten Halbleiterschaltungsanordnung
auf Fehlerzustände hin untersucht werden. Damit
wird eine integrierte Halbleiterschaltungsanordnung zur Verfügung
gestellt, die als Teil den Schaltfunktionsblock 53 mit Ausgangssignalpotential-
Abfragefunktion einschließt zur Erfassung
seines Fehlerzustandes entsprechend der Darstellung in Fig. 3.
Bei normalen integrierten Halbleiterschaltungsanordnungen sind
30% bis 40% der Schaltfunktionsblöcke solche, deren Fehlerzustand
nicht erfaßt werden kann mit Hilfe vorbestimmter Grundsignale,
die entsprechend einem Eingabe-/Ausgabetestmuster erzeugt
wurden wie im Schritt 102. Dementsprechend sind bei der integrierten
Halbleiterschaltungsanordnung gemäß der Erfindung 20% bis 40%
der Schaltfunktionsblöcke der Anordnung als Schaltfunktionsblöcke
mit Ausgabesignalpotential-Abfragefunktion entsprechend der
Fig. 2 ausgerüstet und der verbleibende Teil, d. h. 60% bis 70%
der Blöcke werden untersucht auf der Basis vorbestimmter Eingabe-/
Ausgabesignalkombinationen, die entsprechend einem vorbestimmten
Testmuster erzeugt wurden.
Es werden somit gemäß der Erfindung nur die Schaltfunktionsblöcke,
deren Fehlerzustände nicht erfaßt werden können, basierend auf
zu erwartenden Grundeingangs-/ausgangssignalkombinationen, die
entsprechend einem vorbestimmten Testmuster erzeugt wurden, in
einem Schaltfunktionsblock ausgebildet, um somit eine Ausgangssignalpotential-
Abfragefunktion zu besitzen. Hierdurch läßt sich
die Anzahl der Abfragetransistoren, der Prüfleitungen und Abfrageleitungen
auf 30% bis 40% reduzieren relativ zu der herkömmlichen
integrierten Halbleiterschaltungsanordnung, wie sie in Fig. 1
gezeigt ist. Außerdem lassen sich die Größe der Prüfleitungstreiberstufe
und des Abfrageleitungsempfängers verkleinern. Es ist
somit möglich, ohne eine Verminderung der Fehlererfassungsfähigkeit,
die Bereiche der aktiven Fläche und der verdrahteten Fläche,
die erforderlich sind, um eine Fehlererfassungsfunktion zur Verfügung
zu stellen, zu vermindern, so daß dementsprechend der wirksame
Raum, der zum Zweck der integrierten Schaltfunktion zur
Verfügung gestellt werden soll, vergrößert wird.
Zusammenfassend wird ein Schaltfunktionsblock, der eine Ausgangssignalpotential-
Abfragefunktion besitzt, eingesetzt anstelle eines
jeden Schaltfunktionsblockes, dessen Fehlerzustände nicht erfaßt
werden können auf der Basis vorbestimmter Eingabe-/Ausgabesignalkombinationen,
um zu ermitteln, ob die integrierte Halbleiterschaltungsanordung
korrekt arbeitet. Prüfleitungen und Abfrageleitungen
sind nur an die Schaltfunktionsblöcke angeschlossen, die
eine Ausgangssignalpotential-Abfragefunktion besitzen. Die Prüfleitungen
werden von einer Prüfleitungstreiberstufe angesteuert
und ein Abfrageleitungsempfänger liest die Signale der Abfrageleitungen
ab. Somit lassen sich ohne eine Reduzierung des Fehlererfassungs-
Wirkungsgrades die Bereiche einer aktiven Fläche und
einer verdrahteten Fläche, die für die Bildung einer Fehlererfassungsanordnung
erforderlich sind, reduzieren.
Es soll an dieser Stelle noch einmal ausdrücklich angegeben werden,
daß es sich bei der vorangehenden Beschreibung lediglich um eine
solche beispielhaften Charakters handelt und daß verschiedene
Modifikationen und Abänderungen möglich sind, ohne dabei den Rahmen
der Erfindung zu verlassen.
Claims (1)
- Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion, gekennzeichnet durch:
eine Mehrzahl von Schaltfunktionsblöcken (51, 52, 53) einschließlich von Schaltfunktionsblöcken, deren Fehlerzustände erfaßbar sind, auf der Basis vorbestimmter Kombinationen von Eingabe- und Ausgabefunktionssignalen, die erzeugt wurden in Abhängigkeit eines Eingabe-/Ausgabefunktionssignaltestmusters für die Untersuchung der Funktionen der integrierten Halbleiterschaltanordnung und einschließlich mindestens eines Schaltfunktionsblockes, der aufgebaut ist als Schaltfunktionsblock mit einer Ausgangssignalpotential- Abfragefunktion zur Erfassung eines seiner Fehlerzustände,
Prüfleitungen (23) und Abfrageleitungen (22), die nur an die Schaltfunktionsblöcke mit Ausgangssignalpotential-Abfragefunktion angeschlossen sind, eine Prüfleitungstreiberstufe (26) zum Ansteuern der Prüfleitungen (23) und
einen Abfrageleitungsempfänger (27) zum Ablesen der Signale der Abfrageleitungen (22).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3256346A JP2884847B2 (ja) | 1991-10-03 | 1991-10-03 | 故障検出機能を備えた半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4233271A1 true DE4233271A1 (de) | 1993-04-08 |
DE4233271C2 DE4233271C2 (de) | 1995-06-01 |
Family
ID=17291404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4233271A Expired - Fee Related DE4233271C2 (de) | 1991-10-03 | 1992-10-02 | Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion |
Country Status (4)
Country | Link |
---|---|
US (1) | US5396500A (de) |
JP (1) | JP2884847B2 (de) |
CA (1) | CA2079696C (de) |
DE (1) | DE4233271C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4341959A1 (de) * | 1993-12-09 | 1995-06-22 | Bosch Gmbh Robert | Integrierte Schaltung mit verbesserter Verdrahtung und Verfahren zur Herstellung einer integrierten Schaltung mit verbesserter Verdrahtung |
DE4406510C1 (de) * | 1994-02-28 | 1995-07-13 | Siemens Ag | Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung |
US6498396B1 (en) | 1995-03-30 | 2002-12-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor chip scale package and ball grid array structures |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2884847B2 (ja) | 1991-10-03 | 1999-04-19 | 三菱電機株式会社 | 故障検出機能を備えた半導体集積回路装置の製造方法 |
JP2004296928A (ja) * | 2003-03-27 | 2004-10-21 | Matsushita Electric Ind Co Ltd | 半導体装置、これを用いたシステムデバイスおよびその製造方法 |
KR100641706B1 (ko) * | 2004-11-03 | 2006-11-03 | 주식회사 하이닉스반도체 | 온칩 셀프 테스트 회로 및 신호 왜곡 셀프 테스트 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2441486C2 (de) * | 1974-02-19 | 1983-09-15 | General Radio Co., West Concord, Mass. | Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises und Einrichtung zur Durchführung des Verfahrens |
EP0223714A2 (de) * | 1985-11-20 | 1987-05-27 | Fujitsu Limited | Integrierte Halbleiterschaltung mit Prüfschaltung |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4194113A (en) * | 1978-04-13 | 1980-03-18 | Ncr Corporation | Method and apparatus for isolating faults in a logic circuit |
US4395767A (en) * | 1981-04-20 | 1983-07-26 | Control Data Corporation | Interconnect fault detector for LSI logic chips |
JPS622552A (ja) * | 1985-06-27 | 1987-01-08 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体検査方法 |
US4680761A (en) * | 1986-01-30 | 1987-07-14 | Burkness Donald C | Self diagnostic Cyclic Analysis Testing System (CATS) for LSI/VLSI |
FR2595474B1 (fr) * | 1986-03-04 | 1988-06-24 | Texas Instruments France | Dispositif de controle et de verification du fonctionnement de blocs internes a un circuit integre |
US4749947A (en) | 1986-03-10 | 1988-06-07 | Cross-Check Systems, Inc. | Grid-based, "cross-check" test structure for testing integrated circuits |
JPS63145549A (ja) * | 1986-12-09 | 1988-06-17 | Hitachi Ltd | 論理回路シミユレ−シヨン方法 |
US5065090A (en) * | 1988-07-13 | 1991-11-12 | Cross-Check Technology, Inc. | Method for testing integrated circuits having a grid-based, "cross-check" te |
JPH0247574A (ja) * | 1988-08-10 | 1990-02-16 | Toshiba Corp | 半導体集積回路装置及びその動作テスト方法 |
US4937826A (en) * | 1988-09-09 | 1990-06-26 | Crosscheck Technology, Inc. | Method and apparatus for sensing defects in integrated circuit elements |
JPH03128475A (ja) * | 1989-10-13 | 1991-05-31 | Hitachi Ltd | 論理テスト機能付き論理回路 |
US5202624A (en) * | 1990-08-31 | 1993-04-13 | Cross-Check Technology, Inc. | Interface between ic operational circuitry for coupling test signal from internal test matrix |
JP3138286B2 (ja) * | 1991-05-15 | 2001-02-26 | 株式会社メガチップス | 半導体集積回路の試験方法及び試験装置 |
JP2884847B2 (ja) | 1991-10-03 | 1999-04-19 | 三菱電機株式会社 | 故障検出機能を備えた半導体集積回路装置の製造方法 |
-
1991
- 1991-10-03 JP JP3256346A patent/JP2884847B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-02 DE DE4233271A patent/DE4233271C2/de not_active Expired - Fee Related
- 1992-10-02 US US07/955,655 patent/US5396500A/en not_active Expired - Lifetime
- 1992-10-02 CA CA002079696A patent/CA2079696C/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2441486C2 (de) * | 1974-02-19 | 1983-09-15 | General Radio Co., West Concord, Mass. | Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises und Einrichtung zur Durchführung des Verfahrens |
EP0223714A2 (de) * | 1985-11-20 | 1987-05-27 | Fujitsu Limited | Integrierte Halbleiterschaltung mit Prüfschaltung |
Non-Patent Citations (3)
Title |
---|
GHEEWALA, Tushar: Cross Check: A Cell Based VLSI Testability Solution, In: 26th DAC Proceedings, 1989 * |
MEYER, Ernest: Embedded test circuitry improves fault detection in digital ASICs, In: COMPUTER DESIGN, 1. Dez. 1989 * |
PIERCE, Kerry, et.al.: High Perfomance CMOS Array with an Embedded Test Structure, In: IEEE 1990 CUSTOM INTEGRATED CIRCUITS CONFERENCE, S. 4.1.1-4.1.4 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4341959A1 (de) * | 1993-12-09 | 1995-06-22 | Bosch Gmbh Robert | Integrierte Schaltung mit verbesserter Verdrahtung und Verfahren zur Herstellung einer integrierten Schaltung mit verbesserter Verdrahtung |
DE4406510C1 (de) * | 1994-02-28 | 1995-07-13 | Siemens Ag | Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung |
US6498396B1 (en) | 1995-03-30 | 2002-12-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor chip scale package and ball grid array structures |
Also Published As
Publication number | Publication date |
---|---|
CA2079696C (en) | 1999-05-11 |
JPH0599988A (ja) | 1993-04-23 |
DE4233271C2 (de) | 1995-06-01 |
JP2884847B2 (ja) | 1999-04-19 |
US5396500A (en) | 1995-03-07 |
CA2079696A1 (en) | 1993-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE2555435C2 (de) | Monolithische hochintegrierte Halbleiterschaltung | |
DE3709032C2 (de) | ||
DE3130714C2 (de) | ||
EP0046499B1 (de) | Schieberegister für Prüf- und Test-Zwecke | |
DE2914106C2 (de) | Prüfgerät zum Prüfen gedruckter Schaltungskarten | |
DE19530100C2 (de) | Integrierte Dram-Schaltung mit Reihenkopierschaltung und Verfahren | |
DE19519794A1 (de) | Halteschaltung | |
DE19581814B4 (de) | Halbleiter-Testchip mit waferintegrierter Schaltmatrix | |
DE19510902A1 (de) | Emulation eines Mehrtor-Speichers unter Verwendung von Markierregistern | |
DE2555439A1 (de) | Monolithische hochintegrierte halbleiterschaltung | |
DE69628034T2 (de) | Hochimpedanzmodus für jtag | |
DE602004009329T2 (de) | Verfahren und system zum selektiven maskieren von testantworten | |
DE2058698A1 (de) | Datenspeichersystem | |
DE2335785A1 (de) | Schaltungsanordnung zum pruefen einer matrixverdrahtung | |
DE3702408A1 (de) | Verfahren und pruefvorrichtung zum pruefen einer integrierten schaltungsanordnung | |
DE4305677A1 (en) | Test circuit, esp. for LSI circuits - has clock, test data and test control inputs, and is connected between two circuit stages | |
EP0186051B1 (de) | Integrierter Halbleiterspeicher | |
DE102017117496A1 (de) | Zell-Bewusste Fehlstellen-Charakterisierung und Wellenformanalyse mithilfe mehrerer Strobe-Punkte | |
DE10032256C2 (de) | Chip-ID-Register-Anordnung | |
DE4233271A1 (de) | Integrierte halbleiterschaltungsanordnung | |
DE3817143C2 (de) | ||
DE2823554A1 (de) | Hochintegrierte schaltung | |
EP0186040A1 (de) | Integrierter Halbleiterspeicher | |
DE102006007439A1 (de) | Verfahren und Vorrichtung zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G01R 31/28 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |