DE4233271C2 - Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion - Google Patents

Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion

Info

Publication number
DE4233271C2
DE4233271C2 DE4233271A DE4233271A DE4233271C2 DE 4233271 C2 DE4233271 C2 DE 4233271C2 DE 4233271 A DE4233271 A DE 4233271A DE 4233271 A DE4233271 A DE 4233271A DE 4233271 C2 DE4233271 C2 DE 4233271C2
Authority
DE
Germany
Prior art keywords
switching function
interrogation
test
circuit arrangement
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4233271A
Other languages
English (en)
Other versions
DE4233271A1 (de
Inventor
Yoshihiro Tanaka
Yoshio Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4233271A1 publication Critical patent/DE4233271A1/de
Application granted granted Critical
Publication of DE4233271C2 publication Critical patent/DE4233271C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583Design for test

Description

Die Erfindung bezieht sich auf eine integrierte Halbleiter­ schaltungsanordnung mit einer Fehlererfassungsfunktion, mit einer Vielzahl von Schaltfunktionsblöcken, deren Fehlerzu­ stände auf der Grundlage vorbestimmter Kombinationen von Ein­ gabe- und Ausgabefunktionssignalen erfaßt werden können, die im Ansprechen auf ein Eingabe-/Ausgabefunktionssignal-Test­ muster zur Untersuchung der Funktionen der integrierten Halb­ leiter-Schaltungsanordnung erzeugt werden, Prüfleitungen, Ab­ frageleitungen, einer Prüfleitungs-Treiberstufe zum Ansteuern der Prüfleitungen und einem Abfrageleitungs-Empfänger zum Ab­ fragen von Signalen der Abfrageleitungen.
Eine derartige Halbleiter-Schaltungsanordnung ist aus der EP- 0 223 714 A2 bekannt.
Einige herkömmliche integrierte Halbleiter-Schaltungsanord­ nungen weisen eine Funktion zum Bestimmen von Fehlerzuständen von Schaltfunktionsblöcken in der integrierten Halbleiter- Schaltungsanordnung auf Grundlage von Ausgangssignalen auf, die von den jeweiligen Schaltfunktionsblöcken in Abhängigkeit von Eingangssignalen erzeugt wurden, die entsprechend vorbe­ stimmten Testmustern angelegt wurden. In diesem Fall können Fehlerzustände von nur 60 bis 70% der gesamten Schaltfunk­ tionsblöcke erfaßt werden, wobei jedoch schwierige und kom­ pli­ zierte Anstrengungen zu machen sind, um die Fehler in den verbleibenden Schaltfunktionsblöcken zu erfassen.
Zum Lösen dieses Problems sind integrierte Halbleiter-Schaltungsanordnungen mit Fehlererfassungsfunktion beispielsweise in den Literaturstellen "High Performance CMOS Array with an Embedded Test Structure", Seiten 4.1.1.-4.1.4. IEEE 1990 CUSTOM INTEGRATED CIRCUITS CONFERENCE, "Embedded test circuitry improves fault detection in digital ASICs", COMPUTER DESIGN vom 1. Dezember 1989 und "CrossCheck: A cell Based VLSI Testability Solution", 26th DAC Proceedings, 1989 beschrieben.
Fig. 1 zeigt das Grundkonzept der herkömmlichen Halbleiter-Schaltungsanordnungen, wie sie in den vorgenannten Artikeln beschrieben sind. In Fig. 1 sind in den Randabschnitten einer integrierten Halbleiter-Schaltungsanordnung, die allgemein durch die Bezugsziffer 10 gekennzeichnet ist, Eingabe-/Ausgabe-Anpassungsglieder 1, 1, 1 . ., 1 für die jeweiligen Abschnitte der integrierten Schaltungen in der Anordnung vorgesehen. Die integrierte Halbleiter-Schaltungsanordnung weist eine Vielzahl von Abfrageleitungen 2, 2, . ., 2 sowie eine Vielzahl von Prüfleitungen 3, 3, . ., 3 auf, die zum Erfassen der Fehlerzustände dienen.
Die integrierte Halbleiter-Schaltungsanordnung weist außerdem Schaltungsfunktionsblöcke 41, 42, 43 auf, die die Grundschaltfunktionen ausführen. Als Schaltfunktionsblöcke in der integrierten Halbleiter-Schaltungsanordnung können zusätzlich zu den AND- und NAND-Schaltfunktionsblöcken, die in Fig. 1 dargestellt sind, auch OR-, NOR-Schaltfunktionsblöcke und andere Logikschaltfunktionsblöcke in Abhängigkeit von den auszuführenden Funktionen vorgesehen sein. Eine Prüfleitungs-Treiberstufe 6 ist vorgesehen, um die erwünschten Prüfleitungen 3 anzusteuern. Ein Abfrageleitungs-Empfänger 7 liest die Signale von den erwünschten Abfrageleitungen 2 ab. Die integrierte Halbleiter-Schaltungsanordnung 10 weist außerdem Eingangsanschlüsse 8 zum Anlegen der Eingangssignale an die Logikschaltung mit einer Vielzahl von Schaltfunktionsblöcken sowie einen Ausgangsanschluß 9 zum Aufnehmen eines Ausgangssignals der Logikschaltung auf.
Am Ausgang jedes Schaltfunktionsblocks 41, 42 und 43 der herkömmlichen integrierten Halbleiterschaltungs-Anordnung gemäß Fig. 1 ist gemäß Fig. 2 ein Abfragetransistor 12 zum Abfragen eines Ausgangssignalpotentials vorgesehen. In Fig. 2 stellt ein Schaltfunktionsblock 4 irgendeinen der in Fig. 1 dargestellten Schaltfunktionsblöcke dar. Ein Ausgangsanschluß 11 des Schaltfunktionsblocks 4 ist an eine Abfrageleitung 2 über den Source-Drain-Weg des Abfragetransistors 12 angeschlossen, dessen Gate mit einer der Prüfleitungen 3 verbunden ist. Der Ausgangsanschluß 11 ist außerdem an einen anderen Schaltfunktionsblock oder den Ausgangsanschluß 9 über eine Leitung 13 angeschlossen.
Um zu bestimmen, ob irgendeiner der jeweiligen Schaltfunktionsblöcke der integrierten Halbleiter-Schaltungsanordnung sich in einem Fehlerzustand befindet, wird die integrierte Schaltung in Betrieb genommen und die Prüfleitungen 3 von der Prüfleitungs-Treiberstufe 6 angesteuert, um die Abfragetransistoren 12 nacheinander einzuschalten. Die Ausgangssignale der jeweiligen Schaltfunktionsblöcke 4 werden über den zugeordneten Abfragetransistor 12 und die zugeordneten Abfrageleitungen 2 ausgelesen und durch den Abfrageleitungs- Empfänger 7 erfaßt. Ob sich der jeweilige Schaltfunktionsblock 4 in einem Fehlerzustand befindet oder nicht, wird aufgrund des Ausgangssignals ermittelt, das durch den Abfrageleitungs-Empfänger 7 abgelesen wird.
Um den Fehlererfassungs-Wirkungsgrad einer herkömmlichen integrierten Halbleiter-Schaltungsanordnung mit Fehlererfassungsfunktion zu verbessern, werden die Prüfleitungen 3 und die Abfrageleitungen 2 in einem Gitter angeordnet, wie dies in Fig. 1 dargestellt ist, so daß die Ausgangssignalpotentiale von allen Schaltfunktionsblöcken oder soviel Schaltfunktionsblöcken wie möglich erfaßt werden können. Darüber hinaus sind Abfragetransistoren zum Erfassen der Ausgangssignalpotentiale für gerade diese Schaltfunktionsblöcke vorgesehen, deren Fehlerzustand auf Grundlage von grundlegenden Eingangs-/Ausgangssignalkombinationen erfaßt werden kann, die entsprechend den vorbestimmten Testmustern erzeugt werden können.
Die EP-0 223 714 A2 offenbart eine ähnliche integrierte Halb­ leiter-Schaltungsanordnung mit einer Testschaltung. Die inte­ grierte Halbleiter-Schaltungsanordnung weist eine Vielzahl von matrixähnlich angeordneten Schaltfunktionsblöcken und die Testschaltung eine Prüfleitungs-Treiberstufe sowie einen Ab­ frageleitungs-Empfänger auf. Die Prüfleitungs-Treiberstufe ist über Prüfleitungen an Eingänge der Schaltfunktionsblöcke angeschlossen, während der Abfrageleitungs-Empfänger an Aus­ gänge der Schaltfunktionsblöcke angeschlossen ist. Über eine der Prüfleitungen wird von der Prüfleitungs-Treiberstufe ei­ ner der Schaltfunktionsblöcke ausgewählt, dessen Ausgangssi­ gnal über eine der Abfrageleitungen zum Abfrageleitungs-Emp­ fänger übertragen wird, damit die Testschaltung die Funktion von und die Verbindung zwischen Schaltfunktionsblöcken über­ prüft.
Derartige herkömmliche integrierte Halbleiter-Schaltungsan­ ordnungen benötigen jedoch eine große Anzahl von Abfrage­ transistoren, eine große Anzahl von Prüfleitungen zum Ansteu­ ern der Abfragetransistoren, eine große Anzahl von Abfrage­ leitungen zum Auslesen der Ausgangssignale der Schalt­ funktionsblöcke durch die Abfragetransistoren, eine Prüflei­ tungs-Treiberstufe sowie einen Abfrageleitungs-Empfänger. Diese Bauteile benötigen jedoch große Flächen aktiver und verdrahteter Bereiche.
Aus der DE-24 41 486 C2 ist ein Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises bekannt, bei dem lediglich Ausgangssignale eines zu prüfenden Schaltkrei­ ses mit Ausgangssignalen eines fehlerfreien Schaltkreises verglichen werden. Der Vergleich wird abgebrochen, sobald eine erste Ungleichheit der Ausgangssignale festgestellt wird.
Der Erfindung liegt daher die Aufgabe zugrunde, die eingangs genannte integrierte Halbleiter-Schaltungsanordnung mit Feh­ lererfassungsfunktion derart weiterzubilden, daß die Anzahl der Abfragetransistoren, der Prüfleitungen und Abfrageleitun­ gen verringert und die Prüfleitungs-Treiberstufe sowie der Abfrageleitungs-Empfänger verkleinert werden, so daß die Flä­ che der zur Fehlererfassung verwendeten aktiven und verdrah­ teten Bereiche verringert ist.
Erfindungsgemäß wird diese Aufgabe gemäß den kennzeichnenden Merkmalen des Patentanspruchs dadurch gelöst, daß die Viel­ zahl von Schaltfunktionsblöcken zumindest einen Schaltfunk­ tionsblock mit einer Ausgangssignalpotential-Abfragefunktion zum Erfassen eines seiner Fehlerzustände enthält, wobei die Prüfleitungen und die Abfrageleitungen nur an den zumindest einen Schaltfunktionsblock mit Ausgangssignalpotential-Ab­ fragefunktion angeschlossen sind.
Daher wird während des Entwurfs einer integrierten Halblei­ ter-Schaltungsanordnung mit Fehlererfassungsfunktion be­ stimmt, ob irgendwelche Schaltfunktionsblöcke vorhanden sind, deren Fehlerzustände nicht auf Grundlage der Entwicklung vor­ bestimmter Eingangs-/Ausgangsfunktionssignal-Kombinationen erfaßt werden können (solche Schaltfunktionsblöcke werden nachstehend als Schaltfunktionsblöcke mit nicht erfaßbaren Fehlern bezeichnet). Wenn ein derartiger Schaltfunktionsblock mit nicht erfaßbaren Fehlern eingesetzt werden muß, wird nur für diesen Schaltfunktionsblock mit nicht erfaßbarem Fehler ein Schaltfunktionsblock wie der in Fig. 2 dargestellte ein­ gesetzt, der dessen Ausgangssignalpotential abfragen kann.
Die Erfindung wird nachstehend anhand eines Ausführungsbei­ spiels unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigt
Fig. 1 eine schematische Abbildung, die das Grundkonzept einer herkömmlichen integrierten Halbleiter-Schaltungsanordnung mit Fehlererfassungsfunktion darstellt,
Fig. 2 ein Beispiel eines Schaltfunktionsblockes, der sein Ausgangssignalpotential abfragen kann,
Fig. 3 eine schematische Darstellung des Grundkonzepts einer integrierten Halbleiter-Schaltungsanordnung mit einer Fehlererfassungsfunktion und
Fig. 4 ein Flußdiagramm zur Untersuchung, ob bei einem bestimmten Schaltfunktionsblock ein Fehler auf Grundlage vorbestimmter Eingangs-/Ausgangssignalkombinationen erfaßt werden kann, die während des Aufbaus einer integrierten Halbleiter-Schaltungsanordnung durchgeführt wird.
Fig. 3 zeigt eine integrierte Halbleiter-Schaltungsanordnung mit Fehlererfassungsfunktion gemäß einem Ausführungsbeispiel. Eine integrierte Halbleiter-Schaltungsanordnung, die allgemein mit der Bezugsziffer 20 versehen ist, umfaßt Eingabe-/Ausgabe-Anpassungsglieder 21, die jeweils als Bestandteile der integrierten Schaltung vorgesehen sind. Die integrierte Halbleiter-Schaltungsanordnung 20 weist Schaltfunktionsblöcke 51, 52, 53 usw. auf, die ähnlich wie diejenigen aufgebaut sind, die in der in Fig. 1 dargestellten herkömmlichen integrierten Halbleiter-Schaltungsanordnung vorgesehen sind. Aus einem nachstehend noch zu beschreibenden Grund ist nur beispielsweise der Schaltfunktionsblock 53 als logischer Schaltfunktionsblock mit einer Ausgangssignalpotential- Abfragefunktion einschließlich eines Abfragetransistors 12 ähnlich demjenigen ausgebildet, wie er in Fig. 2 dargestellt ist. Eine Abfrageleitung 22 sowie eine Prüfleitung 23 sind an den Schaltfunktionsblock 53 angeschlossen. Eingangsanschlüsse 8 sind mit der Logikschaltung zum Anlegen der Eingangssignale an diese verbunden, die durch die jeweiligen Schaltfunktionsblöcke gebildet ist, während ein Ausgangsanschluß 9 an eine Logikschaltung zum Aufnehmen eines Ausgangssignals angeschlossen ist, die durch andere Schaltfunktionsblöcke gebildet ist. Die Prüfleitung 23 ist an eine Prüfleitungs-Treiberstufe 26 und die Abfrageleitung 22 an einen Abfrageleitungs-Empfänger 27 angeschlossen.
Die integrierte Halbleiter-Schaltungsanordnung mit Fehlererfassungsfunktion wird auf Grundlage von Ergebnissen einer Untersuchung hergestellt, die gemäß einem Flußdiagramm durchgeführt wird, wie es in Fig. 4 dargestellt ist, um zu bestimmen, ob Fehlerzustände bestimmter Schaltfunktionsblöcke auf Grundlage von vorbestimmten Eingabe-/Ausgabesignalkombinationen erfaßt werden können.
Im Schritt 101 wird ein Funktionstest-Eingabe-/Ausgabetestmuster erzeugt, um eine Fehlersimulation für übliche integrierte Halbleiter- Schaltungsanordnungen durchzuführen.
Als nächstes werden im Schritt 102 Grundsignale eingesetzt, die entsprechend dem Eingabe-/Ausgabetestmuster erzeugt wurden, um zu ermitteln, ob Schaltfunktionsblöcke mit nicht erfaßbaren Fehlern vorhanden sind, d. h. Schaltfunktionsblöcke, deren Fehlerzustände nicht mit solchen Grundsignalen erfaßt werden können.
Im Schritt 103 wird ein Schaltfunktionsblock mit Fehlererfassungsfunktion einschließlich eines Abfragetransistors 12, wie er in Fig. 2 gezeigt ist, nur für den Schaltfunktionsblock mit nicht erfaßbarem Fehler eingesetzt, der im Schritt 102 ermittelt wurde. Bei der in Fig. 3 dargestellten integrierten Halbleiter- Schaltungsanordnung ist der Schaltfunktionsblock 53 der somit ersetzte Schaltfunktionsblock ohne Ausgangssignalpotential- Abfragefunktion.
Durch das vorstehend beschriebene Verfahren lassen sich integrierte Halbleiter- Schaltungsanordnungen mit einer Fehlererfassungsfunktion aufbauen, die auf 100% oder auf einen gewünschten Wert gesteigert ist. Im Schritt 104 werden die Eingabe-/Ausgabesignalkombinationen eingesetzt, die für normale Schaltfunktionsblöcke zu erwarten sind, um zu ermitteln, ob irgendein Fehlerzustand in irgendeinem der normalen Schaltfunktionsblöcke vorliegt, und es werden auch Signale von den Schaltfunktionsblöcken mit einer Ausgangssignalpotential- Abfragefunktion dahingehend untersucht, ob solche Schaltfunktionsblöcke sich in einem Fehlerzustand befinden oder nicht. Somit können im wesentlichen alle Schaltfunktionsblöcke der integrierten Halbleiter- Schaltungsanordnung auf Fehlerzustände hin untersucht werden. Damit wird eine integrierte Halbleiter-Schaltungsanordnung geschaffen, die als Teil den Schaltfunktionsblock 53 mit Ausgangssignalpotential- Abfragefunktion zum Erfassen seines Fehlerzustandes entsprechend der Darstellung in Fig. 3 einschließt.
Bei normalen integrierten Halbleiter-Schaltungsanordnungen kann der Fehlerzustand von 30% bis 40% der Schaltfunktionsblöcke mit Hilfe vorbestimmter Grundsignale nicht erfaßt werden, die entsprechend einem Eingabe-/Ausgabetestmuster wie im Schritt 102 erzeugt wurden. Dementsprechend sind bei der integrierten Halbleiter-Schaltungsanordnung 30 bis 40% der Schaltfunktionsblöcke der Anordnung als Schaltfunktionsblöcke mit Ausgangssignalpotential-Abfragefunktion entsprechend der Fig. 2 ausgebildet und der verbleibende Teil, d. h. 60 bis 70% der Schaltfunktionsblöcke werden auf Grundlage vorbestimmter Eingabe-/ Ausgabesignalkombinationen untersucht, die entsprechend einem vorbestimmten Testmuster erzeugt wurden.
Es werden somit nur die Schaltfunktionsblöcke, deren Fehlerzustände auf Grundlage von zu erwartenden grundlegenden Eingangs-/Ausgangssignalkombinationen nicht erfaßt werden können, die entsprechend einem vorbestimmten Testmuster erzeugt wurden, in einem Schaltfunktionsblock ausgebildet, um somit eine Ausgangssignalpotential- Abfragefunktion aufzuweisen. Hierdurch läßt sich die Anzahl der Abfragetransistoren, der Prüfleitungen und Abfrageleitungen auf 30 bis 40% verglichen mit der herkömmlichen integrierten Halbleiter-Schaltungsanordnung verringern, wie sie in Fig. 1 gezeigt ist. Außerdem lassen sich die Prüfleitungs-Treiberstufe und der Abfrageleitungs-Empfänger verkleinern. Es ist somit ohne eine Verminderung der Fehlererfassungsfunktion möglich, die Flächen des aktiven Bereichs und des verdrahteten Bereichs, die erforderlich sind, um eine Fehlererfassungsfunktion zu schaffen, zu verkleinern, so daß dementsprechend der wirksame Raum, der zum Zweck der integrierten Schaltfunktion zur Verfügung bestellt werden soll, vergrößert wird.

Claims (1)

  1. Integrierte Halbleiter-Schaltungsanordnung mit einer Fehlerer­ fassungsfunktion, mit
    einer Vielzahl von Schaltfunktionsblöcken, deren Fehlerzu­ stände auf der Grundlage vorbestimmter Kombinationen von Einga­ be- und Ausgabefunktionssignalen erfaßt werden können, die im Ansprechen auf ein Eingabe-/Ausgabefunktionssignal-Testmuster zur Untersuchung der Funktionen der integrierten Halbleiter­ schaltungsanordnung erzeugt werden,
    Prüfleitungen,
    Abfrageleitungen,
    einer prüfleitungs-Treiberstufe zum Ansteuern der Prüf­ leitungen und
    einem Abfrageleitungs-Empfänger zum Abfragen von Signalen der Abfrageleitungen,
    dadurch gekennzeichnet, daß
    die Vielzahl von Schaltfunktionsblöcken (51, 52, 53) zumin­ dest einen Schaltfunktionsblock (53) mit einer Ausgangssignal­ potential-Abfragefunktion zum Erfassen eines seiner Fehlerzu­ stände enthält, wobei
    die Prüfleitungen (23) und die Abfrageleitungen (22) nur an den zumindest einen Schaltfunktionsblock (53) mit Ausgangssi­ gnalpotential-Abfragefunktion angeschlossen sind.
DE4233271A 1991-10-03 1992-10-02 Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion Expired - Fee Related DE4233271C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3256346A JP2884847B2 (ja) 1991-10-03 1991-10-03 故障検出機能を備えた半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
DE4233271A1 DE4233271A1 (de) 1993-04-08
DE4233271C2 true DE4233271C2 (de) 1995-06-01

Family

ID=17291404

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4233271A Expired - Fee Related DE4233271C2 (de) 1991-10-03 1992-10-02 Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion

Country Status (4)

Country Link
US (1) US5396500A (de)
JP (1) JP2884847B2 (de)
CA (1) CA2079696C (de)
DE (1) DE4233271C2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2884847B2 (ja) 1991-10-03 1999-04-19 三菱電機株式会社 故障検出機能を備えた半導体集積回路装置の製造方法
DE4341959C2 (de) * 1993-12-09 1997-07-03 Bosch Gmbh Robert Integrierte Schaltung mit verbesserter Verdrahtung und Verfahren zur Herstellung einer integrierten Schaltung mit verbesserter Verdrahtung
DE4406510C1 (de) * 1994-02-28 1995-07-13 Siemens Ag Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung
JPH09107048A (ja) 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
JP2004296928A (ja) * 2003-03-27 2004-10-21 Matsushita Electric Ind Co Ltd 半導体装置、これを用いたシステムデバイスおよびその製造方法
KR100641706B1 (ko) * 2004-11-03 2006-11-03 주식회사 하이닉스반도체 온칩 셀프 테스트 회로 및 신호 왜곡 셀프 테스트 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2261566B1 (de) * 1974-02-19 1978-01-27 Gen Radio Co
US4194113A (en) * 1978-04-13 1980-03-18 Ncr Corporation Method and apparatus for isolating faults in a logic circuit
US4395767A (en) * 1981-04-20 1983-07-26 Control Data Corporation Interconnect fault detector for LSI logic chips
JPS622552A (ja) * 1985-06-27 1987-01-08 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体検査方法
US4739250A (en) * 1985-11-20 1988-04-19 Fujitsu Limited Semiconductor integrated circuit device with test circuit
US4680761A (en) * 1986-01-30 1987-07-14 Burkness Donald C Self diagnostic Cyclic Analysis Testing System (CATS) for LSI/VLSI
FR2595474B1 (fr) * 1986-03-04 1988-06-24 Texas Instruments France Dispositif de controle et de verification du fonctionnement de blocs internes a un circuit integre
US4749947A (en) 1986-03-10 1988-06-07 Cross-Check Systems, Inc. Grid-based, "cross-check" test structure for testing integrated circuits
JPS63145549A (ja) * 1986-12-09 1988-06-17 Hitachi Ltd 論理回路シミユレ−シヨン方法
US5065090A (en) * 1988-07-13 1991-11-12 Cross-Check Technology, Inc. Method for testing integrated circuits having a grid-based, "cross-check" te
JPH0247574A (ja) * 1988-08-10 1990-02-16 Toshiba Corp 半導体集積回路装置及びその動作テスト方法
US4937826A (en) * 1988-09-09 1990-06-26 Crosscheck Technology, Inc. Method and apparatus for sensing defects in integrated circuit elements
JPH03128475A (ja) * 1989-10-13 1991-05-31 Hitachi Ltd 論理テスト機能付き論理回路
US5202624A (en) * 1990-08-31 1993-04-13 Cross-Check Technology, Inc. Interface between ic operational circuitry for coupling test signal from internal test matrix
JP3138286B2 (ja) * 1991-05-15 2001-02-26 株式会社メガチップス 半導体集積回路の試験方法及び試験装置
JP2884847B2 (ja) 1991-10-03 1999-04-19 三菱電機株式会社 故障検出機能を備えた半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
CA2079696C (en) 1999-05-11
JPH0599988A (ja) 1993-04-23
JP2884847B2 (ja) 1999-04-19
US5396500A (en) 1995-03-07
DE4233271A1 (de) 1993-04-08
CA2079696A1 (en) 1993-04-04

Similar Documents

Publication Publication Date Title
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE3130714C2 (de)
EP0046499B1 (de) Schieberegister für Prüf- und Test-Zwecke
DE2729053C2 (de) Prüfverfahren für eine monolithisch integrierte stufenempfindliche, einseitig verzögerungsabhängige logische Einheit
DE3709032C2 (de)
DE602004000228T2 (de) Integrierte Halbleiterschaltungsanordnung mit Signalregenerator für Prüfsignale und dazugehörige automatische Entwurfs-Vorrichtung, -Verfahren und -Programme
DE69832015T2 (de) Halbleiterspeicher mit einer verbesserten Prüfschaltung
DE19519794A1 (de) Halteschaltung
DE2256135C3 (de) Verfahren zum Prüfen von monolithisch integrierten Halbleiterschaltungen
DE19581814B4 (de) Halbleiter-Testchip mit waferintegrierter Schaltmatrix
DE3701663C2 (de) Schaltung zur Erleichterung der Prüfung einer Schaltungsanordnung höherer Ordnung und Prüfverfahren für eine solche Schaltungsanordnugn
DE3702408C2 (de)
DE2335785A1 (de) Schaltungsanordnung zum pruefen einer matrixverdrahtung
DE10129329A1 (de) Fehlersimulationsverfahren und Fehlersimulator für einen Halbleiter-IC
DE2720863A1 (de) Logisches schaltnetzwerk
DE4305677A1 (en) Test circuit, esp. for LSI circuits - has clock, test data and test control inputs, and is connected between two circuit stages
DE4233271C2 (de) Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion
DE10032256C2 (de) Chip-ID-Register-Anordnung
DE60106300T2 (de) Eingangs-/ausgangs-durchgangstestmodus-schaltung
DE4243611B4 (de) Testmodusschaltung für eine Speichervorrichtung
DE3817143C2 (de)
DE4030790C2 (de)
EP0186040A1 (de) Integrierter Halbleiterspeicher
DE2441351A1 (de) Schaltungsanordnung zur selbstpruefenden paritaetspruefung fuer zwei oder mehr voneinander unabhaengige datenkanaele
DE3916811C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G01R 31/28

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee