DE4233738A1 - Digitaler interpolator - Google Patents

Digitaler interpolator

Info

Publication number
DE4233738A1
DE4233738A1 DE4233738A DE4233738A DE4233738A1 DE 4233738 A1 DE4233738 A1 DE 4233738A1 DE 4233738 A DE4233738 A DE 4233738A DE 4233738 A DE4233738 A DE 4233738A DE 4233738 A1 DE4233738 A1 DE 4233738A1
Authority
DE
Germany
Prior art keywords
digital
coefficients
fir filter
filter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4233738A
Other languages
English (en)
Other versions
DE4233738C2 (de
Inventor
Jeffrey William Scott
Donald Allan Kerth
Shaochyi Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crystal Semiconductor Corp
Original Assignee
Crystal Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crystal Semiconductor Corp filed Critical Crystal Semiconductor Corp
Publication of DE4233738A1 publication Critical patent/DE4233738A1/de
Application granted granted Critical
Publication of DE4233738C2 publication Critical patent/DE4233738C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • H03H17/0614Non-recursive filters using Delta-modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • H03H17/0621Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0671Cascaded integrator-comb [CIC] filters

Description

Die vorliegende Erfindung betrifft allgemein digitale Filter und insbesondere ein Filter mit endlicher Impulsantwort für den Einsatz in einem Digital/Analog-Wandler.
Digital/Analog-Wandler weisen vermehrt eine Oversampling Architektur auf. Eine Digital/Analog-Wandlung mit Over­ sampling läuft 4-, 8- oder sogar 64mal schneller als die Wort­ rate am Eingang, wobei eine entsprechend höhere Anzahl von Abtastungen für jede Eingangs-Abtastung erzeugt werden muß. Bei einer solchen Architektur wird eine digitale bzw. zeit­ diskrete Interpolation eingesetzt, um die erhöhte Eingangs-Wortrate darzustellen. Die digitale Interpolation wird in zwei getrennten Schritten ausgeführt. Der erste Schritt der Interpolation besteht darin, die Eingangssequenz x(n), welche die Fourier-Transformierte X(f) darstellt, bei einer Abtast­ rate von fS empfängt. Diese Eingangssequenz x(n) wird dann zur Ausgangssequenz y(n) verarbeitet, welche im wesentlichen die Sequenz x(n) mit zwischen den Abtastungen eingestreuten M-1 Nullstellen ist, wobei M der Interpolations-Faktor ist.
Im Frequenzbereich bedeutet das Einstreuen von Nullstellen einfach die Neuskalierung der Frequenzachse. Allerdings ent­ hält der neuskalierte Frequenzbereich Abbildungen des origi­ nalen tieffrequenten Signals. Die Abbildungen können durch direkte digitale Tiefpaßfilterung, welche den zweiten Schritt des Interpolations-Vorgangs darstellt, entfernt werden. Das Ergebnis der digitalen Tiefpaßfilterung wird deshalb die Sequenz z(n) sein, welche die Fourier-Transformierte Z(f) darstellt. Die Sequenz z(n) ist die Sequenz y(n) mit den "eingefüllten" Nullstellen. Das Endergebnis ist eine Ausgangs­ sequenz des Interpolators, dessen Abtastungen eine Rate auf­ weisen, die um einen Faktor M schneller ist als die Eingangs-Abtastrate.
Der erste Schritt der Interpolation ist sehr konventionell und umfaßt im allgemeinen die Schritte des Einstreuens von Nullstellen zwischen die Eingangs-Abtastungen, was ein rela­ tiv unkomplizierter Prozeß ist. Der zweite Schritt der digi­ talen Tiefpaßfilterung stellt jedoch ein Problem für einen Designer von Hardware dar. Üblicherweise kommt ein Filter mit endlicher Impulsantwort (Finite Impulse Response, FIR) einer Länge von N zum Einsatz, da sich dieser Filtertyp durch eine überragende Phasencharakteristik und Außerband-Abbildungs­ unterdrückung auszeichnet. Der Eingang des FIR-Filters ist die Sequenz y(n), wobei ein zweiter Eingang, nämlich der Koeffizienten-Eingang, von einem Speicherbereich vorgesehen wird, welcher die Koeffizienten h(0), h(1), h(2) . . . h(N-1) hat. Dieser Satz von Filterkoeffizienten definiert den Fre­ quenzgang des FIR-Filters vollständig. Die Zahl von binären Bits, welche zur exakten Darstellung eines jeden Koeffizien­ ten erforderlich ist, wird von den Filterperformande-Para­ metern diktiert, von denen der empfindlichste üblicherweise die Sperrbereichs-Unterdrückung ist.
Im Falle der Interpolation bestimmt die Sperrbereichsunter­ drückung des Filters direkt die Ausdehnung, bis zu welcher die Außenband-Abbildungen verstärkt werden. Die herkömmliche Faustregel spricht von ungefähr 6 dB Sperrbereichs- bzw. Abbildungs-Unterdrückung für jedes binäre Bit, das zur Dar­ stellung der Filterkoeffizienten benutzt wird. Herkömmlicher­ weise wird das Filter mit einer Anzahl von Verzögerungs­ blöcken realisiert, deren Ausgänge jeweils mit dem zugehöri­ gen Filterkoeffizienten multipliziert und anschließend sum­ miert werden, wobei die Ausgangsrate um den Faktor M höher ist als die Wortrate der Eingangssequenz x(n). Aus diesem Grunde muß das Filter N/M Multiplikationen und Additionen für jedes Wort am Ausgang ausführen. Angenommen, der Datenstrom am Eingang wird dargestellt durch k binäre Bits und die Koef­ fizienten des FIR-Filters werden dargestellt durch m binäre Bits, dann besteht ein solcher Bedarf an Datenverarbeitung, daß bei einer Wortrate am Ausgang von z(n) N/M (k · m) Multi­ plikationen/Additionen verlangt werden, bzw. daß bei einer Wortrate x(n) eingangsseitig N(k · m) Multiplikationen/Addi­ tionen gefordert sind. Wenn beispielsweise ein digitaler 16-Bit-Audio-Dateneingang von einer Wortrate von 48 kHz auf eine 4× schnellere Rate interpoliert werden, dann würde dies eine Wortrate von 192 kHz ergeben. Ein digitales Audio-Qualitäts-FIR-Filter, das bei 4x arbeitet, wird eine Länge N = 128 mit 14-Bit-Koeffizienten haben. Die sich hierdurch ergebende Rechenbelastung beträgt 128 (16-Bit · 14-Bit) Multiplika­ tionen/Additionen bei 48 kHz. Dabei ist zu beachten, daß die Rechenrate für eine Stereo-Implementation doppelt so hoch sein muß und somit ein einzelner 16-Bit · 14-Bit-Hardware- Multiplizierer mit 2 · 28 · 48 kHz = 12,28 MHz für eine digi­ tale Audio-Qualitäts-4x-Interpolation arbeiten muß.
Da eine derartige Verarbeitungsrate nahe an der Leistungs­ grenze heutiger CMOS-Technologie liegt, und weil schnelle parallele Multiplizierer zu teuer sind, werden höhere Inter­ polations-Raten (M < 4) üblicherweise in drei getrennten Schritten realisiert: 4x, 32x und 2x. Der erste Schritt von 4x wird beispielsweise implementiert mittels eines auf einem Multiplizierer basierenden 128-Tap-FIR. Der zweite Schritt von 32x ist ein einfacher linearer Interpolator, und der abschließende 2x-Schritt ist ein Halteglied nullter Ordnung. Man kann sicherlich den allgemeinen Schluß ziehen, daß, ob­ wohl die letzten Schritte in einem Mehrfachschritt-Interpola­ tionsprozeß ziemlich rudimentär sein können, das Bedürfnis für einen schnellen (parallelen) digitalen Multiplizierer von k-Bit-Eingangsdaten durch m-Bit-Filterkoeffizienten in her­ kömmlichen, digitalen Audioqualität-Interpolations-Architek­ turen fortbesteht.
Angesichts dieser Nachteile besteht das Bedürfnis nach einem Interpolations-Schema, welches ein FIR-Filter relativ hoher Präzision vorsieht, um eine signifikante Unterdrückung im Sperrbereich zu erzielen, ohne die kostspieligen und kom­ plexen Multiplizierer herkömmlicher Einheiten zu benötigen.
Die vorliegende Erfindung löst dieses technische Problem durch Interpolation eines digitalen Signals in der Weise, daß zunächst die digitale Eingangssequenz bei einer ersten Abtast­ rate empfangen wird, daß der digitale Datenstrom von der ersten Abtastrate in eine zweite, höhere Abtastrate umgewan­ delt wird, und daß dann der umgewandelte Datenstrom durch ein Interpolations-Filter verarbeitet wird. Das Interpolations-Filter ist in der Lage, die Abbildungen der konvertierten Eingangssequenz zu filtern. Das Interpolations-Filter hat einen Frequenzgang mit einem Durchlaßbereich zum Durchlassen mit minimaler Verstärkung der konvertierten Eingangssequenz, einem Sperrbereich zur Verstärkung der Abbildungen der konver­ tierten Sequenz auf einen bestimmten Signalpegel und schließ­ lich einem Übergangsbereich zwischen dem Durchlaß- und dem Sperrbereich. Ferner umfaßt das Interpolationsfilter ein Filter mit endlicher Impulsantwort (FIR) mit zugehörigen FIR-Filterkoeffizienten geringer Präzision. Die FIR-Filterkoeffi­ zienten geringer Präzision ergeben einen Frequenzgang unter­ halb des Punkts im Sperrbereich, welcher gleich groß ist wie FIR-Filterkoeffizienten wesentlich höherer Präzision, und dessen Frequenzgang oberhalb dieses Punktes im wesentlichen allmählich abfällt. Ein Tiefpaßfilter ist an dem Ausgang des FIR-Filters vorgesehen, um Signale oberhalb dieses Punktes zu dämpfen.
Gemäß einem weiteren Vorschlag der vorliegenden Erfindung umfassen die FIR-Filterkoeffizienten geringer Präzision zumin­ dest den Satz von linken Stützkoeffizienten -1 und rechten Stützkoeffizienten +1 und umfassen ferner einen Null-Koeffi­ zienten. Das FIR-Filter ist so ausgelegt, daß nur additive Operationen benötigt werden anstelle einer vollständigen digitalen Multiplizieroperation.
Ein Ausführungsbeispiel der vorliegenden Erfindung wird nach­ stehend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild des Interpolations­ filters mit FIR-Koeffizienten niedriger Präzision;
Fig. 2 den gewünschten Überalles-Interpolations­ Frequenzgang für das gesamte Interpolati­ onsfilter;
Fig. 3a und 3b die Frequenzgänge des FIR-Filters mit Koeffizienten niedriger Präzision und der nachfolgenden Tiefpaßfilter;
Fig. 4 ein Blockschaltbild des FIR-Interpolations­ filters unter Verwendung eines Digital/Analog-Wandlers;
Fig. 5a-5e die Frequenzgänge für die verschiedenen Stufen der Schaltung gemäß Fig. 4;
Fig. 6 ein Blockschaltbild der bevorzugten Ausfüh­ rung der vorliegenden Erfindung;
Fig. 7 ein Blockschaltbild des FIR-Interpolations­ filters;
Fig. 8 den Interpolator in einem ausführlicheren Blockschaltbild;
Fig. 9 ein Schaltschema des analogen Tiefpaßfil­ ters mit geschalteten Kondensatoren und des 1-Bit-DA-Wandlers im Ausgangsab­ schnitt;
Fig. 10 ein Blockschaltbild des Delta-Sigma-Modula­ tors zur Erzeugung der Koeffizienten nied­ riger Präzision;
Fig. 11-13 Plotter-Ausdrucke zur Verdeutlichung der Arbeitsweise des Digital/Analog-Wandlers unter Verwendung von zwei FIR-Filterkoeffi­ zienten in dem Satz (-1, +1);
Fig. 14-16 Plotter-Ausdrucke als Beispiel für den Einsatz von FIR-Filterkoeffizienten in dem Satz (-1 , 0, +1).
In dem Blockschaltbild von Fig. 1 ist der Interpolator ins­ gesamt mit dem Bezugszeichen 10 bezeichnet; es handelt sich um einen FIR-Interpolator, also um einen Interpolator mit endlicher Impulsantwort. Dieser Interpolator 10 umfaßt einen Interpolations-Block zum Zwischensetzen von Nullstellen zwi­ schen die Abtastungen in der Eingangssequenz x(n) und ferner den Filterungsschritt, in dem die Durchgangsbereichs-Antwort bestimmt und die Abbildungen teilweise ausgefiltert werden. Wie noch später beschrieben wird, ergibt dies die für Inter­ polatoren hoher Qualität erforderliche Tieffrequenz-Charakte­ ristik. Dies resultiert in der Ausgangssequenz z(n), die ein gefilterter Ausgang ist, welcher durch einen Faktor M inter­ poliert ist. Dies ist der Eingang für einen Tiefpaß-Filter­ block 12, dessen kritische Frequenz fC gleich fS/2 ist. Dies ergibt ein Ausgangssignal z′(n), das mit einer Abtastrate MfS arbeitet. Es muß beachtet werden, daß der FIR-Interpolator 10 auf der Basis von FIR-Koeffizienten niedriger Präzision arbei­ tet, welche in einem Block 13 abgespeichert sind; diese Koef­ fizienten definieren die Frequenzantwort des Filterteils des FIR-Interpolators 10 bei tiefer Frequenz. Wie jedoch später noch beschrieben wird, führen die Koeffizienten niedriger Präzision allerdings nicht zu einer wünschenswerten Sperr­ bereichs-Charakteristik bei hohen Frequenzen. Dies wird mit dem Tiefpaß-Filterblock 12 erreicht.
In Fig. 2 ist ein Überalles-Frequenzgang für den vollstän­ digen Interpolations-Prozeß dargestellt. Wenn nun die Null­ stellen zwischen die Abtastungen in der Eingangssequenz x(n) dazwischengesetzt sind, ist es notwendig, diesen Typ von Überalles-Frequenzgang für solche Anwendungen wie Digital/Analog-Wandler vorzusehen. Bevorzugt handelt es sich bei der Interpolations-Operation um eine 64x-Interpolation in einem einzigen Schritt mit einem FIR-Filter mit 1792 Stufen mit den auf den Satz (-1, 0, +1) beschränkten Filterkoeffizienten. Die Restwelligkeit der Filterantwort im Durchlaßbereich be­ trägt ± 0,10 dB bei einer Definition des Durchlaßbereichs von +0,20 dB, -0,50 dB. Der Übergangsbereich ist ein Übergang zwischen dem Durchlaßbereich und dem Sperrbereich mit der Existenz zwischen 0,45-0,55 fS. Die Unterdrückung im Sperr­ bereich muß größer als 70 dB sein. Es wird also ein sehr steiles Filter gefordert, was der Zweck für die Verwendung eines digitalen FIR-Filters ist. Wie noch später beschrieben wird, ist es jedoch ein wichtiger Gesichtspunkt der vorliegen­ den Erfindung, FIR-Koeffizienten mit niedriger Präzision zu verwenden, um ein FIR-Filter niedriger Präzision zu erhalten, damit sich das gewünschte Tieffrequenz-Verhalten und eine ausreichende Sperrbereichs-Unterdrückung der totalen Frequenz­ charakteristik der Operation ergibt.
Fig. 3a enthält die Frequenzgangskurve des FIR-Interpola­ tionsfilters, wie es in der vorliegenden Erfindung verwendet wird. Das Filter ist so ausgelegt, daß der Durchgangsbereich und der Übergangsbereich die Überalles-Designerfordernisse für ein FIR-Filter erfüllen, welches mit FIR-Filterkoeffizi­ enten hoher Präzision entworfen ist, so daß nahe des Über­ gangsbereiches der Sperrbereich einen gewünschten Betrag von Dämpfung aufweist. Es kann allerdings beobachtet werden, daß die Dämpfung des Sperrbereichs oberhalb des Punkts unmittel­ bar neben dem Übergangsbereich allmählich nachläßt und nicht akzeptabel ist. Dies wird noch weiter unten im Detail erläu­ tert.
Fig. 3b zeigt einen Frequenzgang für eine Tiefpaßfilter- Funktion, die zu dem Tiefpaßfilter 12 gehört und die Verringe­ rung in dem Sperrbereich, die im Hinblick auf den Frequenz­ gang von Fig. 3a inakzeptabel ist, ausfiltert. Die Kombina­ tion des Frequenzgangs von Fig. 3a und des Frequenzgangs von Fig. 3b ergibt den gewünschten Frequenzgang von Fig. 2. Jedoch wurde der Frequenzgang von Fig. 3a mit sehr unpräzi­ sen FIR-Filterkoeffizienten erhalten und wurde der Frequenz­ gang von Fig. 3b mittels eines relativ einfachen Filter­ designs erzielt. In der bevorzugten Ausführung wird das Tief­ paßfilter 12 gebildet von dem ausgangsseitigen Filter mit geschalteten Kondensatoren, das im analogen Bereich eines Digital/Analog-Wandlers arbeitet. Es sei aber darauf hinge­ wiesen, daß die digitale Filterfunktion in dem digitalen Bereich bei hoher Abtastfrequenz implementiert werden kann.
Fig. 4 enthält ein mehr ins Detail gehendes Blockschaltbild der bevorzugten Ausführung der vorliegenden Erfindung. Die Eingangssequenz x(n) ist ein Multi-Bit-Eingang, typischer­ weise mit 16 Bits; das ist der Eingang für den Abtastraten- Konverter 16, welcher die Abtastrate auf einen Faktor von 64x der Abtastfrequenz der Eingangssequenz x(n) erhöht. Dies ergibt eine Ausgangssequenz von y(n), die ebenfalls ein Multi-Bit-Signal darstellt. Die Sequenz y(n) ist Eingang eines FIR-Tiefpaßfilters 18, das auf den Satz (-1, 0, +1) beschränkte FIR-Filterkoeffizienten für jede Stufe des Fil­ ters hat, wie vorstehend beschrieben. Das FIR-Tiefpaß­ filter 18 filtert die von der Einstreuung von Nullstellen in den Abtastraten-Konverter 16 herrührenden Abbildungen aus. Dies ergibt die gefilterte Sequenz z(n), welche ebenfalls eine Multi-Bit-Sequenz ist, die bei 64x der Abtastfrequenz arbeitet. Dies ist der Eingang für einen herkömmlichen Delta- Sigma-Modulator, welcher an seinem Ausgang ein digitales 1-Bit-Ausgangssignal mit 64facher Abtastfrequenz abgibt, wel­ ches dann auf einen analogen Tiefpaßfilter/1-Bit-Digital/Analog-Wandler 22 gegeben wird. Dies ergibt den analogen Ausgang des Überalles-Digital/Analog-Wandlers.
Die Fig. 5a bis 5e enthalten Frequenzgangskurven für jeden Schritt des Umwandlungsprozesses.
Fig. 5a zeigt den Frequenzgang X(f), welcher der Frequenz­ gang für den Eingangsdatenstrom ist. Wie erwartet, ist dies ungefähr eine Sinuskurve mit einer einzigen Frequenzkompo­ nente 24 innerhalb des Frequenzspektrums. Es ist zu erkennen, daß diese wesentlich geringer als fS/2 ist. Fig. 5b zeigt den Frequenzgang für die Sinuskurve von Fig. 5a an dem Aus­ gang des Abtastraten-Konverters 16; zu erkennen sind die Abbildungen des Sinus, die sich nach dem Einstreuen von Null­ stellen zwischen die Abtastungen in der Eingangssequenz x(n) ergeben. Fig. 5c zeigt das Ausgangssignal des FIR-Tiefpaß­ filters 18 mit den FIR-Koeffizienten niedriger Präzision; hieraus ist zu erkennen, daß der Sinus den Durchgangsbereich passiert, wie anhand der Frequenzkomponente 26 verdeutlicht, und daß die übrigen Abbildungen zusammen mit den unmittelbar neben dem Übergangsbereich und gerade außerhalb des Durchlaß­ bereichs gelegenen Abbildungen ausgefiltert werden, wobei sie stark gedämpft werden, und daß die übrigen Abbildungen in einer allmählichen Weise weniger stark gedämpft sind. Fig. 5e zeigt den Ausgang des analogen Tiefpaßfilters/DA-Konver­ ters 22, in dem alle Abbildungen innerhalb des Sperrbereichs signifikant gedämpft werden. Es kann somit erkannt werden, daß der Gebrauch des FIR-Tiefpaßfilter niedriger Präzision, das die gewünschte Charakteristik für tiefe Frequenzen im Durchgangsbereich und um den Übergangsbereich aufweist, mit dem Tiefpaßfilter kombiniert werden kann, um als Ergebnis einen Überalles-Frequenzgang zu erzielen, welcher äquivalent zu dem eines FIR-Tiefpaßfilters hoher Präzision unter Verwen­ dung von Multi-Bit-FIR-Koeffizienten ist. Ein hochpräzises FIR-Tiefpaßfilter könnte im Extremfall 14 Bits für jeden Koeffizienten erfordern, was relativ komplexe Multiplizier­ stufen innerhalb des für die Realisierung des FIR-Tiefpaß­ filters verwendeten Schaltkreises erforderlich machen würde.
In Fig. 6 ist die bevorzugte Ausführung für den in dem FIR-Tiefpaßfilter niedriger Präzision verwendeten Digital/Analog-Wandler dargestellt. Das Ausgangssignal des FIR-Tiefpaß­ filters 18 ergibt Hochfrequenz-Abbildungen, welche die Ampli­ tude des Sinus im Durchgangsbereich erreichen oder überstei­ gen. Es würde deshalb vorweggenommen werden, daß die Arbeits­ leistung des digitalen Delta-Sigma-Modulators 20 herabgesetzt wurde, und zwar wegen der Abbildungsenergie am äußeren Ende des Sperrbereichs, die Eingang für den digitalen Delta-Sigma-Modulator ist. Um dies zu verhindern, wird ein relativ ein­ faches, digitales Abbildungs-Dämpfungsfilter nach dem FIR-Tiefpaßfilter 18 mit Koeffizienten niedriger Präzision vor­ gesehen, um diese Sperrbereichs-Bilder zu reduzieren. Um diese hochfrequenten Abbildungen zu dämpfen, muß das Filter lediglich den graduellen Anstieg der Abbildungsenergie dämp­ fen, die von dem Einsatz des Tiefpaßfilters 18 mit den Koef­ fizienten niedriger Präzision herrührt. Bei dem erfindungs­ gemäß eingesetzten Filter handelt es sich um ein Halteglied nullter Ordnung oder CU-Filter. Ein derartiges Filter ist beschrieben in E.B. Hogenauer: "An Economical Class of Digi­ tal Filters for Decimation and Interpolation", IEEE Trans. Acoust. Speech, Signal Processing, Vol. ASSP-29, pp. 155-162, April 1981. Das Haltefilter nullter Ordnung liefert eine Impulsantwort, die durch folgende Übertragungsfunktion defi­ niert ist:
Sofern N in der Übertragungsfunktion gleich der Oversampling- bzw. Interpolationsrate M ist, läßt sich dieses Filter rela­ tiv einfach implementieren. Es benutzt einen mit niedriger Geschwindigkeit differenzierenden Block 30, welcher die Über­ tragungsfunktion "1-z-1" liefert und das mit der Eingangs- Abtastfrequenz arbeitet. Die Eingangssequenz x(n) ist ein 16-Bit-Wort-Eingang an einem Bus 32 zu dem Eingang des Blocks 30. Der Ausgang des Blocks 30 ist an einem Bus 34 vorgesehen, welcher einen 17-Bit-Ausgang darstellt, der mit der Abtastfrequenz fS arbeitet. Dies ist der Eingang für einen Abtastraten-Konverter 16. Der Abtastraten-Konverter 16 erhöht dann die Abtastrate um einen Faktor 64, um ein 17-Bit-Ausgangssignal an einem Bus 36 zu liefern. Dieses Ausgangs­ signal ist dann der Eingang für ein FIR-Tiefpaßfilter 18 mit in dem Koeffizientenspeicher 14 abgespeicherten FIR-Filter­ koeffizienten niedriger Präzision. Dies ergibt dann ein digi­ talgefiltertes Ausgangssignal an einem Bus 28; das ist ein 21-Bit-Ausgangssignal mit 64facher Abtastfrequenz fS. Dies ist das Eingangssignal für einen Hochgeschwindigkeitsspei­ cher 14, dessen Übertragungsfunktion lautet:
Der Hochgeschwindigkeitsspeicher 40 arbeitet mit der 64fachen Eingangs-Abtastfrequenz, während der Differenzblock 30 mit der langsameren Abtastfrequenz arbeitet. Die Kombination des Speichers 40 und des Differenzblocks 30 bilden die Halte­ glied-Filterfunktion nullter Ordnung, die manchmal auch "Comb-Integrate-Cascade (CIC)" genannt wird. Ein mit der Verwendung eines Haltefilters nullter Ordnung, dessen Impuls­ antwort-Länge gleich dem Verhältnis der Interpolations­ funktion ist, einhergehender Nachteil ist der, daß sich ein Abfall von ungefähr 4 dB im Durchgangsbereich ergibt. Dies kann jedoch dadurch kompensiert werden, daß im Design des FIR-Filters ein entsprechender Offset für den Durchgangs­ bereich vorgesehen wird.
Das Ausgangssignal des Speichers 40 ist ein 23-Bit-Ausgang, der mit 64facher Abtastfrequenz fS arbeitet und auf einen Bus 42 zu dem digitalen Delta-Sigma-Modulator 20 ausgegeben wird. Der 1-Bit-Ausgang des Modulators 20 wird dann auf einen 1-Bit-Digital/Analog-Wandler 44 gegeben und dann auf ein Tiefpaßfilter 46 mit geschalteten Kondensatoren. Dies ergibt ein analoges Ausgangssignal. Auf diese Weise wird der Über- alles-Phasen- und Frequenzgang des FIR-Filters 18 und des Filters 24 mit Schaltkondensatoren, welches ein Filter mit unendlicher Impulsantwort (IIR-Filter) ist, derart zusammen­ gesetzt, daß die Phasenverschiebungen in jedem Filter durch die Auslegung der anderen Filter kompensiert werden können.
Fig. 7 enthält ein Blockschaltbild eines herkömmlichen FIR-Filters der Filterlänge N. Die Eingangssequenz y(n) wird an einem Eingang 48 aufgenommen und auf eine Reihe von Verzöge­ rungsblöcken 50 gegeben, von denen jeder eine Verzögerung von "z-1" bewirkt. Das Eingangssignal y(n) wird auch auf einen einer Reihe von Multiplizierern 22 gegeben, deren Eingang mit einem FIR-Filterkoeffizienten h(0) multipliziert wird. Der Ausgang dieses Multiplizierers 52 wird dann auf einen Sum­ mierblock 54 gegeben, um eine Addition auszuführen. Der Aus­ gang eines jeden nachfolgenden Verzögerungsblocks 50 wird auch auf einen zugehörigen Multiplizierer 52 gegeben und mit den nachfolgenden Filterkoeffizienten multipliziert. Der Aus­ gang eines jeden Multiplizierers 52 ist der Eingang für den Summierschaltkreis 54, der eine Addition bewirkt. Der Ausgang des Summierblocks 54 stellt die Ausgangssequenz z(n) dar.
Wenn die FIR-Koeffizienten mit dem Design eines hochpräzisen FIR-Filters vereinbar sind, dann werden sie eine Wortlänge über 14 Bit haben. Wann immer ein Multi-Bit-FIR-Koeffizient verwendet wird, führt dies zum Erfordernis eines relativ komplexen Multiplizierblocks. Dies hat seinen Grund in der Tatsache, daß eine Anzahl von Shift-Operationen und Additi­ onen in Übereinstimmung mit herkömmlicher digitaler Multipli­ kationstechnik erforderlich sind. Es ist ein wichtiger Ge­ sichtspunkt der vorliegenden Erfindung, diese Komplexität, wenn nicht zu eliminieren, so doch wesentlich zu vermindern. Bei der bevorzugten Ausführung der vorliegenden Erfindung ist das FIR-Filter, das zwar Ausführung der Tiefpaßfilterung am Ausgang des Interpolators zur ausreichenden Dämpfung der ersten, außerhalb des Bereichs liegenden Abbildung vorgesehen ist, so ausgelegt, daß es äußerst triviale Koeffizienten be­ nutzt, die auf den Satz (-1, 0, +1) beschränkt sind. Es kann jedoch auch so ausgelegt werden, daß der Satz von Koeffizien­ ten auf den Satz (-1, +1) oder (-2, -1, 0, +1, +2) beschränkt ist.
Sind nun die Koeffizienten auf den Satz (-1, 0, +1) be­ schränkt, so besteht alles Erforderliche darin, eine Schal­ tung auszuwählen, die entweder den Wert "0", den Eingangswert zu dem ausgewählten Block oder den Wert auswählt, bei dem das Vorzeichen geändert wird, um das Negative hiervon darzustel­ len. Dies erfordert somit keine Schaltung zur Durchführung einer Shift-Operation, welche von Bedeutung bei herkömmlichen digitalen Multiplizierern wäre. Dies ist eine wesentlich weniger komplexe Operation. Um aber einen befriedigenden Übergangsbereich und eine flache Sperrbereichsregion unter gleichzeitiger Beibehaltung akzeptabler Dämpfungswerte in dem Abschnitt des Sperrbereichs neben dem Übergangsbereich zu erhalten, ist es notwendig, die FIR-Koeffizienten entspre­ chend auszuwählen.
Aus der vorstehenden Beschreibung kann entnommen werden, daß der Bereich des Frequenzgangs im Sperrbereich neben dem Über­ gangsbereich und der Durchlaßbereich FIR-Koeffizienten niedri­ ger Präzision benutzen, wobei dieser Teil der Frequenzcharak­ teristik im wesentlichen gleich derjenigen bei Verwendung von hochpräzisen FIR-Koeffizienten ist. Allerdings zeigte das Ende des Sperrbereichs zu hohen Frequenzen hin eine relativ kleine Sperrbereichs-Unterdrückung mit allmählich anwachsen­ dem Frequenzfehler, was nicht gleich dem ist, was mit der Verwendung von hochpräzisen FIR-Koeffizienten einhergeht. Diese Unterdrückung wird jedoch bei einer späteren Stufe innerhalb der Schaltung erreicht, und zwar durch Verwendung des Tiefpaßfilters am Ausgang. Das Ergebnis ist, daß ein FIR-Filter ohne Multiplizierer geschaffen wurde, um akzeptable Charakteristiken im Sperrbereich und im Übergangsbereich zu erhalten zwecks Durchführung der Filteroperation des Inter­ polationsschrittes mit signifikanter Unterdrückung in dem unmittelbar neben dem Übergangsband gelegenen Teil des Sperr­ bereichs. Dies ist ein ganz wesentlicher Gesichtspunkt der vorliegenden Erfindung.
Das Design des Abtastraten-Konverters und des FIR-Filters wird, wie oben beschrieben, ohne den Einsatz von Multiplizie­ rern realisiert. Wie ebenfalls oben bereits beschrieben, fügt der Interpolator im wesentlichen 63 Nullstellen in den Ein­ gangsdatenstrom ein, bevor er die konvertierten Daten an das digitale Tiefpaßfilter sendet. Wenn eine Null mit einem belie­ bigen Koeffizienten multipliziert wird, dann wird selbstver­ ständlich auch am Ausgang eine Null anstehen, die keinen Wechsel im Wert vornimmt. Dies bedeutet, daß alle Nullstel­ len, die in den verschiedenen verzögerten Leitungen abgespei­ chert sind, im wesentlichen keinen Einfluß auf den Ausgang des Filters haben. Aus diesem Grunde ignorieren herkömmlich ausgelegte Interpolatoren die Existenz von Nullstellen in den Ausgängen der Verzögerungsleitungen und führen somit keine mathematischen Operationen damit durch. Für einen 32-Bit-Eingangsdatenstrom und ein Filter mit einer Länge von 2048 würde dies eine Reduktion der Multiplikationen von 2048 auf 32 bedeuten, bei einem Interpolations-Faktor von 64. Dies würde lediglich zu 32 Multiplikationen und 32 Additionen führen. Aus diesem Grunde würden lediglich 32 m-Bit-Schiebe­ register erforderlich sein, um die von Null verschiedenen Daten zu halten, welche Eingangssignal für den Interpolator sind.
Bezüglich der Multiplikations-Operationen werden diese er­ setzt durch drei Operationen, nämlich eine Operation "ADD", eine Operation "NO OPERATION" und eine Operation "SUBTRACT", entsprechend den Koeffizienten "1", "0" und "-1". Alles was hierfür gebraucht wird, ist somit das Addieren bzw. Subtra­ hieren der Daten von dem Ausgang der Verzögerungsleitungen, ohne daß ein Multiplizierer erforderlich wäre. Es wird ledig­ lich ein einfacher Dekoder benötigt, um die Koeffizienten zu dekodieren, so daß man weiß, ob die Daten von dem Speicher am Ende addiert oder subtrahiert werden sollen, oder ob einfach nichts getan werden soll, wenn der Koeffizient nämlich Null ist.
Bei der bevorzugten Ausführung hat das Filter ein Design mit einer Länge von 2048, benötigt aber nur Koeffizienten für 1792. Die übrigen Koeffizienten werden deshalb auf Null ge­ setzt. Die Tabelle 1 erläutert, wie die Daten gespeichert werden; dort gibt es 64 Ausgänge, durch die ein 32-Bit-Daten­ strom zirkuliert, so daß beispielsweise das erste Bit der Daten X1 zuerst mit Koeffizient Eins am ersten Ausgang multi­ pliziert wird, und dann mit dem Koeffizienten Zwei an dem zweiten Ausgang usw., um die 63 Nullstellen einzufüllen, die zwischen die ersten beiden Abtastungen zwischengesetzt wer­ den. Die verbleibenden 31 Bit des Datenstroms werden in der gleichen Weise verarbeitet. Dies entspricht herkömmlicher Vorgehensweise.
Die Gleichungen, die angeben, wie das digitale Tiefpaßfilter die Ausgangssignale kalkuliert, sind in Tabelle 2 wiederge­ geben.
Sobald der Ausgang 64 erzeugt wird, wird ein neuer, von Null verschiedener Eingangs-Datenstrom eingegeben. Der älteste, von Null verschiedene Datenstrom wird dann gelöscht, und der neue Datenstrom wird in das Schieberegister eingegeben, wo­ rauf dann die obige Operation beginnt. Da nur 32 Additionen notwendig sind, um einen einzigen Ausgang zu erzeugen, ist es somit lediglich notwendig, die Rate des Haupttaktes zu wis­ sen, um festzulegen, wieviele Speicher erforderlich sind. Wenn der Haupttakt 256xfS ist, ist nur ein einziger Speicher erforderlich, um vier Additionen innerhalb einer einzigen Taktperiode des 64xfS-Taktes auszuführen. Es werden also wenigstens 8 Speicher benötigt, um die Ausgangsdaten bei einer Rate von 64xfS zu erzeugen.
Fig. 8 enthält ein detailliertes Blockschaltbild zur Erläu­ terung der Umwandlungsrate und der Filteroperation gemäß der Erfindung. Um das Design zu vereinfachen, sind acht Spei­ cher 60 vorgesehen, die acht getrennte Ausgangsdaten zu gleicher Zeit speichern, wobei jeder verschiedene Ausgangs­ daten speichert. Am Ende eines jeden der 32 Haupttakte sind dann acht Ausgangsdaten, die in dem Speicher 60 gespeichert sind, bereit zur Ausgabe. Diese werden dann in eines von acht zugehörigen Registern 62 parallel eingelesen, welche jeweils mit dem Ausgang der zugehörigen Speicher 60 verbunden sind. Die Speicher 60 werden dann zurückgesetzt bzw. gelöscht und sind somit bereit zur Aufnahme der nächsten acht Ausgangs­ daten. Ausgangssteuersignale S1-S8 werden dazu benutzt, um diejenigen Register anzusteuern, die Daten aussenden sollen. Diese Ausgangssteuersignale wechseln mit einer Rate von 64xfS bzw. jedem vierten Taktzyklus des Haupttaktes. Die Ausgangs­ daten werden dann in einen Hauptspeicher 65 geladen, der alle 64 Ausgangssignale akkumuliert.
Die Koeffizienten sind in acht Nur-Lese-Speicher ROMs 66 abgespeichert, wobei jedes ROM in acht Sektionen 68 unter­ teilt ist, wobei jede Sektion die Koeffizienten für einen der Ausgänge darstellt. Somit repräsentieren die ersten ROMs die Ausgänge 1, Ausgänge 9 bis Ausgänge 57 und die zweiten ROMs 66 repräsentieren die Ausgänge 2, Ausgänge 16, Ausgänge 18 bis Ausgänge 58. Der Ausgang der ROMs 66 wird auf eine Verar­ beitungsschaltung 70 gegeben, welche eine Addition, eine Subtraktion oder gar keine Operation ausführen, je nach Wert des Koeffizienten, welcher +1, 0 oder -1 sein kann. Auf diese Weise stellt der Ausgang des ROM 66 eine Steuerfunktion für die Verarbeitungsschaltung 70 dar. Der andere Eingang der Verarbeitungsschaltung 70 ist mit den Daten am Eingang verbun­ den, welche in einem Schieberegister 72, das von 32 17-Bit-Registern gebildet wird, eingespeichert sind.
Während der ersten der 32 Haupttakt-Zyklen wird das erste, zur ersten Abtastung gehörende 17-Bit-Datenwort auf die Verar­ beitungsschaltung 70 gegeben und die mit dem ersten Bit ver­ knüpften Koeffizienten und die ersten 8 Ausgänge werden von den ROMs 76 durch Erzeugen der entsprechenden Adresse ausge­ wählt. Die Ergebnisse dieser Operationen werden auf die Spei­ cher 60 für 32 Verarbeitungszyklen gegeben, wobei am Ende des ersten der 32 Haupttakt-Zyklen die Ausgänge der Speicher in Register 62 eingelesen und anschließend die Speicher 60 ge­ löscht werden. Im nächsten der 32 Haupttakt-Zyklen werden die zur Erzeugung der Ausgänge 9 bis 16 verwendeten Koeffizienten von den ROMs 66 ausgegeben, wobei die Speicher 60 dazu da sind, um die Ausgangsdaten zu akkumulieren und dann diese Daten in das Register 62 einzuspeichern. Dieser Prozeß wird so lange fortgesetzt, bis alle 64 Ausgangsdaten erzeugt wor­ den sind. An diesem Punkt kommen neue, von Null verschiedene Eingangsdaten von dem Schieberegister 72 an, und die Opera­ tion beginnt von vorne.
Fig. 9 ist ein detailliertes Logikschaltbild des Filters 46 mit geschalteten Kondensatoren und des 1-Bit-DA-Wandlers. Der 1-Bit-DA-Wandler wird gebildet von einem Kondensator 120, einem Kondensator 122 und einer Spannungsreferenz VREF. Es sind Schalter 124 und 126 vorgesehen, die zwei Pole aufwei­ sen, von denen der eine mit VREF und der andere mit Masse verbunden ist. Jeder der Schalter 124 und 126 hat einen Schaltarm, der mit der einen Seite der Kondensatoren 122 und 120 verbunden ist. Die anderen Seiten der Kondensatoren 122 und 120 sind mit den Schaltarmen der Schalter 128 und 130 verbunden. Die Schalter 128 und 130 haben zwei Pole, von denen der eine mit Masse und der andere mit dem Eingang eines Schaltkondensator-Filters verbunden ist. Während des Betriebs ist der Kondensator 122 mit seiner einen Elektrode mit der positiven Spannung und mit seiner anderen Elektrode an Masse verbunden, und dann schaltet die eine Elektrode an Masse und die andere Elektrode an den Eingang des Schaltkondensator- Filters. Sobald die Ladung an den Eingang des Schaltkonden­ sator-Filters übertragen ist, wird die eine Elektrode des Kondensators 120, welche zu dem Schalter 126 gehört, an eine positive Spannung gelegt, und die andere Elektrode des Kon­ densators 120, welche zu dem Schalter 130 gehört, wird mit dem Eingang des Schaltkondensator-Filters verbunden. Es han­ delt sich hier um einen herkömmlichen 1-Bit-DA-Wandler.
Das ausgeschaltete, mit Kondensatoren aufgebaute Filter stellt ein Butterworth-Tiefpaßfilter dritter Ordnung dar, welches aus drei Stufen mit geschalteten Kondensatoren be­ steht. Die erste Stufe wird gebildet von einem Verstärker 132, dessen negativer Eingang mit einem Pol der Schalter 128 und 130 verbunden ist, und dessen positiver Eingang an Masse angeschlossen ist. Ein Kondensator 134 ist zwischen den Aus­ gang des Verstärkers 132 und dessen Eingang geschaltet. Ein Kondensator 136 ist mit seinen Elektroden an die Schaltarme der Schalter 133 und 135 geschaltet. Der Kondensator 136 arbeitet in einer Konfiguration mit geschalteten Kondensa­ toren, wobei eine Elektrode mit Masse verbunden und die an­ dere Elektrode mit dem von Masse verschiedenen Pol verbunden ist. Der Schalter 133 schaltet die eine Elektrode des Konden­ sators 136 zwischen dem Ausgang des Verstärkers 132 und Masse hin und her, während der Schalter 134 die andere Elektrode des Kondensators 136 zwischen dem negativen Eingang eines zweiten Verstärkers 138, der zu der zweiten Stufe gehört, und Masse hin und her schaltet. Der positive Eingang des Verstär­ kers 138 ist mit Masse verbunden. Ein Kondensator 140 ist zwischen den negativen Eingang und den Ausgang des Verstär­ kers 138 geschaltet, und ein geschalteter Kondensator 142 ist zwischen dem negativen Eingang und dem Ausgang des Verstär­ kers 138 angeordnet und ist zwischen dem Eingang und dessen Ausgang und Masse über Schalter 139 und 140 geschaltet, so daß er in einer Stellung parallel zu dem Kondensator 140 ge­ schaltet ist, während er in der anderen Stellung mit seinen beiden Elektroden an Masse liegt.
Ein geschalteter Kondensator 144 ist zwischen den Ausgang des Verstärkers 138 und den negativen Eingang des Verstärkers 132 oder Masse über Schalter 143 und 145 geschaltet, so daß ent­ weder beide Elektroden an Masse liegen oder der Kondensator über dem Ausgang des Verstärkers 138 und dem negativen Ein­ gang des Verstärkers 132 angeordnet ist. Eine dritte Verstär­ kerstufe 147 ist vorgesehen, wobei ein geschalteter Konden­ sator 148 in einer geschalteten Konfiguration zwischen den Ausgang eines Verstärkers 138 und den negativen Eingang eines Verstärkers 147 über Schalter 149 und 151 geschaltet ist. Schalter 149 und 151 verbinden im Betrieb eine Seite des Kon­ densators mit Masse und die andere Seite des Kondensators mit dem von Masse verschiedenen Pol. Ein Kondensator 153 ist pa­ rallel zwischen dem Eingang und dem Ausgang des Verstär­ kers 147 angeordnet, und ein geschalteter Kondensator 155 ist parallel zu dem Kondensator 153 über Schalter 157 und 159 geschaltet. Schalter 157 und 159 schalten entweder beide Elektroden des Kondensators 155 an Masse oder parallel zu dem Kondensator 153. Der Ausgang des Verstärkers 147 bildet den Ausgang des Filters dritter Ordnung.
Bei der bevorzugten Ausführung sind die Daten ein von dem digitalen Delta-Sigma-Modulator abgegebener 1-Bit-Datenstrom, wobei der Schalter 128 als Funktion des mit einem Takt­ impuls ⌀2 und des damit im Sinne eines logischen "Und" ver­ knüpften Dateneingangs geschlossen ist und der Schalter 130 durch das Taktsignal ⌀2 und im Sinne eines logischen "Und" damit verknüpften, invertierten Daten gesteuert ist. Es han­ delt sich hierbei um eine herkömmliche Operation. Das aus geschalteten Kondensatoren zusammengesetzte Filter arbeitet mit einer Abtastrate, die 64fS beträgt und mit einer -3dB Frequenz, die gleich fS/2 ist. Die im hier beschriebenen Aus­ führungsbeispiel verwendeten Verhältniszahlen für die Konden­ satoren lauten:
Kondensator
Verhältniszahl
136
1
140 19,884
144 1
134 20,372
142 1
155 1
153 19,872
148 1
120 1
122 1
um zu erfassen, was die niedrigpräzisen Filterkoeffizienten für die vorliegende Erfindung bedeuten, ist es notwendig, zuerst das Filter unter Verwendung von FIR-Tiefpaßfilter Koeffizienten aufzubauen, welche Gleitkomma-Präzision haben. Dies wurde getan unter Verwendung eines herkömmlichen Parks­ McClellan-Designs, dessen Koeffizienten dann durch einen mittels Software gebildeten Delta-Sigma-Modulator bzw. Quan­ tisierer bearbeitet wurden. Der Frequenzgang mit den Gleit­ komma-Koeffizienten würde sein:
Nach Verarbeitung durch den Delta-Sigma-Modulator würde sich dann folgender Frequenzgang ergeben:
Diese stellt die Charakteristik gemäß Fig. 3a dar. Der mit­ tels Software gebildete Delta-Sigma-Modulator wird somit dazu benutzt, die Gleitkomma-Präzision der FIR-Koeffizienten auf ein sehr niedriges oder sogar triviales Niveau in frequenz­ selektiver Weise zu beschneiden, wodurch der Frequenzgangs­ fehler infolge der Beschneidung vornehmlich auf höhere Fre­ quenzen konzentriert wird. Dies wird deutlich in der allmäh­ lichen Zunahme der Frequenzverzerrung, wie sie in Fig. 3a dargestellt ist.
Bevorzugt wird ein programmierter Delta-Sigma-Modulator vier­ ter Ordnung zur Quantisierung der FIR-Koeffizienten verwen­ det. Dies wird in Fig. 10 erläutert. In Fig. 10 werden die FIR-Koeffizienten h(n) mit Gleitkomma-Präzision in einen Summierblock 150 eingegeben, dessen Ausgang auf einen Spei­ cher 152 gegeben wird. Der Ausgang des Speichers wird über eine Skaliereinrichtung 145 auf einen Summierblock 156 und gleichzeitig auf den Eingang eines zweiten Speichers 158 gegeben. Der Ausgang des Speichers 158 wird auf den Summier­ block 156 über eine Skaliereinrichtung 160 und gleichzeitig auf den Eingang eines dritten Speichers 162 gegeben. Der Ausgang des Speichers 162 wird über eine Skaliereinrich­ tung 164 auf den Summierblock 156 und gleichzeitig auf den Eingang eines vierten Speichers 166 gegeben. Der Ausgang des vierten Speichers 166 wird über eine Skaliereinrichtung 168 auf den Summierblock 156 gegeben. Der Summierblock 156 sum­ miert die Ausgänge der Skaliereinrichtungen 154, 160, 164 und 168 und gibt diese an einen Quantisierer 170 weiter. Der Quantisierer 170 quantisiert das Ausgangssignal des Summier­ blocks 156 in die spezifizierte Anzahl von Koeffizienten, welche beim Ausführungsbeispiel auf den Satz (-1, 0, +1) beschränkt sind. Der Ausgang des Quantisierers 170 ist gleich­ zeitig Eingang zu dem Summierblock 150; der Ausgang des Quan­ tisierers 170 repräsentiert also die Filterkoeffizienten niedriger Präzision.
Die am Ausgang eines jeden der Speicherblöcke 152, 158, 162 und 166 auftretenden Zustandsvariablen werden auf einen An­ fangswert von Null gesetzt. Wenn aber der Endwert der Zu­ standsvariablen nicht gleich Null ist, dann wird dies zu Unschärfen infolge Quantisierungsrauschen führen. Dies kann verstanden werden, wenn man die Sequenz endlicher Länge der FIR-Koeffizienten als eine Periode einer periodischen Sequenz interpretiert. Wegen der nichtlinearen Natur des Delta-Sigma-Kodierers wird der Quantisierungsfehler erzeugt, wenn die Kodierung einer periodischen Eingangssequenz nicht periodisch verläuft. Ein rechteckiges Fenster mit einer Länge, die einer Periode entspricht, muß auf den Delta-Sigma-Ausgang gegeben werden, um einen Satz von FIR-Koeffizienten niedriger Präzi­ sion zu isolieren. Die von der Existenz dieses rechteckigen Fensters herrührende Unschärfe führt dazu, daß die Sperrbe­ reichsdämpfung des mit niedrigpräzisen Koeffizienten versehe­ nen FIR begrenzt sein wird, da ein hochfrequentes Quantisie­ rungsrauschen in die sensitive Sperrbereichsregion, die unmit­ telbar auf den Übergangsbereich folgt, "eingeschmiert" wird. Die Lösung für dieses Problem besteht darin, die Periodizität in der Delta-Sigma-Ausgangssequenz zu erzwingen, indem der Endwert der Delta-Sigma-Zustandsvariablen gleich Null gesetzt werden, was zu einer periodischen Sequenz niedrigpräziser FIR-Filter führt. Bei der Erzwingung von Äquivalenz zwischen Anfangs- und Endwerten der Zustandsvariablen werden die Stör­ geräuschs-Schmiereffekte des rechteckigen Fensters unter­ drückt.
Beispielsweise wurde ein 64x-Interpolationsfilter entworfen, das ohne Multiplizierer eine FIR-Länge von 1792 Abgriffen hat. Die zulässigen FIR-Koeffizienten waren -1 und +1. Die sich ergebenden Koeffizienten sind im beigefügten Anhang A aufgelistet.
Fig. 11 zeigt die Charakteristik des FIR-Filters 18, woran gesehen werden kann, daß die signifikante Sperrbereichs-Unter­ drückung unmittelbar nach dem Übergangsbereich vorgesehen ist. Es kann auch erkannt werden, daß einige Spitzen am Ende des Durchgangsbereichs vorhanden sind, um dem Einbruch im Durchgangsbereich infolge des Halteglied-Filters nullter Ord­ nung Rechnung zu tragen, und auch um jede Dämpfung innerhalb des Schaltkondensator-Filters zu kompensieren.
Fig. 12 zeigt die Charakteristik am Ausgang des Spei­ chers 42; diese zeigt eine zusätzliche Dämpfung der hoch­ frequenten Abbildungen. Erkennbar ist, daß der Halteglied- Schaltkreis nullter Ordnung eine Anzahl von Nullstellen im Bereich der Abbildungen plaziert.
Fig. 13 enthält den Überalles-Frequenzgang für das Filter nach der Ausführung der analogen Tiefpaßfilterung des Tiefpaß­ filters.
Bei einem zweiten Beispiel wurden die Koeffizienten mit Gleit­ komma-Präzision zu Koeffizienten der Werte -1, 0 und +1 quan­ tisiert. Die sich daraus ergebenden Koeffizienten sind in dem beigefügten Anhang B aufgelistet.
Fig. 14 zeigt den Frequenzgang am Ausgang des FIR-Tiefpaß­ filters 18; erkennbar ist die Unterdrückung im Sperrbereich um einiges besser als diejenige gemäß Fig. 11.
Fig. 5 zeigt den Frequenzgang am Ausgang des Speichers 40 und läßt die Unterdrückung der hochfrequenten Abbildungen erkennen.
Fig. 16 zeigt den Frequenzgang des analogen Ausgangs und läßt die Überalles-Charakteristik des Durchlaßbereichs erken­ nen. Es ist ersichtlich, daß die Unterdrückung im Sperrbe­ reich größer als 74 dB ist, was für Anwendungen im Consumer- Bereich gut annehmbar ist. Die Frequenzgänge im Durchlaßbe­ reich und im Übergangsbereich sind gleichwertig zu denen bei Verwendung eines Filters mit FIR-Koeffizienten mit Gleit­ komma-Präzision.
Kurz zusammengefaßt wurde mit der vorliegenden Erfindung ein Interpolationsfilter geschaffen, das mit einer minimalen An­ zahl von FIR-Koeffizienten funktioniert. Bevorzugt werden lediglich die drei Koeffizienten -1, 0 und +1 verwendet, so daß ein Filter ohne Multiplizierer entworfen werden kann. Die Filterkoeffizienten sind so gestaltet, daß der Durchgangsbe­ reich und der Übergangsbereich äquivalent sind zu dem, was sich mit einem wesentlich höherwertigen FIR-Filter ergäbe, wobei die Unterdrückung im Sperrbereich unmittelbar neben dem Übergangsbereich ebenfalls äquivalent zu dem ist, was sich mit einem Filter mit höherpräzisen FIR-Koeffizienten ergäbe. Der höherfrequente Abschnitt des Sperrbereichs erlaubt jedoch den Durchlaß von Abbildungsenergie in einer allmählich anwach­ senden Art so, daß der Überalles-Frequenzgang des FIR-Filters feinabgestimmt bzw. "getunt" ist. Ein nachfolgendes analoges Tiefpaßfilter dient zur Ausfilterung der hochfrequenten Abbil­ dungsenergie.

Claims (27)

1. Digitaler Interpolator mit einem Eingang zum Empfangen einer digitalen Eingangssequenz mit einer ersten Abtastrate, gekennzeichnet durch
  • - einen Abtastraten-Wandler (16) zur Erhöhung der ersten Abtastrate auf eine zweite und höhere Abtastrate; und
  • - ein Interpolations-Filter (18) zur Ausfilterung der Abbil­ dungen der Eingangssequenz des Abtastraten-Wandlers (16), wobei der Frequenzgang dieses Interpolations-Filters einen Durchlaßbereich zum Durchlaß mit minimaler Dämpfung der interpolierten Eingangssequenz, einen Sperrbereich zur Dämpfung der Abbildungen der interpolierten Sequenz auf einen vorbestimmten Wert und einen Übergangsbereich zwi­ schen dem Durchlaßbereich und dem Sperrbereich aufweist, und wobei dieses Interpolations-Filter umfaßt: Ein FIR-Filter mit endlicher Impulsantwort, das mit FIR-Filter­ koeffizienten niedriger Präzision arbeitet, die einen Frequenzgang unterhalb eines Punktes in dem Sperrbereich liefern, welcher vergleichbar demjenigen bei Verwendung von FIR-Koeffizienten wesentlich höherer Präzision ist, und dessen Frequenzgang oberhalb dieses Punktes in einer im wesentlichen allmählichen Weise abfällt, sowie ferner ein Tiefpaßfilter zur Filterung des Ausgangssignals des FIR-Filters so, daß Signale oberhalb dieses Punktes abge­ schwächt werden.
2. Interpolator nach Anspruch 1, dadurch gekenn­ zeichnet, daß der erwähnte Punkt nahe bei dem Über­ gangsbereich liegt.
3. Interpolator nach Anspruch 1, dadurch gekenn­ zeichnet, daß die FIR-Filterkoeffizienten niedriger Präzision zumindest den Satz von Koeffizienten (-1, +1) um­ faßt.
4. Interpolator nach Anspruch 3, dadurch gekenn­ zeichnet, daß die FIR-Filterkoeffizienten niedriger Präzision zusätzlich einen Null-Koeffizienten umfassen.
5. Interpolator nach Anspruch 1, dadurch gekenn­ zeichnet, daß das FIR-Filter gebildet wird von
  • - einer Anzahl von Verzögerungsblöcken (50) und einem Summier­ schaltkreis (54), wobei der Ausgang eines jeden der Verzöge­ rungsblöcke (50) mit einem zugehörigen FIR-Filterkoeffizien­ ten niedriger Präzision multipliziert wird, und wobei der Ausgang dieser Multiplizierblöcke (52) gleichzeitig Eingang zu diesem Summierschaltkreis (54) zum Aufsummieren der Ergebnisse ist; und
  • - wobei die FIR-Filterkoeffizienten den Satz von Koeffizien­ ten (-1, +1) umfassen, so daß nur ein Vorzeichenwechsel in den Multiplizierblöcken (52) erforderlich ist.
6. Interpolator nach Anspruch 5, dadurch gekenn­ zeichnet, daß die FIR-Filterkoeffizienten zusätzlich den Satz von Null-Koeffizienten umfassen, so daß die Multipli­ zierblöcke (52) zusätzlich einen Nullwert dann ausgeben können, wenn der zugehörige Koeffizient den Wert Null hat.
7. Analog/Digital-Wandler mit einem Eingang zum Empfangen einer digitalen Eingangssequenz bei einer ersten Abtastrate, gekennzeichnet durch
  • - einen Abtastraten-Konverter (16) zur Erhöhung der ersten Abtastrate auf eine zweite, höhere Abtastrate;
  • - ein Interpolationsfilter zur Ausfilterung der Abbildungen des Ausgangs des Abtastraten-Konverters (16), wobei der Frequenzgang dieses Interpolationsfilters einen Durchlaß­ bereich zum Durchlassen der umgewandelten Eingangssequenz mit minimaler Dämpfung, einen Sperrbereich zur Dämpfung der Abbildungen der umgewandelten Eingangssequenz auf einen vorbestimmten Pegel sowie einen Übergangsbereich zwischen dem Durchlaßbereich und dem Sperrbereich aufweist, und wobei dieses Interpolationsfilter ein FIR-Filter mit end­ licher Impulsantwort unter Verwendung von FIR-Filterkoeffi­ zienten niedriger Präzision umfaßt, welches einen Frequenz­ gang unterhalb eines Punktes in dem Sperrbereich aufweist, der vergleichbar ist mit FIR-Koeffizienten wesentlich höhe­ rer Präzision, und dessen Frequenzgang oberhalb dieses Punktes im Sperrbereich in einer im wesentlichen allmähli­ chen Weise abnimmt;
  • - einen Digital/Analog-Wandler zur Umwandlung des Ausgangs­ signals des Interpolationsfilters in ein analoges Signal; und
  • - ein Tiefpaßfilter, zur Abschwächung des Signals oberhalb des erwähnten Punktes im Sperrbereich.
8. Digital/Analog-Wandler nach Anspruch 7, dadurch ge­ kennzeichnet, daß der Digital/Analog-Wandler umfaßt:
  • - einen Delta-Sigma-Modulator (20) zur Umwandlung des digi­ talen Ausgangssignals des Interpolationsfilters (18) in einen m-Bit-Datenstrom, der den digitalen Wert des Eingangs zu dem Delta-Sigma-Modulator (20) repräsentiert, wobei m kleiner als die Länge des in den Delta-Sigma-Modulator eingegebenen Digitalwortes ist;
  • - einen m-Bit-Digital/Analog-Wandler;
  • - wobei das Tiefpaßfilter ein analoges Tiefpaßfilter am Aus­ gang des m-Bit-Digital/Analog-Wandlers enthält.
9. Digital/Analog-Wandler nach Anspruch 8, dadurch ge­ kennzeichnet, daß m gleich 1 ist.
10. Digital/Analog-Wandler nach Anspruch 8, dadurch ge­ kennzeichnet, daß das analoge Tiefpaßfilter ein mit geschalteten Kondensatoren aufgebautes Filter (44) ist.
11. Digital/Analog-Wandler nach Anspruch 7, dadurch ge­ kennzeichnet, daß der Punkt in dem Frequenzgang des Interpolationsfilters nahe bei dem Übergangsbereich liegt.
12. Digital/Analog-Wandler nach Anspruch 7, dadurch ge­ kennzeichnet, daß die FIR-Filterkoeffizienten niedriger Präzision mindestens den Satz von Koeffizienten (-1, +1) umfassen.
13. Digital/Analog-Wandler nach Anspruch 12, dadurch ge­ kennzeichnet, daß die FIR-Filterkoeffizienten niedriger Präzision zusätzlich einen Null-Koeffizienten um­ fassen.
14. Digital/Analog-Wandler nach Anspruch 7, dadurch ge­ kennzeichnet, daß das Interpolationsfilter
  • - eine Anzahl von Verzögerungsblöcken (50) und einen Summier­ schaltkreis (54) enthält, wobei der Ausgang eines jeden Verzögerungsblocks (50) mit den zugehörigen FIR-Filterkoef­ fizienten niedriger Präzision multipliziert wird, und wobei der Ausgang dieser Multiplizierblöcke (52) auf den Summier­ schaltkreis (54) zum Zwecke der Aufsummierung der Ergeb­ nisse gegeben wird; und
  • - wobei die FIR-Filterkoeffizienten zumindest den Satz von Koeffizienten (-1, +1) umfassen, so daß nur ein Vorzeichen­ wechsel in den Multiplizierblöcken (52) erforderlich ist.
15. Digital/Analog-Wandler nach Anspruch 14, dadurch ge­ kennzeichnet, daß die Koeffizienten zusätzlich den Satz von Null-Koeffizienten umfassen, so daß die Multi­ plizierblöcke (52) zusätzlich einen Nullwert ausgeben können, wenn der zugehörige Koeffizient den Wert Null hat.
16. Verfahren zur Interpolation digitaler Daten, ge­ kennzeichnet durch die Verfahrensschritte:
  • - Empfangen einer digitalen Eingangssequenz bei einer ersten Abtastrate;
  • - Umwandeln der eingangsseitig ersten Abtastrate in eine zweite, höhere Abtastrate; und
  • - Ausfiltern der Abbildungen der konvertierten Daten bei der zweiten Abtastrate, wobei der Schritt der Filterung mit einer Frequenzcharakteristik arbeitet, die einen Durchlaß­ bereich zum Durchlassen der umgewandelten Eingangsdaten bei der zweiten Abtastrate mit minimaler Dämpfung, einen Sperr­ bereich zur Dämpfung der Abbildungen der umgewandelten Daten auf einen vorbestimmten Pegel sowie einen Übergangs­ bereich zwischen dem Durchlaßbereich und dem Sperrbereich aufweist, wobei der Schritt der Filterung folgende einzelne Schritte umfaßt: Vorsehen eines FIR-Filters mit endlicher Impulsantwort, das zugehörige FIR-Filterkoeffizienten nied­ riger Präzision aufweist, welche einen Frequenzgang unter­ halb eines Punktes in dem Sperrbereich bewirken, der ver­ gleichbar ist mit FIR-Filterkoeffizienten wesentlich höhe­ rer Präzision, und dessen Frequenzgang oberhalb dieses Punktes im wesentlichen allmählich abnimmt, und ferner die Verarbeitung der umgewandelten Daten bei der zweiten Abtast­ rate durch das FIR-Filter und schließlich die Tiefpaßfilte­ rung des Ausgangssignals des FIR-Filters so, daß die Signal­ anteile oberhalb des erwähnten Punktes gedämpft werden.
17. Verfahren nach Anspruch 16, dadurch gekenn­ zeichnet, daß der Punkt nahe bei dem Übergangs­ bereich innerhalb des Sperrbereichs liegt.
18. Verfahren nach Anspruch 16, dadurch gekenn­ zeichnet, daß die FIR-Filterkoeffizienten niedriger Präzision zumindest den Satz von Koeffizienten (-1, +1) um­ fassen.
19. Verfahren nach Anspruch 18, dadurch gekenn­ zeichnet, daß die FIR-Filterkoeffizienten niedriger Präzision einen Null-Koeffizienten umfassen.
20. Verfahren nach Anspruch 16, dadurch gekenn­ zeichnet, daß der Schritt des Vorsehens eines FIR-Filters folgende Einzelschritte umfaßt:
  • - Vorsehen einer Anzahl von Verzögerungsblöcken zur Aufnahme der umgewandelten Daten sowie eines Summierschaltkreises;
  • - Multiplikation des Ausgangssignals eines jeden der Verzö­ gerungsblöcke mit einem entsprechenden FIR-Filterkoeffizien­ ten niedriger Präzision;
  • - Ausgabe des Resultats der Multiplikation an den Summier­ schaltkreis und Aufsummierung deren Resultate; und
  • - Bildung der FIR-Filterkoeffizienten aus zumindest dem Satz von Koeffizienten (-1, +1) so, daß nur ein Vorzeichen­ wechsel in dem Schritt der Multiplikation erforderlich ist.
21. Verfahren nach Anspruch 20, dadurch gekenn­ zeichnet, daß die FIR-Filterkoeffizienten niedriger Präzision zusätzlich den Satz von Null-Koeffizienten umfaßt, so daß der Schritt der Multiplikation zusätzlich den Ausgang der Verzögerungsblöcke durch einen Null-Wert im Ansprechen auf den zugehörigen FIR-Filterkoeffizient des Wertes Null multiplizieren kann.
22. Verfahren zur Umwandlung digitaler Signale in analoge Signale, gekennzeichnet durch die Verfahrens­ schritte:
  • - Aufnahme einer digitalen Eingangssequenz bei einer ersten Abtastrate;
  • - Umwandeln der Eingangssequenz von der ersten Abtastrate in eine zweite und höhere Abtastrate;
  • - Ausfiltern der Abbildungen der umgewandelten Eingangs­ sequenz bei der zweiten Abtastrate, wobei der Frequenzgang der Filterung einen Durchlaßbereich zum Durchlassen der, umgewandelten Sequenz mit minimaler Dämpfung, einen Sperr­ bereich zur Dämpfung der umgewandelten Sequenz auf einen vorbestimmten Pegel sowie einen Übergangsbereich zwischen dem Durchlaßbereich und dem Sperrbereich aufweist, und wobei der Schritt der Filterung umfaßt: Vorsehen eines FIR-Filters mit endlicher Impulsantwort, das zugehörige FIR-Filterkoeffizienten niedriger Präzision aufweist, so daß sich unterhalb eines Punktes in dem Sperrbereich ein Fre­ quenzgang ergibt, der vergleichbar ist mit FIR-Koeffizien­ ten wesentlich höherer Präzision, und dessen Frequenzgang oberhalb dieses Punktes eine im wesentlichen allmählich verlaufende Abnahme aufweist, und ferner die Verarbeitung der umgewandelten Sequenz durch das FIR-Filter;
  • - Verarbeiten des Ausgangssignals des FIR-Filters durch einen Digital/Analog-Wandler; und
  • - Tiefpaßfiltern im Ausgang des Digital/Analog-Wandlers, um die oberhalb des Punkts im Frequenzgang des Filters mit endlicher Impulsantwort liegenden Signalanteile zu ver­ ringern.
23. Verfahren nach Anspruch 22, dadurch gekenn­ zeichnet, daß der Schritt der Verarbeitung der Daten durch den Digital/Analog-Wandler umfaßt:
  • - Verarbeiten des Ausgangssignals des FIR-Filters durch einen Delta-Sigma-Modulator und Umwandeln des digitalen Ausgangs­ signals des FIR-Filters bei der zweiten Abtastrate in einen m-Bit-Datenstrom;
  • - Vorsehen eines m-Bit-Digital/Analog-Wandlers und Verar­ beiten des Ausgangssignals des Delta-Sigma-Modulators durch den m-Bit-Digital/Analog-Wandler; und
  • - innerhalb des Schritts der Tiefpaßfilterung das Durchleiten der Ausgangssignale des m-Bit-Digital/Analog-Wandlers durch ein analoges Tiefpaßfilter.
24. Verfahren nach Anspruch 23, dadurch gekenn­ zeichnet, daß der Wert von m gleich 1 ist.
25. Verfahren nach Anspruch 23, dadurch gekenn­ zeichnet, daß der Schritt des Tiefpaßfilterns die Tiefpaßfilterung mit einem aus geschalteten Kondensatoren aufgebauten Filters umfaßt.
26. Verfahren nach Anspruch 22, dadurch gekenn­ zeichnet, daß die FIR-Filterkoeffizienten niedriger Präzision zumindest den Koeffizientensatz (-1, +1) umfassen.
27. Verfahren nach Anspruch 26, dadurch gekenn­ zeichnet, daß die FIR-Filterkoeffizienten niedriger Präzision zusätzlich einen Null-Koeffizienten umfassen.
DE4233738A 1991-10-08 1992-10-07 Digitaler Interpolator und Verfahren zur Interpolation digitaler Daten Expired - Fee Related DE4233738C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/773,044 US5212659A (en) 1991-10-08 1991-10-08 Low precision finite impulse response filter for digital interpolation

Publications (2)

Publication Number Publication Date
DE4233738A1 true DE4233738A1 (de) 1993-04-15
DE4233738C2 DE4233738C2 (de) 1997-05-28

Family

ID=25097029

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4233738A Expired - Fee Related DE4233738C2 (de) 1991-10-08 1992-10-07 Digitaler Interpolator und Verfahren zur Interpolation digitaler Daten

Country Status (3)

Country Link
US (1) US5212659A (de)
JP (1) JP3337722B2 (de)
DE (1) DE4233738C2 (de)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365468A (en) * 1992-02-17 1994-11-15 Yamaha Corporation Sampling frequency converter
US5561424A (en) * 1993-04-30 1996-10-01 Lucent Technologies Inc. Data converter with minimum phase fir filter and method for calculating filter coefficients
US5408235A (en) * 1994-03-07 1995-04-18 Intel Corporation Second order Sigma-Delta based analog to digital converter having superior analog components and having a programmable comb filter coupled to the digital signal processor
US5450083A (en) * 1994-03-09 1995-09-12 Analog Devices, Inc. Two-stage decimation filter
US5541864A (en) * 1994-04-26 1996-07-30 Crystal Semiconductor Arithmetic-free digital interpolation filter architecture
US5572608A (en) * 1994-08-24 1996-11-05 International Business Machines Corporation Sinc filter in linear lumen space for scanner
US6128539A (en) * 1994-08-30 2000-10-03 Texas Instruments Incorporated Method and apparatus for forming image scaling filters
CA2160045C (en) * 1994-10-13 1999-04-27 Thad J. Genrich Parallel cascaded integrator-comb filter
US5598158A (en) * 1994-11-02 1997-01-28 Advanced Micro Devices, Inc. Digital noise shaper circuit
US5585802A (en) * 1994-11-02 1996-12-17 Advanced Micro Devices, Inc. Multi-stage digital to analog conversion circuit and method
US5579004A (en) * 1994-11-02 1996-11-26 Advanced Micro Devices, Inc. Digital interpolation circuit for a digital-to-analog converter circuit
US5995030A (en) * 1995-02-16 1999-11-30 Advanced Micro Devices Apparatus and method for a combination D/A converter and FIR filter employing active current division from a single current source
US5625357A (en) * 1995-02-16 1997-04-29 Advanced Micro Devices, Inc. Current steering semi-digital reconstruction filter
US5696708A (en) * 1995-03-30 1997-12-09 Crystal Semiconductor Digital filter with decimated frequency response
US5818972A (en) * 1995-06-07 1998-10-06 Realnetworks, Inc. Method and apparatus for enhancing images using helper signals
US5606319A (en) * 1995-08-07 1997-02-25 Motorola, Inc. Method and apparatus for interpolation and noise shaping in a signal converter
US5835160A (en) * 1995-09-13 1998-11-10 Oak Technology, Inc. Sampling rate conversion using digital differential analyzers
US6311201B1 (en) * 1995-09-29 2001-10-30 Cirrus Logic, Inc. Efficient low pass filter stage for a decimation filter
US5729483A (en) * 1995-11-14 1998-03-17 Advanced Micro Devices Implementation of a digital interpolation filter and method
US5732004A (en) * 1995-11-14 1998-03-24 Advanced Micro Devices, Inc. DSP architecture for a FIR-type filter and method
US5777912A (en) * 1996-03-28 1998-07-07 Crystal Semiconductor Corporation Linear phase finite impulse response filter with pre-addition
JP3392670B2 (ja) * 1996-11-28 2003-03-31 株式会社東芝 サンプリング装置
US5821891A (en) * 1996-12-26 1998-10-13 Nokia Mobile Phones, Ltd. Second order demodulator for sigma-delta digital to analog converter
KR100249040B1 (ko) * 1997-06-28 2000-03-15 김영환 비대칭 주파수 응답 특성을 갖는 fir 필터
JP3389460B2 (ja) * 1997-07-18 2003-03-24 日本プレシジョン・サーキッツ株式会社 デジタルデータの処理回路及びデジタルデータの処理方法
US5903232A (en) * 1997-10-03 1999-05-11 Motorola Inc. Apparatus and method for sampling rate conversion with rational factors
US6681059B1 (en) * 1998-07-28 2004-01-20 Dvdo, Inc. Method and apparatus for efficient video scaling
US6980037B1 (en) 1998-09-16 2005-12-27 Cirrus Logic, Inc. Power on reset techniques for an integrated circuit chip
US6281718B1 (en) 1998-09-16 2001-08-28 Cirrus Logic, Inc. Noise management using a switched converter
US6594284B1 (en) * 1998-09-16 2003-07-15 Cirrus Logic, Inc. Network synchronization
US6321246B1 (en) 1998-09-16 2001-11-20 Cirrus Logic, Inc. Linear phase FIR sinc filter with multiplexing
US6317765B1 (en) 1998-09-16 2001-11-13 Cirrus Logic, Inc. Sinc filter with selective decimation ratios
US6546408B2 (en) 1998-09-16 2003-04-08 Cirrus Logic, Inc. Sinc filter using twisting symmetry
US6243733B1 (en) 1998-09-16 2001-06-05 Cirrus Logic, Inc. Correct carry bit generation
US6337636B1 (en) 1998-09-16 2002-01-08 Cirrus Logic, Inc. System and techniques for seismic data acquisition
FR2787280B1 (fr) * 1998-12-14 2001-01-05 Cit Alcatel Circuit electronique de conversion numerique-analogique pour une chaine de transmission en bande de base
US6215431B1 (en) * 1999-06-01 2001-04-10 Lsi Logic Corporation Droop-free quasi-continuous reconstruction filter interface
US6268815B1 (en) * 1999-06-15 2001-07-31 Globespan, Inc. High performance switched-capacitor filter for oversampling sigma-delta digital to analog converters
EP1226476B1 (de) * 1999-09-08 2004-04-07 Dr. Johannes Heidenhain GmbH Verfahren und schaltungsanordnung zur erzeugung von lagesollwerten für einen lageregelkreis einer numerisch bahngesteuerten maschine
US6868431B1 (en) * 1999-10-25 2005-03-15 Freescale Semiconductor, Inc. Circuit and method for processing data
US7433665B1 (en) 2000-07-31 2008-10-07 Marvell International Ltd. Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same
US7312739B1 (en) 2000-05-23 2007-12-25 Marvell International Ltd. Communication driver
US7095348B1 (en) 2000-05-23 2006-08-22 Marvell International Ltd. Communication driver
US6775529B1 (en) 2000-07-31 2004-08-10 Marvell International Ltd. Active resistive summer for a transformer hybrid
US6462688B1 (en) 2000-12-18 2002-10-08 Marvell International, Ltd. Direct drive programmable high speed power digital-to-analog converter
USRE41831E1 (en) 2000-05-23 2010-10-19 Marvell International Ltd. Class B driver
US7194037B1 (en) 2000-05-23 2007-03-20 Marvell International Ltd. Active replica transformer hybrid
US7113121B1 (en) 2000-05-23 2006-09-26 Marvell International Ltd. Communication driver
US7606547B1 (en) 2000-07-31 2009-10-20 Marvell International Ltd. Active resistance summer for a transformer hybrid
JP3646657B2 (ja) * 2001-02-23 2005-05-11 ソニー株式会社 ディジタル信号処理装置及びディジタル信号処理方法、並びに1ビット信号生成装置
US7023939B2 (en) * 2001-03-07 2006-04-04 Tioga Technologies Inc. Multi-channel digital modem
US7970811B2 (en) * 2003-04-04 2011-06-28 Shen David H Continuous-time multi-gigahertz filter using transmission line delay elements
US6968296B2 (en) * 2003-04-04 2005-11-22 Radiodetection Limited Cable detector with decimating filter and filtering method
US7411444B2 (en) * 2003-11-13 2008-08-12 Texas Instruments Incorporated Technique for improving antialiasing and adjacent channel interference filtering using cascaded passive IIR filter stages combined with direct sampling and mixing
US20060088123A1 (en) * 2004-10-21 2006-04-27 Jensen Henrik T Method and system for Gaussian filter modification for improved modulation characteristics in Bluetooth RF transmitters
US7312662B1 (en) 2005-08-09 2007-12-25 Marvell International Ltd. Cascode gain boosting system and method for a transmitter
US7577892B1 (en) 2005-08-25 2009-08-18 Marvell International Ltd High speed iterative decoder
JP4614853B2 (ja) * 2005-09-26 2011-01-19 ヤマハ発動機株式会社 過給機の取付構造
US20070197169A1 (en) * 2006-02-01 2007-08-23 Viss Marlin E Systems and methods for transmitter and channel characterization
US7912884B2 (en) * 2006-12-04 2011-03-22 Aloka Co., Ltd. Method and apparatus for implementing finite impulse response filters without the use of multipliers
US8949303B2 (en) * 2008-06-10 2015-02-03 Japanese Science And Technology Agency Filter
JP4968850B2 (ja) * 2008-06-10 2012-07-04 独立行政法人科学技術振興機構 フィルタ、フィルタの設計システム及び設計方法及び設計プログラム
CN114421983B (zh) * 2021-11-02 2022-09-23 北京凯芯微科技有限公司 卫星接收机的信号发射处理电路、芯片、接收机及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2540176B2 (de) * 1974-09-16 1977-05-05 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Nichtrekursives interpolierendes digitalfilter
DE2622561C2 (de) * 1975-05-29 1982-10-21 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Interpolierendes nichtrekursives Digitalfilter
DE3709207A1 (de) * 1987-02-28 1988-09-08 Standard Elektrik Lorenz Ag Schaltungsanordnung zum umwandeln von digitalen tonsignalwerten in ein analoges tonsignal
US4903019A (en) * 1987-08-31 1990-02-20 Sanyo Electric Co., Ltd. Sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor
US4943807A (en) * 1988-04-13 1990-07-24 Crystal Semiconductor Digitally calibrated delta-sigma analog-to-digital converter
US4972360A (en) * 1988-08-30 1990-11-20 International Business Machines Corp. Digital filter for a modem sigma-delta analog-to-digital converter
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter
US5119093A (en) * 1989-06-09 1992-06-02 Blaupunkt-Werke Gmbh Apparatus for converting a signal of a first sample rate into a signal of a second sample rate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL168669C (nl) * 1974-09-16 1982-04-16 Philips Nv Interpolerend digitaal filter met ingangsbuffer.
US3997772A (en) * 1975-09-05 1976-12-14 Bell Telephone Laboratories, Incorporated Digital phase shifter
US4472785A (en) * 1980-10-13 1984-09-18 Victor Company Of Japan, Ltd. Sampling frequency converter
EP0052847B1 (de) * 1980-11-26 1985-07-17 WILLI STUDER AG Fabrik für elektronische Apparate Verfahren und Schaltungsanordnung zur Umsetzung der Abtastfrequenz einer Abtastfolge unter Umgehung der Konversion in ein kontinuierliches Signal
JPH0821351B2 (ja) * 1987-06-24 1996-03-04 富士通株式会社 電子ビ−ムのアライメント方法
JPS6424621A (en) * 1987-07-21 1989-01-26 Nec Corp Digital filter
JPH0385011A (ja) * 1989-08-28 1991-04-10 Kyocera Corp オーバーサンプリングフィルタ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2540176B2 (de) * 1974-09-16 1977-05-05 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Nichtrekursives interpolierendes digitalfilter
DE2622561C2 (de) * 1975-05-29 1982-10-21 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Interpolierendes nichtrekursives Digitalfilter
DE3709207A1 (de) * 1987-02-28 1988-09-08 Standard Elektrik Lorenz Ag Schaltungsanordnung zum umwandeln von digitalen tonsignalwerten in ein analoges tonsignal
US4903019A (en) * 1987-08-31 1990-02-20 Sanyo Electric Co., Ltd. Sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor
US4943807A (en) * 1988-04-13 1990-07-24 Crystal Semiconductor Digitally calibrated delta-sigma analog-to-digital converter
US4972360A (en) * 1988-08-30 1990-11-20 International Business Machines Corp. Digital filter for a modem sigma-delta analog-to-digital converter
US5119093A (en) * 1989-06-09 1992-06-02 Blaupunkt-Werke Gmbh Apparatus for converting a signal of a first sample rate into a signal of a second sample rate
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
DE-Z: HERRMANN,Matthias: Lineare Interpolation zurAbtastratenwandlung digitaler Fernsehsignale. In: ntz-Archiv,Bd.11,H.1,1989, S.5-11 *
et.al.: A 17-bit Oversampling D-to-A Conversion Technology Using Multistage Noise Shaping.In: IEEE Journal of Solid-State Cir-cuits, Vol.24,No.4,Aug.1989,S.969-975 *
et.al.: Design Method of Efficient Equalizers for Bandpass FIR Digital Fil-ters with Fewer Multipliers. In: Electronics and Communications in Japan, Part 3,Vol.74,No.1, 1991, S.74-80 *
et.al.: Design of Narrow- Band FIR Filters Using Interpolation Technique.In:Electronics and Communications in Japan, Part 3, Vol.72,No.9,1989, S.75-84 *
HALLOCK,Robert W.:OversampledLinear Predictive and Noise-Shaping Coders of Order N>1. In: IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS,Vol.CAS-25,No.7,Jul 1978,S.437-446 *
JP-Z: HONMA,Hitoshi *
JP-Z: MASANORI,Hoshino *
MATSUYA,Yasuyuki *
TEWSKSBURY,Stuart K. *

Also Published As

Publication number Publication date
JPH0629786A (ja) 1994-02-04
US5212659A (en) 1993-05-18
DE4233738C2 (de) 1997-05-28
JP3337722B2 (ja) 2002-10-21

Similar Documents

Publication Publication Date Title
DE4233738C2 (de) Digitaler Interpolator und Verfahren zur Interpolation digitaler Daten
DE3120914C2 (de)
EP0052847B1 (de) Verfahren und Schaltungsanordnung zur Umsetzung der Abtastfrequenz einer Abtastfolge unter Umgehung der Konversion in ein kontinuierliches Signal
DE4237082C2 (de) Digital/Analog-Konverter mit integriertem Kalibriersystem und Kalibrierverfahren
EP0320517B1 (de) Digitales Dezimationsfilter
DE4311259C2 (de) Analog/Digital-Wandler mit Kalibrierung und Verfahren zur Ausführung einer Analog/Digital-Wandlung
DE69535294T2 (de) Filter mit parallelen Eingängen mit kaskadierten Integratorkammpaaren
DE60131115T2 (de) Abtastratenumwandler und Verfahren
DE3044208C2 (de) Interpolator zur Erhöhung der Wortgeschwindigkeit eines digitalen Signals
DE3231245C2 (de) Rekursives Digitalfilter
DE3124924A1 (de) Rekursives digitales tiefpassfilter
DE60211208T2 (de) Sigma-delta modulation
EP0696848B1 (de) Verfahren zur digitalen Interpolation von Signalen
EP1001538A2 (de) Sigma-Delta-Modulator und Verfahren zur Unterdrückung eines Quantisierungsfehlers in einem Sigma-Delta-Modulator
DE2831059C2 (de) Integrierender Kodeumsetzer
DE69923259T2 (de) Digitaler Filter
EP0215810B1 (de) Schaltungsanordnung zur mittelwertbildung
EP0135066B1 (de) Übertragungsanordnung für digitale Signale
DE19510655B4 (de) Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale
DE19510656B4 (de) Schaltungsanordnung und Verfahren zum Filtern quantisierter elektrischer Signale
DE3922469C2 (de)
CH655213A5 (de) Sprachverarbeitungsgeraet fuer teilnehmerleitungen.
DE3621446A1 (de) Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen
EP0731566A2 (de) Schaltungsanordnung zur Umsetzung eines 1-Bit-Digital-signals in ein Analogsignal
DE60028769T2 (de) Anti-aliasierte begrenzung bei begrenzter modulation mit stufen-funktion

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110502