DE4316266C2 - Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Verfahren zum Herstellen einer solchen - Google Patents

Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Verfahren zum Herstellen einer solchen

Info

Publication number
DE4316266C2
DE4316266C2 DE4316266A DE4316266A DE4316266C2 DE 4316266 C2 DE4316266 C2 DE 4316266C2 DE 4316266 A DE4316266 A DE 4316266A DE 4316266 A DE4316266 A DE 4316266A DE 4316266 C2 DE4316266 C2 DE 4316266C2
Authority
DE
Germany
Prior art keywords
film
semiconductor substrate
semiconductor device
silicon chain
chain resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4316266A
Other languages
English (en)
Other versions
DE4316266A1 (de
Inventor
Noriaki Fujiki
Shigeru Harada
Hiroshi Adachi
Etsushi Adachi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4316266A1 publication Critical patent/DE4316266A1/de
Application granted granted Critical
Publication of DE4316266C2 publication Critical patent/DE4316266C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur sowie ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung.
Fig. 12 ist eine Schnittansicht einer Halb­ leitervorrichtung mit einer Mehrschicht-Verbindungsstruktur, wie sie bei der Anmelderin verwendet wird.
Feldoxidfilme 7 sind auf einer Hauptoberfläche eines Silizium­ substrates 1 gebildet, und Gateelektrodendrähte (Gateelektro­ denverdrahtungen) 6 sind auf dem Feldoxidfilm 7 gebildet. Ein erster Isolationszwischenschichtfilm 8 ist auf dem Silizium­ substrat 1 gebildet, die Gateelektrodendrähte 6 bedeckend.
Muster 9a, 9b und 9c einer ersten Aluminiumverbin­ dungsschicht sind auf dem ersten Isolationszwischenschichtfilm 8 gebildet. Ein zweiter Isolationszwischenschichtfilm 10 ist die Muster 9a, 9b und 9c der ersten Aluminiumverbindungsschicht bedeckend gebildet. Der zweite Isolationszwischenschichtfilm 10 ist mit einem ersten und einem zweiten durchgehenden Loch 10a und 10b versehen zum Freilegen eines ersten und eines zweiten Verbindungsbereiches (Verbindungsabschnitt) 90a und 90b der Muster 9a und 9b der ersten Aluminiumverbindungsschicht. Eine zweite Aluminiumverbindungsschicht 12 ist zum Verbinden mit dem ersten und dem zweiten Verbindungsabschnitt 90a und 90b über dem ersten bzw. dem zweiten durchgehenden Loch 10a und 10b vor­ gesehen. Ein Passivierungsfilm 13 ist über dem Siliziumsubstrat 1 gebildet, die zweite Aluminiumverbindungsschicht 12 bedeckend.
Nachfolgend wird ein Verfahren zum Herstellen der in Fig. 12 gezeigten Halbleitervorrichtung beschrieben.
Die Fig. 13 bis 17 sind Schnittansichten mit Schritten des Verfahrens zum Herstellen der Halbleitervorrich­ tung in der üblichen Reihenfolge.
Wie in Fig. 13 gezeigt, werden Feldoxidfilme 7 auf einer Haupt­ oberfläche eines Siliziumsubstrates 1 gebildet, und dann werden Gateelektroden 6 auf den Feldoxidfilmen 7 gebildet. Ein erster Isolationszwischenschichtfilm 8 wird auf dem Silizium­ substrat 1 die Gateelektroden 6 bedeckend gebildet, Muster 9a, 9b und 9c einer ersten Aluminiumverbindungsschicht werden auf dem ersten Isolationszwischenschichtfilm 8 gebildet, und ein zweiter Isolationszwischenschichtfilm 10 ist die Muster 9a, 9b und 9c bedeckend gebildet. Der zweite Isolationszwi­ schenschichtfilm 10 wird durch Bilden eines Siliziumoxidfilmes über dem Siliziumsubstrat 1 durch Plasma-CVD erhalten, dann wird darauf eine anorganische Beschichtung/Isolationsfilm durch eine Rotationsbeschichtung gebildet, und danach werden diese Filme durch Trockenätzen zurückgeätzt. Der anorganische Beschichtungs-/ Isolationsfilm wird aus einem Spin-on Glass (SOG-Film) herge­ stellt.
Wie in Fig. 14 gezeigt, wird ein Resistfilm 22 auf den zweiten Isolationszwischenschichtfilm 10 aufgebracht. Dann wird der Resistfilm 22 so bemustert, daß er eine erste und eine zweite Öffnung 22a und 22b in Bereichen erhält, die mit dem ersten und dem zweiten durchgehenden Loch zu versehen sind, zum Freilegen des ersten und des zweiten Verbindungsabschnittes der Muster 9a bzw. 9b der ersten Aluminiumverbindungsschicht.
Wie in Fig. 15 gezeigt, wird der bemusterte Resistfilm 22 als Maske benutzt, zum selektiven Ätzen des zweiten Isolationszwi­ schenschichtfilmes 10 beispielsweise durch reaktives Ionenätzen, wodurch das erste und das zweite durchgehende Loch 10a und 10b gebildet werden. Danach wird der Resistfilm 22 durch Sauer­ stoffplasma oder dergleichen entfernt, wie in den Fig. 15 und 16 gezeigt.
Wie in Fig. 17 gezeigt, wird ein Aluminiumfilm über der gesamten Oberfläche des zweiten Isolationszwischenschichtfilmes 10 beispielsweise durch Sputtern gebildet, zum Auffüllen des ersten und des zweiten durchgehenden Loches 10a und 10b. Danach wird dieser Aluminiumfilm durch Photolithographie und reaktives Ionenätzen bemustert, wodurch die Muster einer zweiten Alumi­ niumverbindungsschicht 12 gebildet werden. Ein Siliziumnitrid­ film zum Bestimmen eines Passivierungsfilmes 13 wird über der gesamten Oberfläche des Siliziumsubstrates 1 durch Plasma-CVD gebildet, zum Bedecken der Muster der zweiten Aluminiumver­ bindungsschicht 12. Danach werden Öffnungen (nicht gezeigt) in dem Passivierungsfilm 13 gebildet, zum Freilegen von Anschluß­ stücken (Bonding-Pads, Bonding-Anschlüssen), die wiederum mit Bonddrähten verbunden werden, zum Vervollständigen der Schritte zum Herstellen der Halbleitervorrichtung.
Bei der oben beschriebenen herkömmlichen Methode zum Herstellen einer Halbleitervorrichtung mit einer Mehrschichtverbindungs­ struktur treten allerdings die folgenden Probleme bei der Schichtmultiplikation und bei der Verfeinerung der Verbindungs­ struktur auf:
Durch die Verfeinerung der Verbindungsstruktur, d. h. der Ver­ minderung der Verbindungsbreite, ist es notwendig, den Durch­ messer der durchgehenden Löcher zu verringern. Folglich ist es schwierig, Muster für die durchgehenden Löcher zu bilden. Dieses Problem wird nachfolgend im Detail unter Bezug auf die Fig. 18 beschrieben. Wie in Fig. 18 gezeigt, ist dort ein Resistfilm 22 vorgesehen, mit einer ersten und einen zweiten Öffnung 22a und 22b zum Definieren zweier durchgehender Löcher. Die erste und die zweite Öffnung 22a und 22b sind zum Bestimmen des ersten und des zweiten durchgehenden Loches eingerichtet, zum Freilegen von Verbindungsabschnitten der Muster 9a bzw. 9b einer ersten Alu­ miniumverbindungsschicht.
Die erste Öffnung 22a ist in einem Bereich gebildet, zum Be­ zeichnen (Definieren) des ersten durchgehenden Loches, d. h. eines Bereiches, wo ein Feldoxidfilm 7, ein Gateelektrodendraht 6a und das Muster 9a der ersten Aluminiumverbindungsschicht einander überlappen. Andererseits ist die zweite Öffnung 22b in einem Bereich gebildet, die nur mit dem Muster 9b der ersten Aluminiumverbindungsschicht versehen ist. Mit anderen Worten, die erste Öffnung 22a ist auf einem vorstehenden Abschnitt des Isolationszwischenschichtfilmes 10 gebildet, während die zweite Öffnung 22b auf einem abgesenkten Abschnitt gebildet ist. Eine Entfernung a₃ ist nämlich größer als eine Entfernung b₃ in Fig. 18.
Wenn der Resistfilm 22 auf dem Isolationszwischenschichtfilm 10 aufgebracht wird und eine derartige Stufe hinterläßt, ist dessen Dicke auf dem hervorstehenden Abschnitt relativ vermindert und auf dem abgesenkten Abschnitt relativ erhöht. Mit anderen Worten, eine Entfernung a₄ ist kleiner als eine Entfernung b₄ in Fig. 18. Wenn der Resistfilm 22 in einem derartigen Zustand durch Photolithographie bemustert wird, ist ein Durchmesser a₂ unvermeidbar größer als eine Durchmesser b₂ in Fig. 18 am Boden des Resistmusters, obwohl ein Durchmesser a₁ gleich einem Durchmesser b₁ an dessen Spitze ist.
Der Grund hierin wird nachfolgend unter Bezug auf die Fig. 19, 20, 21 beschrieben.
Fig. 19 verdeutlicht eine optimale Fokussierungsposition von jeweiligen Abschnitten in einem Resistfilm 22, der auf einem Isolationszwischenschichtfilm 10 gebildet ist, der eine Stufe aufweist. Symbole a und b bezeichnen die optimale Fokussie­ rungsposition eines Abschnittes A bzw. eines Abschnittes B des Resistfilmes 22 mit geringer bzw. großer Dicke. Wenn die jeweiligen Abschnitte A und B zum Belichten des Resistfilmes 22 in Fokus gebracht werden, ist es möglich, eine erste und eine zweite Öffnung 22a und 22b mit demselben Durchmesser zu erhal­ ten. Allerdings wird im allgemeinen nur einer der Abschnitte A oder B zum Belichten des Resistfilmes 22 (korrekt) fokussiert.
Wenn der Abschnitt A in Fokus gebracht wird, wird die zweite Öffnung 22b unvollständig durch den Abschnitt B definiert, wie in Fig. 20 gezeigt. Wenn andererseits der Abschnitt B in Fokus gebracht wird, ist die erste Öffnung 22a im Abschnitt A im Durchmesser zu weit erhöht, wie in Fig. 21 gezeigt.
Wie in Fig. 18 gezeigt, unterscheidet sich der Querschnitt der ersten und der zweiten Öffnung 22a und 22b aus dem obigen Grund voneinander. Wenn der zweite Isolationszwischenschichtfilm 10 durch den Resistfilm 22 mit einer derartigen Querschnittsform geätzt wird, wird, wie in Fig. 22 gezeigt, das zweite durch­ gehende Loch 10b unvollständig definiert, obwohl das erste durchgehende Loch 10a vollständig definiert ist. Durch eine derartige unvollständige Öffnung des zweiten durchgehenden Loches 10b wird eine zweite Aluminiumverbindungsschicht 12 nicht elektrisch mit dem Muster 9b der ersten Aluminiumverbindungs­ schicht verbunden.
Mit der Vervielfachung der Schichten der Verbindungsstruktur wurde insbesondere mit dem Zunehmen der Stufe das obige Problem durch die unregelmäßige Oberfläche des Isolationszwischenschichtfilmes verstärkt.
In der nachveröffentlichten DE 41 40 180 A1 mit älterem Zeitrang ist eine Halbleitervorrichtung beschrieben mit einem Halbleiter­ substrat, einer ersten Verbindungsschicht, die einen ersten und einen zweiten Verbindungsabschnitt aufweist, einem Isolationszwi­ schenschichtfilm zum Bedecken der Verbindungsschicht und einem Film aus Siliziumkettenharz, der auf der Oberfläche des Isola­ tionszwischenschichtfilmes aufgebracht ist. Löcher sind durch den Siliziumkettenharzfilm zum Freilegen des ersten und des zweiten Verbindungsabschnittes gebildet. Der Siliziumkettenharzfilm wird dargestellt durch eine Polysilanol-Lösung, die in Methanol, Iso­ propylalkohol gelöst ist, oder durch eine Organosiloxanlösung.
Aus der EP 0 021 818 A1 ist es bekannt, zur Isolierung von Metall­ verdrahtungsschichten eine gehärtete Silasesquioxanpolymerschicht vom Leitertyp einzusetzen.
Es ist Aufgabe der Erfindung, eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung vorzusehen, die zu einer zuverläs­ sigen Mehrschichtverbindungsstruktur führen. Dabei ist insbeson­ dere eine Mehrzahl von durchgehenden Löchern mit konstanten Durch­ messern zu bilden.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruches 1 sowie durch ein Verfahren mit den Merkmalen des Patentanspruches 4.
Vorteilhafte Weiterbildungen der Erfindung sind in den jeweils zu­ gehörigen Unteransprüchen angegeben.
Bei der Halbleitervorrichtung ist die Oberfläche des Isolationszwischenschichtfilmes durch den Siliziumketten-Harzfilm abgeflacht. Dieser Siliziumketten-Harzfilm wird mit einer großen Dicke gebildet, zum hinreichenden Verflachen der Oberfläche des Isolationszwischenschichtfilmes, da der Siliziumketten-Harzfilm keine Bruch-/Rißbildung bewirkt, selbst wenn dieser eine hohe Dicke aufweist. Folglich weisen das erste und das zweite durchgehende Loch einen konstanten Durch­ messer auf, zum Verbessern der Zuverlässigkeit der Halbleiter­ vorrichtung.
Bei dem Verfahren zum Herstellen der Halbleitervorrichtung wird die Oberfläche des Isolationszwischenschichtfilmes durch den Siliziumketten-Harzfilm abgeflacht, wie in der durch die oben dargestellte Strukturformel beschrieben wird. Der Siliziumketten-Harzfilm führt zu keiner Rißbildung, selbst wenn seine Dicke erhöht ist. Daher ist es möglich, hinreichend die Oberfläche des Isola­ tionszwischenschichtfilmes durch Bilden des Siliziumketten-Harzfilmes darauf mit großer Dicke zu verflachen. Folglich ist es möglich, die ersten und die zweiten durchgehenden Löcher mit konstanten Durchmessern in dem Isolationszwischenschichtfilm zu schaffen.
Bei dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der Weiterbildung wird der Siliziumketten-Harzfilm vor der Bildung der zweiten Verbindungsschicht ent­ fernt. Daher weisen das erste und das zweite durchgehende Loch im wesentlichen gleiche Tiefen auf. Daher kann die zweite Ver­ bindungsschicht leicht gebildet werden.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigt
Fig. 1 eine Schnittansicht mit einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
Fig. 2 eine Schnittansicht entlang der Linie A-A aus Fig. 1;
Fig. 3 eine lokale Schnittansicht mit einem ersten Schritt eines Verfahrens zum Herstellen einer Halbleitervor­ richtung gemäß der ersten Ausführungsform;
Fig. 4 eine lokale Schnittansicht mit einem zweiten Schritt des Verfahrens zum Herstellen einer Halbleitervor­ richtung gemäß der ersten Ausführungsform;
Fig. 5 eine lokale Schnittansicht mit einem dritten Schritt des Verfahrens zum Herstellen einer Halbleitervor­ richtung gemäß der ersten Ausführungsform;
Fig. 6 eine lokale Schnittansicht mit einem vierten Schritt des Verfahrens zum Herstellen einer Halbleitervor­ richtung gemäß der ersten Ausführungsform;
Fig. 7 eine lokale Schnittansicht mit einem fünften Schritt des Verfahrens zum Herstellen einer Halbleitervor­ richtung gemäß der ersten Ausführungsform;
Fig. 8 ein Schaubild zum verdeutlichen der Wirkung der vor liegenden Erfindung;
Fig. 9 eine lokale Schnittansicht mit einem ersten Schritt eines Verfahrens zum Herstellen einer Halbleitervor­ richtung gemäß einer zweiten Ausführungsform;
Fig. 10 eine lokale Schnittansicht mit einem zweiten Schritt des Verfahrens zum Herstellen einer Halbleitervor­ richtung gemäß der zweiten Ausführungsform;
Fig. 11 eine Schnittansicht mit einer Halbleitervorrichtung gemäß einer dritten Ausführungsform;
Fig. 12 eine Schnittansicht mit einer vorhandenen Halb­ leitervorrichtung;
Fig. 13 eine lokale Schnittansicht mit einem ersten Schritt eines Verfahrens zum Herstellen der Halbleitervorrichtung nach Fig. 12;
Fig. 14 eine lokale Schnittansicht mit einem zweiten Schritt eines Verfahrens zum Herstellen der Halbleitervorrichtung nach Fig. 12;
Fig. 15 eine lokale Schnittansicht mit einem dritten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung nach Fig. 12;
Fig. 16 eine lokale Schnittansicht mit einem vierten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung nach Fig. 12;
Fig. 17 eine lokale Schnittansicht mit einem fünften Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung nach Fig. 12;
Fig. 18 ein Schaubild zum Verdeutlichen eines Problemes des Verfahrens zum Herstellen einer Halb­ leitervorrichtung nach Fig. 12;
Fig. 19 ein erstes Schaubild zum Verdeutlichen einer Litho­ graphie;
Fig. 20 ein zweites Diagramm zum Verdeutlichen einer Litho­ graphie;
Fig. 21 ein drittes Diagramm zum Verdeutlichen einer Litho­ graphie; und
Fig. 22 ein Diagramm zum Verdeutlichen eines Problems einer herkömmlichen Halbleitervorrichtung.
Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezug auf die Figuren beschrieben.
Erste Ausführungsform
Fig. 1 ist eine lokale Schnittansicht mit einer Halbleitervor­ richtung.
Bei dem in Fig. 1 gezeigten Bereich ist ein CMOS-Inverter durch zwei MOS-Transistoren gebildet. Fig. 2 ist eine Schnittansicht entlang der Linie A-A in Fig. 1. Wie in den Fig. 1 und 2 gezeigt, sind eine p-Typ Wannen-Diffusionsschicht 2 und eine n-Typ-Wannen-Diffusionsschicht 3 in einer Hauptoberfläche eines p-Typ Siliziumsubstrates 1 gebildet. Ein Source 4b und ein Drain 5b, die n-Typ Diffusionsschichten sind, sind in einer Haupt­ oberfläche der p-Typ Wannen-Diffusionsschicht 2 gebildet. Eine Gateelektrode 6b ist oberhalb der p-Typ Wannen-Diffu­ sionsschicht 2 über einem Gateoxidfilm gebildet, wodurch ein p-Kanaltransistor gebildet wird.
Ein Source 4a und ein Drain 5a, welche p-Typ Diffusionsschichten sind, sind in einer Hauptoberfläche der n-Typ Wannendiffu­ sionsschicht 3 gebildet. Eine Gateelektrode 6a ist oberhalb der n-Typ Wannen-Diffusionsschicht 3 auf einem Gateoxidfilm ge­ bildet, wodurch ein n-Kanaltransistor gebildet wird. Der n-Ka­ naltransistor ist von dem p-Kanaltransistor durch einen Feld­ oxidfilm 7 isoliert. Ein erster Isolationszwischenschichtfilm 8 wird auf das Siliziumsubstrat 1 die Gateelektro­ dendrähte 6a und 6b bedeckend aufgebracht. Der Drain 5a des n-Kanal-Tran­ sistors ist elektrisch mit dem Source 4b des p-Kanal-Transistors durch eine erste Aluminiumverbindungsschicht 9 über ein Kontaktloch verbunden. Ein zweiter Isolationszwischenschichtfilm 10 ist auf dem Siliziumsubstrat 1 die erste Alumi­ niumverbindungsschicht 9 bedecken aufgebracht. Ein Film 14 aus Silizium­ kettenharz, der durch die folgende allgemeine Formel dargestellt wird, ist auf der Oberfläche des zweiten Isolationszwischen­ schichtfilmes 10 aufgebracht, um diesen abzuflachen:
wobei R₁ aus der Gruppe gewählt ist, die aus Phenylradikalen und niederen Alkylradikalen besteht, R₂ aus der Gruppe gewählt ist, die aus Wasserstoff­ atomen und niederen Alkylradikalen besteht, und n eine ganze Zahl zwischen 20 und 1.000 darstellt.
Das erste und das zweite durchgehende Loch 10a und 10b sind durch den ersten Siliziumketten-Harzfilm 14 und den zweiten Isola­ tionszwischenschichtfilm 10 vorgesehen zum Freilegen eines ersten und eines zweiten Verbindungsabschnittes 90a und 90b der Muster 9a bzw. 9b auf der ersten Aluminiumverbindungsschicht 9. Eine zweite Aluminiumverbindungsschicht 12 ist zum Verbinden mit den ersten und den zweiten Verbindungsabschnitten 90a und 90b über das erste bzw. das zweite durchgehende Loch 10a und 10b vorgesehen. Ein Passivierungsfilm 13 ist über dem Siliziumsub­ strat 1 die zweite Aluminiumverbindungsschicht 12 bedecken aufgebracht. Bei dieser Ausführungsform ist der Durchmesser des ersten durchgehenden Loches 10a im wesentlichen gleich dem Durchmesser des zweiten durchgehenden Loches 10b. Ferner ist der Abstand zwischen dem oberen Endabschnitt des ersten durchge­ henden Loches 10a und der Hauptoberfläche des Siliziumsubstrates 1 im wesentlichen gleich dem zwischen dem oberen Endabschnitt des zweiten durchgehenden Loches 10b und der Hauptoberfläche des Siliziumsubstrates.
Nachfolgend wird ein Verfahren zum Herstellen der in Fig. 2 gezeigten Halbleitervorrichtung beschrieben.
Die Fig. 3 bis 7 sind lokale Schnittansichten mit Schritten des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß Fig. 2 in ihrer Reihenfolge.
Wie in Fig. 3 gezeigt, werden Feldoxidfilme 7 auf einer Haupt­ oberfläche eines Siliziumsubstrates 1 gebildet, und Gateelek­ troden 6 werden auf den Feldoxidfilmen 7 gebildet.
Ein erster Isolationszwischenschichtfilm 8 wird über dem Si­ liziumsubstrat 1 die Gateelektrodendrähte 6 bedeckend ge­ bildet.
Muster 9a, 9b und 9c einer ersten Aluminiumverbindungsschicht werden auf dem ersten Isolationszwischenschichtfilm 8 gebildet. Ein zweiter Isolationszwischenschichtfilm 10 wird auf dem ersten Isolationszwischenschichtfilm 8 die Muster 9a, 9b und 9c der ersten Aluminiumverbindungsschicht bedeckend gebildet. Dann wird ein Film 14 aus Siliziumkettenharz, das durch die nachfolgende Strukturformel beschrieben wird, auf der gesamten oberen Ober­ fläche des zweiten Isolationszwischenfilmes 10 beispielsweise durch eine Rotationsbeschichtung aufgebracht:
wobei R₁ oder niederen Alkylradikalen R₂ Wasser­ stoffatomen oder niederen Alkylradikalen besteht, n eine ganze Zahl zwischen 20 und 1.000 bezeichnet.
Das Siliziumkettenharz wird beispielsweise aus Polyphenyl-Silasesquioxan, Polyphenylvinyl-Silasesquioxan, Polyphenylmethyl-Silasesquioxan, Polymethylvinyl-Silasesquioxan, Polymethyl-Silasesquioxan, Polyvinyl-Silasesquioxan oder Polyallyl-Silases­ quioxan gebildet. Der Siliziumketten-Harzfilm 14 wird so auf den zweiten Isolationszwischenschichtfilm 10 aufgebracht, daß er dessen Oberfläche glättet.
Wenn die ganze Zahl n in der obigen Formel weniger als 2 beträgt, wird die Filmbildungseigenschaft negativ beeinflußt, während die Naßätzeigenschaft nach der Filmbildung verschlech­ tert wird, wenn die ganze Zahl n 1.000 übersteigt.
Die Substanz wird dann auf einem Temperatur von 150°C erwärmt, so daß das Lösungsmittel verdampft. Danach wird die Substanz erneut bei einer Temperatur oberhalb von 300°C erwärmt, so daß dessen Isoliereigenschaften (Insulabilität) verbessert werden. Wenn eine anorganische Beschichtung/Isolationsfilm, der im wesentlichen aus Silanol (Si(OH)₄) besteht, zum Zweck der Ver­ flachung eingesetzt wird, wird maximal eine Filmdicke von nur 0,5 µm erreicht, da der Film durch seine eigene Zusammenzieh­ belastung zerbricht (rissig wird). Andererseits kann der oben beschriebene Siliziumketten-Harzfilm 14 mit einer Dicke von mindestens 1,0 mm gebildet werden, da die Wärme-Zusammenzieh­ barkeit des Siliziumkettenharzes so gering ist, daß keine Riß­ bildung entsteht, selbst wenn die Dicke 1,0 µm übersteigt. Daher kann der Siliziumketten-Harzfilm 14 effektiv die Oberfläche des zweiten Isolationszwischenschichtfilmes 10 verflachen (ausglei­ chen).
Wie in Fig. 4 gezeigt, wird ein Resistfilm 15 auf der gesamten oberen Oberfläche des Siliziumketten-Harzfilmes 14 aufgebracht. Dann wird der Resistfilm 15 so durch Photolithographie bemu­ stert, daß eine erste und eine zweite Öffnung 15a und 15b in Bereichen gebildet werden, die mit einem ersten bzw. einem zweiten durchgehenden Loch versehen werden sollen, zum Freilegen eines ersten und eines zweiten Verbindungsabschnittes auf der Oberfläche der Muster 9a bzw. 9b der ersten Verbindungsschicht.
Zu diesem Zeitpunkt kann der Resistfilm 15 mit hoher Genauigkeit bemustert werden, da die Oberfläche des zweiten Isolations­ zwischenschichtfilmes 10 durch den Siliziumketten-Harzfilm 14 mit hervorragender Glättungseigenschaft abgeflacht worden ist.
Derartiges hochpräzises Bemustern wird nachfolgend im Detail unter Bezug auf die Fig. 8 beschrieben, die eine vergrößerte Ansicht entsprechend Fig. 4 zeigt. Wie in Fig. 8 gezeigt, sind die erste und die zweite Öffnung 15a und 15b im Resistfilm 15 gebildet. Die erste Öffnung 15a ist oberhalb eines Abschnittes gebildet, wo der Feldoxidfilm 7, der Gateelektrodendraht 6, der erste Isolationszwischenschichtfilm 8 und das Muster 9a der ersten Aluminiumverbindungsschicht einander überlappen. Ande­ rerseits ist die zweite Öffnung 15b oberhalb eines Abschnitts gebildet, wo nur das Muster 9b der ersten Aluminiumverbindungs­ schicht auf dem ersten Isolationszwischenschichtfilm 8 gebildet ist. Da die Oberfläche des zweiten Isolationszwischenschicht­ filmes 10 durch den darauf aufgebrachten Siliziumketten-Harzfilm 14 hinreichend abgeflacht (ausgeglichen) worden ist, sind die in Fig. 8 erscheinenden Entfernungen c₃ und d₃ im wesentlichen zu­ einander gleich. Daher kann der Resistfilm 15 mit konstanter Dicke auf der gesamten oberen Oberfläche des abgeflachten zweiten Isolationszwischenschichtfilmes 10 aufgebracht werden. Auch in den Abschnitten, wo die erste und die zweite Öffnung 15a bzw. 15b zu schaffen ist, sind die in Fig. 8 eingetragenen Ent­ fernungen c₄ und d₄ zueinander gleich. Wenn der Resistfilm 15 durch Photolithographie bemustert wird, sind die Durchmesser c₁ und d₁ auf den oberen Abschnitten des Resistmusters zueinander gleich, während die Durchmesser c₂ und d₂ an den Bodenbereichen des Resistmusters ebenfalls zueinander gleich sind. Daher kann der Resistfilm 15 mit hoher Genauigkeit bemustert werden.
Wie in Fig. 5 gezeigt, wird der bemusterte Resistfilm 15 als Maske zum Ätzen des Siliziumketten-Harzfilmes 14 beispielsweise durch RIE benutzt. Dann wird der zweite Isolationszwischen­ schichtfilm 10 zum Bilden des ersten und des zweiten durchge­ henden Loches 10a und 10b geätzt.
Wie in Fig. 6 gezeigt, wird der Resistfilm 15 durch Sauerstoff­ plasma oder dergleichen entfernt.
Wie in Fig. 7 gezeigt, wird ein Aluminiumlegierungsfilm über der gesamten Oberfläche des Siliziumketten-Harzfilmes 14 beispiels­ weise durch Sputtern gebildet, zum Auffüllen des ersten und des zweiten durchgehenden Loches 10a und 10b, und dann wird dieser Aluminiumlegierungsfilm durch Photolithographie oder RIE bemu­ stert, zum Bilden von Mustern einer zweiten Aluminiumverbin­ dungsschicht 12. Danach wird ein Passivierungsfilm 13 über dem Siliziumsubstrat 1 gebildet, zum Bedecken der Muster der zweiten Aluminiumverbindungsschicht 12.
Zweite Ausführungsform
Obwohl die zweite Aluminiumverbindungsschicht 12 ohne Entfernen des Siliziumketten-Harzfilmes 14 bei der in Fig. 7 gezeigten ersten Ausführungsform gebildet worden ist, kann dieser Sili­ ziumketten-Harzfilm 14 alternativ entfernt werden, nach der Bildung des ersten und des zweiten durchgehenden Loches 10a und 10b.
Wie in Fig. 9 gezeigt, wird ein Siliziumketten-Harzfilm nach den Schritten entfernt, die den in den Fig. 3 bis 6 gezeigten ent­ sprechen. Der Siliziumketten-Harzfilm wird durch Naßätzen mit einer verdünnten Fluorwasserstoffsäure entfernt. Wenn eine der­ artige Fluorwasserstoffsäurelösung eingesetzt wird, wird die Ätzrate für den Siliziumketten-Harzfilm erhöht. Daher wird eine Ätzauswahlrate des Siliziumketten-Harzfilmes bezüglich eines zweiten Isolationszwischenschichtfilmes 10 so erhöht, daß der Siliziumketten-Harzfilm vorzugsweise entfernt werden kann. Der Siliziumketten-Harzfilm kann alternativ beispielsweise durch Trockenätzen entfernt werden, solange dieses eine hinreichende Selektionsrate (Auswahlrate) aufweist.
Wenn der Siliziumketten-Harzfilm vollständig entfernt ist, weisen das erste und das zweite durchgehende Loch 10a und 10b eine im wesentlichen uniforme Tiefe auf, wie in den Fig. 9 und 10 gezeigt, wodurch eine zweite Aluminiumverbindungsschicht 12 leicht gebildet werden kann. Wenn die durchgehenden Löcher 10a und 10b nicht uniforme Tiefen (ungleiche Tiefen) aufweisen, kann eine Stufenbedeckung verschlechtert sein, wenn die zweite Alu­ miniumverbindungsschicht 12 beispielsweise durch Sputtern ge­ bildet wird. Wenn die durchgehenden Löcher 10a und 10b ande­ rerseits eine gleichmäßige Tiefe aufweisen, füllt die zweite Aluminiumverbindungsschicht 12 gleichmäßig diese durchgehenden Löcher 10a und 10b. Daher ist es möglich, eine Halbleitervor­ richtung mit hoher Zuverlässigkeit zu erhalten.
Dritte Ausführungsform
Obwohl in den obigen Ausführungsformen Verbindungsschichten aus Aluminium gebildet sind, ist die vorliegende Erfindung hierauf nicht beschränkt. Die Verbindungsschichten können alternativ aus einem Metall gebildet sein, das einen hohen Schmelzpunkt auf­ weist, wie Wolfram, Titan oder Molybdän oder ein Silizid davon, wie WSi₂, TiSi₂ oder MoSi₂, oder aus einem polykristallinem Siliziummaterial.
Vierte Ausführungsform
Obwohl die durchgehenden Löcher zum Verbinden der ersten und der zweiten Aluminiumverbindungsschichten miteinander bei den oben beschriebenen Ausführungsformen eingerichtet sind, ist die vor­ liegende Erfindung hierauf nicht beschränkt. Alternativ kann der Gegenstand der vorliegenden Erfindung auf die durchgehenden Löcher zum Verbinden von zweiten und dritten Aluminiumverbin­ dungsschichten miteinander angewendet werden, wie in Fig. 11 gezeigt, zum Erreichen einer Wirkung, die den oben beschriebenen Ausführungsformen gleich ist.
Bei der in Fig. 11 gezeigten Ausführungsform sind die der Aus­ führungsform gemäß Fig. 1 identischen Teile durch dieselben Bezugszeichen bezeichnet. Wie in Fig. 11 gezeigt, bezeichnet ein Bezugszeichen 51 einen dritten Isolationszwischenschichtfilm, das Bezugszeichen 52 einen Siliziumketten-Harzfilm, und das Be­ zugszeichen 54 bezeichnet eine dritte Aluminiumverbindungs­ schicht.
Bei der Halbleitervorrichtung gemäß der ersten Ausführungsform, wie oben beschrieben, weisen das erste und das zweite durch­ gehende Loch konstante Durchmesser auf. Folglich füllt die zweite Verbindungsschicht genau diese durchgehenden Löcher und schafft eine hochgradig zuverlässige Halbleitervorrichtung.
Bei dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform wird der Isolationszwi­ schenschichtfilm durch den Siliziumketten-Harzfilm mit über­ ragender Glättungseigenschaft verflacht. Der Siliziumketten-Harzfilm wird auf dem Isolationszwischenschichtfilm mit großer Dicke gebildet, um dessen Oberfläche hinreichend auszugleichen (zu verflachen), da in dem Film keine Rißbildung bewirkt wird, selbst wenn dessen Dicke erhöht ist. Ferner können die ersten und die zweiten durchgehenden Löcher in dem Isolationszwischen­ schichtfilm mit konstantem Durchmesser gebildet werden. Daher ist es möglich, eine hochgradig zuverlässige Halbleitervor­ richtung mit einer Mehrschicht-Verbindungsstruktur zu schaffen.
Bei dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform wird der Siliziumketten-Harzfilm vor der Bildung der zweiten Verbindungsschicht ent­ fernt. Daher weisen das erste und das zweite durchgehende Loch im wesentlichen uniforme Tiefen auf, und daher kann die zweite Verbindungsschicht leicht gebildet werden.

Claims (5)

1. Halbleitervorrichtung mit
einem Halbleitersubstrat (1), einer ersten Verbindungsschicht (9), die über dem Halbleitersubstrat (1) geschaffen ist und einen ersten (90a) und einen zweiten (90b) Verbindungsabschnitt, welche in unterschiedlichem Abstand zur Hauptoberfläche des Halbleitersubstrats (1) angeordnet sind, aufweist,
einem Isolationszwischenschichtfilm (10), der über dem Halb­ leitersubstrat (1) geschaffen ist, zum Bedecken der ersten Verbindungsschicht (9),
einem Film aus Siliziumkettenharz (14), der auf der Oberfläche des Isolationszwischenschichtfilmes (10) zum Abflachen von diesem aufgebracht ist, wobei das Siliziumkettenharz durch die folgende Strukturformel beschrieben ist: wobei R₁ aus der Gruppe gewählt ist, die aus Phenylradikalen und niederen Alkylradikalen besteht, R₂ aus der Gruppe gewählt ist, die aus Wasserstoffatomen und niederen Alkylradikalen besteht, und n eine ganze Zahl zwischen 20 und 1.000 bezeichnet,
einem ersten und einem zweiten durchgehenden Loch (10a, 10b), die durch den Siliziumketten-Harzfilm (14) den Isolationszwischen­ schichtfilm (10) geschaffen sind, wobei das erste durchgehende Loch (10a) den ersten Verbindungsabschnitt (10a) und das zweite durchgehende Loch (10b) den zweiten Verbindungsabschnitt (90b) freilegt, und einer zweiten Verbindungsschicht (12), die über dem Halblei­ tersubstrat (1) geschaffen ist und mit dem ersten und dem zweiten Verbindungsabschnitt (90a, 90b) über das erste und das zweite durchgehende Loch verbunden ist.
2. Halbleitervorrichtung nach Anspruch 1, bei der das Halbleitersubstrat (1) eine Hauptoberfläche über p-Typ- und über n-Typ-Bereichen aufweist,
ein auf der p-Typ-Hauptoberfläche geschaffener p-Typ-Kanal- Transistor und
ein auf der n-Typ-Hauptoberfläche geschaffener n-Kanal- Transistor vorgesehen sind und die erste Verbindungsschicht (9) den p-Kanal- und den n-Kanal-Transistor miteinander verbindet.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die Abstände zwischen den oberen Endabschnitten des ersten und des zweiten durchgehenden Loches (10a, 10b) und der Haupt­ oberfläche des Halbleitersubstrates (1) im wesentlichen zueinander gleich sind.
4. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten
Bilden einer ersten Verbindungsschicht (9) mit einem ersten und einem zweiten Verbindungsabschnitt (90a, 90b) einem Halbleiter­ substrat (1), wobei
der erste und der zweite Verbindungsabschnitt (90a, 90b) einen unterschiedlichen Abstand zur Hauptoberfläche des Substrats aufweisen,
Bilden eines Isolationszwischenschichtfilmes (10) über dem Halb­ leitersubstrat (1) zum Bedecken der ersten Verbindungsschicht (9),
Aufbringen eines Filmes aus Siliziumkettenharz (14) auf der gesamten oberen Oberfläche des Isolationszwischenschichtfilmes (10), wodurch dieser abgeflacht wird, und wobei das Harz durch die folgende allgemeine Strukturformel beschrieben wird: wobei R₁ aus der Gruppe gewählt wird, die aus Phenylradikalen niederen Alkylradikalen besteht, R₂ aus der Gruppe gewählt wird, die aus Wasser­ stoffatomen oder niederen Alkylradikalen besteht, und n eine ganze Zahl zwischen 20 und 1.000 bezeichnet,
Aufbringen eines Resistfilmes (15) auf der gesamten oberen Oberfläche des Siliziumketten-Harzfilmes (14),
Bemustern des Resistfilmes zum Bestimmen einer ersten und einer zweiten Öffnung in Bereichen, die mit einem ersten und einem weiten durchgehenden Loch (10a, 10b) zu versehen sind, zum Freilegen des ersten und des zweiten Verbindungsabschnittes (90a, 90b) auf der Ober­ fläche der ersten Verbindungsschicht (9),
selektives Ätzen des ersten Isolationszwischenschichtfilmes (10) und des Filmes aus Siliciumkettenharz (14) durch den bemusterten Resistfilm (15), und dadurch Bilden des ersten und des zweiten durchgehenden Loches (10a, 10b) im Iso­ lationszwischenschichtfilm (10),
Entfernen des Resistfilmes (15),
Bilden einer zweiten Verbindungsschicht (12) über dem Halb­ leitersubstrat (1), die mit dem ersten und dem zweiten Ver­ bindungsabschnitt (90a, 90b) über das erste und das zweite durchgehende Loch (10a, 10b) verbunden wird.
5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 4, bei dem nach Entfernen des Resistfilmes (15) der Schritt Entfernen des Siliziumketten-Harzfilmes (14) durchgeführt wird.
DE4316266A 1992-05-25 1993-05-14 Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Verfahren zum Herstellen einer solchen Expired - Fee Related DE4316266C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4132580A JPH05326718A (ja) 1992-05-25 1992-05-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE4316266A1 DE4316266A1 (de) 1993-12-02
DE4316266C2 true DE4316266C2 (de) 1997-07-17

Family

ID=15084657

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4316266A Expired - Fee Related DE4316266C2 (de) 1992-05-25 1993-05-14 Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Verfahren zum Herstellen einer solchen

Country Status (4)

Country Link
US (1) US5510653A (de)
JP (1) JPH05326718A (de)
KR (1) KR0124144B1 (de)
DE (1) DE4316266C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
EP0696056B1 (de) * 1994-07-29 2000-01-19 STMicroelectronics, Inc. Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur
US6335561B2 (en) * 1998-01-20 2002-01-01 Rohm Co., Ltd. Semiconductor device having a passivation film
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
JP2000216264A (ja) * 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349609A (en) * 1979-06-21 1982-09-14 Fujitsu Limited Electronic device having multilayer wiring structure
EP0021818B1 (de) * 1979-06-21 1983-10-05 Fujitsu Limited Elektronische Vorrichtung mit einer Mehrschicht-Bedrahtungsstruktur
JPS59107523A (ja) * 1983-12-05 1984-06-21 Nitto Electric Ind Co Ltd 半導体素子の保護膜形成方法
JPS60143649A (ja) * 1983-12-29 1985-07-29 Hitachi Ltd 半導体装置の多層配線構造
JPH06101453B2 (ja) * 1985-05-10 1994-12-12 株式会社日立製作所 パタ−ン形成方法
JPS6267839A (ja) * 1985-09-19 1987-03-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPS62299843A (ja) * 1986-06-19 1987-12-26 Fujitsu Ltd パタ−ン形成方法
JPS63213347A (ja) * 1987-02-27 1988-09-06 Mitsubishi Electric Corp 半導体装置
JPH0769610B2 (ja) * 1987-03-19 1995-07-31 株式会社日立製作所 パターン形成方法
JPH0226053A (ja) * 1988-07-14 1990-01-29 Matsushita Electron Corp 半導体装置の製造方法
JPH02101764A (ja) * 1988-10-08 1990-04-13 Toshiba Chem Corp 樹脂封止型半導体装置
JPH02277255A (ja) * 1989-04-18 1990-11-13 Mitsubishi Electric Corp 半導体装置
US5177588A (en) * 1991-06-14 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including nitride layer

Also Published As

Publication number Publication date
KR0124144B1 (ko) 1997-11-25
US5510653A (en) 1996-04-23
KR930024122A (ko) 1993-12-22
JPH05326718A (ja) 1993-12-10
DE4316266A1 (de) 1993-12-02

Similar Documents

Publication Publication Date Title
DE69721411T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE4307546C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE10351875B4 (de) Integriertes Schaltkreisbauelement mit MIM-Kondensator
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE10218155B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4319070C2 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Herstellungsverfahren dafür
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE60130422T2 (de) Halbleiter mit SOI-Struktur und seine Herstellungsmethode
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE112019003120B4 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE112017007238T5 (de) Halbleiteranordnung
DE4210821C2 (de) Verbindungsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung desselben
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE60037599T2 (de) Herstellungsverfahren für halbleiteranordnung mit reduzierter signalwegverzögerungszeit
DE10246682A1 (de) Halbleiter-Vorrichtung
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4316266C2 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Verfahren zum Herstellen einer solchen
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE19719909A1 (de) Zweifaches Damaszierverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee